UNIVERSIDAD DE EL SALVADOR

FACULTAD DE INGENIERÍA Y ARQUITECTURA

ESCUELA DE INGENIERÍA ELÉCTRICA

ELECTRÓNICA III

LABORATORIO 5:

“Divisor Digital /16, Convertidor Digital-Analógico,

Filtro Butterworth, Amplificador S/H”.

Grupo de laboratorio: 02

Catedrático: Ing. Jorge Ramos López.

Instructores:

Ramos Silva, Georgina Alejandra

Valle Torres, Armando José.

Alumnos:

Menjívar Mejía Luis Alberto MM10019

Ventura Rodríguez Alejandro Javier VR12001

Noviembre 17 de 2015.

1

RESUMEN

En este laboratorio se implementó un divisor de frecuencia empleando un contador de 4 bits, como resultado se obtuvo una señal de salida que como se espero fue dieciséis veces menor que la frecuencia de entrada, siendo está determinada por un LM555 en configuración astable

Una vez se construyó el contador, se conectó a un circuito que se debía diseñar para que funcione como convertidor digital-análogo esperando obtener una señal tipo diente de cierra a su salida

Posteriormente se procedió a filtrar la señal de menor frecuencia obtenido con el divisor de frecuencia, por medio de un filtro de 3° orden, y luego esta se muestreara por medio de un circuito Sample & Hold.

EQUIPO

Lista de materiales y equipo utilizados para la elaboración y prueba de los circuitos realizados en la práctica de laboratorio:

Osciloscopio Agilent DSO1012A ,100 MHz. Generador de señales agilent 33210a 100 MHZ. Protoboard. Multitester digital.

MATERIALES

Timer: LM555. Amp-Op: 741. MOSFET: I4007. CI 74LS93 Resistencias. Capacitores.

INTRODUCCION

El diseño de señales de reloj es importante, una gran cantidad de sistemas están diseñados para trabajar a diferentes frecuencias de reloj, y resulta poco práctico colocar un oscilador por cada frecuencia deseada, es aquí donde entran los conceptos como divisor de frecuencia, que en esencia, reducen la frecuencia un determinado factor; con estos mecanismos, se utiliza un solo oscilador, a la mayor de las frecuencias, y todas las menores se obtienen mediante divisores de frecuencia.

Otra importante herramienta en la actualidad son los convertidores digital-análogos o análogo digital, utilizados en el proceso de adquisición o generación digital de señales.

2

DIVISOR DE FRECUENCIA DIGITAL.

Para implementarlo, construir un multivibrador estable con el LM555 y recortar la señal de 0 a 5V, con las siguientes características:

f ∶=20kHz ; DC ∶=60%

Para LM555:

f= 10.69∗C∗(RA+2RB)

DC=R A+RBRA+2 RB

Escogiendo un capacitor de 1nF se obtiene:

RA+2RB=1

0.69∗C∗f=72463.77

RA+RB=0.6

0.69∗C∗f=43478.26

Donde se obtiene:

RA=15kΩRB=30kΩ

EL circuit0 mediante PSPICE, es como se observa en la figura 1.

Figura 1 Implementación del multivibrador astable

La salida de este circuito se muestra en la figura 2, luego se procedió a utilizar un divisor de voltaje para reducir el voltaje de salida a 5V y se aplicó un seguidor de voltaje como se observa en la figura 3 y su salida correspondiente en la figura 4.

3

$$Figura 2 Divisor de voltaje y seguidor de voltaje aplicados Figura 3 Salida (pin 3) del multivibrador

Figura 4 Salida del divisor de tención

Esta salida fue utilizada como señal de reloj para un contador de 4 bits obteniéndose lo siguiente:

Para el bit menos significante (Qa).Para que se complete un ciclo del bit más significante, debe haber dos flancos de bajada en la señal de reloj, como se muestra en la figura 5. Esto significa que la señal de salida del bit menos significante es la mitad de la frecuencia de reloj, esto se muestra en la figura 6.

4

Figura 5 salida del bit menos significante Figura 6 Señal de reloj y señal de salida de un sistema

Para Qb. Qb ocupa como señal de reloj la señal Qa, por lo que la frecuencia de este será la mitad que la frecuencia anterior, se observa en la figura 7Para Qc.Qc utiliza como señal de reloj la salida Qb, por lo que la salida será como la mostrada en la figura 8.

Figura 7 Salida para Qc Figura 8 salida del bit Qb

Para el bit más significante (Qd).De igual manera para este bit, este utiliza como señal de reloj la salida de Qc, por lo que su frecuencia será la mitad que la de Qc, como se visualiza en la figura 9.

5

Figura 9 Salida para Qd

Si podemos observar la frecuencia para cada caso, y llamando f a la frecuencia original del oscilador, f=20kHz:

Bit Frecuencia propia (fp) fp/f

Qa 10 Khz 1/2

Qb 6.58 Khz 1/4

Qc 2.48 Khz 1/8

Qd 1.23 Khz 1/16

La salida Qd sería el divisor de frecuencia de 1/16.

6

CONVERTIDOR D/A

Los 4 bits de salida del contador se conectaran a un circuito convertidor digital análogo, mostrado en la figura 10

Figura 10 Convertidor DA

La base de Q1 es la entrada para el bit más significante, y la base de Q4 es la entrada para el bit menos significante, como salida del circuito se obtuvieron los siguientes datos:

Entradas Simulación Practica

“0000” 680nV 0V

“0001” 504mV 558mV

“0010” 1.02V 1.21V

“0011” 1.56V 1.72V

⋮ ⋮ ⋮

“1110” 7.02V 7.81V

“1111” 7.56V 8.23V

La introducir las salidas del contador se espera obtener una señal tipo diente de cierra, dado a que el conteo ira en aumento desde cero, hasta 15, el voltaje de salida aumentara desde cero hasta 8.2V y luego volverá a iniciar, con la misma frecuencia que la señal del bit más significante, este resultado se muestra a continuación en la figura 11.

7

FILTRO BUTTERWORTH

Diseñar un filtro Butterworth con las especificaciones siguientes: Ancho de banda: 1.33 KHz. Ganancia DC: unidad. Valor máximo de los condensadores: 0.02 µF.

Nota: el diseño completo puede ser realizado con cinco condensadores de 0.01 µF. Alimentadores: ±15 V Pendiente de la respuesta en frecuencia -60dB (3 etapas)

Solución:Configuración a utilizar: Fuente de voltaje controlada por voltaje (VCVS)

Figura 11 Filtro VCVS

Sabemos que la función de un filtro de segundo orden es:

V outV ¿

=a0

s2+w0Qs+w0

2

k=1+R2R1

=3− 1Q

=a0w0

2 ;w0=1CR

V outV ¿

=k w0

2

s2+w013−k

s+w02

8

V outV ¿

=k ( 1CR )

2

s2+( 1CR )13−k

s+( 1CR )2

V outV ¿

=

k ( 1C2R2 )

s2+ 3−kCR

s+ 1C2 R2

De la función de transferencia sabemos que:

w2= 1C2R2

w= 1CR

Tomando un valor de R= 10KΩ, (En el laboratorio no hay resistencias con el valor de 10kΩ se utilizó una resistencia de 9.23KΩ).

2πf= 1CR

C= 12πfR

C= 12π (1.33kHz )(10kΩ)

C=12nF

Necesitamos la ganancia unitaria:

k=1+R2R1

Si R2=1kΩ y R 10kΩ K= 1 + 0.1 K=1.1 V/V

Etapa 1:Esta etapa proporciona un pendiente de -40dB

9

Figura 12 Filtro VCBS de segundo orden.

Luego se le añadió una etapa RC para obtener un circuito de tercer orden (pendiente de -60 dB).Filtro VCBS de segundo orden, esté filtro se observa en la figura 13.

Figura 13 Filtro de tercer orden

Diagrama de polos para el filtro de tercer orden, figura 14.

Figura 14 Diagrama d epolos

10

Respuesta en frecuencia del filtro:

Figura 15 Diagrama de Bode

De donde podemos estimar la frecuencia de corte en:

f c=1.32 kHzPara la salida MSB de la práctica 1, (Una onda cuadrada de 5 Vp-p, 1.25 KHz):

Figura 16 Salida del MSD y salida del filtro activo

La salida para el filtro en el laboratorio fue la que se muestra en la figura 17.

11

Figura 17

12

SAMPLE AND HOLD

Utilizando los mismos componentes que el laboratorio 4, tenemos:

Figura 17 Circuito Sample and hold

Para este caso, la señal muestreada es y la señal que muestrea son:

Figura 18, Señal a ser muestreada y señal Vgate

De modo que la señal a la salida será, como se observa en la figura 19:

13

Figura 19, señal resultante

¿Qué pasa con la seña de salida si?

Se le coloca una resistencia de 1MΩ en paralelo con el capacitor.

La constante de tiempo asociada con este capacitor es RC, donde C es el valor del capacitor, y R es la

resistencia vista por él, en este caso la resistencia que el ve es la resistencia de entrada del amplificador

operacional (que es 2MΩ) y la resistencia de salida del NMOS (la cual es muy grande también), por lo

que al añadir una resistencia de 1MΩ, la constante de tiempo sería aún muy grande comparado con la

frecuencia de muestreo, y el capacitor no se descargara entre dos pulsos de dicha frecuencia.

Se coloca una resistencia de 10KΩ en paralelo con el capacitor.

La constante de tiempo se vuelve menor que el periodo de muestreo, por lo que entre dos pulsos de la

señal de muestreo el capacitor se descargara y no cumplirá su función de sostener el voltaje.

14

CONCLUSIONES.

En la electrónica moderna, la mayor parte de circuitos dependen de señales de reloj como la producida

por un LM555 configurado como multivibrador, pero el conocer la forma en como esta frecuencia se

puede reutilizar en varias aplicaciones a menor frecuencia nos será de mayor utilidad, ya que nos puede

ahorrar, además de trabajo, muchos recursos que serían innecesarios.

Una de las mejores formas de comprender el funcionamiento de un dispositivo, es conociendo la

estructura interna, con esto en mente, la mejor forma de entender el funcionamiento de un convertidor

DA será conociendo su estructura interna, esto nos dará una idea más clara de su comportamientos

En todas las aplicaciones en las que se usan elementos digitales, es necesario tener etapas de muestreo,

en una etapa de muestreo es de gran utilidad un circuito Sample & Hold para mantener constante la

señal mientras se muestrea, además de esto toda salida análoga de un dispositivo digital debe ser

filtrada antes de poder utilizarse en aplicaciones cotidianas, por lo que el conocimiento de filtros de

orden superior nos ayudara a diseñar sistemas eficientes de tratamiento de señal.

REFERENCIA.

Sedra, Adel y Smith, Kenneth. Circuitos Microelectrónicos, Quinta edición. McGraw-Hill Interamericana, 2006.

http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena5/4q2_cont enidos_1a.html

http://www.ti.com/lit/ds/symlink/lm555.pdf http://www.electronics-tutorials.ws/transistor/tran_7.html.

15

ANEXOS

16

17

18