EMBCCD 驱动、信号预处理及图像采集电路的设计制作刘登宇指导老师：刘广荣

报告纲要• EMCCD 技术• 国内外研究现状• EMCCD 应用• 课题以往工作介绍

课题背景

• 驱动电路设计• 输出信号预处理电路设计• 图像采集电路设计EMCCD 成像系统电路设计

• 系统测试过程及实验结果• 课题优缺点• 课题未来发展方向

总结

EMCCD 技术简介• 什么是 EMCCD ？

– Electronic Multiplying Charge Coupled Device, 即电子倍增CCD

• EMCCD 特点– 独特的片上增益技术– 高灵敏度– 全固态结构– 传统 CCD 制作工艺

CCD97

EMCCD 技术简介• EMBCCD

– 背照明 EMCCD （ Back Illuminated EMCCD ）

– 采用减薄技术– 灵敏度更高

EMCCD 、 EBCCD 、 ICCD比较类别 优点 缺点

ICCD(Intensified

CCD)

极高灵敏度超高速门控成像

无需制冷

成像质量较差寿命短

价格昂贵灵活性差 ( 无 CCD 模

式 )

EBCCD(Electronic Bombastic

CCD)

极高灵敏度最小的增益噪声

分辨力较 ICCD 好

成像质量较差寿命短

价格昂贵灵活性差 ( 无 CCD 模

式 )

EMCCD(Electronic Multiplying

CCD)

极高灵敏度量子效率高全固态工艺

灵活性好 (CCD 模式 )

需制冷以减少噪声无法实现高速成像

存在增益噪声

国内外 EMCCD 研究现状

Princeton Instruments Andor iXon

CCCP 西北核技术所

EMCCD 应用

生命科学

天文观测

军事勘察

课题工作背景介绍前任师兄研究成果

定制直流电源驱动电路板设计（未调试）时序逻辑设计（本人参与）

本人主要工作改进时序逻辑设计改进驱动电路设计输出信号预处理电路设计图像采集显示电路设计

电源系统

FPGA时序驱动电路 EMCCD输出信号预处理电路

图像采集电路

EMCCD 成像系统电路组成框图

电源系统引脚 直流电平（ V）

最小值 标准值 最大值RΦDC +2 +3 +5

OG +1 +3 +5IG - -5 -

SS 0 +4.5 +7

ODL,ODH +25 +28 +32

RDL,RDH +15 +17 +20

ABD +10 +18 +20

DD +20 +24 +25

• 7 种规格电平 CCD 直流电源• 4 种驱动信号电平

– -5V ， +7V 、 +12V 、+40V

CCD97 直流偏置电源规格表

时序逻辑设计 -CCD97 时序图

帧转移型 CCD 工作原理图

时序逻辑设计 - 初期方案

• 初期方案– 分频、积分转换、输出 三模块– 输入时钟分频产生三类波形– 分阶段（积分、输出）对波形进行组合

时序逻辑设计 - 改进方案

a. 初始阶段b. 帧开头c. 并行转移d. 预扫阶段e. 行开始f. 前延迟阶段g. 水平转移h. 后延迟阶段

a b c d e

f g h

FSM有限状态机

时序逻辑设计 - 仿真波形

行转移阶段

帧转移阶段

帧转移 - 行转移阶段

功率驱动电路设计CONNECTION

PULSE AMPLITUDE(V)Min Typical Max

IΦ1,2,3,4high SΦ1,2,3,4 high +5 +7 +9

IΦ1,2,3,4 low SΦ1,2,3,4 low -6 -5 -4

RΦ1 、 2 、 3 high

+8 +12 +13

RΦ1 、 2 、 3 low

- 0 -

RΦ2HV high +20 +40 +50RΦ2HV low 0 +4 +5

CLOCK PULSE TYPICAL RISE TIME τ(ns)

TYPICAL FALL TIME τ(ns)

TYPICAL PULSE OVERLAP

IΦ1,2,3,4SΦ1,2,3,4 120<τ<200 120<τ<200 @90% points

RΦ1,2,3 10 10 @70% pointsRΦ2HV 25 25 -

CCD97 时序驱动脉冲电平标准

CCD97 时序驱动脉冲边沿要求

常规功率驱动电路设计• 原有方案

– AD811 ：电压比较、电路放大电路存在的问题：• 输出电流小• 不宜驱动容性负载• 波形尖峰毛刺大• 边沿过渡时间长

• 改进方案– EL7457 ：高速四通道 CMOS 驱动器 特性：

• 最高支持 40MHz 时钟驱动• 可驱动容性负载， Tr/Tf=12ns• 输出电流 2A• 双电源供电

高电压功率驱动电路设计

• 两互补三极管搭建推挽放大电路• 74HC04 作输入端提高带负载能力• 高速肖特基二极管钳位以防止三极管进入深度饱和状态

高电压功率驱动输出波形

• 高低电平满足要求• 波形有一定失真• 存在一定延时

输出信号预处理电路设计

• 输出信号为非标准模拟视频信号• 存在较大直流偏置• 存在复位噪声• 需进行模数转换方便处理

前置缓冲去直流/ 直流恢复

CDS相关双采样程控增益放大

A/D模数转换

CDS相关双采样

• 复位部与数据部均包含复位噪声• 两次相关采样相减可得真实信号值

AD9845 CCD 信号处理芯片

• 12Bit 30MSPS 高速 A/D 转换器• CDS相关双采样电路• 程控增益放大器• 低噪声钳位电路

AD9845 CCD 信号处理芯片

AD9845相关双采样工作时序图

AD9845暗电流钳位及消隐脉冲时序图

图像采集电路设计方案

嵌入式采集• 便携性强• 使用方便

图像采集卡• 配置容易• 图像处理功能强大

USB 传输采集• 灵活性好• 传输速度快

图像采集电路设计

• CCD 输出与 VGA读出时钟不匹配：• CCD 像素读出速率 -2.5MHz• VGA 显示速率 -40MHz(800×600)

• 存储器缓存• SRAM/SDRAM

• FPGA 内部 FIFO匹配时钟

EMCCD 输出图像数据

数据缓存

SDRAM 、 VGA 控制程序

SDRAM读写控制 接口结构框图 VGA 控制器接口框图

时序逻辑设计总体框图

系统时序逻辑设计总体框图

系统电路板设计

原有驱动电路板 改进的驱动电路板

系统测试

EMBCCD 成像系统电路实物图

测试流程PCB 板

• 元器件焊接• 电路连接检查

电源系统• 电源输出电压• 电源纹波

驱动电路• 驱动脉冲电平及边沿时间• 驱动脉冲相对位置关系

采集显示• 在线逻辑分析仪时序分析• VGA 输出显示

测试结果 - 电源

系统电源纹波测试

理论值（ V ）

测量值（ V ）

误差（ % ）

+48 +48.080 0.17

+28 +28.055 0.20

+24 +24.088 0.37

+18 +18.019 0.11

+17 +17.034 0.20

+8 +8.035 0.44+5 +5.019 0.38+3 +3.007 0.23-5 -5.047 0.94-6 -6.023 0.38

电源输出电平测试结果

测试结果 - 驱动脉冲

未接负载时驱动脉冲波形图

接入负载后驱动脉冲波形图

测试结果 - 驱动脉冲

各驱动脉冲波形位置关系图

测试结果 -CCD 输出信号

CCD 输出信号波形图

测试结果 - 图像显示

在线逻辑分析仪测试波形图

遮光前

遮光后

课题总结及工作展望• 采用 FPGA 进行时序逻辑设计，灵活性好，易于调试及系统升级• 采用状态机设计 EMCCD 驱动时序• 采用专用驱动芯片及信号处理芯片实现驱动及采集优点• 系统电源纹波较大，导致 CCD 输出信号噪声较大• 输出图像存在错位，无法实现稳定显示缺点• 减小系统噪声，优化时序及驱动设计• 加入半导体制冷，整合系统

未来展望

答辩完毕！ 谢谢！