Integrisana kola sa mešovitim signalimaleda.elfak.ni.ac.rs/education/PAIK/predavanja/prethodna/05 IKMS... · ručno: 80% posla za 20% vremena 2. ... zmala potrošnja => klasa B u

27.03.2014. 1

Integrisana kola sa mešovitim signalima

Prof. Dr Predrag Petković,Dejan Mirković

Katedra za elektronikuElektronski fakultet Niš

LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.rs/

27.03.2014. 2


Sadržaj:I. Uvod - osnovni pojmoviII. Lejaut analognih modulaIIa Projektovanje CMOS operacionog

pojačavačaIII. Projektovanje modula sa mešovitim

signalimaIV. Planiranje rasporeda modulaV. VHDL - AMS


27.03.2014. 3


Sadržaj:IIa Projektovanje CMOS operacionog

pojačavača2.4. Struktura CMOS operacionog pojačavača2.5. Faze projektovanja CMOS OpAmpa2.6. Projektovanje dvostepenog CMOS

operacionog pojačavača



2.4. Struktura CMOS operacionog pojačava.

Lejaut analognih modula

27.03.2014.

Kolo zakompenzaciju

Diferencijalnitranskonduktansni

pojačavač

Izlaznibafer

Kolo zapolarizaciju

Pojačavačkistepen


2.4. Struktura CMOS operacionog pojačava2.4.1 Parametri realnog pojačavača

http://www.physics.unlv.edu/~bill/PHYS483/op_amp_datasheet.pdf


27.03.2014.



27.03.2014.

Potiskivanje napona napajanja:

Ako promena od ΔVDD volti izazove istu promenu izlaznog napona kao promena diferencijalnog ulaznog napona od Vd volti, tada je

d

DD

VVPSRR Δ

=

⎥⎦

⎤⎢⎣

⎡Δ=

d

DD

VVPSR log20 red veličine 90dB


2.4. Struktura CMOS operacionog pojačava2.4.1 Parametri realnog pojačavačaPSRR (Power Supply Rejection Ratio)


27.03.2014.


2.4. Struktura CMOS operacionog pojačava2.4.1 Parametri realnog pojačavačaMaksimalna izlazna strujaMaksimalna brzina promene napona - Slew rate

(zavisi od sposobnosti prvog stepena da puni/prazni kondenzator za kompenzaciju drugog pola)

Vreme uspostavljanja signala (Settling time)


27.03.2014.


2.4. Struktura CMOS operacionog pojačava2.4.1 Parametri realnog pojačavačaVreme uspostavljanja signala (Settling time)


27.03.2014.


2.4. Struktura CMOS operacionog pojačava2.4.1 Parametri realnog pojačavačaVreme uspostavljanja signala (Settling time)


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa1. - Strukturno projektovanje

• Gradivni blokovi• Električna šema sa dimenzijama tranzistora

2. - Fizičko projektovanje• Lejaut: razmešteni i povezani upareni

tranzistori


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa- Strukturno projektovanjeNa osnovu zadate željene funkcije i parametara (specifikacije)

Izbor električne šemeDefinisanje DC uslova radaDefinisanje AC parametara Dimenzionisanje tranzistoraVerifikacija simulacijom


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa- Fizičko projektovanje

Na osnovu poznate strukture (električne šeme i dimenzija tranzistora) i specifičnih zahteva (uparivanje)

Planiranje rasporeda tranzistoraCrtanje lejauta

Ekstrakcija parametara kola iz lejauta


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa- Strukturno projektovanje

1. Konceptualna fazaručno: 80% posla za 20% vremena

2. Faza optimizacijeračunarom: 20% posla za 80% vremena

(Simulacija računarom) x (zdrava logika)= konstanta


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa- Izbor električne šemeUkrstiti potrebe i znanje (iskustvo)

1. Izbor konfiguracije mali šum => veliko pojačanje prvog stepenamala potrošnja => klasa B u izlaznom stepenumala izobličenja => klasa A (AB)


27.03.2014.


2.5. Faze projektovanja CMOS OpAmpa- Izbor električne šeme

2. Izbor načina kompenzacije pobuda kapacitivnog opterećenja =>kompenzacija na izlazu, od toga zavisi izbor prvog i drugog stepena


27.03.2014.



Šta treba znati pre početka projektovanja?Granični usloviProjektni zahteviRelevantni faktori


27.03.2014.



Šta treba znati?Granični uslovi

1. Parametri procesa (Vt, β, Cox,...)2. Napon napajanja 3. Struja napajanja (potrošnja)4. Radna temperatura


27.03.2014.



Projektni zahtevi


27.03.2014.

1. Pojačanje2. Propusni opseg3. Vreme

uspostavljanja4. Slew rate5. Ulazni CM opseg

6. CMRR7. PSRR8. Opseg izlaznog napona9. Opterećenje potrošača10. Ofset



Relevantni faktori


27.03.2014.

1. Margina faze2. Šum3. Dimenzije


2.6. Projektovanje dvostepenog CMOS OpAmpa


27.03.2014.

VSS LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.rs/

2.6. Projektovanje dvostepenog CMOS OpAmpa2.6.1 Osnovne jednačine


27.03.2014.

DS2 ),1()(

21

0 ,2

)(

V-VVVVVL

WCI

-VVVVVVVL

WCI

TGSDSTGSoxd

TGSDSDSDS

TGSoxd

≤⋅+−=

≤<⎥⎦⎤

⎢⎣⎡ −−=

λμ

μ

LW S

LWKCK ox === ;´ ;´ βμ

DSTGSd

TGS V-VVIVV ≤+= ; 2β


2.6. Projektovanje dvostepenog CMOS OpAmpa2.6.1 Osnovne jednačine


27.03.2014.

TGSDSTGSd -VV VVVVSKI ≥⋅+⋅−⋅⋅= DS2 ),1()('

21 λ

LW S

LWKCK ox === ;´ ;´ βμ

TGSDSd

TGS -VVVIVV ≥+= ; 2β

2)(1

'2

; '

2

TGS

d

dTGS

VVKIS

SKIVV

−=

⋅+=


2.6.2 Definisanje DC uslova radaSvi tranzistori u zasićenju.M4 kako ga dovesti u zasićenje?Uslov da M4 bude u zasićenju: VSD4 =VSG4KAKO?1) Usvojiti da je VSG3=VSG4 = VSG6.

Tada je I3=I4 (= I1=I2=I)I5=2I

a gejt i drejn M4 na istom potencijalu – zasićenje jer će uslovi biti kao u M3, ukoliko su tranzistori identični (upareni)


27.03.2014.


2.6.2 Definisanje DC uslova radaKako da M4 bude u zasićenju:2) Za VSG4 = VSG6, tada I6 = (S6/S4)I43) Istovremeno je, VGS5=VGS7, tako da je

I7 = (S7/S5)I5=(S7/S5)(2I4)

4) Iz ravnotežnog uslova I6 = I7sledi I6=(S6/S4) I4=(S7/S5)(2I4) = I7, odnosno

S6/S4=2S7/S5


27.03.2014.


2.6.2 Definisanje DC uslova rada4) Iz ravnotežnog uslova I6 = I7sledi I6=(S6/S4) I4=(S7/S5)(2I4) = I7, odnosno

S6/S4=2S7/S5

5) Kada je ispunjen ovaj „ravnotežni” uslov tada je VDS4= VDS3, odnosno VDG4=0 čime je obezbeđeno da M4 radi u oblasti zasićenja


27.03.2014.


2.6.2 Definisanje DC uslova rada6) Maksimalni DC napon na ulazu

7) Minimalni DC ulazni napon


27.03.2014.

(min)1033

5(min)103

3

3(max)in - -2

TTd

DDTTd

DD VVIVVVIVV +−=+−=ββ

)sat(5(max)13

5)sat(5(max)1

1

1(min)in 2

DSTd

SSDSTd

SS VVIVVVIVV +++=+++=ββ


2.6.3 Definisanje dinamičkih uslova rada

Parametri I stepena:gm1=gm2=gmI; gds2+gds4=GI; Parametri II stepena:gm6=gmII; gds6+gds7=GII


27.03.2014.


2.6.3 Definisanje dinamičkih uslova rada1. Pojačanje I stepena

2. Pojačanje II stepena


27.03.2014.

)(2

425

1

42

11 λλ +

=+

=I

ggg

gA m

dsds

mv

)(2

766

6

76

62 λλ +

=+

=I

ggg

gA m

dsds

mv


2.6.3 Definisanje dinamičkih uslova rada3. Proizvod pojačanja

i propusnog opsegaGB


27.03.2014.


2.6.3 Definisanje dinamičkih uslova rada4. Slew rate

Sposobnost prvog stepena da puni/prazni Cc:I5=Cc(dV/dt)

SR=(ΔV/Δt)=I5/Cc

I5=SR*Cc


27.03.2014.


2.6.3 Definisanje dinamičkih uslova rada5. Nedominantni pol

p2:

6. Nula u desnoj poluravni


27.03.2014.


2.6.3 Definisanje dinamičkih uslova rada7. Margina faze

Za 60o

Uslov da je nula >10GB


27.03.2014.


2.6.4 Faze projektovanja OpAmpaSpecifikacija zahteva:1. DC pojačanje, Av(0)2. Pojačanje x propusni opseg, GB3. Margina faze (ili vreme uspostavljanja)4. Opseg DC ulaznog signala (Input common-mode range,

ICMR)5. Kapacitivnost opterećenja, CL6. Slew-rate, SR7. Opseg izlaznog napona8. Snaga disipacije, Pdiss


27.03.2014.


2.6. 4 Faze projektovanja OpAmpaSpecifikacija zahteva:1. DC pojačanje, Av(0)2. Pojačanje x propusni opseg, GB3. Margina faze (ili vreme uspostavljanja)4. Opseg DC ulaznog signala (Input common-mode range,

ICMR)5. Kapacitivnost opterećenja, CL6. Slew-rate, SR7. Opseg izlaznog napona8. Snaga disipacije, Pdiss


27.03.2014.


2.6. 4 Faze projektovanja OpAmpaAlgoritam:1. Izabrati najmanju dužinu kanala pri kojoj

modulacija dužine može da se zanemari(preporuka min 4λ)

2. Izračunati minimalnu vrednost Cc, za datu marginu faze ako je z > 10GB (za 60 )

3. Odrediti minimalnu vrednost I5


27.03.2014.


2.6. 4 Faze projektovanja OpAmpaAlgoritam:4. Izračunati S3 na osnovu maksimalnog ulaznog

napona

4a. Proveriti da pol koji unose Cgs3 i Cgs4 =Cgs3 nije dominantan (veći od) > 10GB


27.03.2014.

oxgs CLWC 333 67.0=LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.rs/

2.6.4 Faze projektovanja OpAmpaAlgoritam:5. Izračunati S1 (S2) da bi se dobio željeni GB


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:6. Izračunati S5 na osnovu minimalne vrednosti ulaznog

napona:6.a Izračunati VDS(sat)

6.b Izračunati S5


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:7. Izračunati S6 uz pretpostavke da7.a p2=2.2GB

7.b VSG4=VSG6:

7.c


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:8. Izračunati I6

8.a Proveriti da li S6 zadovoljava zahteve za Vout(max) i korigovati ako treba.


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:9. Izračunati S7

tako da se zadovoljava odnos struja I5 i I6

9.a Proveriti da li S7 zadovoljava zahteve za Vout(min) i korigovati ako treba.


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:10. Proveriti pojačanje i snagu disipacije

10.a Pojačanje

10.b Disipacija:


27.03.2014.

)()(2

766425

62

λλλλ ++≤

IIggA mm

v

))(( 65 SSDDdiss VVIIP ++≥


2.6.4 Faze projektovanja OpAmpaAlgoritam:11. Ukoliko NIJE zadovoljeno:11.a Pojačanje:

Smanjiti I5 i I4, ili povećati S2 i/ili S6Ponoviti prethodni postupak dok se dobije željeno pojačanje.


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:11. Ukoliko NIJE zadovoljeno:11.b Disipacija:

JEDINO mogu da se smanje I5 i I6, što će zahtevati povećanje S nekih drugih tranzistora kako bi se zadovoljili zahtevi za dinamičkim opsegom ulaznih i izlaznih signala.


27.03.2014.


2.6.4 Faze projektovanja OpAmpaAlgoritam:12. Simulacijom proveriti ostale specifikacije


27.03.2014.


2.6.5 Primer projektovanja OpAmpaProjektovati dvostepeni operacioni pojačavač koji

ispunjava sledeće zahteve:1. Av > 3000V/V; 2. GB = 5MHz;3. SR > 10V/μs;4. Margina faze > 60o

5. 0.5V <Vout< 2V6. ICMR = 1.25V do 2V7. Pdiss ≤ 2mW8. VDD = 2.5V


27.03.2014.


2.6.5 Primer projektovanja OpAmpaPoznato je KN’=120 μA/V2, KP’=25 μA/V2 ,

VTN = -VTP= 0.5 V, λN =0.06 V-1 , λP =0.08 V-1

λ = 0.125 μm; Cox = 6 fF/μm2

Pretpostaviti da je pojačavač opterećen kapacitivno sa

CL = 10 pF


27.03.2014.


2.6.5 Primer projektovanja OpAmpaRešenje:?

1. Izračunati minimalno CC:

2. Izabrati minimalnu vrednost CC=3pF

3. Izračunati


27.03.2014.


2.6.5 Primer projektovanja OpAmpaRešenje:?4. Izračunati S3 na osnovu ICMR i VT u

najnepovoljnijem sučaju od VT = 0.15 V


27.03.2014.



5. Proveriti da li je p3 > 10GB:

Očigledno je p3 > > 10GB=50 MHz


27.03.2014.



6. izračunati gm1:

Odatle sledi:


27.03.2014.



7. izračunati VDS5:

Odatle sledi:


27.03.2014.



8. Za marginu faze od 60o :

znajući da je:

određujemo iz


27.03.2014.

1905.1883010150105.942

6

6

44

66 ≈=

⋅⋅

== −

−

SggS

m

m



9. Izračunati I6:

9.a Provera


27.03.2014.

1907.32)25.2(1025

105.942)('' 6

6

(max)6

6

(sat)66

66 <=

−⋅⋅

=−

== −

−

outDD

m

DS

m

VVKg

VKgS LEDA - Laboratory for Electronic Design Automation

http://leda.elfak.ni.ac.rs/


10. Izračunati S7:

10.a Provera:Vout(min)=VDS7(sat) < 0.5V?


27.03.2014.

V5.0V 281.02010120

10952 '

226

6

7

7(sat)7 <=

⋅⋅⋅⋅

=== −

−

TN

d

T

dDS SK

IIVβ



11.a provera pojačanja:


27.03.2014.

)()(2

766425

62

λλλλ ++≤

IIggA mm

v



11.b provera disipacije:


27.03.2014.

mW 3125.0)05.2)(10951030(mW 2 66 =+⋅⋅⋅≥= −−dissP

))(( 65 SSDDdiss VVIIP ++≥

27.03.2014. 59

Šta smo naučili? Šta se očekuje da znamo?

1. Prepoznavanje uloge pojedinih stepena sa električne šeme operacionog pojačavača?

2. U kom režimu rade tranzistori u CMOS operacionom pojačavaču?

3. Faze projektovanja operacionog pojačavača?



60

Šta se očekuje da znamo?

1. Kako izabrati minimalnu dužinu kanala MOS tranzistora u operacionim pojačavačima?

2. Šta treba znati pre početka projektovanja?3. Granični uslovi?4. Projektni zahtevi? 5. Relevantni faktori?6. Algoritam projektovanja operacionog

pojačavača



27.03.2014. 60

27.03.2014. 61

Sledeće nedelje

? Projektovanje modula sa MS (str. 187-206)



Documents

Integrisana kola sa mešovitim signalimaleda.elfak.ni.ac.rs/education/PAIK/predavanja/prethodna/05 IKMS... · ručno: 80% posla za 20% vremena 2. ... zmala potrošnja => klasa B u