Projektovanje analognih integrisanih Lejaut analognih modulaleda.elfak.ni.ac.rs/education/PAIK/predavanja... · debljine oksida. Usled bočnog nagrizanja stvarne dimenzije kondenzatora

12.03.2014. 1

Projektovanje analognih integrisanih kola

Prof. Dr Predrag Petković,Dejan Mirković

Katedra za elektronikuElektronski fakultet Niš

LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.rs/

12.03.2014. 2


Sadržaj:I. Uvod - osnovni pojmoviII. Lejaut analognih modulaIII. Projektovanje modula sa mešovitim

signalimaIV. Planiranje rasporeda modulaV. VHDL - AMS


12.03.2014. 3


Sadržaj:II Lejaut analognih modula

2.1. Specifičnosti projektovanja analognih modula2.2. Uparivanje vrednosti parametara komponenata

2.2.1. Uzroci neuparenosti2.2.2. Tehnike uparivanja2.2.3. Uparivanje MOS tranzistora2.2.4. Uparivanje kondenzatora 2.2.5. Uparivanje otpornika

2.3. Primer projektovanja lejauta integrisanog pojačavača



2.2.4. Uparivanje kondenzatora Glavni uzroci neuparenosti kondenzatora jesu

neravnomerno bočno nagrizanje i varijacija debljine oksida.

Usled bočnog nagrizanja stvarne dimenzije kondenzatora manje su od željenih.

Lažni elementi.Podela na identične segmente.Segmenti kvadratnog oblika tako da se zbog odnosa

širine i dužine, nazivaju jedinični kondenzatori. 4

Lejaut analognih modula

412.03.2014.


2.2.4. Uparivanje kondenzatora Podela na identične segmente:

5


512.03.2014.


2.2.4. Uparivanje kondenzatora Podela na identične segmente:C1 i C2

6


612.03.2014.


2.2.4. Uparivanje kondenzatora Podela na identične segmente:C3

7


712.03.2014.



8


12.03.2014. 8



9


12.03.2014. 9


2.2.4. Uparivanje kondenzatora Podela na NEidentične segmente.Odnos obim/površina.

Stvarna vrednost:

10


12.03.2014. 10


2.2.4. Uparivanje kondenzatora Podela na NEidentične segmente.Stvarna vrednost:

11


12.03.2014. 11


2.2.4. Uparivanje kondenzatora Podela na NEidentične segmente.

Relativna greška proporcionalna odnosu obima i površine nacrtane maske kondenzatora.

Greška manja ako su dimenzije veće

12


12.03.2014. 12


2.2.4. Uparivanje kondenzatora Cs2/Cs1=?

δr1= δr2 za isti odnos Obim/Površina

13


( )( )11

22

1

2

11

r

r

s

s

CC

CC

δδ

++

=

12.03.2014. 13


2.2.4. Uparivanje kondenzatora Cs2/Cs1=K - nije ceo broj

14


12.03.2014. 14


2.2.4. Uparivanje kondenzatora Cs2/Cs1=K - nije ceo broj

15


12.03.2014. 15


2.2.5. Uparivanje otpornikaOtpornici se realizuju u metalu, polisilicijumu,

difuziji i jonski implantiranom sloju.Nezavisno od materijala za njihov proračun koriste

se izrazi:R=ρ / d

ρ- specifična otpornostd- debljina sloja

R=R·L/W

16


12.03.2014. 16


2.2.5. Uparivanje otpornika

U retkim slučajevima kada se zahtevaju veoma male otpornosti od 50mΩ do 5Ω, koriste se metalni otpornici u metalu 1 ili metalu 2

Zašto M1 i M2?(debljina mala, pa je slojna otpornost veća nego

kod viših nivoa metala).

17


12.03.2014. 17


2.2.5. Uparivanje otpornikaZa veće vrednosti otpornosti preporučuje se

niskootporni i visokootporni polislicijumski sloj. Niskootporni poli sloj (gejtovi) karakteriše slojna

otpornost od oko 20 Ω/.Moderni CMOS procesi sa salicidom - otprnost može

da se smanji do 1-5 Ω/Visokootporni poli sa otpornošću reda kΩ/.Za velike vrednosti otpornosti može se koristiti i n-

well sloj.

18


12.03.2014. 18


2.2.5. Uparivanje otpornikaUmereno upareni otpornici (±0,1%) ne bi trebali

biti manji od 5 kvadrata.Precizno uparivanje zahteva najmanje 10 kvadrata.Preporuka da zbir segmenata precizno uparenih

polisilicijumskih otpornika ne bude kraći od 50μm.

Empirijski je utvrđeno da se otpornici od polija p-tipa bolje uparuju od otpornika n-tipa.

19


12.03.2014. 19


2.2.5. Uparivanje otpornikaDifundovane i jonski implantirane otpornike

karakteriše nelinearna otpornost (varira sa promenom napona na otporniku) jer širina osiromašene oblasti varira kod jako dopiranih oblasti.

Kod polisilicujmskih otpornika je varijacija širine mnogo manja, što je glavni razlog da se polisilicijumskim otpornicima daje prednost.

20


12.03.2014. 20


2.2.5. Uparivanje otpornikaDugi otpornici mogu da se realizuju kao zmijolika

struktura.

21


12.03.2014. 21


2.2.5. Uparivanje otpornikaUpareni otpornici realizuju se uplitanjem.

22


12.03.2014. 22

Lažniotpornik

Lažniotpornik

RA RA RA RARBRB RB RB


2.2.5. Uparivanje otpornikaPoluprovodnički otpornici osetljivi na promenu

temperature.1. Temperaturski koeficijent

• za jonski implantirane ili difundovane otpornike pozitivan i veliki (posebno za velike otpornike) i kreće se od 100 ppm/°C do 3000 ppm/°C.

• Polisilicijumski otpornici imaju temperaturski koeficijent od 150-1000 ppm/°C.

23


12.03.2014. 23


2.2.5. Uparivanje otpornikaPoluprovodnički otpornici osetljivi na promenu

temperature.2. Termoelektrični potencijal: na kontaktima, usled

različite temperature javlja se potencijal od nekoliko stotina μV/oC.

24


12.03.2014. 24



25


12.03.2014. 25

ΔV



26


12.03.2014. 26



27


12.03.2014. 27

Termoelektrični potencijal se sabira



28


12.03.2014. 28

Termoelektrični potencijal se potire



Potpuno diferencijalni transkonduktansnipojačavač (OTA) sa kaskodnim tranzistorima (folded-cascode)

29


12.03.2014. 29 12. novembar 2013. Jednostepeni MOSFET pojačavači

Dva tranzistora:• ZS, a kaskadno ZG kao opterećenje• Ulaz – vG pobuda u kolu gejta ZS

Izlaz – vD potrošač u kolu drejna ZG• Tranzistori rade u oblasti zasićenja• Pojačava male signale (u okolini radne tačke)• Obrće fazu• Pojačavač napona(Naziv istorijski: KASKadno-katODA = kaskoda)

Izlaz

Ulaz

Kaskodni pojačavač

a) Princip rada:

12. novembar 2013. Jednostepeni MOSFET pojačavači

b) DC polarizacija


vu

VGG

vi


vu

vi

c) Analiza za male signale

vu

VDD, VGG i I zamenjeni dinamičkimotpornostima:

rGG=0, G - vezan za masu

rI→∞ D - prekid

SF

VGG



∞→uR

vi

vu

Ru

vi1

Rp

Ri

c) Analiza za male signale

( ) 2122 o

rgrrgR moomi =≅

2121

211 , )(

oomm

omorrggza

rgA==

−=


))(( 2211

1

1

omomo

pi

i

u

io

pu

io

rgrgAR

vv

vvA

RvvA

−=

∞→=

∞→=


d) Frekvencijska analiza

RpCp

Rgen

Vgen

Vi

VF



d) Frekvencijska analizaVF



Rezime:

vu

VGG

vi

∞→uR

( ) )M (reda 2122 Ω=≅ orgrrgR moomi

x1000)(reda )( 211 omo rgA −=



Rezime:ZS sa ZG kao opterećenjem; Ulazni signal se dovodi na G ZS;Izlazni signal uzima se sa D ZG;Obrće fazu;Veoma veliko pojačanje napona Velika ulazna otpornost;Velika izlazna otpornost





38


12.03.2014. 38

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6

50/1.6 50/1.6

50/0.8 50/0.8

100/0.8 100/0.8




39


12.03.2014. 39

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6

50/1.6 50/1.6

50/0.8 50/0.8

100/0.8 100/0.8




40


12.03.2014. 40

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6

50/1.6 50/1.6

50/0.8 50/0.8

100/0.8 100/0.8



Potpuno diferencijalni folded-cascode OTA

41


12.03.2014. 41

Organizacija lejauta pojačavača –Plan površine




42


12.03.2014. 42

PMOS ulazni diferencijalni par

G1=VIN+ G2=VIN-

D1 D2

S1 =S2

100/0.8 100/0.8




43


12.03.2014. 43


G1=VIN+ G2=VIN-

D1 D2

S1 =S2

100/0.8 100/0.8




44


12.03.2014. 44


G1=VIN+

D1 D2

S1 =S2

25/0.8 25/0.825/0.825/0.825/0.8 25/0.8 25/0.8

G2=VIN-

25/0.8




45


12.03.2014. 45

PMOS ulazni diferencijalni par verzija 0

D2

D1

M21 M22 M23 M24

M11 M12 M13 M14

S1 =S2




46


12.03.2014. 46


D2

D1

M21 M22 M23 M24 M25 M26 M27 M28 M29 M210 M211 M212 M213 M214 M215 M216


S1 =S2




47


12.03.2014. 47

PMOS ulazni diferencijalni par verzija 1D11 D12=D13 D14=D15 D16=D17 D18=D19 D110=D111 D112=D113 D14=D115 D116

G1=VIN+

G2=VIN

S1 =S2

D21 =D22 D23=D24 D25=D26 D27 =D28 D29 =D210 D211 =D212 D213 =D214 D215=D216




48


12.03.2014. 48

Zašto ovo nije dobro?




49


12.03.2014. 49

Zašto ovo nije dobro?1. Koincidencija2. Simetrija3. Disperzija4. Kompaktnost




50


12.03.2014. 50

Koincidencija?

D2

D1



S1 =S2




51


12.03.2014. 51


M2

M1

M21 M22 M23 M24 M25 M26 M27 M28

M29 M210 M211 M212 M213 M214 M215 M216M11 M12 M13 M14 M15 M16 M17 M18

M19 M110 M111 M112 M113 M114 M115 M116




52


12.03.2014. 52


M1/2

M1/2




53


12.03.2014. 53


M2/1

M2/2




54


12.03.2014. 54


M21 M22 M23 M24

M25 M26 M27 M28

M29 M210 M211 M212

M213 M214 M215 M216M11 M12 M13 M14

M15 M16 M17 M18

M19 M110 M111 M112

M113 M114 M115 M116




55


12.03.2014. 55


M1/4

M1/4 M1/4

M1/4




56


12.03.2014. 56


M2/4

M2/4 M2/4

M2/4




57


12.03.2014. 57

Lejaut PMOS tranzistora M3 M4 M5 M6 M7 M8

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6




58


12.03.2014. 58

M5 M3 M7

M6 M4 M8

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6




59


12.03.2014. 59

Lejaut PMOS tranzistora M5 M6 M3 M4 M7 M8

120/0.8

120/1.6

60/0.8 60/0.8

60/1.6 60/1.6




60


12.03.2014. 60

Grupa NMOS tranzistora M9 M10 M11 M12

50/1.650/1.6

50/0.850/0.8




61


12.03.2014. 61

Lejaut NMOS tranzistora M9 M11 M12 M10

S11 =S12=gnd!

M9 M11 M10M12

S9

D9=VOUT+ D11 D12 D10=VOUT-

S10

50/1.650/1.6

50/0.850/0.8




62


12.03.2014. 62

Lejaut celog kola - ulazni tranzistori: varijanta 2




63


12.03.2014. 63

Lejaut celog kola - ulazni tranzistori: varijanta 3

12.03.2014. 64

Šta smo naučili? Šta se očekuje da znamo?

1. Da li je lakše upariti otpornike ili kondenzatore?

2. Šta je jedinični kondenzator?3. Kolike su preporučene minimalne

dimenzije za uparene otpornike?



65

Šta se očekuje da znamo?

1. Koji su glavni uzroci neuparenosti kondenzatora?2. Značaj odnosa obim/površina C.3. Projektovanje dimenzija kondenzatora čiji je odnos

1:n 1<n<2.4. Skicirati strukturu dva uparena otpornika koji se

sastoje od po 4 identična segmenta.5. Šta je termoelektrični potencijal? 6. Skicirati orijentaciju (u odnosu na raspodelu

temperature) i strukturu otpornika kod koga je neutralisan uticaj termoelektričnog potencijala.



12.03.2014. 65 12.03.2014. 66

Sledeće nedelje

? Projektovanje modula sa MS (str. 187-206)



Documents

Projektovanje analognih integrisanih Lejaut analognih modulaleda.elfak.ni.ac.rs/education/PAIK/predavanja... · debljine oksida. Usled bočnog nagrizanja stvarne dimenzije kondenzatora