この日本語版文書は参考資料としてご利用ください …ww1.microchip.com/downloads/jp/AppNotes/00002122A_JP.pdfAN2122 DS00002122A_JP - p. 2 2016 Microchip Technology

AN2122マイクロコントローラを制御ユニットとして使った

フライバック SMPS

注意 : この日本語版文書は参考資料としてご利用ください。新情報は必ずオリジナルの英語版をご参照願います。

はじめに

本書は、PIC16F1769 を使って回路を制御する 20 Wのスイッチング電源 (SMPS) を設計、実装、試験するための手順を説明します。この SMPS は DC12 V を大 1.7 A で出力します。重要な設計手順の説明では、読者が同様の回路を異なる仕様で設計するための教材となるよう配慮しています。PIC16F1769 マイクロコントローラはロジックおよび制御回路として使います。この MCU は、各種の SMPS 回路構成を制御するためのコアから独立した周辺モジュール (CIP) を内蔵しています。CIP にはコンパレータ、オペアンプ、CCP、DAC、COG 等が含まれます。ロジックを PIC® MCUに内蔵する事で、同じデバイスを使って異なる複数の回路方式を設計する際に大きな利点が得られます。なぜなら、CIP の設定は回路の動作中に変更でき、ハードウェアの変更を必要としないからです。この後で説明するように、設定後の CIP は独立または自立して動作するため、MCU コアはユーザが必要とする機能 ( 通信、計測、データ収集等 ) を実行できます。読者によるプリント基板の設計を支援するため、本書にはレイアウト設計のヒントを記載しています。また実装したアプリケーションの試験結果も記載しているため、読者は自分が設計した回路の結果と比較する事で、何を変更すべきか知る事ができます。

仕様

フライバックスイッチング電源 (SMPS)の設計を始めるには、その電源の用途 ( どのような入力電源を使うか、どのような電力変換回路を使って出力電圧を生成するか ) を明確にする必要があります。また、負荷はどの程度のリップルまで許容するか、アプリケーションに接続するシステムがどの程度のノイズが生じるかも考慮する必要があります。本プロジェクトの入力電源はコンセントからの AC 電源です。

AC 電源の電圧と周波数には基本的に 2 つの世界的標準( 北米規格の 120 V/60 Hz と欧州規格の 220 ～ 240 V/50 Hz) があります。AC 電源規格の詳細は「参考資料」内の [1] を参照してください。

これらの規格は国や地域によって多少異なります( 例 : ブラジルの AC220 V/60 Hz、ジャマイカの AC110 V/50 Hz 等 )。このため、世界中の電源に対応する互換性( 例 : 10% の誤差余裕で AC100 ～ 240 V/50 ～ 60 Hzに対応等 ) が必要です。本書では、AC84 ～ 276 V/47～ 63 Hz を入力レンジとします。本書の回路は大 20 W を供給可能とし、出力は入力から絶縁します。20 W の出力が得られる電圧と電流の組み合わせは DC10 V/2 A ～ DC24 V/0.8 A の範囲で変化します。この電力の入出条件に対応可能な変圧器は各種市販されており、カスタム品も使えるため、豊富な選択肢の中から終的に選定できます。変圧器は入力電圧と出力電圧の比に基づいて設計されるため、ユーザは巻き数比とインダクタンスを計算でき、他の変数はその後で計算できます。アプリケーションによっては出力リップルが制限されるため、回路の設計時に注意する必要があります。本書の回路はアクティブ力率改善 (PFC) システムを実装しません。これが必要かどうかは、アプリケーションまたはユーザの要件によって決まります。PFC を実装する場合、システムのノイズ計算に PFC システムを含める必要があります。また、PFC は回路の安定性に影響する可能性があります。本書で紹介するフライバック回路は、PIC16F176X マイクロコントローラを使って電流モード制御で動作します。このマイクロコントローラはコンパレータ、オペアンプ、COG を内蔵し、電源回路の適正な動作と安定性を確保します。PIC16F176X マイクロコントローラは、CIP を使った SMPS の実装を可能にするデジタルおよびアナログ制御システムを内蔵した強力なIC です。ユーザは実行中に通信機能を介して CIP を設定および再設定する事で、インテリジェントシステムを制御および適合できます。システムの安定性は Omicron Lab 社の Bode 100 ベクトルネットワークアナライザを使って検証し、位相マージン > 45° かつゲインインマージン > 20 dB の要件を満たす事を確認します。

Author: Gheorghe TurcanMicrochip Technology Inc.

2016 Microchip Technology Inc. DS00002122A_JP - p. 1

AN2122
適切に設計したプリント基板と変圧器およびオプトカプラ ( 電流モード制御ループに必要な帰還情報を絶縁 )により、絶縁性を確保します。
フライバックの理論 ( 何が必要か )フライバックは、入力と全ての出力間を電気的に絶縁したAC/DCおよびDC/DC電力変換向けにも一般的に用いられる回路方式です。フライバックコンバータは変圧器 (1 次側と 2 次側に絶縁されたインダクタ ) を使う昇降圧型コンバータです。巻き数比に応じた電圧比が得られる事と、絶縁性を有する事がこのコンバータの長所です。このシステムは、電力変換用に変圧器を使い出力制御用にオプトカプラを使う事で、安全な使用環境を維持するためのライン絶縁性を提供可能です。

も一般的な応用例は以下の通りです。

- 低電力 SMPS ( 携帯電話の充電器、PC のス

タンバイ電源 )- 低コスト多出力電源 (PC の主電源 < 250 W)- 高電圧の生成 ( キセノンフラッシュランプ、

レーザー、コピー機等 )フライバック変圧器の絶縁性は、ライン周波数 (50 ～60 Hz) で使っても得られます。しかし、変圧器の重量と大きさは周波数に反比例するため、コンバータの内部に組み込んで数 10 kHz ～数 100 kHz で動作させる事により、変圧器の寸法を大幅に縮小できます。

他のスイッチングレギュレータ回路方式に比べ、フライバック方式はコストおよび性能面で以下の利点を有します。コスト面の利点 1. 出力電力レベルが 100 W 未満の場合、電源変圧器

( 結合インダクタ ) の設計は比較的単純です。 1 つのインダクタ素子でエネルギの蓄積と変圧を行い、複数の出力を容易に生成できるフライバックレギュレータは、総部品点数が少ないため低コストで実装できます。 2. 出力整流器の降伏電圧要件を低くできます ( 他の回

路方式のようにフィルタインダクタで発生する電圧をブロックする必要がないため )。

性能面での利点 1. フライバック方式では 2次側回路内にインダクタン

スが介在しないため、多出力電源で良好な電圧トラッキングが得られます。

2. 出力インダクタを毎サイクルチャージする必要がないため、良好な過渡応答が得られます。

本コンバータの回路を図 1 に示します。

図 1: フライバックコンバータの回路図

DS00002122A_JP - p. 2 2016 Microchip Technology Inc.

AN2122
フライバックコンバータは、1 次側スイッチが ON の時に入力電源からのエネルギを変圧器に蓄えます。スイッチが OFF に切り換わると変圧器の電圧は反転し、出力キャッチダイオードが順方向にバイアスされてエネルギが出力へ供給されます。フライバック方式では出力の極性を選択できます ( 変圧器の極性 ( 部品記号の ) により指定 )。エネルギ伝達の動作モードには基本的に以下の 3 種類があります。
• 電流連続モード (CCM) - フライバック変圧器に蓄えられたエネルギの一部はOFF期間中に負荷へ伝達されません ( 次の ON 期間の開始時に変圧器内に一部のエネルギが残されます )。

• 電流不連続モード (DCM) - 変圧器に蓄えられたエネルギの全部が OFF 期間中に負荷へ伝達されます。

• 臨界導通モード (CrCM) - これは遷移モード (TM) とも呼びます。このモードは DCM と CCM の境目のモードであり、蓄えられたエネルギは OFF 期間の終了時に丁度 0 に達します。CCM、DCM、CrCM の波形をそれぞれ図 2、図 3、図 4 に示します。

図 2: CCM 動作の波形

図 2 と図 3 に、それぞれ CCM および DCM 動作の電流パターンを示します。DCM 動作の場合、1 次側MOSFETのターンON時に電流は0から増加し始めます。電流のピーク値は、同等の CCM 回路に比べて2 倍以上高くなる場合があります。ターン OFF すると電流は 2 次側に流れます。この 2 次電流は 0 まで低下し、次のスイッチングサイクルが始まるまで電流は流れません (0 のままです )。DCM 動作の電流リップル(IL) は CCM よりも大幅に大きくなるため、フライバック変圧器のインダクタンス値は CCM に比べて小さくする必要があります。

図 3: DCM 動作の波形


AN2122
図 4: CrCM 動作の波形
図 5: フライバック電源段の電流フロー


AN2122
CrCMの動作はDCMに似ていますが、1次側MOSFETはドレイン電圧が小レベルの時にターン ON すると
いう点で異なります。このタイミングにより、ターンON 損失は小となり、動作効率が向上します。しか

し、スイッチング周波数は一定ではなくなります。

1 次側から 2 次側への転流中は、漏れエネルギを 2 次

側へ直接伝達できないため、これを吸収する必要があります。クランプ回路を備えない場合、漏れインダク

タンス電流はMOSFETのドレイン -ソース寄生容量を

充電する事によって環流します。

図 5 に、一般的なクランプ回路の例を示します。CCM、

DCM、CrCM のいずれも、変圧器の各側で電流は不連

続に流れるという性質に注意が必要です。これは、他

の変圧器回路構成 ( 降圧型または昇圧型 ) との根本的

な違いです。変圧器の両側の高リップル電流は出力電

圧リップル、効率、ディファレンシャルモード伝導性

電磁干渉 (EMI) に直接影響します。

1. 電流連続モード (CCM)

電流連続モードでは、2 次側の反射電流は OFF 期間中

に 0 まで低下しません ( 図 6 参照 )。TON 中の 2 次側

電圧は VIN/n であり、2 次側に反射される電流の傾き

は VIN/(n × L) です。TOFF 中の 2 次側電圧は VO であ

り、電流が低下する傾きは VO/L です。インダクタン

ス値は大きく、電流と磁場のリップル成分は比較的小

さくなります。1 次側ピーク電流の実用的な許容範囲

は以下の通りです。

35% < ITmin/ITmax < 50%

これは効率と変圧器サイズの間の適切なトレードオフ点を決めるためにも役立ちます。出力電圧は入力電圧

(VIN)、デューティサイクル (D)、変圧器の巻き数比 (n= N1/N2) の値から式 1 により求まります。

式 1: CCM の出力電圧

式 1 が示すように、CCM の出力電圧は負荷とは無関係です。また、変圧器に流れる電流は IS と一緒には変化せず、この負荷電流に従って単にシフトアップまたはシフトダウンします。

ON および OFF タイムは、式 2 と式 3 により求まります (T = スイッチング周期 )。

式 2: CCM の ON タイム

式 3: CCM の OFF タイム

図 6: CCM 動作における 2 次側の反射電流

出力電流 ( ダイオードに流れる平均電流 ) は式 4 により求まります。

式 4: CCM の出力電流

IL の小値と大値は式 5 と式 6 により求まります。

VOVIN D

n 1 D– --------------------------=

TON T n VOVIN n VO+------------------------------=

TOFF T VIN

VIN n VO+------------------------------=

IOILmin ILmax+

2------------------------------ TOFF

T------------=


AN2122
式 5: CCM の小インダクタ電流
式 6: CCM の大インダクタ電流

IO が制限値 IOL より低下する場合、ILmin は 0 になり、コンバータは CrCM ( 図 7 参照 ) で動作します。IOL は式 7 により求まります。

式 7: CCM の出力電流制限値

2. 電流不連続モード (DCM)電流不連続モードでは、2 次側の反射電流は、OFF 期間中に 0 に達します ( 図 8 参照 )。電流の上昇スロープは CCM と同じですが、下降スロープは CCM よりも急峻です。DCM で使うフライバック変圧器は大幅に小型です。なぜなら、変圧器に蓄えられる誘導性エネルギの量は、同等の CCM 回路で必要とされる量の1/5 ～ 1/10 に過ぎないからです。また、ターン ON 中にパワースイッチに流れる負荷電流は 0 であり、ターン ON 損失またはターン ON スナバ回路を考慮する必要がないため、ターン ON 回路は単純です。トランジスタのターン ON 時のコレクタ電流は 0 であるため、伝導性 EMI は減少します。DCM ( および CrCM) で動作する場合、磁場の AC 成分が大きいため、コア損失を考慮する必要があります。CCM で動作する場合、AC磁場は通常小さいため、変圧器の設計はコア損失ではなく主にコア飽和によって制限されます。

DCM で動作する場合、伝達されるエネルギは ON タイム、入力電圧、インダクタンス値によって決まります。各サイクルで常に全部のエネルギが伝達されます。このエネルギは式 8 によって定義されます (PDCM =DCM における負荷電力、L = 変圧器の 1 次側で計測したインダクタ値、f = スイッチング周波数 )。

式 8: DCM の出力電力

図 7: CrCM 動作における 2 次側の反射電流

図 8: DCM 動作における 2 次側の反射電流

ILmin IO 1n Vo

VIN---------------+

VIN T2 n L-------------------- n Vo

VIN n VO+------------------------------–=

ILmax IO 1n Vo

VIN---------------+

VIN T2 n L-------------------- n Vo

VIN n VO+------------------------------+=

IOLVO T2 L

---------------- VINmax

VINmax n VO+------------------------------------- 2=

PDCMVIN

2 D22 L f

-----------------------=


AN2122
変圧器の両側で電流の不連続性が生じますが、一般的に CCM の方が DCM より高効率です。DCM の方がRMS (二乗平均平方根)電流が大きいためにMOSFET、1 次および 2 次側コンデンサ、1 次側クランプ回路の消費電力が増加するというのが理由の 1 つです。しかし、DCM の方がインダクタンス値が小さいため、変圧器の物理的サイズを CCM と同等にした場合、例えRMS電流が大きくてもDCMの方が伝導損失は小さくなります。動作条件にもよりますが、一部の AC ラインアプリケーションでは、CrCM は CCM と同等以上の効率を提供します。制御面での利点
フライバック回路向けに使われる制御方式には、電圧モード制御 (VMC) と電流モード制御 (CMC) があります。CMC は磁化電流を使ってデューティサイクルを定義します (VMC はこれを行いません )。CCM 動作でVMC を使う場合、変圧器のインダクタンスと出力コンデンサによって比較的低い周波数で 2 重極が生じます。補償は CMC より複雑になり、基本的に同じコンデンサを駆動する電流源により構成されます。対して

CCM 動作で CMC を使う場合、50% を超える ( あるいは 50% に近い ) デューティサイクルでのサブハーモニック発振を防ぐ必要があります。これを達成するため、通常は電流帰還信号に外部ランプを加算して補償信号を生成します。

電圧モード動作

電圧モード制御は、おそらくも広く使われている電源制御方式です。誤差電圧は参照電圧と分圧した出力電圧の差から得られます。誤差電圧は、周波数と振幅が一定の鋸波と常時比較されます。これら 2 つの信号が交差した時点で、コンパレータの出力が遷移します。出力電圧が目標電圧から離れると誤差電圧が増加します。その結果、誤差信号と鋸波信号が交差するタイミングに基づいてトグル点とトグル点の間隔が拡がります ( すなわちデューティサイクル D が増加します )。図 9 に、電圧モード PWM コントローラによって動作する簡潔なコンバータを示します。電圧モードは、誤差電圧が直接デューティサイクルを駆動するため、直接デューティサイクル制御とも呼びます。

図 9: 電圧モード制御回路の実用的な実装例 ( 誤差電圧が ON タイム期間を設定 )


AN2122
電流モード動作
電流モードモジュレータは、環流するインダクタ電流に基づいてトグルのタイミングを決定します。クロックパルスがラッチをセットする事でパワースイッチを閉じます。インダクタに流れる電流は V/L によって決まる傾きで上昇します。電流が決められたセットポイント値に達すると、コンパレータはラッチをリセットします。この時点でスイッチが開き、次のクロックサイクルが始まった時点でスイッチは再び閉じます。この動作の詳細は「CIPを使ったフライバックロジック」で説明します。図 11 に、電流モードコントローラの標準的な実装例を示します。電圧モードに比べると、電流モード制御は出力の変化に対する応答が速く、補償回路はより簡潔であり、より高帯域幅です。電流モード回路のその他の利点として、パルスごとの電流制限機能が元々備わっている事と、複数電源ユニットが並列に接続される場合の負荷分散が容易である事が挙げられます。本書の回路には、電流モード制御ロジックを採用しました。

初期計算

本回路の初期計算には「POWER 4-5-6」というツールを使いました。このツールは回路の動作、素子の値、必要な変圧器のタイプ等を見積もるために必要な全ての計算機能を備えています。しかし、回路を要求通りに動作させるには、計算だけでなく実験と調整が必要です。

このツールによるプロジェクトの開始時に、回路に追加する先進機能を選択します ( 図 10 参照 )。本書の回路の場合、Magnetic Desiner、Snubber Design andAnalysis、Output Impedance and Audiosusceptibility を選択します。

図 10: POWER 4-5-6 における機能の選択

図 11: インダクタピーク電流による間接制御


AN2122
次に、コンバータの入出力仕様を追加します ( 図 12 参照 )。本回路の場合、入力は 85 ～ 264 V/50 Hz、出力は 12 V/8 A ( 約 21 W)、補助出力は 10 V/0.2 A (2 W)です。補償出力は、ブートストラップ後にマイクロコントローラとドライバ用の電源として機能し、SMPSを起動するための十分な電力を提供します。
図 12: 回路の入出力仕様

このツールでは、電源の仕様に応じて 9 種類の回路方式を選択できます。本回路の仕様にはフライバック回路方式だけが適合しますが、オプションとして [QRoperation]、[Allow DCM only]、[RCD Clamp] が必要に応じて選べます ( 図 13 参照 )。

図 13: 回路方式の選択

構成素子、制御方式、計測方式の選択を図 14 に示します。このツールは回路の構成、PWM コントローラの接続、補償回路の配置を表示します。設計手順([Design Sequence]) には以下の 8 つがあります。 1. 入力コンデンサの設計 2. PWM コントローラの設計 3. フライバック変圧器の設計 4. 多出力コンデンサの設計 5. パワースイッチの設計 6. 多出力向けダイオード

7. 電流検出ゲイン

8. PWM ランプの設計

各設計手順では推奨値が示されますが、ユーザはそのほとんどを変更できるため、市販されている素子の値を適用する事ができます。このツールの詳細は、「参考資料」内の [2] を参照してください。


AN2122
図 14: 設計手順
PWM コントローラの設計

PWM コントローラの値を実際に使う素子の近似値に変更する事で ( 図 15 参照 )、必要な信号をシミュレートできます。

図 15: PWM コントローラの設計

フライバック変圧器の設計変圧器の値を変更する事により、非常に柔軟な設計と素子の選択が可能です。このツールは、他のツールよりも詳細な変圧器の設計 ( コアの材質と寸法、巻き線の太さと巻き方等 ) が可能です。

パワースイッチの設計

図 16 に、パワースイッチの設計に必要なパラメータを示します。下段に表示される「SWITCH STRESS」は、各種市販スイッチングデバイスの互換性を確認するために使えます。

図 16: パワースイッチの設計


AN2122
電流検出ゲインの設計
図 17 に、電流検出回路の設計画面を示します。コスト、効率、寸法要件に応じて検出抵抗方式または変流器方式が選べます。フィルタの推奨値も表示されます。

図 17: 電流検出ゲインの設計ウィンドウ

このツールでは、シミュレートした波形を見ながら素子の値を変更して影響を調べる事ができるため、他のツールのようにシミュレーションに時間がかかりません。このため、経験の浅いユーザでも速やかに学習できます。図 18 に波形ウィンドウを示します。関係する素子の値を変更した時に結果がどのように変化する

か見る事ができます。図 19 に、本 SMPS プロジェクトの要約を示します。これらの値に従って回路の設計と素子の選択を進めます。

図 18: 出力電圧波形ウィンドウ


AN2122
図 19: POWER 4-5-6 による初期計算の要約

AN2122
数式を使った計算
ツールを利用できない場合、時間はかかりますが、設計の初期段階で数式を使って計算する事もできます。計算条件として以下の仕様値を定義する必要があります。

VO、VP_MIN、VP_NOM、VP_MAX、VD、IS_MAX、fSW、∆VO、VT_MAX 、VT_MAX*次に、以下のパラメータを計算します。

• デューティサイクル : D • 巻き数比 : n • 1 次側巻き線 ( 巻き数 =NP) と 2 次側巻き線 ( 巻き数

=NS) のインダクタンス :- LP_MIN- LS_MIN

• 1 次側巻き線の電流 : - IT_MAX

- IT_MIN • 2 次側巻き線の電流 :

- IL_MAX

- IL_MIN • ダイオードの大降伏電圧 : VD_MAX• 出力容量 : CS• ESR: RESR • 1 次側コイルの巻き数 : NP• 2 次側コイルの巻き数 : NS • 変圧器のフェライトコア体積 : VE

式 9: 初期計算

V P VP VCEsat– VRpp–=

V Pmin 110V 1V– 0.2V– 108.8V= =Ex:

V O VO VF VRps+ +=

V O 12V 0.65V 0.2V+ + 12.85V= =Ex:

The minimum duty cycle: Dmin 1V PmaxV Tmax----------------------–=

Winding turns ratio: nV Pmax Dmax

V O 1 Dmax– -----------------------------------------------=

(here DMIN is used as initial DMAX)

Transistor in Conduction mode TON: T 1fsw---------= TON T

n V O

V P n V O+------------------------------------= D

TONT

-------------=

Inductivities of primary NP and secondary NS winding: LSminV Pmax T

2 n IOL-------------------------------- D min 1 Dmin– = (here IOL will be IO_MAX)

LPmin n2 LSmin=

Current in primary and secondary winding: ILmaxIO

1 D–-------------

T V O

2 LSmin--------------------------- 1 D– += ILmin

IO1 D–-------------

T V O

2 LSmin--------------------------- 1 D– –= ITmax

ILmaxn

-----------------

ITminILmin

n----------------=

The maximum diode breakdown voltage: VDmaxV Pmax

n 1 Dmin– ---------------------------------=

COT IOmax

VO----------------------------

n V O

V Lmin n V O+-----------------------------------------------=The output capacitance:

Equivalent Series Resistance (ESR): RCVO

IOmax-------------------

Consider the following:


AN2122

MOSFET、出力ダイオード、コンデンサの選定

フライバック式スイッチング電源を設計する場合、変圧器に加えてスイッチング素子、出力ダイオード、出力コンデンサが非常に重要であり、回路に適した物を慎重に選定する必要があります。電源段のスイッチには電圧クランプ、出力ダイオード、スナバも必要です。

ドライバ、コントローラ、スイッチング素子を一体化したデバイスを使うよりも、ディスクリートのMOSFET を使った方が設計の柔軟性は大幅に向上します。例えば、制御部は同じままで、より高耐圧の素子に交換する事ができます。トランジスタには、動作中に発生する可能性がある大電圧と大コレクタ電流に対応可能な物を選ぶ必要があります。また、損失を小限にするため、ドレイン - ソース抵抗の小さな物を選びます。

トランジスタの大電流と大ドレイン - ソース電圧は式 10 と式 11 により求まります。

式 10: トランジスタの大電流

式 11: 大ドレイン - ソース電圧この例の場合、ITmax は約 1 A、VTmax は約 450 V となります。これは POWER 4-5-6 の結果に近い値です。

この回路の MOSFET の値は Infineon Technologies 社の SPA11N80C3 に基づきます。設計に関連するそれらの値を式 12 に示します。

式 12: 選択した MOSFET の設計関連値

ヒートシンクが必要な場合、式 13 を使います。MOSFET の大接合部温度は 150 とし、周囲温度は SMPS の動作環境に応じて設定します。接合部と周囲および接合部とヒートシンク間の熱抵抗値はデバイスのデータシートに記載されています。それらの値を式 13 に代入する事で、ヒートシンクと周囲間の熱抵抗値が求まります。ヒートシンクはこの値に基づいて選定します。

式 13: 接合部温度の式

ITmaxPOmaxn VO-------------------

n VO VIN+

VINmin---------------------------------- VINmin T

2 n L-----------------------------

n VO

VINmin n VO+--------------------------------------------+=

VTmaxVINmax1 Dmin–-----------------------=

VDSS = 800V; RDS =0.45; ID = 11A; RW = 41W; Rthj-amb = 80 °C/W; COSS = 65 pF

Conduction power loses PCL IPRMS2 RDS 0.36V2 0.45 58 mW= = =

Commutation power loss PoffVINmax ITmax tf fsw

6------------------------------------------------------------------- 375V 0.82A 10 ns 125 kHz

6------------------------------------------------------------------------------------ 64 mW= = =

Capacitance loss PcapCOSS CP+ VINmax

2 f sw2

---------------------------------------------------------------------------- 65 pF 20 pF+ 375V2 125 kHz2

----------------------------------------------------------------------------------------------- 747 mW= = =

Total power loss Ptot PCL Poff Pcap+ + 869 mW= =

Which is close to what POWER4-5-6 suggested.

TJ TA–

Ptot------------------- Rthj amb– Rthj rad– Rthr amb–+ +=


AN2122
ダイオードには、動作中に発生し得る大電流と大電圧 ( 変圧器出力での電圧 + 出力電圧 ) に対応可能な物を選ぶ必要があります。式 14 と式 15 に計算式を示します。この例の場合、大ダイオード電流は IDMAX= 0.82 A x 5.6 = 4.59 A、ピーク電圧ストレスは VDMAX= (375/5.6) + 12 = 78.9 V となります。DigiKey 社等の販売業者のサイトで適合するデバイスを検索した結果、8 A の順方向電流と 100 V の繰り返し逆方向電圧を持つ Vishay 社の V8P10-M3/86A を選択しました。このダイオードは、安全余裕を残して本回路の要件を満たします(実際の回路が計算した制限値を超えても、ある程度まで許容できる余裕があります )。
式 14: 出力ダイオードの大電流

式 15: 出力ダイオードの大電圧

出力コンデンサの値は、許容出力リップルと過渡応答に基づいて計算します。コンデンサに流れる実効電流がデータシートで指定されている許容値を超えない事が必要です。式 16 は、コンデンサの適正値を選定するために役立ちます。出力における電圧変動が 10 ～20 mV であると予測される場合、この式に基づくコンデンサ容量は 280 ～ 560 μF です。想定した電圧の少なくとも 1.5 ～ 2 倍の電圧に対応可能なコンデンサを選択します。本プロジェクトには、大許容電圧 63 Vの 470 μF コンデンサを採用しました。

式 16: 出力コンデンサの式

電流検出

SMPS の設計において、制御波形の検出は非常に重要です。制御方式に応じて出力電圧、出力電流、入力電圧、インダクタ電流のいずれかを検出する必要があります。検出した波形を基準値と比較する事で、制御に必要な判断を下します。これらが正しく機能しないと、制御システム全体が期待通りに動作しません。

帰還制御のタイプに関係なく、ほとんど全ての DC/DCコンバータとリニアレギュレータは、過電流 ( 過負荷 )保護のためにインダクタ電流を検出します。電流モード制御のDC/DCコンバータでは、この検出電流をループ制御用にも使います。入力電圧の瞬間的な変化は即座にインダクタ電流に反映されるため、電流モード制御はラインの変動に対する過渡応答性に優れます。インダクタ電流は各種の方法で検出できますが、検出抵抗または変流器を使う方法がも一般的です。プロジェクトの仕様に適した検出方式を選択する必要があります。

検出抵抗方式

これはフライバック電源でもよく使われる電流検出方式です。検出抵抗はインダクタ電流の経路に挿入します ( 図 20 参照 )。抵抗の値が既知であれば、その抵抗の電圧降下を計測する事によってインダクタ電流を求める事ができます。この方法では良好な精度が得られますが、検出抵抗に電流が流れる事によって電力が消費されるため、コンバータの効率は低下します。MOSFETゲート-ソース間の寄生容量に対処するため、RC フィルタを使います。ゲートが HIGH に遷移した時、電流検出抵抗にグリッチが発生して PWM パルスが早期終了する可能性があります。これを防ぐには、グリッチをフィルタで除去するか、立ち下がりイベントトリガのブランキングを有効にします。

図 20: 直列検出抵抗を使った電流検出

IDmax ITmax n=

VDmaxVINmax

n--------------------- VO+=

CISmax T

US-------------------------

US n

UImin US n+----------------------------------------=


AN2122
RDS 方式
この方式は、MOSFET の ON 抵抗を使って電流を検出します ( ドレイン - ソース電圧が低い場合に可能 )。デバイスの等価抵抗は式 17 により求まります。

式 17: 等価抵抗

µ は移動度、COX は単位面積あたりの酸化膜容量、VTはしきい値電圧です。MOSFET 抵抗の非線形性、製造ばらつき、温度依存性のため、この方式の精度は良くありません。しかし直列抵抗を使わないため、効率には優れます。

センサレス方式

この方式はインダクタ電圧を計測し、インダクタにおける電圧と電流の関係 ( 式 18) に基づいてインダクタ電流を求めます。センサレス方式はオフライン型フライバック回路には使われません。なぜなら、変圧器の1次側の電圧が非常に高い ( 放電時はさらに高くなる )ためです。

式 18: インダクタの電圧と電流の関係

変流器方式

この方式は電流検出変圧器を使います。これは高電力回路で非常によく用いられる方式です。この方式は、変圧器の相互インダクタンス特性を使って大きなインダクタ電流を小さく変換して検出します。主な欠点はコストとサイズの増加です。変流器は電流の DC 成分を伝達できないため、過電流保護向けの使用は制限されます。

SENSEFET 方式

この方式はパワー MOSFET と並列に接続した電流検出用 MOSFET を使います ( 図 21 参照 )。

図 21: SENSEFET による電流検出

検出用 MOSFET には実効チャンネル幅 (W) がパワーMOSFET に比べて非常に小さい物 (1/100 以下 ) を使い、ノード M と S の電圧は同じにします。

表 1 に、各方式の長所と短所をまとめます。

電流検出方式を選定する際はコスト、サイズ、効率、精度、制御のタイプを考慮する要があります。直列検出抵抗方式は、電源を送電系統に直接接続する場合等、効率がプロジェクトの重要要件ではない場合に使えます。携帯型アプリケーションには無損失の方式が適します。

本書の回路には直列検出抵抗方式を採用しました。インダクタの電流が 0.9 A ( 全負荷時 ) ～ 0.1 A ( 低負荷時 ) で変化する事を考慮し、1Ω/1.5Ω/2Ω のいずれかの抵抗を使って、インダクタ電流波形に対応する 0.1 ～2 V の三角波電圧信号を生成します。R = 510 Ω/C =470 pF の RC フィルタを使う事で、スイッチングピークによるターンOFFの誤トリガを防ぐために十分な信号減衰特性が得られると共に、十分に高速な信号応答性が維持されるため、遅延と小デューティサイクルの増加を防ぐ事ができます。

RDSL

WCOX VGS VT– ---------------------------------------------------=

V Lditd-----=

表 1: 各電流検出方式の長所と短所

方式長所短所

直列抵抗高精度高消費電力

RDS 損失なし低精度

センサレス損失なし L の値が必要

変流器損失なしコストとサイズが増加するIDC( 直流成分 ) を検出できない

SenseFET 損失なし、精度は中程度特殊な MOSFET が必要マッチングの問題低帯域幅 ( 高電圧向けには利用できない )


AN2122

変圧器の設計

フライバック電源において変圧器は極めて重要です。制御と電力変換の利点をよく理解する事で、性能とコストを適化できます。変圧器に関する設計ガイドラインは以下の通りです。

1. 1 次側巻き線から 2 次側主巻き線への漏れインダクタンスを小限に抑えます。このために、巻き線をインターリーブするか、コアウィンドウを細長くして巻き線の積層数を小化する事で、1 次側と 2 次側の結合を大化します。

2. 2 次側の主巻き線と補助巻き線の間の漏れインダクタンスを小化します。

3. 効率の良い Multifilar® またはリッツ線を使います。

4. 巻き数比はデューティサイクルと効率に影響します。

5. 必ず実際の回路を使って変圧器を試験する事で、設計を検証および適化します。

独自設計の変圧器が使える場合、さらなる改善と適合の余地が得られます。適切な工具を使わずに変圧器を自作すると騒音が増加し、漏れインダクタンスも少し大きくなります。しかし、その回路向けに専用設計されたのではない市販品に劣るとは限りません。自作変圧器の方が良好な結果を示す場合、少し修正するだけで製造できるのであれば、変圧器業者に製造を依頼する事ができます。

計算式またはソフトウェアツールを使って変圧器を設計する際の初の手順は、低入力電圧条件でデューティサイクルが過大とならずに適正出力電圧が得られるように巻き数比を選定する事です。巻き数比が小さすぎると、低負荷時にデューティサイクルが 0 近くになるか、パルススキップが生じる可能性があります。低電力のフライバックコンバータを設計する場合、パワースイッチのストレスを軽減するために、通常は大デューティサイクルを低く抑えます。しかし、高電力アプリケーション向けには、2 次側素子のストレスを軽減するために、50% を超えるデューティサイクルを許容する場合もあります。

本書の回路では、低入力電圧 85 V においてデューティサイクルを約 47% まで許容し、巻き数比を 5 より大きくする事で、仕様動作レンジの全域で十分な電圧を供給します。

式 19 と式 20 に、これらの計算式を示します。

式 19: 巻き数比の計算

式 20: デューティサイクルの計算

10 W 以下の多くのフライバックコンバータでは、1 次側インダクタンス値を大きくできるため、コンバータが電流不連続モードで動作するようにインダクタンス値を選定します。インダクタンス値を大きくする事で、全ての負荷条件でピーク電流ストレスが減少します ( ただし、高電力では 1 次側電流が大きくなります )。全ての計算結果はあくまでも設計のための初期値であり、仕様の異なる変圧器をいくつか試験する事を推奨します。

理論的には、フライバック変圧器は入出力電圧に関係なく、どのような巻き数比でも機能します。しかし、デューティサイクルが50%近くになるよう巻き数比を選定してピーク電流 / 電圧を低く抑える事により、善の動作が得られます。巻き数比により、1 次側と2 次側の間のピーク電圧 / 電流のトレードオフが決まります。

式 21、式 22、式 23 は電流波形の各種特性値の計算に役立ちます。 CrCM および DCM の場合、式 22 ではIMIN = 0 を使います。

式 21: DC 電流

式 22: RMS 電流

式 23: AC 電流

本書の回路では、以下を考慮に入れて変圧器の値を計算します。 • 入力電圧 (85 ～ 265 V)• 出力電圧 (12 V)• 全負荷電流 (1.8 A)• 回路方式 ( フライバック、CCM)• スイッチング周波数 (125 kHz)• 目標デューティサイクル (47% @110 V 入力 )• 2 次側大リップル電流 (4.2 A @12 V)• 2 次側ピーク短絡電流 (14 A)

nVINVO'---------- D

1 D– ------------------=

DnVO

VIN nVO+------------------------------=

Idc DIpk Imin+

2-------------------------------- DIAV= =

Irms D Ipk Imin 13--- Ipk Imin–

2+=

Iac Irms2 Idc

2–=


AN2122
巻き数比は式 24 を使って選定します。
式 24: 巻き数比の計算

次に、メーカーの「コア」データシートに記載されているガイダンスに従ってコアの材質を選定します。コアの動作に対する大磁束密度と大磁束振幅は後で決めます。飽和で制限された BMAX (= 0.3T) を使う事を推奨します。B は、ピーク電流が短絡制限値に達した時に大値に達します。ギャップ付きコアの B-H 特性は十分に直線的であると見なし、BMAX は大電流リップルから式 25 により求まります。

式 25: 大磁束変動

コアの形状とサイズは、メーカーの推奨に従うかエリアプロダクトの式を使って選定します : コアタイプ、ファミリ :E-E コア – EFD シリーズ

約 0.499 cm2 のコア面積が必要です。EFD30 は小で0.66 cm2 のコア面積を有するため、本プロジェクト向けには十分な余裕があります。

式 26: フェライトコア体積と巻き数の計算

nVINVO'---------- D

1 D– ------------------

8512.5------------ 0.47

1 0.47–--------------------- 6= =

BMAX BMAXIpk pk–

ISC------------------------ 0.3

4.214--------- 0.09 Tesla= = =

0 4 10 7– H

m---- e; 125= = Ve 0 e

I2Lmax LSmin

B2max

------------------------------------------ 4 10 7– H

m---- 125 14A

2 4.3H

0.3T 2

----------------------------------------

1470 mm3= = =

ERRITE CORE, EFD30, EC90 with the AL = 160 nh/sp2 and Ae = 69 mm2

Number of turns in the secondary coil: Ns NsL

AL------- 4.3H

0.16H/sp2------------------------------~5= =

Number of turns in the primary coil: Np Np Ns n 5 5.6 28= = =

Wire conditions and considerations: Current density: JCu = 3 A/mm2; Resistivity: Cu = 1.7 x 10-8 m;

ISRMS D Ipk Imin 13--- Ipk Imin–

2+ 0.47 4.2 1.5 13--- 7.29+ 2.02A= = =

IPRMS 0.47 0.9 0.3 13--- 0.36+ 0.42A= =

Wires from the primary:

Selectional area of the wire: AWpIPRMS

JCu------------------ 0.42A

3 A/mm2-------------------------- 0.14 mm2= = =

Diameter of the wire: dp4 AWp

--------------------- 0.422 mm or 25 AWG= =

Length of the wire: lWp Np 4 Ae

--------------- 824 mm= =

Resistance of the wire: RWpDC CulWpAWp------------ 100 m= =


AN2122
式 27: 巻き線寸法の計算
Power 4-5-6 ツールには全ての計算式が組み込まれているため、容易に変圧器の特性を計算できます。また、各種のコアタイプと材質のメーカー値が保存されているため、クリックするだけで値を変更して検証できます。複雑な計算式を使う必要は一切ありません。図 22に、このプロジェクトの設定画面を示します。

図 22: POWER 4-5-6 における巻き数とコアウィンドウの設定

Wires from the secondary:

Selectional area of the wire: AWsISRMS

JCu------------------ 2.02A

3 A/mm2-------------------------- 0.67 mm2= = =

Diameter of the wire:ds

4 AWs

-------------------- 0.92 mm or 20 AWG= =

We have to use 4 AWG24 in parallel with the diameter of a single wire dsparallel = 0.511 mm and external equivalent diameter of ~ 0.92 mm

Length of the wire: lWs Ns 4 Ae

--------------- 147 mm= = Resistance of the wire: RWsDC Cu

lWsAWsparallel---------------------------------- 8 m= =

PCuP IPRMS2 RWpAC 52 mW PCuS; ISRMS

2 RWsAC 96 mW= = = =

RAC is approximatively three times greater than RDC: RWpAC = 300 mRWsAC = 24 m

Power loss in wire:

Power loss in magnetic core PV = 375 kW/m3 Pcore PV Ve 0.45W= =

Total losses in the transformer PTraf PCuTOT Pcore+ 0.6W= =


AN2122
このツールでは、コアウィンドウの寸法も設定できます。プロジェクトが要求する規格に準拠するためにマージンと絶縁を追加できます。利用可能な場合、巻き線の構造をマグネットワイヤ ( 絶縁線または銅箔 )の中から選べます。このツールは、ボビンに丁度フィットする大巻き線サイズを示します。これは、選択された巻き層数または並列巻き線の数に基づきます。また、1 次側と 2 次側をインターリーブした巻き方を選択して計算する事もできます。これらは全て手作業で計算できますが、時間がかかります。
式を使った手計算と同様に、このツールの計算結果も変圧器を設計するための初期値に過ぎず、回路をより良好に動作させるには試験が必要です。計算の後に、変圧器設計会社に回路の改良を依頼する事もできます。

図 23 に、サイズの異なる 2 つの変圧器を示します。これらは本回路でほぼ同等に動作します。左側はMicrochip社内で設計した変圧器です。右側は、Coilcraft社に依頼して本プロジェクトの要件に適合するよう設計してもらった変圧器です。Coilcraft 社による変圧器の製作は右のコードで注文できます :TA7641-BL。

図 23: 動作が同等の 2 つのフライバック変圧器 ( 左 : Microchip 社内で製作、右 : COILCRAFT 社に依頼して製作 )

変圧器専門業者の強みは経験と工作機械です。優れた工作機械を使う事で変圧器の結合度が向上し、漏れインダクタンスは小限に抑えられます。また、豊富な経験により、終的な寸法を小さくできる他、各種の

適化が図られます。

スナバ回路の設計

スイッチング電源では、好ましくない過渡現象が生じます。これらはリンギング波形の主要因となるため、抑制する必要があります。半導体素子を正しく使わないと、故障やノイズが増加します。以下では、フライバックコンバータでも一般的に用いられるスナバおよびクランプ回路の設計技法について説明します。図 24 に、RCD クランプ / スナバ回路 ( 青で表示 ) を備えた基本的なフライバック回路を示します。ターンON/OFF によって理想的な矩形波が生成されるのであれば、スナバ / クランプ回路は不要です。しかし現実の回路では、パワースイッチのターン OFF によって漏れインダクタンスに流れる電流が停止する事で、MOSFET のドレインに電圧スパイクが発生します。

図 24: RCD クランプ / スナバ回路を備えたフライバックコンバータ

このインダクタンスが回路内の浮遊容量と共振する事で、大振幅の高周波が発生します ( 図 25 参照 )。


AN2122
図 25: スナバ回路を備えないフライバックコンバータのドレイン電圧
フライバックの 1 次側では、漏れインダクタンスと1 次側容量によってリンギングが発生します。これにより MOSFET のドレインで過大な電圧が発生し、アバランシェ降伏によってデバイスが故障する可能性があります。また、リンギングのエネルギが放射および伝導によって電源と負荷に伝わり、ノイズ問題とロジックエラーの原因となります。さらに、このリンギングによって放射性および伝導性のEMI計測スペクトルにピークが生じます。従って、そのような回路にはクランプ回路またはスナバ回路 ( もしくはその両方 )を追加する必要があります。

1 次側 RC スナバ回路

図 26 に、RC スナバ回路を示します。この回路はMOSFET のドレインにおけるリンギングを減衰させます。電源回路の LC 共振を減衰させるために抵抗を使います。この抵抗を高電圧から保護するため、直列コンデンサを追加します。コンデンサの容量は、スイッチング周波数で抵抗の効果が大となるように計算します。この種のRCスナバ回路の主目的はスイッチングデバイスを保護する事であり、そのデバイスのできるだけ近くに配置する必要があります。ピーク電流モード制御で電流検出抵抗を使う場合、ターン ON 時のコンデンサの放電による電流スパイクを検出してしまう事を防ぐため、MOSFET のドレインと検出抵抗の間にスナバ回路を接続する必要があります。リンギングを減衰させるために必要な抵抗値を初に選定してからコンデンサの容量を選定します。また、消費電力が過剰にならないようにする事が必要です。

図 26: 1 次側 RC スナバ回路を備えたフライバックコンバータ

漏れインダクタンスとリンギング周波数を計測する必要があります。リンギング周波数 (fr) は図 25 の波形からを推定します。消費電力が過大とならないためには、この周波数がスイッチング周波数より 2 桁以上高い事が必要です。リンギング周波数がスイッチング周波数に比べて高くない場合、変圧器の漏れインダクタンスが大きすぎます。この場合、漏れインダクタンスを小さくするか、可能であれば回路の容量を小さくする必要があります。

図 27: 1 次側 RC スナバ回路を使った場合のドレイン波形

リンギング周波数と漏れインダクタンスを特定した後、式 28 と式 29 を使ってスナバ回路のコンデンサ容量と抵抗値を計算します。

式 28: スナバ回路の抵抗値

R 2frL=


AN2122
式 29: スナバ回路の容量値
コンデンサ容量が決まれば、式 30 を使ってスナバ回路の消費電力を計算できます (V: 入力電圧 + 反射された出力電圧 )。

式 30: スナバ回路の消費電力

実際の回路で波形 ( 図 27 参照 ) を確認します。リンギングが良好に減衰して波形のピークが低下すると、EMI ノイズは大幅に減少します。

1 次側 RCD クランプ回路

図 29 に、RCD クランプ回路を示します。RC スナバ回路ではスイッチの過電圧を十分に防ぐ事ができない場合、このクランプ回路を使って MOSFET のドレインにおけるピーク電圧を制限します。ドレイン電圧がクランプコンデンサ電圧を超えると、漏れインダクタンスから電流が吸収されます。これにより MOSFETは電圧ピークから保護されます。コンデンサ容量を大きくする事で、スイッチングサイクル中の電圧を一定に保つ事ができます。抵抗は常に(非常に低負荷であっても ) 電力を消費します。コンデンサは常に 2 次側から反射された電圧 (vf) まで充電されます。全負荷時はコンデンサに蓄えられるエネルギが増加し、図 29 に示すように電圧が理想的矩形波の電圧よりもvxだけ高くなります。

図 28: 1 次側 RCD クランプ回路を備えたフライバックコンバータ

図 29: MOSFET にかかる電圧

RCD クランプ回路を設計するには漏れインダクタンスを計測する必要があります。しかしこの場合、リンギングによる電圧上昇量よりもコンデンサに蓄えられるエネルギ量の方が重要です。このため、スイッチング周波数で計測した値の方が適します。スイッチング素子の許容大電圧を決定してから、クランプ回路で消費される電力を計算します。ターン OFF 時に電流 Ipによって漏れインダクタンス (Lleakage) に蓄えられるエネルギは式 31 により求まります。

式 31: 漏れ電力

漏れエネルギは全て漏れインダクタンスからスナバコンデンサへ流れ込み、コンデンサの容量は十分に大きいため1スイッチングサイクル中にその電圧はほとんど変化しないと仮定すると、スイッチでのクランプ電圧が高いほど総消費電力は低下します。RCD クランプ回路による消費電力は式 32 により求まります。

式 32: スナバ回路の消費電力

消費電力は、スイッチング素子にかかる総電圧に対してバランスさせる必要があります。通常は、電圧 Vx がフライバック電圧の 1/2 になるよう設計します。これは、インダクタと浮遊容量の損失の多い放電を考慮しないため、簡単な予測に過ぎません。これらの影響により、クランプ回路の実際の損失は予測よりも小さくなります。大電圧が 600 V または650 V の MOSFET を使う必要がある高電圧オフライン回路の場合、電圧 Vx は大入力ライン電圧、大

C 12frR---------------=

Psnubber CV2fs=

Pl12---LleakageIp

2fs=

Psnubbermax Pl 1

Vf

Vxmax

--------------+

=


AN2122
電流、スイッチング素子の降伏電圧によって設定されるハードリミットを持ちます。VDS を超えない事が必要であり、降伏電圧は温度の上昇によって低下するという事を考慮する必要があります。容量が十分に大きいため、コンデンサは漏れエネルギを吸収している間一定の電圧 ( ピーク電圧として危険ではないレベル ) を保ちます。Vx を決定する重要素子は抵抗です。抵抗が大きすぎると放電が遅くなり電圧は上昇します。逆に小さすぎるとクランプ電圧は下がりますが消費電力が増加します。この抵抗値は式 33 を使って求めます。適正な電圧定格を持つできるだけ高速なダイオードを選定する必要があります。
式 33: RDC クランプ抵抗の計算

図 30 に、1 次側 RCD クランプ回路を使った場合のスイッチング電圧の様子を示します。クランピング後にリンギングの影響が見られます。RDC クランプはピーク電圧を抑えますが、EMI 問題は解決しません。EMIが問題になる場合、1 次側 RC スナバ回路が役立ちます ( 図 31 参照 )。このソリューションは電圧ストレスと EMI 問題を解決しますが、消費電力は増加します。

図 30: 1 次側 RCD クランプ回路を使った場合のドレイン電圧

図 31: 1 次側 RCD クランプ回路と 1 次側 RC スナバ回路を使った場合のドレイン電圧

後の問題として、出力ダイオードのターン OFF によって生じる 2 次側のリンギングを解決する必要があります。図 32 に、このリンギングを示します。これらの過大なピークは 1 次側リンギングより危険な場合があり、RC スナバ回路を使って抑制する必要があります。

図 32: スナバ回路がない場合の 2 次側ダイオード波形

2 次側スナバ回路は、図 33 のようにダイオードの前後に直接接続する事で良の結果が得られます。2 次側スナバ回路の設計手順は 1 次側とほとんど同じです。漏れインダクタンスの値には、1 次側で計測した漏れインダクタンスを巻き数比の 2 乗で除算した値を使います。2 次側のリンギング周波数は通常 1 次側より高いため、対処はより容易です。

R2vxTs vf vx

max+

LIp2

----------------------------------------------=


AN2122
図 33: 2 次側 RC スナバ回路図 34 に、2 次側スナバ回路を追加した場合の結果を示
します。コンバータの補助出力にも配慮する必要があります。図 35 に、POWER 4-5-6 が提示した結果を示します。

図 34: スナバ回路を使った場合の 2 次側ダイオード波形

図 35: POWER4-5-6 のスナバ設計ウィンドウ

帰還および補償回路

以下では、帰還制御ループを補償しなかった場合に生じる問題、補償回路のタイプ、計算方法、BODE 100を使った検証と回路の変更方法、絶縁が必要な場合のオプトカプラの使い方について説明します。 SMPSには補償ループ以外にも不安定要因は存在しますが、それらは設計段階で防ぐ事ができます。制御用素子の配置 ( レイアウト ) は、そのような不安定要因の 1 つです。クロック信号がも影響を受けやすく、コンデンサはデバイスピンにできるだけ近付けて配置する必要があります。

スイッチング素子を介するアンプノイズのピックアップも不安定要因となります。オペアンプとオプトカプラもパルススキップとサブハーモニック発振の原因と

なる可能性があります。この問題には、スイッチング周波数の 1/2 の時定数を持つ小さな RC フィルタをエラーアンプの出力に配置する事で対処できます。

ターン ON スパイクにより、電流波形が早期ターンOFFを引き起こす可能性があります。この問題は、フィルタまたは制御デバイスのリーディングエッジブランキング機能 ( あるいはその両方 ) によって対処できます。


AN2122
大デューティサイクル近くの動作も、クロックタイ
ミング信号の早期終了によって不安定の原因となり得ます。小デューティサイクル近くの動作または高入力電圧 / 低負荷動作も、パルススキップによって不安定問題の原因となる場合があります。電流ループも考慮する必要があります。デューティサイクルが 50% に近付くと、SMPS にサブハーモニック発振が生じる可能性があります。この不安定要因には、コンパレータランプを追加する事で対処できます。電圧ループの不安定に対しては、3 種類の補償回路(Type I、Type II、Type III) が使われます。Type II にはType IIa および IIb バージョンがあります。詳細は、「参考資料」内の [3] を参照してください。どのタイプの補償回路を使うかは、ループ解析によって判断できます。ループ解析では、ボード線図を使って SMPS の開ループ / 位相応答を評価し、補償回路を使って線図の形状を調整する事で、様々な入出力条件で電源の動作を安定させます。

観測点

コンバータの伝達関数を明らかにするも簡単な方法は、切断したループの一方に入力信号を注入し、切断した経路の他方で何が生じるか観察する事です。これにはVector社のネットワークアナライザ「BODE 100」を使います。外乱信号はループ経路の全ての分岐へ配信され、ループゲインに応じて増幅または減衰されて位相がシフトします。BODE 100 は出力から外乱信号を生成し、入力からの信号によってループ伝達関数を計測します。実際のループゲインに等しいループゲインを計測するには、ループが単一経路に絞られるポイントが存在し、かつ、そのポイントからループ側を見た時のインピーダンスがその反対側を見た時のインピーダンスより大幅に高い必要があります。

図 36 に、回路の帰還ループを示します。図には適切な信号注入ポイントも示しています。この注入ポイントには、帰還ループに対して直列に 10 ～ 22 Ω の抵抗を挿入します。そして、その両端に現れる信号値の違いを計測します。ループと反対側を見た時のインピーダンスはコンバータの出力インピーダンスに等しく、非常に低い値となります。ループ側を見た時のインピーダンスは補償回路と分圧回路によって形成され、数 kΩ レンジの値になります。

図 36: 帰還ループ内の信号注入ポイント


AN2122
BODE 100 のセットアップと使い方の詳細は、「参考資料」内の [4] を参照してください。分圧された出力電圧が参照電圧より高い場合、コンバータは負帰還ループを持ちます。誤差電圧は小さくなるため、パルス幅も小さくなって出力電圧は低下します。分圧された出力電圧の方が参照電圧より低い場合は、この逆の動作となります。周波数が高くなるにつれてコンバータ出力段の遅延は増加し、ゲインは低下します。補正ループを組み合わせると効果はすぐに現れます。すなわち、制御信号と出力信号の間の総位相差は 0° になります。理論的には、いかなる理由にせよループゲインが 1 ( 対数スケールでは 0 dB) に達した時に出力信号と誤差信号が同位相となる場合、正帰還オシレータが形成され、0 dB 交差点によって決まる一定周波数の正弦波が出力されます。
電源回路の補償においては、オシレータを構成する事が目的ではありません。

• ループゲインが 0 dB を横切る時に誤差信号と出力信号の間に十分な位相差を確保できるように補償回路を設計します。

• 補償回路は DC 成分に対して高ゲインを提供する事で、静的誤差と出力インピーダンスを低減すると共に、入力ライン変動除去比を向上させます。

この位相差は位相マージン (PM) と呼び、一般的に 45°を超える必要があります。

図 37 に、補償した SMPS のループゲインを示します。図には DC ゲイン、位相マージン、ゲインマージン、交差周波数を示しています。位相差が 0° の時にゲインが 0 dB に達するために必要なゲイン増加量をゲインマージン (GM) と呼びます。良好な動作を得るには負荷条件、部品ばらつき、周囲温度等によるゲイン変動に対処するため、少なくとも 10 ～ 15 dB のゲインマージンを確保します。

図 37: SMPS の補償されたループゲイン

位相マージンが小さすぎると、RLC 回路と全く同様に高い出力リンギングを含むピークが発生します。反対に位相マージンが大きすぎると、システムの動作が遅くなります。オーバーシュートはなくなり、応答および復元速度は低下します。堅実な設計では、良好な安定性とリンギングの生じない高速な応答を得るため、約 70 ～ 80° の位相マージンを目標とします。

安定した電圧ループを得るには、選択したクロスオーバー周波数での適度な位相マージンと、DC での高ゲインが確保できるよう、補償回路を調整する必要があります。これには、極と零点の配置が異なる各種の補償回路が使えます。


AN2122
Type I アンプ - アクティブ積分器
大の DC ゲインを得るには、必然的にオペアンプを補正ループの一部として使います。多くの場合、受動回路の後に高ゲインオペアンプを直列につなぐのではなく、それらを組み合わせる事でアクティブフィルタを形成します。この場合、純粋な積分器を形成します( 図 38 参照 )。回路図の右側の斜線は、周波数に対するゲインの傾きを示します。

この積分型補償器の伝達関数を式 34 に示します。これはR1 とC1 によって決まる第 1極を備えます (式 35参照 )。

式 34: 積分補償器の伝達関数

式 35: 第 1 極

図 38: Type I アンプ : 位相進み補償なし、DC ゲインのみ

Type II - 零点 / 極ペア

Type I アンプは位相進み補償を提供しません。しかし、目標クロスオーバー周波数で位相マージンが小さすぎる場合、位相進み補償が必要です。図 39 に、位相進み補償が可能な補償回路 (Type II アンプと呼ぶ ) を示します。この回路は積分器に加えて 1 つの零点 / 極ペアを生成します。

その伝達関数を式 36 に示します。

式 36: Type II アンプの伝達関数

零点、第 1 極、高周波極 ( 第 2 極 ) の式を式 37、式 38、式 39 に示します。

式 37: 零点

式 38: 第 1 極

式 39: 第 2 極

G s 1sR1C1-----------------=

p11

R1C1--------------=

G s 1 sR2C1+

sR1 C1 C2+ 1 sR2C1C2

C1 C2+---------------------+

-----------------------------------------------------------------------------------=

z1

R2C1--------------=

p11

R1 C1 C2+ ---------------------------------=

p21

R2C1C2

C1 C2+---------------------

----------------------------------;=


AN2122
図 39: Type II アンプ ( 位相進み補償が可能 )
Type IIa - 第 1 極 + 1x 零点

コンデンサ C2 を取り外す事で、高周波極を無効にできます ( 補償回路の周波数応答を変更できます )。図 40に、 Type IIa 補償回路を示します。

その伝達関数を式 40 に示します。さらに、零点と第1 極の式を式 41 と式 42 に示します。

式 40: 伝達関数

式 41: 零点

式 42: 第 1 極

図 40: Type IIa 補償回路

Type IIb - 比例アンプ + 1x 極

Type II アンプのもう 1 つのバリエーション (Type IIb)は、Type I アンプ回路に 1 つの抵抗を追加する事で、Type I の積分項を取り除いて比例アンプを形成します。図 41 に、その回路図を示します。コンデンサ C1と並列に抵抗 R1 を配置する事で、高周波のゲインがロールオフします。このタイプのアンプは、C1 によって決まる極が作用し始めるまで、R2 と R1 によって決まる一定ゲインを保持します。

伝達関数を式 43 に示し、極の式を式 44 に示します。

G s 1 R2C1+

sR1C1------------------------=

z1

R2C1--------------=

p11

R1C1--------------=


AN2122
式 43: 伝達関数式 44: 極
図 41: Type IIb アンプ ( 比例制御が必要な場合に使用 )

Type III - 第 1 極 + 2x 同時零点 / 極ペア

Type III アンプは、大きな位相進み補償が必要な場合( 例えば、コンバータの動作が 2 次応答を持つ場合、またはコンバータがCCM電圧モードで動作する場合)に使います。この回路を図 42 に示します。伝達関数を式 45 に示します。

式 45: Type III 補償回路の極と零点

G s R2R1------ 1

1 sR2C1+---------------------------= p1

1R2C1--------------=

G s 1 sR2C1+

sR1 C1 C2+ 1 sR2C1C2

C1 C2+---------------------+

------------------------------------------------------------------------------------sC3 R1 R3+ 1+

sC3R3 1+----------------------------------------------=

If C2 << C1 and R3 << R1 are selected, the following poles and zeros result, as it follows:

z11

R2C1--------------= z2

1R1C3--------------= p1

1R1C1--------------= p2

1R3C3--------------= p3

1R2C2--------------=


AN2122
図 42: Type III 補償回路 (2x 同時極 / 零点ペア + 積分器 )
コンバータのタイプと過渡応答に基づいて上記のアンプを使い分ける方法を以下にまとめます。

Type IType I アンプは電源段の位相シフトが小さいコンバータで使えます。積分型補償器の常として、急激な負荷変化におけるオーバーシュートはも大きくなります。このタイプは、トランスコンダクタンスアンプによる力率改善 (PFC)アプリケーションで幅広く用いられます。

Type IIこのタイプのアンプはも幅広く用いられ、-90° まで位相が遅れる電源段向けに良好に機能します。そのような電源段では、出力コンデンサの ESR による位相進みをキャンセルする必要があります。CCM で動作する電流モードコンバータと、DCM で動作する電圧モードコンバータがこれに該当します。

Type IIa適用フィールドは上記の Type II とほぼ同じですが、出力コンデンサの ESR による位相進みは無視できるという点で異なります。

Type IIbこのタイプは、比例項を追加する事により、厳しい設計条件におけるアンダーシュートまたはオーバーシュートを低減する効果を持ちます。このタイプは、出力インピーダンスが過度に誘導性になる事を防ぐ事で、優れた過渡応答を提供します。反面、DC ゲインが低下するため、静的誤差は大きくなります。

Type IIIこのタイプは、電源段による位相シフトが -180° に達する可能性がある場合に使います。CCM 電圧モードの降圧型または昇圧型に属するコンバータがこれに該当します。

K ファクタ法を使う事で、選択した周波数で必要な位相マージンを確保しながらクロスオーバーするよう極と零点を容易に配置できます。この方法の詳細は多くの参考書に記載されているため、本書では説明しません。 K ファクタ法が複雑すぎる場合、極と零点を手計算で配置して実験する事で良好な結果が得られます。 POWER 4-5-6 を使う場合も手順は手計算と同じですが、ツールが全ての計算を実行し、図 43 に示す画面で伝達関数を確認できるので便利です。


AN2122
図 43: POWER 4-5-6 による電源の伝達関数
オプトカプラは、絶縁された 2 次側と 1 次側の間の光学リンクを提供します。このリンクは、LED からの光( 光子 ) をバイポーラトランジスタのベースで受光する事により得られます。コレクタ電流は LED に注入された電流 ( つまり LED が放射する光束強度 ) に応じて変化します。 LED電流とコレクタ電流の関係は電流伝達比 (CTR)によって表します。CTR は LED 電流、オプトカプラの経時変化、接合部温度の影響を受けます。オプトカプラを図 44 に示します。

図 44: オプトカプラの電気的回路図

誤差信号は KA431 高精度プログラマブルシャントレギュレータ ( 参照電圧内蔵または非内蔵 ) を使って取得できます。 KA431 とオプトカプラを一体化した IC が各社から入手できます。コストおよび基板スペース要件に応じて別体のチップを選ぶ事もできます。KA431 はエラーアンプと一緒に高安定性かつ高精度の参照電圧を内蔵し

ているため、補償回路を実装するための全てのニーズに満たします。図 45 に、KA431 のブロック図とシンボルを示します。

2.5 V の参照電圧は、オペアンプの反転入力をバイアスします。アンプ出力によってバイポーラトランジスタを駆動する事で、KA431 はシャントレギュレータとして機能します。参照ピン (R) の電圧が 2.5 V を下回るとトランジスタはオープンのままになり、KA431は回路に対して何も作用しなくなります。この電圧が 2.5 V に達するとトランジスタは導通を開始し、電流がデバイス内部に流れます。オプトカプラの LED を KA431 のカソードに直列に接続する事で、光学絶縁された帰還システムを構成できます (図46参照 )。


AN2122
図 45: KA431 のブロック図と電気的シンボル
図 46: KA431 とオプトカプラを使って絶縁した Type II 補償回路

電源向けのオプトカプラは、LED 入力に対するトラン

ジスタ出力の応答が非常に高い直線性を持つよう設計されるため、通常のオプトカプラよりも高価です。本書の回路にはオプトカプラ、高精度参照電圧、エラーアンプを内蔵した IC を採用しました。この IC は 2.5 Vの参照電圧、100 ～ 200% の CTR ( 電流伝達率 )、5 kVRMS の絶縁電圧、0.5 ～ 2% の許容誤差といった特

性を備えます。図 47 にブロック図と標準的な接続方法

を示します。

図 47: 一体型光学絶縁エラーアンプのブロック図と標準的な接続

本回路には光学絶縁 IC を使った Type II 補償回路を採用しました。この補償回路の素子には以下の計算値を使いました。

• RUPPER(R1) = 7.6 kΩ• RLOWER = 2 kΩ• R2 = 75 kΩ• RLED = 10 kΩ• CZERO (C2) = 0.1 nF• C1 = 10 nF• RPULLUP = 20 kΩ

ブートスラップ回路の設計

電源アプリケーションによっては、電源段の変圧器の補助巻き線からパルス幅変調 (PWM) コントローラに電力を供給します。この方式は電力損失を低減するために使います。唯一の欠点は、起動のために整流電圧を使ってコンデンサをトリクル充電する必要があるという事です ( 図 48 参照 )。図 49 に、ディスクリート部品を使った別の回路起動方法を示します。これらの方法は良好に機能しますが、以下の短所を持ちます。

• 効率が悪い - 高電圧源から常時電流を消費します。• ダイナミックレンジに劣る - バイアスは低入力

電圧向けに設定する必要があります ( 入力電圧が高くなると消費電流は増加します )。

• 調整精度が低い• 電流制限されない• 過熱保護されない• 大電力の抵抗とツェナーダイオードが必要


AN2122
図 48: ツェナーダイオードを使ったブートストラップ回路
図 49: トランジスタを使ったブートストラップ回路

図 50 に、起動用に LR8 を使った簡潔なオフラインスイッチング電源の補助回路を示します。この IC は、補助電圧が設定出力電圧を超えた後にスタンバイモードへ移行する事で、常時電流を消費するという問題を解決します。スタンバイモードへ移行した後は、高電圧源からではなくブートストラップ回路から全ての電流を供給するため、総効率が向上します。LR8 の出力電圧は、PWM コントローラの低動作電圧よりも十分に高く ( しかし、起動後にブートストラップ回路へ引き継げるよう十分に低く ) 設定する必要があります。ブート時間が短ければ、ダイ温度は過電圧保護のトリップポイントに達しません。このデバイスの詳細は、「参考資料」内の [5] を参照してください。この方法の利点は以下の通りです。

• 効率が良い - 電源がブートスラップされた後に、LR8はスタンバイモードへ移行して高電圧入力から電流を消費しません。

• 良好な調整精度• 電流制限機能を内蔵• 過熱保護機能を内蔵

図 50: LR8 を使った起動用回路

表 2 に、LR8 の関連する仕様を示します。

表 2: LR8の仕様

パラメータ LR8

入力電圧レンジ (VOUT + 12 V) ～ 450 V出力電圧レンジ 1.2 V ～ (VIN - 12 V)

消費電力

TO-92: 0.6 WTO-243AA: 1.3 WTO-252: 2 W

出力電流 0.5 ～ 10 mA出力電圧精度 5%

小 COUT 1 μF


AN2122
式 46: LR8 の出力電圧
LR8 の出力電圧は式 46 により求まります。図 51 に、本プロジェクト向けに採用したブートストラップ回路を示します。R1 は 1 kΩ、R2 は 5.1 kΩ としました。従って式 46 から式 47 が得られます。

式 47: LR8 出力電圧の計算

図 51: オフラインブートストラップ回路

ほとんどの PWM コントローラは、低電圧ロックアウト (UVL) 回路を備えるか起動 / 停止電圧が設定可能であり、電源電圧がターン ON しきい値に達した時点で電流を消費し始めます。従って、消費電流の方が LR8の供給電流より大きい場合、LR8 の出力電圧は低下します。十分に大容量のコンデンサ (C2) を追加した場合、LR8 出力電圧がターン OFF 電圧まで低下する前に補助電源が電流を供給し始めます。

入力フィルタの設計

スイッチング電源のエネルギ変換プロセスによって幅広い無線周波数レンジで強力な EMI が発生します。これは重大で深刻化する環境汚染として憂慮されます。この問題は、電磁適合性 (EMC) の対策を講じる事で制御できます。EMC は以下の 2 面から評価されます。

• 他のシステムを妨害する事なく動作できる能力 • 特定の電磁環境の下で意図した通りに動作する能力

(「参考資料」内の [6] 参照 )干渉は、同じ AC ライン配電網に接続された他のデバイスへ伝播して影響を及ぼします。伝導性 EMI ノイズには以下の 2 種類のモードがあります。 • コモンモード (CM) 干渉 - 安全グランドを中立的に

基準としてラインに現れる EMI ノイズ • ディファレンシャルモード (DM) 干渉 - 中性線を基

準として位相線に現れる EMI ノイズ

スイッチング電源は、パワースイッチによって発生する高い dV/dt および dI/dt のために、強力なノイズ発生源となります。MOSFET またはダイオードによってスイッチングされた電流がディファレンシャルモード干渉の原因になり、高 dV/dt とグランドに対する寄生容量がコモンモード干渉の原因になります。

ディファレンシャルモード (DM) ノイズ

このノイズは、各電源ラインと中性線の間で計測されます。SMPS では磁気結合のためにこのノイズが発生します。図 52 に、DM の電流経路を示します。 DM はラインから中性線へ全ての経路をたどってエネルギを消散しようとします。

図 52: ディファレンシャルモードの電流経路

VOUT 1.2V 1R2R1------+

=

VOUT 1.2V 1 5.11

---------+ 7.3V= =


AN2122
コモンモード (CM) ノイズ
コモンモード (CM) ノイズはラインとグランドの間で計測されます。SMPS におけるコモンモードエミッションの主要因は、グランドに対する 1 次側の寄生容量です。この容量にはスイッチングトランジスタとヒートシンクの間の容量、変圧器の巻き線間の容量、1 次側配線の浮遊容量が含まれます。SMPS は他のタイプの電源に比べて小型で集積度が高いため、SMPSの内部に浮遊容量経路が形成されやすくなります。コモンモードノイズは入力ラインと出力ラインの両方に現れます。その電流経路を図 53 に示します。

図 53: コモンモードの電流経路

CM ノイズは、システムの構成素子同士の間および素子とグランドの間に存在する寄生容量、浮遊容量、浮遊電場、浮遊磁場を介してのみ伝達されます。スイッチング電源におけるコモンモード (CM) およびディファレンシャルモード (DM) ノイズを抑制するための標準的な EMI フィルタ回路を図 54 に示します。LCMはコモンモードチョーク、LDM はディファレンシャルモードチョーク、CX1 と CX2 は DM コンデンサ (「X」コンデンサと呼ぶ )、CY は CM コンデンサ (「Y」コンデンサと呼ぶ ) です。

図 54: 標準的な EMI フィルタの構成

図 55: CM 成分の等価回路


AN2122
図 56: DM 成分の等価回路
各国の安全規則によってグランド漏れ電流が規制されるため、Y コンデンサの容量は制限されます。3.2 nFの容量があれば (CY < 3.2 nF)、世界中の規則に対応できます。コモンモードインダクタはディファレンシャルモードインダクタンスとして使うため、十分に大きな漏れインダクタンスを持つよう設計します。

そのために、初に SMPS のコモンモードおよびディファレンシャルモードノイズのスペクトルを正確に計測します。ノイズのスペクトルは、ラインと SMPSの入力の間に LISN (Line Impedance StabilizationNetwork) を接続し、スペクトルアナライザを使って計測できます。必要な減衰量は式 48 と式 49 を使って求めます。

式 48: コモンモード減衰量

式 49: ディファレンシャルモード減衰量

上式内の (VCM,measured) dB と (VDM,measured) dB は、スペクトルアナライザで計測したベースラインノイズ電圧です。 (Vlimit) dB は要求される EMI 制限値 ( クラス B 安全規格の場合、60 μV dB ( 平均 )) です。後の「+6dB」はエラーを防ぐ事を目的とした修正係数です。次に、減衰要件に従って CM および DM 向け 2 次 LCフィルタの小コーナー周波数を決定します。図 55 と図 56 に、CM および DM ノイズの EMI 等価回路を示します。CM ノイズは、Y コンデンサと 2 個の CM インダクタの並列効果によってのみ影響を受けます。DM ノイズは、インダクタンス LDM と CM チョークの漏れインダクタンスによって減衰させる事ができます。2 個の Y コンデンサは DM ノイズにも影響しますが、DM ノイズを減衰させる効果は大容量の 2 個の Xコンデンサに比べるとわずかです。既に説明したように、DM インダクタンスは CM チョークの漏れインダクタンスで代用でき、そうする事でコストとサイズを削減できます。ノイズ源インピーダンスの影響を無視

可能な簡潔なモデルを使って伝導性EMIフィルタを設計するため、構成素子の値は以下の条件を満たす必要があります。

CM フィルタ等価回路において : 1/(2ωCY) << ZPC、ω(LCM + LDM/2) >> 25ΩDM フィルタ等価回路において : CX1 = CX2 = CX

a) 整流ダイオードが OFF の場合 : 100 Ω >> (1/ωCX) >> ZSD

b) 整流ダイオードが ON の場合 : ωLDM >> 100 Ω、Zpd >> (1/ωCX) >> 100 Ω

ω: CM または DM ノイズの角周波数、ZPC: CM ノイズ源の HIGH インピーダンスZPD: ダイオードON時のDMノイズ源のHIGHインピーダンスZSD: ダイオードOFF時のDMノイズ源のLOWインピーダンス

Vreq CM dB VCM measured dB Vlimit dB 6 dB+–=

Vreq DM dB VDM measured dB Vlimit dB 6 dB+–=


AN2122
f >> fc (fc は下式 ) の高周波伝導性ノイズに対する CMと DM の必要減衰量は式 50 と式 51 によって表現できます。
式 50: コモンモード減衰量

式 51: ディファレンシャルモード減衰量

2 つのコーナー周波数 fR,CM および fR,DM は、周波数に対して 40 dB/decade の傾きを持つスロープの小交差点周波数に対応します。

後に、式 52 と式 53 から求めたコーナー周波数に基づいて素子の値を計算します。

式 52: コモンモードコーナー周波数

式 53: ディファレンシャルモードコーナー周波数

CY は 3.2 nF より小さくする必要があるため、先にこの値を決めてから式 54 を使って LCM を求めます。

式 54: コモンモードインダクタンス

DM 成分に関しては、設計者がディファレンシャルモードインダクタの値 (LDM) を自由に選定できます。従って、この値を決めてから、式 55 を使ってコンデンサの値を求めます。

式 55: ディファレンシャルモードコンデンサ

fc 1

2 LC------------------=

Vreq CM dB 40 log 10 f fR CM =

Vreq DM dB 40 log 10 f fR DM =

fR CM1

2 LCM 0.5LDM+ 2CY--------------------------------------------------------------------------- 1

2 LCM 2CY---------------------------------------- if LCM >>0.5LDM = =

fR DM1

2 LDM 0.5Lleakage+ CX-----------------------------------------------------------------------------------=

LCM1

2fR CM------------------------ 2 1

2CY----------=

CX1 CX11

2fR DM------------------------- 2 1

LDM------------- 1

2fR DM------------------------- 2 1

Lleakage------------------------= = =


AN2122

ロジックと制御 MCU

MCU の内蔵 CIP の適用法

8 ビットマイクロコントローラを使ったスイッチング電源 (SMPS) の制御は未だに一般的なソリューションではありません。これは、一般的なマイクロコントローラが必要な全ての制御ロジックを備えていないため、また、たとえその能力を備えていてもプログラミングの知識が必要とされるためです。コアが何かの動作を処理中である時に SMPS が処理を要求した場合、MCUが即座に応える事ができなければ、ボード全体が動作に異常をきたす可能性があります。

このような問題は、コアから独立した周辺モジュール(CIP) を備えたマイクロコントローラでは発生しません。CIP は、コアから独立して動作可能なアナログおよびデジタル周辺モジュールです。適正な動作を維持しながら危険な状況からシステムを保護するために突然の変化に即応する必要があるSMPS等のアプリケーションにおいて、CIP は特に有益です。コアから独立したアナログおよびデジタル周辺モジュールを内蔵したマイクロコントローラを使うと、少ないコード容量で高度な機能を実装できます。これらの周辺モジュールは、設定後に CPU からの介入を必要とせずに動作可能ですが、必要な時は動作中にいつでも再設定できます。このため、回路に高い柔軟性を持たせる事ができます。

プログラミングの知識がないためにマイクロコントローラを使おうとしない設計者もいます。しかし、Microchip Code Configurator (MCC) (MPLAB® X 統合開発環境向けのプラグインツール ) を使うと簡単に周辺モジュールを設定できるため、プログラミングの知識がなくても問題はありません。MCC は、プロジェクトを開始するために必要な全てのコードを生成する簡単で使いやすいプラグインツールです。MCC の新バージョンを使う事でライブラリを追加し、簡単な操作で設計の問題を解決できます。また、オンラインのサーバベースバージョンもご利用になれます。CIPを正しく活用する事により、小限のソフトウェア負荷で複数タスクを同時に実行できます。また、基板上の外付けモジュールの数を減らす事もできます。CIPは通信機能を使っていつでも再設定できるため、アプリケーションの実装に要するコストと時間を削減できます。例えば、3 つの異なる機能を 1 つの同じ基板を使って実装できます。複数の CIP を組み合わせて実装した各機能は、通信機能を介して変更できます。ハードウェア部品を変更する必要はなく、内蔵モジュールの接続を変更するだけで済みます。3 種類の IC を使って 3 つの異なる回路を設計するよりも明らかに低コストです。また、基板の設計～製作に要する時間も大幅に短縮されます。 CIP はデータシートに従って特定機能向けに設定する必要があります。例えばコンパレータを使う場合、コンパレータの有効化、極性の選択、ゼロレイテンシフィルタおよび / またはヒステリシス機能の使用、タイマとの同期をレジスタで設定する必要があります。別のレジスタを使って割り込みを有効または無効にで

きます。さらに、非反転および反転入力を選択するための 2 つのレジスタが割り当てられています。これらのレジスタを設定する事でコンパレータが使用可能となります。また、実行中にコンパレータを無効にする事も任意の設定に変更する事もできます。

SMPSアプリケーションで通常使われるCIPは相補出力ジェネレータ (COG)、コンパレータ、オペアンプ、デジタル / アナログコンバータ (DAC)、キャプチャ /コンペア PWM(CCP) です。これらは SMPS の標準的な制御機能を実装するために使われます。

キャプチャ / コンペア /PWM (CCP)CCP は、電流モード ( 固定周波数 ) 回路方式で COG向けにクロックを生成するために使います。回路方式によっては、デューティサイクルを制限するために使う事もできます。

D/A コンバータ (DAC)DAC は、ソフトウェアで変更可能な参照電圧を生成するために使います。この参照電圧をオペアンプ向けに使う事で、出力電圧の値を制御できます。バッテリ充電アプリケーション等、出力電圧を変化させる必要がある場合、固定参照電圧 (FVR) を使うより便利です。DAC をコンパレータと組み合わせる事で、制限値を設定する ( または保護プロトコルをトリガする ) 事もできます。

オペアンプ

一定電圧と出力電圧の間の誤差に基づいて動作するSMPS においてオペアンプは必須です。オペアンプはインダクタ電流を検出するための増幅器としても使えます。

コンパレータ

コンパレータは、検出した電流と出力帰還を比較する回路方式向けに使う事ができます。コンパレータは過電圧や短絡等の危険イベントの検出用にも使えます。


AN2122
相補出力ジェネレータ (COG)COG は全てのイベントを解釈し、ドライバ ( アプリケーションによってはMOSFET自体 )に向けて制御波形を生成するために使います。COG は 2 つ以上の異なる入力イベントを単一または相補的 PWM 出力へ変換します。この出力の立ち下がりおよび立ち上がりエッジを使って、周波数とデューティサイクルを制御します。立ち上がりイベントと立ち下がりイベントの信号源は同じであっても異なっていても構わず、COGクロックに対して同期していても非同期であっても構いません。選択可能な COG クロック入力は位相遅延、ブランキング、デッドバンドを生成するために使います。 COG モジュールは以下の機能を備えます : 選択可能クロック源、個別に選択可能な立ち上がり /立ち下がりエッジ信号源、個別に選択可能なレベルセンシティブ / エッジセンシティブ、個別に選択可能な出力極性、立ち上がり / 立ち下がりイベントで別々の遅延時間、立ち上がり / 立ち下がりイベントで別々のデッドバンド制御または同期 / 非同期タイミング、イベントごとのブランキング制御、信号源ごとの自動シャットダウン制御、自動再開機能。
COG は以下の 6 種類のモードで動作します :ステアリング PWM、同期ステアリング PWM、順方向フルブリッジ、逆方向フルブリッジ、ハーフブリッジ、プッシュプル

以上の CIP は SMPS で標準的に使われますが、以下のCIP も役立てる事ができます。

プログラマブルランプジェネレータ (PRG)プログラマブルランプジェネレータ (PRG)を使うと、電圧モード制御回路方式向けにランプを生成できます。また、電流モード制御回路方式では、コンパレータランプとして機能させる事でサブハーモニック発振を抑制できます。

ゼロクロス検出 (ZCD)ゼロクロス検出 (ZCD) は、臨界導通モード回路方式で立ち上がりイベントをトリガするために使えます。

固定参照電圧 (FVR)固定参照電圧 (FVR)と出力電圧を比較する事で誤差電圧が得られます。また、FVR と DAC を組み合わせる事で、DAC だけを使うより高精度なプログラマブル参照電圧を生成できます。

構成可能なロジックセル (CLC)構成可能なロジックセル (CLC) を使うと、危険イベントを検出して動作に割り込む事ができます。CLC をCOG 向けの独立した立ち下がりイベントまたはシャットダウンイベントとして接続すると、割り込みイベントを必要とせずにコアから独立して問題を処理できます。

その他の CIP必要に応じ、その他のモジュールも SMPS アプリケーションで使えます。アプリケーション内のデバイスに通信機能と制御機能を追加したり、モジュールを違った方法で組み合わせる事で新しい機能を実装する事もできます。

ペリフェラルピンセレクト (PPS) モジュール

PPSモジュールは近マイクロコントローラに追加された新しい機能であり、SMPS アプリケーションには非常に役立ちます。PPS モジュールは CIP の入出力をデバイス I/O ピンに接続しますが、デジタル信号向けにのみ機能します。全てのアナログ入出力は割り当てられたピンに固定されたままです。タイマクロックとゲートの入力、CCP 入力、COG 入力ピン、CLC 入力、PRG 立ち上がり / 立ち下がりイベント入力、シリアル通信ピンの割り当てを変更できます。これにより、ノイズの多いピンをノイズの影響を受けやすいピンから分離する事ができます。各種出力 ( コンパレータ出力、CCP、PWM、COG、CLC、通信ピン ) も異なるピンへ移動できます。この機能は、特に 1 層または 2 層のプリント基板レイアウトを設計する際に役立ちます。ユーザは段階的に検証できるため、ハードウェアデバッグが容易に行えます。これは他の SMPS コントローラでは得られない機能です ( 後に記載する COG 解析の項目で例を示します )。

PIC MCU の利点

通信機能は重要な利点です。なぜならユーザはいつでも SMPS の状態 ( 効率情報、ステータス、前回のチェックからの変化、エラーログ、異常ログ等 ) を知る事ができるからです。また、負荷への電力供給を停止する事なく、機能設定を変更できます。

自動機能を使う事で、ハードウェアを変更する事なくSMPS を変更または更新できます。例えば、数行の更新コードにより、NiMH バッテリ充電機能を SMPS のマイクロコントローラに実装できます。つまり、同じSMPSに新しいタイプのバッテリに対応する充電機能を追加できるという事です。

CIPの詳細は、「参考資料」内の[7]を参照してください。


AN2122
CIP を使ったフライバックロジック
回路方式と制御モードが決まれば、CIPを使ってSMPSに必要なロジックの組み合わせを実装する事は容易です。本プロジェクトはオフラインフライバック回路方式を採用するため、帰還信号の絶縁が必要です。すなわち、MCU の内蔵オペアンプの代わりに外付けオペアンプを使う必要があります。これにはオプトカプラに内蔵されたオペアンプを使うか、別体のオペアンプとオプトカプラを組み合わせて使う事ができます。電流モード制御方式を採用するため、クロック信号によって PWM の立ち上がりタイミングを設定する必要があります。これはスイッチング周波数も設定します。PWMをリセットするためにコンパレータが必要です。コンパレータはデューティサイクル ( およびスロープ補償波形も ) 決定します。50% を超えるデューティサイクルが必要な場合、コンパレータを使ってサブハーモニック発振を防ぐ事ができます。 COG は、COG 入力における立ち上がりおよび立ち下がりイベントに基づいて波形を生成でき、SR ラッチとして機能します。立ち上がりイベントは CCP を使って必要な周期で生成できます。これは幅の狭いパルス状にする必要があるため、立ち上がりイベントのデューティサイクルは可能な限り小さくする必要があります。立ち下がりイベント向けに 2 つ目の CCP を追加する事で、駆動波形の大デューティサイクルを定義できます。もう 1 つの立ち下がりイベントは、帰還信号と 1 次側で検出した電流を入力として持つコンパレータの出力である事が必要です。このようにして、インダクタ / 変圧器の電流に基づいて出力を制御します。電流制限または危険イベント向けに別のコンパレータを立ち下がりイベントとして使う事ができます。この場合、CLC を危険イベントの検出器として使い、立ち下がりイベントまたはシャットダウンイベントとして接続できます。図 57 に、オフラインフライバックSMPS向けに電流モード制御を実装するための内部接続を示します。オペアンプは使いません。なぜならフォトカプラがその役目を果たすからです。図 57 では、CCP1 が唯一の立ち上がりイベント信号源です。立ち下がりイベント (FE) の信号源は複数あります。

CCP2: 大デューティサイクルの制限用コンパレータ 1: ピーク電流の調整用コンパレータ 2: 大電流の制限用

CCP2によってデューティサイクルを50%未満に制限するため、この回路では PRG を使いません。VLIM には DAC が使えます。そうする事で電流制限の設定値を制御できます。

PIC16F1768/9 はさらに 2 個のコンパレータ、2 個のCLC、ハードウェアリミットタイマ (HLT)、通信ピン、もう 1 個の COG、ゼロクロス検出器 (ZCD)、温度センサ、2 個のオペアンプ等、便利な CIP を豊富に内蔵しています。

これらを利用して追加の保護機能、制限機能、制御機能 ( 例えば、エネルギ源の大出力点追尾機能、各種バッテリに対応するスマート充電プロトコル等 ) が追加できます。また、Serial to Bluetooth®/MiWi/USB IC

または内蔵 I2C/LIN/SPI/EUSART モジュールを介して新しい機能 ( 力率改善、モータ制御、センサ、LCD、通信機能等 ) をいつでも追加できます。この MCU は超低消費電力 XLP テクノロジを採用し、CIP はスリープ中も動作可能であるため、アプリケーションを低消費電力環境に対応させる事ができます。


AN2122
図 57: CMC 向けの CIP 内部接続と波形
相補出力ジェネレータ (COG)相補出力ジェネレータ (COG) の主な目的は、1 つのPWM 信号を 2 つの相補 PWM 信号に変換する事です。各種モードが利用可能であるため、1 つの PWM 信号が 1 つまたは複数の出力で得られます。COG には3 つのクロック源、複数の立ち上がり / 立ち下がりイベント信号源、複数のシャットダウン信号源等が接続できます。また、全てのイベントに対してデッドバンド、ブランキング、位相遅延を追加できます。COG は4 つの出力を備えるため、複数の制御モード ( ユーザ選択可能 ) が使えます。

COG は全てのイベントを解釈し、ドライバ ( アプリケーションによってはMOSFET自体 )に向けて制御波形を生成します。立ち上がりイベントと立ち下がりイベントには、COG クロックに対して同期または非同期の同じ信号源または別々の信号源が使えます。また、検出方式はイベントに応じてエッジ　センシティブまたはレベル　センシティブにできます。選択可能な

COG クロック入力を使って位相遅延、ブランキング、デッドバンドを生成できます。これらは、相補出力モードと出力先可変単一出力モードで便利に使えます。なぜなら、それらのモードでは立ち下がりイベントの誤トリガを招く高電力スイッチングの過渡挙動をブランキングする必要があるからです。COG をより深く理解するための詳細は、「参考資料」内の [8] に記載されています。


AN2122
データシートを参照しながら全てのレジスタを設定するには時間がかかります。MPLAB Code Configuratorプラグインを使うと、図 59 に示すように COG を容易に設定できます。ユーザは以下のパラメータを設定して COG モジュールを有効にする必要があります :
動作モード、出力、立ち上がり / 立ち下がりイベント、トリガ検出のタイプ ( エッジまたはレベルセンシティブ )、COG 波形用のピン

MCC を使ってレジスタの内容を表示し、必要に応じて全体を変更する事ができます。また、COG の設定に適合させるために他の CIP (CCP1、CCP2、コンパレータ 1、コンパレータ 2)を設定する必要がある場合、その事をユーザに知らせます。

ペリフェラルピンセレクト (PPS) モジュール

PPS により、CIP の出力を既定値とは異なる他の I/Oピンへ割り当て変更できます。このため、PPS を使うと基板上の部品配置を適化できます ( トレースの短縮、ノイズの多いラインからの保護等 )。また、他のコントローラではアクセスできないような内部信号をI/O ピンに割り当てる事ができるため、回路試験にも便利に使えます。これを利用して段階的に試験 / 検証を実施する事で、コンパレータ、PRG、CCP、DAC等の CIP 出力を COG へ接続する前に、デバイスを動作させながらそれらの出力を検証できます。図 58 に、その実装方法を示します。

図 58: PPS による内部信号の I/O ピンへの接続

COG と PPS の詳細は、「参考資料」内の [9] と [10] を参照してください。


AN2122
図 59: MCC を使った COG の設定

AN2122
MOSFET ドライバ
電源段を設計してパワー素子を選定したら、次は適切なゲートドライバを選定します。PIC16F176X は、100 mA を供給可能な I/O ピンを 2 本備えています。PPSを使ってこれらのピンを同じ制御信号向けに並列に接続した場合、5 V @ 200 mA の駆動が可能です。この方法は比較的低電力の回路向けに適用でき、コストの削減に役立てる事ができます。本書の回路ではMOSFET の要求がデバイスの能力を超えているため、ゲートドライバを検討する必要があります。

選定した MOSFET の各種動作パラメータに基づいて駆動回路を設計します。MOSFET に対するドライバの適合は、主にアプリケーションが要求する MOSFETのターン ON/OFF 速度 ( ゲート電圧の立ち上がり / 立ち下がり時間 ) に基づきます。アプリケーションに適な立ち上がり / 立ち下がり時間は EMI ( 伝導性と放射性 )、スイッチング損失、配線 / 回路のインダクタンス、スイッチング周波数等、各種要件に基づきます。

MOSFET がターン ON/OFF 可能な速度は、MOSFETのゲート容量を充放電できる速さに関係します。ゲート容量、ターン ON/OFF 時間、MOSFET ドライバの電流定格の関係を式 56 に示します。

式 56: MOSFET のターン ON/OFF 時間

Q = C × V から、式 56 は式 57 のように書き換える事ができます (Q: ゲート電荷量 )。

式 57: MOSFET のターン ON/OFF 時間 ( 式 56 から導出 )

上の式は、電流 I に対して定電流源が使われるという事を想定しています。MOSFET ドライバのピーク駆動電流を使う事により、多少の誤差が生じます。

0 V と実際のゲート駆動電圧の間でゲート電圧を充電するために必要な電荷量は、MOSFET のデータシート内のゲート電荷量 (typ.) とゲート - ソース電圧の関係を示すグラフ ( 図 60) により特性化されます。図にはVGS = 約 9.1 V/Q = 約 23 nC でのゲート電荷量を赤で示しています。データシートに記載されているターンON/OFF 時間は 28 ns です。従って式 57 を適用する事で、ピーク駆動電流は式 58 のように求まります。

式 58: MOSFET のピーク駆動電流

式 58 によると、ピーク駆動電流要件は 0.82 A です。しかし、適切なドライバを選定するには、設計パラメータのゲート駆動電圧が 9.1 V である事を考慮に入れる必要があります。例えば、選択したドライの定格が0.8 A @18 V である場合、9.1 V におけるピーク出力電流は 0.8 A より低下します。このため、本アプリケーションではピーク出力電流が1.5 A @18 VのMCP1416MOSFET ドライバを採用しました。

図 60: 選択した MOSFET のデータシートに記載されているゲート電荷量に対するゲート - ソース電圧の関係

dT dV C I

--------------------=

Where,dT = ターンON/OFF時間 = 28 nsdV = ゲート電圧 = 9.1または10 V (使用するツェナーダイオードとブートストラップの出力によって決まる)C = ゲート容量(ゲート電荷量からの値)I = ピーク駆動電流(与えられた電圧値に対する値)

dT QI----=

I QdT------ 23nC

28ns------------- 0.82A= = =


AN2122
多くのゲート駆動アプリケーションでは、ゲート電圧の立ち上がりを緩やかにするためにピークゲートドライバ電流を制限する必要があります。通常これにより、MOSFET ドレイン電圧の高速なスルーレートによって発生する EMI ノイズが減少します。MOSFETゲート電圧の立ち上がり / 立ち下がり速度は、ピーク電流定格の低い MOSFET ドライバに交換するか、直列のゲートドライバ抵抗を追加する事により低減できます。
ゲートドライバの設計に関する詳細は、「参考資料」内の [11] と [12] を参照してください。

1 次側ピーク電流の制限

場合によっては壊れやすい部品を保護するために、1 次側の電流ピークまたは電力ピークを制限する必要があります。これには、マイクロコントローラ内の未使用のコンパレータとDACを使って対応できます (図61参照 )。

図 61: DAC とコンパレータを使った 1 次側ピーク電流の制限

これを使って 1 次側電流ピークの制限値を設定できます。電流が制限値に達すると、立ち下がりイベントトリガによってスイッチは OFF 状態に設定され、それ以上の電流の上昇が抑えられます。DAC を使って制限値を設定する事により、プロジェクト要件または部品の制限に応じて制限値を変更できます。 1 次側電力ピークの制限機能も、この構成を使って実装できます。その場合、入力電圧を ADC に接続し、定義された 1 次側電力ピーク値を設定します (DAC 値を電力制限値に対応する値に設定します )。1 次側電圧と必要電力ピークが決まれば、電流ピーク制限値を計算できます (IPEAK = PPEAK/VIN)。ピーク電力を維持するために必要な DAC 電圧は、検出抵抗値が決まれば式 59 から求まります。

式 59: DAC 電圧

DAC 値 (10 進数 ) は式 60 により求まります。

式 60: DAC 値

この構成とソフトウェア計算を使う事で、コンバータの 1 次側ピーク電力 ( 平均電力ではない ) を制御できます。

例 1: DAC制限値の計算

ソフトスタートソフトウェア

起動時は出力に電力が供給されていないため、制御回路が高いデューティサイクルをスイッチングデバイスに供給しようとする事でコンバータに問題が生じる可能性があります。これにより、急激な電流によって部品にストレスがかかると共に、突入電流と騒音が発生する可能性があります。さらに、高い出力電圧オーバーシュートが発生する恐れもあります。この状態は、電源の出力電圧が公称値に近付くまで続きます。負荷が容量性である場合、負荷を充電するために大きな過渡電流が要求されるために問題が生じます。起動時の高ストレスが繰り返されると、パワー MOSFET トランジスタと電力整流器が故障する可能性があります。ソフトスタート回路は、電源の出力を緩やかに増加させる事によってこの問題に対処します。これにより初期誤差が制限され、システムの全体的なストレスが軽減されます。この機能はハードウェアソリューションを使って実装できますが、BOM コストが増加します。代わりに以下で説明するソフトウェアソリューションを使って実装する事もできます。ハードウェアソリューションの場合、エラーアンプの出力において帰還ループにコンデンサを追加する事で、誤差信号の上昇速度をコンデンサの容量に応じて低減できます。この手法は起動時の対策として良好に機能しますが、急激な負荷変化または過渡条件での遅延が増加します。ソフトスタートの興味深い代替ソリューションが、「参考資料」内の [13] に記載されています。

V_DACRSense PPeak

VIN-------------------------------------------=

DACDecimalValueVDAC Resolution

VSupply---------------------------------------------------=

DAC分解能 = 10ビット、VDD = 5 V、PPEAK = 30W、

VIN = 90 V、RSENSE = 2 Ωを想定式59より、 V_DAC = (2 Ω × 30 W)/90 V = 0.66 V式60より、DAC_decimal Value = (0.66 × 1024)/5 V = 135=> DAC = 0d135 = 0x87= 0b10000111


AN2122
本プロジェクトに採用したソリューションはCCP2モジュールを使います。これを COG に対する立ち下がりイベントとして有効にし、決められた期間の大許容デューティサイクルを制限する事で、出力電圧の上昇を十分緩やかにできます。図 62 に示すように、信号はスイッチングデバイスを駆動しますが、CCP2 信号を使って COG の立ち下がりイベントをトリガする事により、ソフトスタート機能を実装します。CCP2のデューティサイクルはソフトウェアで制御するため、ユーザはソフトスタートのタイミングを自由に変
更できます。初は出力電圧が 0 であるため、帰還信号 ( 図 62 の緑 ) は大レベルから始まります。出力電圧が目標値に近付くにつれて、帰還信号は検出電流信号 ( 紫 ) に近付き、ループがソフトスタートプロセスから制御を引き継ぎます。灰色の縦線は、どちらの信号によって COG デューティサイクルが決まるのかを示します。CIP を使ったソフトウェア方式のソフトスタートは BOM コストが増加せず、ハードウェアの変更を一切必要とせずに設定変更できます。

図 62: CCP2 を使ったソフトウェア方式ソフトスタートの実装

図 63 に、コンバータの出力電流を示します。上段の(a) がソフトスタートあり、下段の (b) がソフトスタートなしです。

図 63: ソフトスタートあり (a) とソフトスタートなし (b) の起動

小 / 大デューティサイクル

フライバック SMPS 回路構成では、1 次側から 2 次側へのエネルギ伝達はスイッチング素子のOFFタイム中に発生します。これは、MOSFET が ON の時に変圧器の 1 次側にエネルギが蓄えられ、OFF の時にそのエネルギが変圧器の 2 次側へ伝達されるという事を意味します。他のコンバータでは 100% に近いデューティサイクルが使えますが、フライバック回路構成でそのようなデューティサイクルを使うと、2 次側へエネルギを伝達するための十分な時間が得られないため、コンバータは要求通りに機能しません。これを防ぐため、デューティサイクル制限回路を実装する事で、スイッチング周期の中で MOSFET が ON になる時間の割合を所定のパーセンテージ以下に制限できます。この方法は、ソフトスタートと同様に、CCP の 1 つを使ってパルス幅をソフトウェアで定義します。この CCP はCOG の立ち下がりイベント入力へ接続します。図 64に示す構成は、大許容デューティサイクルをいつでもソフトウェアで変更できるため、ユーザに大きな自由度を提供します。

Note: 紫 = I_OUT緑 = COG_OUT


AN2122
図 64: 許容大デューティサイクルを制限するための CCP2 の設定
他方、デバイス内または制御信号を扱う他の電子部品内で発生する遅延のためにデューティサイクルを一定レベルより高く保つ必要がある場合、制御回路が持つ事のできる小デューティサイクルを制限します。

小デューティサイクルの設定値は COG を使って生成できます。ブランキング機能を使うと、ユーザが設定した期間内の入力イベントをマスキングできます。これにより、パワーデバイスの ON/OFF に起因する過渡サージによって入力イベントが誤って生成される事を防ぎます。小デューティサイクルを制限する必要がある場合、上記の方法を外付け部品を一切使わずに実装できます。ほとんどの場合、小デューティサイクルを制限する事は望ましくありません。なぜなら、高入力電圧での低負荷動作時にループ制御が制限されるからです。図 65 に、電流制御ループにおけるも重要な遅延源を示します。コンパレータ、COG、MOSFET、ドライバ、マイクロコントローラ PAD によって生じる遅延は、それらの素子自体を交換しない限り変更できません。しかしフィルタは、必要な特性を維持しながら遅延が過大とならないよう慎重に設計する事で、遅延を抑える事ができます。

図 65: 電流ループの遅延発生源

本プロジェクトで初に遅延が問題となった時、総遅延は 270 ns でした。この場合の小デューティサイクルは 3.3% です。フィルタを再設計する事で総遅延は150 ns ( 小デューティサイクル = 1.8%) まで減少しました。図 66 に、フィルタを修正した後の電流制御ループで計測した総遅延を示します。

図 66: 立ち下がりイベントの遅延

Note: これは、この周波数において、この構成で達成可能な小デューティサイクルです。


AN2122
短絡保護
電子回路内で電流が意図したのとは異なる経路に沿って流れると短絡が発生します。これが発生すると過大な電流が流れ、回路を破損するか、火災または爆発の恐れがあります。短絡は、ケーブルの絶縁が破損した時あるいは外的な電導物 ( 水等 ) が回路に侵入した時に発生します。 1 次側にコントローラを備えるオフライン回路構成を採用する場合、出力電流を常時監視する事は困難です。このため、短絡時に 1 次側に現れる兆候を監視し、兆候を検出した時に短絡異常処理を開始するよう MCUに通知する事を推奨します。

短絡を検出するための兆候として補助電圧の上昇、1 次側ピーク電流の上昇、帰還誤差電圧が使えます。これには各信号を個別に監視する方法と、複数の信号を組み合わせて監視する方法があります。

個別に検出する場合、コンパレータの 1 つを使い、電圧しきい値を設定します。電圧がしきい値を超えるとコンパレータの出力状態が遷移する事で、短絡が発生した事をデバイスに知らせます ( 図 67 参照 )。

図 67: 帰還信号を使った短絡検出

CLCを使って複数の信号から短絡を検出する事もできます。これは図 68 に示すように 4 入力の AND として構成できます。例えば、2 個のコンパレータを入力信号源として接続し、1 つでピーク電流を監視し、もう1 つで帰還電圧を監視します。両方の条件が成立した時に短絡割り込みを生成する事で、ユーザアプリケーションは発生し得るエラーを考慮に入れて、確実に短絡である場合にのみ短絡割り込みプロトコルを起動できます。

図 68: 4 入力の AND として構成した CLC

この構成には、さらに 2 つの監視入力を追加できます。例えば、起動プロセスを考慮に入れたハードウェアリミットタイマを追加する事で、安定状態に達した後に監視回路を有効にできます。この構成を図69に示します。

図 69: CLC を使った短絡保護回路


AN2122
以上の方法で短絡を検出する事はできますが、短絡の原因が解消されない場合に電力の供給を再試行するために、別のプロセスを適用する必要があります。また、その試行回数を定義する必要もあります。短絡の問題を解消するためにユーザの支援が受けられる場所でSMPS を使う場合、決められた回数だけ電力供給の再開を試みるプロセスを実装できます。この場合、試行回数が決められた回数に達した時点でユーザに通知します。
ユーザはソフトウェアを使って、この処理の試行回数、各試行の間隔 ( 遅延 )、試行期間の設定方法を要件に基づいて選択できます。

本プロジェクトでは、短絡を検出するために帰還信号を監視し、試行回数を制限しました ( 図 67 参照 )。短絡検出のしきい値は 10 ビット DAC を使って設定します。割り込みルーチンは数行のコードしか含みません。これにより正常動作中に短絡を監視し、問題が解消した場合は電力供給を再開できます。また、回路の初期起動時の短絡でも検出可能です。これについては後で説明します。

注意しないと 1 次側 IC の消費電力が問題になる可能性があります。OFF 中の動作周波数を高く設定すると大きなエネルギを消費します。これは周波数を低減する事で、回路の効率に影響する事なく解決できます。

開回路

SMPSの出力には負荷が常に接続されているとは限りません。負荷が小さいか全く無負荷である場合、制御回路のデューティサイクルは小値まで低下します。そうすると制御ループは何の働きもしなくなり、回路は開ループとして動作します。これにより、負荷が損傷するレベルまで出力電圧が上昇する可能性があります。

出力に抵抗を追加する

出力電圧を制限するための方法は各種ありますが、も一般的な方法は、抵抗をコンバータの出力に追加する事で小限の負荷を確保する事です。この方法によって制御回路が開ループ状態になる事は防げますが、コンバータの効率は低下します。なぜなら、抵抗が常に電力を消費して熱に変換してしまい、その分の電力は負荷によって使われないからです。

ヒステリシスの適用

この問題に対するもう 1 つの対処方法は、出力電圧に対して 2 つの制限値を適用してヒステリシスを持たせる事です。出力電圧が上側の制限値 ( 例 : 12 V 出力のSMPS に対して 14 V) を超えた時点でコンバータは停止し、出力電圧が下側の制限値 (例 : 12 V出力のSMPSに対して9 V)を下回った時点でコンバータは同じ小デューティサイクルを短期間だけ使って再起動します。この期間は、開回路状態で出力電圧が目標レベルに達するために十分な期間です。この期間が終了した後、電圧が制限値に達さなかった場合、負荷が接続されたという事を意味し、コンバータはソフトスタートを経て閉ループ制御を再開できます。この方法を使うと、コンバータは負荷が存在しない時に電力をほとんど消費する事なく目標出力電圧を維持できます。

この方法を図 70 に示します。

図 70: 開回路のヒステリシス動作


AN2122
パルススキッピング法
電力損失を増加させる事なく出力電圧を目標レベルに維持するためのもう 1 つの方法は、電圧モード制御の動作を再現する事です。すなわち、立ち上がりイベントがアクティブになった時に立ち下がりイベントをアクティブにする事で、立ち上がりイベントを即座に打ち消して制御信号の立ち上がりを防ぎます。

この方法はパルススキッピングを連想させますが、負荷変化に対してより高速に適応でき、COG は決してシャットダウンモードにならないため、ヒステリシス方式よりも優れます。また、出力電圧を目標レベルで一定に保つ事ができます。図 71 に、この方法の動作を示します。入力電圧の変化に適応してパルスをスキップするため、スキップは等間隔に発生しません。

図 71: 開回路条件でのパルススキッピング動作

本プロジェクトにはパルススキッピング法を採用しました。これは回路に 1 個の抵抗を追加するだけで実装できます。内蔵モジュールを使わないため、それらは他の目的に使う事ができます。この抵抗は、電流検出波形の DC 電圧成分に固定値を加算するために使います。これにより、比較は 0 V 近くのレベルではなく特定の値によって上昇した電圧レベルになるため、コンパレータは立ち下がりイベントをより長い時間アクティブにできるようになります。

FVR 出力をピンに接続する事で、外付け抵抗を使わずに DC 電圧成分を追加する事もできます。あるいは、FVR の代わりに DAC を接続すると DC 電圧を制御する事も可能です ( この方法は、これらのモジュールを他の目的で使う必要がない場合に可能です )。図 72に、実装方法を示します。動作の検証方法は「低負荷または開回路動作」を参照してください。

図 72: パルススキッピング動作のハードウェア実装

必要な DC 値は、追加した抵抗とフィルタ抵抗の値を使ってオームの法則により計算できます ( 例 2 参照 )。


AN2122
例 2: 電圧上昇レベルの計算
アイドル中の MCU 消費電力

ブートストラップ回路は、コンバータを起動するために十分なエネルギを供給します。起動後は、コンバータの駆動に必要なエネルギを補助巻き線から供給します。この方法は幅広く用いられ、コンバータが電力を供給している時に高い効率が得られます。 MCU の動作周波数が高い場合、MCU は再試行のタイミングが来る前にコンデンサに蓄えられたエネルギを消費し、さらに補助巻き線から電力を受け取ります。ブートストラップ回路は MCU が動作を維持できるだけの電力しか供給せず、ドライバはエネルギ枯渇状態になるため、MOSFET は決してスイッチングされません。

ブートストラップからの電力供給量を増やす事でこの問題に対処できますが、実際に必要とされるよりも多くの電力を消費するため、効率は低下します。

より好ましい方法は、コンバータが OFF の間は MCU動作周波数を下げてエネルギ消費量をコンデンサの貯蔵エネルギより小さくする事です。あるいは、コンバータの OFF 中に使われない一部の CIP を無効にして、MCU をスリープに移行させる方法もあります。このように、超低消費電力 (XLP) 機能が確実にエネルギ消費量を削減します。

この方法は数行のコードで実装できます。実装後は全ての動作を検証する必要があります。設定はいつでも簡単に変更できます。ハードウェアを変更する必要は一切なく、コンバータの総効率にも影響しません。この機能は、コンバータをより厳しいエネルギ消費規制に適合させる必要がある場合に役立ちます。負荷が存在しない時にスリープへ移行し、指定した周期で負荷の存在を検出するよう MCU を設定する事で、アイドル中のコンバータの総消費量は、通常動作時の送電線からのエネルギ消費量の 0.02% 未満に低減できます。

レイアウトのヒント

回路の設計と部品の選定を終えたら、プリント基板を設計します。以下では、後でプリント基板の大幅な設計変更が必要とならないよう、初から正しく基板を設計するためのヒントを提供します。

部品配置

部品配置は全てのレイアウト規則と同様に重要です。多くの場合、同じ部品を使って同じように接続しても、部品配置が異なれば基板の動作に違いが現れます。大きな障害を引き起こすような部品は、影響を受けやすい ( 影響によって動作が変化する ) 部品から離して配置する必要があります。例えば、同一基板上のアナログ部品とデジタル部品は分離して配置するのが普通です。

スイッチングによって高周波ノイズが発生し、磁性および誘導性部品とノイズの影響を受けやすいトリガ制御ICが使われるSMPSでは、部品配置が特に重要です。

部品配置のコツは、同じ機能に関与する部品同士または互いに接続される部品同士を近付けて配置し、機能的に関係のない部品および機能に悪影響を及ぼす部品から分離する事です。

オフラインフライバック回路の場合、AC 電圧を整流AC 電圧に変換するための部品を一箇所に集めて回路の DC 部から分離します。そうしないと、DC 電圧定格を持つ部品を破損する可能性があります。高電圧スイッチング素子も互いに近付けて配置します。他の影響を受けやすい部品は、それらからシールドするか影響が小となる場所に配置します。高電圧 / 高周波スイッチング機能に関与する部品を互いに離して配置すると、それらの間を接続するための長いラインがアンテナとして働き、ノイズによって正常な機能を阻害する可能性が高くなります。レイアウトソフトウェアを使うと、部品を基板上のどこにでも配置できるため、時にはよりコンパクトな設計が可能です。しかし、同じ機能に関係する部品同士を近付けた配置を保つ事で、遅延と他の影響を小限に抑える事を推奨します。

以下を想定: R = 1.8 kΩピン電圧 = 5 Vフィルタ抵抗Rf = 512 Ω

DC電圧値は下式により求まります。 X = 5 V × (512 Ω/2312 Ω) = 1.1 V

電流検出波形を1.1 V上昇させれば、負荷が存在しない時のパルススキッピングが可能となります。


AN2122
出力の絶縁状態を維持するため、エネルギ伝達用に絶縁変圧器を使い、出力情報の帰還用にオプトカプラを使います。また、グランドプレーンを分離する事で、1次側と2次側の間で電流が直接流れる事を防ぎます。適切な部品配置は、部品間の直接的な導通を防ぐ効果も持ちます。出力側の部品とラインを 1 次側に直接接続している部品の近くに配置した場合、基板の周囲条件によってはアーク放電が発生して絶縁が破壊される可能性があります。
高 dV/dt ラインを短くする

高周波 / 高電圧スイッチングが生じる全てのラインは可能な限り短くします。なぜなら、急激な電圧変化によってラインで電磁エミッションが発生し、近くの部品に影響するからです。

図 73 は、同じ回路でも部品間の距離が異なると、それらを接続するラインの長さが変化するという事を示しています。

図 73: 部品配置の違いによる高 dV/dt ラインの長さの違い

戻り経路とグランドプレーンの切り欠きによる問題

基板上の 1 点へ情報を伝達する各信号ラインまたはエネルギを伝達する各電力ラインには電流の戻り経路が必要です。通常この戻り経路はグランド (0 V) と呼びます。グランドラインは低インピーダンスの電流経路を提供しますが、その寸法と配置によって有利に働く場合もあれば、不利に働く場合もあります。

高周波信号 (> 数 10 kHz ～数 100 kHz) を伝送する信号ラインとその戻り経路を互いに近付けて配置すると、近接効果による電流が逆向きに流れます。これにより、経路全体の誘導性インピーダンスが低下します。なぜなら、ループの相互インダクタンスが増加するからです。これを図 74 に示します ( 信号ループの実効インピーダンス = 2×(L-M)、L = ループの各片道の自己インダクタンス、M = 片道同士の間の相互インダクタンス )。電流は常に小インピーダンスの経路を選んで流れます。高インダクタンス経路に流そうとすると、アプリケーションの機能を阻害または制限する問題が生じますが、必ずしも基板の動作が停止するとは限りません。高インピーダンス経路に高周波電流が流れると表面に電圧が発生し、容量結合の結果、近接するケーブルによって増強される双極子放射が形成されます。インダクタンスの存在は環境との磁気結合の経路としても働き、基板は外部ノイズの影響を受けやすくなります。

図 74: 信号経路と戻り経路の分離


AN2122
この問題には、グランドプレーン (0 V) を実装する事で対処できます。グランドプレーンにより、戻り信号は小インダクタンスの経路を選んで流れる事ができるようになります。影響を受けやすいトレースに対してシールドを提供するレイアウトを実装する事はより容易です。これを正しく使う事で EMC 性能を向上させる事ができます。図 75 では、グランドプレーンのおかげで、電流は適な経路を選んで流れる事ができます ( 適経路は幾何学的に短の経路であるとは限りません。図中の水色の破線は短経路ですが、電流が流れるのは青実線の経路です )。
図 75: グランドプレーン上の戻り電流経路

場合によっては、一部のトレースをグランドプレーンと同じ面に配置するために、グランドプレーンを切り欠く事が必要になります。その場合、図 76 に示すように重要信号の戻り経路に変化が生じ、双極子放射が発生します。設計によっては、グランドプレーンに切り欠きがあっても問題になりません。重要なのは、高di/dt の高周波信号 (> 数 100 kHz) を伝送するトレースを特定し、それらの適戻り経路上に切り欠きが存在しないようにする事です。

グランドプレーンの効果はグランドインダクタンスを低減する事です。これにより、自己生成グランドノイズと外部からの干渉によって発生するディファレンシャルグランドノイズが小限に抑えられ、結果として基板の EMC 性能が向上します。

図 76: グランドプレーンの切り欠き

温度への配慮

温度が管理されない状況で SMPS が使われる場合、設計時に温度に配慮する必要があります。試験ベンチでは良好に動作した回路が現場では温度異常のために正しく動作しないといった問題が生じる可能性があります。電気技術者にとって、温度の計算を理解するのは容易ではありません。これを容易にするため、熱的問題を等価な電気的問題に置き換えて考えます。電気回路では電位差によって電流が生じるのと同様に、温度差によって熱エネルギの流れが生じます。このエネルギの流れは熱抵抗によって妨げられます。熱エネルギは熱容量によって蓄えられ、後で消費できます。これは電気回路のコンデンサの働きと同じです。表 3 に、熱と電気の類似性を示します。

電気回路の場合、抵抗性デバイスの両端の電圧差は、デバイスの抵抗とそこに流れる電流の積に一致します( オームの法則 )。オームの法則の熱的に等価な式を式 61 に示します。

式 61: オームの法則の熱的等価式

T P watts C/watt =

T: 温度差()P: 熱量(W): 熱抵抗(/W)


AN2122
熱的問題を電気的にモデル化して解くには、以下の手順が必要です。
• 熱源を電流源として電気的にモデル化します。電流は熱量 (W) に対応します。

• 熱の流れに対して抵抗として働く全ての要因を電気抵抗としてモデル化します。電気抵抗は熱抵抗に対応します。

• 周囲の熱的ノードをモデル化します。熱の出入りがあっても周囲温度は一定とします。これは電圧源に対応します。電圧は温度 ( ) に対応します ( 環境は周囲ノードとして使えます )。

• 高温物体をコンデンサとしてモデル化します。コンデンサの容量は物体の熱容量に対応します。

例として、出力ダイオードにこの類似性を当てはめる事で、接合部温度の過熱を防ぐために必要なヒートシンクの仕様を計算します。計算に使う周囲温度は25 、許容大 Tj は 150 、接合部 - ケース間の熱抵抗は 1.5 /W とします。このダイオードの順方向降下電圧は 0.65 V、平均電流は 1.8 A です。従って平均消費電力は 1.17 W です。図 77 に、等価回路を示します。

図 77: 出力ダイオードの熱的回路

ダイオードの接合部温度はオームの法則を使って計算します ( 式 62 参照 )。

式 62: ダイオード接合部温度の計算

表 3: 電気と熱の類似性

基本要素基本要素の流れ流れの促進要因流れの抵抗要因基本要素の貯蔵

電気電荷 (C) 電流 (C/s) 電圧差 (J/C) 抵抗 (Ω) 容量 (F または C/V)熱熱エネルギ (J) 熱量

(J/s または W)温度差 ( ) 熱抵抗 ( /W) 熱容量 (J )

TJ TA PD RSA RJC+ +=

RSATJ TA–

PD------------------------= RJC– 150 25–

1.17------------------------- 105C/W= =


AN2122
この類似性により、例えばヒートシンクの熱抵抗値を与えて、ダイオードが動作可能な大周囲温度を求める事ができます。例として 1 cm2 の銅箔 (RSA = 71 /W) を使う場合、ケース温度は式 63 のように求まります。
式 63: ケース温度の計算

熱的等価回路を使って必要シートシンクまたはシステムが過熱せずに動作可能な大周囲温度を計算するには、メーカーのデータシートが役立ちます。

先の計算 ( 式 62 参照 ) により、ダイオードが正常に動作するための熱抵抗は 105 /W です。1 cm2 あたりの銅箔の熱抵抗は RSA = 71 /W であり、プリント基板の銅箔面積は1.7 cm2であるため、その熱抵抗はRSA= 42 /W です。従って、ダイオードが動作可能な大周囲温度は式 64 のように求まります。

式 64: 周囲温度の計算

この方法により、過熱の危険がある全ての部品の銅箔寸法を決定できます。

プリント基板の銅箔ではなく市販のヒートシンクを使う場合、メーカーが提供する熱抵抗値が使えます。あるいは、Aavid Thermaloy 社等のメーカーが提供しているオンライン計算ツールが使えます。またメーカーは、冷却風による熱抵抗の低減効果に関する情報も提供しています。詳細は「参考資料」内の [14] を参照してください。

結果

ボード線図による安定性の確認

BODE 100 (「帰還および補償回路」参照 ) を使って、完成した SMPS の安定性を評価しました。

図 78 と図 79 に、各種入力電圧での全負荷における安定性試験の結果を示します。これらの図が示すように、入力電圧が異なっても結果は大きく変化しません。位相マージンは 87～ 93°、ゲインマージンは23.5～ 24.5dB であり、どちらも設定した目標を満たしています。

これらの結果は、各種入力条件における全負荷条件でシステムが安定しているという事を示しています。

図 80 と図 81 に、低負荷条件での安定性試験の結果を示します。ゲインマージン (20 ～ 37 dB) も位相マージン (73 ～ 90°) も目標を満たしており、回路は低負荷条件でも安定して適正に動作するという事を示しています。

TCASE TA PDRSA+ 25 1.17 71+ 105C= = =

TA TJ P–D

RSA RJC+ 150 1.17 42 1.5+ – 99C= = =


AN2122
図 78: SMPS のボード線図 - 全負荷 / 入力電圧 = 90 V、185 V

AN2122
図 79: SMPS のボード線図 - 全負荷 / 入力電圧 = 120V、210V

AN2122
図 80: SMPS のボード線図 - 10% 負荷 / 入力電圧 = 90 V、120 V

AN2122
図 81: SMPS のボード線図 - 10% 負荷 / 入力電圧 = 185V、210V

AN2122
過渡挙動
負荷または入力電圧が急激に変化した時に回路が正しく動作する事を確認するため、過渡試験を実施する必要があります。その試験セットアップを図 82 に示します。出力に配置したスイッチ 1 (SW1) を使って負荷の値を変更すると電流が変換します。低負荷から高負荷への過渡結果を図 83 に示します。1.3 A の電流変化に対して出力電圧は安定しており、高いスパイクは見られません。図 84 では、出力電流が 1.45 A から 0.18 A へ急激に変化しますが、出力電圧にはスパイクも急激な変化も見られません。図 85 は、入力電圧を変化させた時の出力電圧を示しています。スイッチングデバイスによるノイズは見られますが、電圧は安定しています。

図 82: 入力電圧と出力負荷を変化させる過渡試験のセットアップ

図 83: 負荷上昇時


AN2122
図 84: 負荷下降時
図 85: 入力電圧切り換え時の VOUT


AN2122
短絡時の動作
電子負荷と高電力抵抗を使った短絡試験の結果を図 86に示します。短絡が始まってから回路がそれを検出して停止するまでの遅延時間は約 45 μs です。この図は、負荷電流が1 Aから9 Aへ急激に変化した時の制御出力の挙動を示しています。フライバックの絶縁された 1 次側で検出している事を考慮すれば、応号は極めて速いと言えます。応答は全ての入力条件でほとんど同じです。従って、入力電圧が変化しても短絡検出時間は変わりません。

図 86: 出力電流が 1 A から 9 A へ変化する短絡試験


AN2122
起動の試行回数を 3 回以下に制限した場合の動作を図 87 に示します。図 88 は無制限とした場合の結果です。これらの図は、短絡条件中に制御 PWM 信号が停止する様子を示しています。短絡条件が解消したかどうかを確認するため、制御は再起動を試みます ( この図では、短絡条件は解消していません )。図 89 に、短絡条件がしばらく後に解消した場合の動作を示します。この図では、3 回目の試行で回路は通常動作を再開しています。
図 87: 短絡中の COG_OUT - 試行回数制限オプション有効

図 88: 短絡中の COG_OUT - 試行回数制限オプション無効


AN2122
図 89: 短絡中の COG_OUT - 試行回数制限オプション有効、短絡条件の解消により再起動に成功
低負荷または開回路動作

既に説明したように、本回路は、出力から電力が消費されない場合または負荷が接続されていない場合 ( 開回路状態 )でも出力が 12 Vレベルを維持するよう設計しています。図 90 に、SMPS の入力が 90 V の時に負荷が接続されていなかった ( 開回路 ) 場合のスイッチング制御信号 (COG の出力 ) を示します。デューティサイクルは許容される下限値であり、出力を安定させるために 1 部のパルスがスキップされています。

このような動作は、開回路条件ではシステムが電流モードではなく電圧モード制御で動作するために発生します。しかし、負荷が電力を消費し始めると直ちに電流モード制御を再開します。図 91 に、同じ回路の開回路条件で入力電圧を 210 V にした場合の動作を示します。12 V 出力を保つため、より多くのパルスがスキップされています。

図 90: COG_OUT 信号 - 入力電圧 = 90 V、開回路条件


AN2122
図 91: COG_OUT 信号 - 入力電圧 = 210 V、開回路条件
基板温度の計測

全負荷条件で基板温度を計測した結果を図 92 (入力電圧 = AC90 V) と図 93 ( 入力電圧 = AC265 V) に示します。図 92 から、各部温度は NTC: 60 、ブリッジ : 42 、検出抵抗 : 57 、出力ダイオード : 70 と読み取れます。

これらの結果から、抵抗値を下げれば NTC と検出抵抗には冷却システムは不要であると思われます。しかし、周囲温度が 75 を超える場合、MOSFET と出力ダイオードには冷却システムが必要になると思われます。

図 92: 基板温度の計測結果 - VIN= AC90 V、 POUT = 21 W

図 93: 基板温度の計測結果 - VIN= AC265 V、 POUT = 21 W


AN2122
効率の計測
図 94 に、各種入力条件で計測したシステムの効率を示します。

図 94: 効率グラフ

まとめ

PIC16F1769 をロジックコントローラとして使った20W フライバック SMPS について詳細に説明しました。読者がこの種のプロジェクトを実装し、独自の要件に合わせて仕様を変更できるよう、実装方法を初期の手順から説明しました。本書は、SMPS 回路には詳しいものの、MCU の CIP を使って回路をよりスマートなアプリケーション向けに適合させる方法を知らない読者向けに書かれています。また、市販部品を使った SMPS 回路の実装に興味はあるものの、SMPS 回路には慣れていない読者にも配慮しています。さらに、温度対策とプリント基板の設計に役立つヒントとコツも記載しました。戻り経路の問題に配慮する事で、回路を初期試験で良好に動作させる事ができ、回路の信頼性も向上します。また、アプリケーションで障害の原因となり得る問題を特定する事ができます。

参考資料

1. https://en.wikipedia.org/wiki/AC_power_plugs_and_sockets

2. www.ridleyengineering.com3. “Six Common Reasons for POWER Supply

Instability” by Dr. Ray Ridley. Switching Power Magazine 2006.

4. https://www.omicron-lab.com/fileadmin/assets/application_notes/App_Note_DC_DC_Stability_V2.pdf.

5. http://ww1.microchip.com/downloads/en/DeviceDoc/20005399A.pdf.

6. Tim Williams, "EMC for Product Designers", 3rd edition, Vennes, 2007

7. www.microchip.com/peripherals/coreindependent.8. http://ww1.microchip.com/downloads/en/

DeviceDoc/40001775B.pdf9. TTB311 - 相補出力ジェネレータの技術概要

(DS90003118)10.TB3130 - 8 ビットマイクロコントローラのペリ

フェラルピンセレクト (PPS) (DS90003130)11.AN799 - Matching MOSFET Drivers to MOSFETs

(DS00799)12.“Design and Application Guide for High-Speed

MOSFET Gate Drive Circuits”, Lazslo Balogh, Texas Instruments

13.Soft-Start Controller For Switching Power Supplies (DS91081)

14.“Ten Essential Skills for Electrical Engineers” by Barry L. DORR

70.00%

72.00%

74.00%

76.00%

78.00%

80.00%

82.00%

84.00%

86.00%

90 VAC

110 VAC

210 VAC


https://en.wikipedia.org/wiki/AC_power_plugs_and_sockets

www.ridleyengineering.com

https://www.omicron-lab.com/fileadmin/assets/application_notes/App_Note_DC_DC_Stability_V2.pdf

https://www.omicron-lab.com/fileadmin/assets/application_notes/App_Note_DC_DC_Stability_V2.pdf.



http://ww1.microchip.com/downloads/en/DeviceDoc/20005399A.pdf.




www.microchip.com/peripherals/coreindependent.

www.microchip.com/peripherals/coreindependent.

http://ww1.microchip.com/downloads/en/DeviceDoc/40001775B.pdf

AN2122

補遺 A: 回路図

図 A-1: SMPS デモの回路図

TM


AN2122
NOTE:


本書に記載されているデバイスアプリケーション等に関する

情報は、ユーザの便宜のためにのみ提供されているものであ

り、更新によって無効とされる事があります。お客様のアプ

リケーションが仕様を満たす事を保証する責任は、お客様に

あります。Microchip 社は、明示的、暗黙的、書面、口頭、法

定のいずれであるかを問わず、本書に記載されている情報に

関して、状態、品質、性能、商品性、特定目的への適合性を

はじめとする、いかなる類の表明も保証も行いません。

Microchip 社は、本書の情報およびその使用に起因する一切の

責任を否認します。Microchip 社の明示的な書面による承認な

しに、生命維持装置あるいは生命安全用途に Microchip 社の製

品を使用する事は全て購入者のリスクとし、また購入者はこ

れによって発生したあらゆる損害、クレーム、訴訟、費用に

関して、Microchip 社は擁護され、免責され、損害をうけない

事に同意するものとします。暗黙的あるいは明示的を問わず、

Microchip社が知的財産権を保有しているライセンスは一切譲

渡されません。

商標

Microchip 社の名称と Microchip ロゴ、dsPIC、FlashFlex、KEELOQ、KEELOQ ロゴ、MPLAB、PIC、PICmicro、PICSTART、PIC32 ロゴ、rfPIC、SST、SST ロゴ、SuperFlash、UNI/O は、

米国およびその他の国における Microchip TechnologyIncorporated の登録商標です。

FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、MTP、SEEVAL、Embedded Control Solutions Company は、

米国における Microchip Technology Incorporated の登録商標

です。

Silicon Storage Technologyは、その他の国におけるMicrochipTechnology Incorporated の登録商標です。

Analog-for-the-Digital Age、Application Maestro、BodyCom、

chipKIT、chipKIT ロゴ、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、Mindi、MiWi、MPASM、MPF、MPLAB 認証ロゴ、MPLIB、MPLINK、mTouch、Omniscient Code Generation、PICC、PICC-18、PICDEM、

PICDEM.net、PICkit、PICtail、REAL ICE、rfLAB、Select Mode、SQI、Serial Quad I/O、Total Endurance、TSHARC、UniWinDriver、WiperLock、ZENA、Z-Scale は、米国およびその他の国におけ

る Microchip Technology Incorporatedの登録商標です。

SQTP は、米国における Microchip Technology Incorporatedのサービスマークです。

GestICとULPPは、その他の国におけるMicrochip TechnologyGermany II GmbH & Co. & KG (Microchip TechnologyIncorporated の子会社 ) の登録商標です。

その他、本書に記載されている商標は各社に帰属します。

©2013, Microchip Technology Incorporated, Printed in theU.S.A., All Rights Reserved.

ISBN: 978-1-5224-0604-4

Microchip 社製デバイスのコード保護機能に関して次の点にご注意ください。

• Microchip 社製品は、該当する Microchip 社データシートに記載の仕様を満たしています。

• Microchip 社では、通常の条件ならびに仕様に従って使用した場合、Microchip 社製品のセキュリティレベルは、現在市場に流

通している同種製品の中でも最も高度であると考えています。

• しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解ではこうした手法は、

Microchip 社データシートにある動作仕様書以外の方法で Microchip 社製品を使用する事になります。このような行為は知的所

有権の侵害に該当する可能性が非常に高いと言えます。

• Microchip 社は、コードの保全性に懸念を抱くお客様と連携し、対応策に取り組んでいきます。

• Microchip 社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保護

機能とは、Microchip 社が製品を「解読不能」として保証するものではありません。

コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip 社

のコード保護機能の侵害は、デジタルミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著

Microchip 社では、Chandler および Tempe ( アリゾナ州 )、Gresham( オレゴン州 ) の本部、設計部およびウェハー製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949:2009 認証を取得しています。Microchip 社の品質システムプロセスおよび手順は、PIC® MCU および dsPIC® DSC、KEELOQ® コードホッピングデバイス、シリアル EEPROM、マイクロペリフェラル、不揮発性メモリ、アナログ製品に採用されています。さらに、開発システムの設計と製造に関する Microchip 社の品質システムは ISO 9001:2000 認証を取得しています。

QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV

== ISO/TS 16949 ==


北米本社2355 West Chandler Blvd.Chandler, AZ 85224-6199Tel:480-792-7200 Fax:480-792-7277技術サポート : http://www.microchip.com/supportURL: www.microchip.com

アトランタDuluth, GA Tel:678-957-9614 Fax:678-957-1455

オースティン (TX)Tel:512-257-3370

ボストンWestborough, MA Tel:774-760-0087 Fax:774-760-0088

シカゴItasca, IL Tel:630-285-0071 Fax:630-285-0075

クリーブランドIndependence, OH Tel:216-447-0464

Fax:216-447-0643

ダラスAddison, TX Tel:972-818-7423 Fax:972-818-2924

デトロイトNovi, MI Tel:248-848-4000

ヒューストン (TX) Tel:281-894-5983

インディアナポリスNoblesville, IN Tel:317-773-8323Fax:317-773-5453

ロサンゼルスMission Viejo, CA Tel:949-462-9523 Fax:949-462-9608

ニューヨーク (NY) Tel:631-435-6000

サンノゼ (CA) Tel:408-735-9110

カナダ - トロントTel:905-673-0699 Fax:905-673-6509

アジア / 太平洋

アジア太平洋支社Suites 3707-14, 37th FloorTower 6, The GatewayHarbour City, KowloonHong KongTel:852-2943-5100Fax:852-2401-3431

オーストラリア - シドニーTel:61-2-9868-6733Fax:61-2-9868-6755

中国 - 北京Tel:86-10-8569-7000 Fax:86-10-8528-2104

中国 - 成都Tel:86-28-8665-5511Fax:86-28-8665-7889

中国 - 重慶Tel:86-23-8980-9588Fax:86-23-8980-9500

中国 - 東莞

Tel:86-769-8702-9880

中国 - 杭州Tel:86-571-8792-8115 Fax:86-571-8792-8116

中国 - 香港 SARTel:852-2943-5100 Fax:852-2401-3431

中国 - 南京Tel:86-25-8473-2460Fax:86-25-8473-2470

中国 - 青島Tel:86-532-8502-7355Fax:86-532-8502-7205

中国 - 上海Tel:86-21-5407-5533 Fax:86-21-5407-5066

中国 - 瀋陽Tel:86-24-2334-2829Fax:86-24-2334-2393

中国 - 深圳Tel:86-755-8864-2200 Fax:86-755-8203-1760

中国 - 武漢Tel:86-27-5980-5300Fax:86-27-5980-5118

中国 - 西安Tel:86-29-8833-7252Fax:86-29-8833-7256

アジア / 太平洋

中国 - 厦門Tel:86-592-2388138 Fax:86-592-2388130

中国 - 珠海Tel:86-756-3210040 Fax:86-756-3210049

インド - バンガロールTel:91-80-3090-4444 Fax:91-80-3090-4123

インド - ニューデリーTel:91-11-4160-8631Fax:91-11-4160-8632

インド - プネTel:91-20-3019-1500

日本 - 大阪Tel:81-6-6152-7160 Fax:81-6-6152-9310

日本 - 東京Tel:81-3-6880- 3770 Fax:81-3-6880-3771

韓国 - 大邱Tel:82-53-744-4301Fax:82-53-744-4302

韓国 - ソウルTel:82-2-554-7200Fax:82-2-558-5932 または 82-2-558-5934

マレーシア - クアラルンプールTel:60-3-6201-9857Fax:60-3-6201-9859

マレーシア - ペナンTel:60-4-227-8870Fax:60-4-227-4068

フィリピン - マニラTel:63-2-634-9065Fax:63-2-634-9069

シンガポールTel:65-6334-8870Fax:65-6334-8850

台湾 - 新竹Tel:886-3-5778-366Fax:886-3-5770-955

台湾 - 高雄Tel:886-7-213-7828

台湾 - 台北Tel:886-2-2508-8600 Fax:886-2-2508-0102

タイ - バンコクTel:66-2-694-1351Fax:66-2-694-1350

ヨーロッパ

オーストリア - ヴェルスTel:43-7242-2244-39

Fax:43-7242-2244-393

デンマーク - コペンハーゲンTel:45-4450-2828 Fax:45-4485-2829

フランス - パリTel:33-1-69-53-63-20 Fax:33-1-69-30-90-79

ドイツ - デュッセルドルフTel:49-2129-3766400

ドイツ - ミュンヘンTel:49-89-627-144-0 Fax:49-89-627-144-44

ドイツ - プフォルツハイムTel:49-7231-424750

イタリア - ミラノ Tel:39-0331-742611 Fax:39-0331-466781

イタリア - ベニスTel:39-049-7625286

オランダ - ドリューネンTel:31-416-690399 Fax:31-416-690340

ポーランド - ワルシャワTel:48-22-3325737

スペイン - マドリッドTel:34-91-708-08-90Fax:34-91-708-08-91

スウェーデン - ストックホルムTel:46-8-5090-4654

イギリス - ウォーキンガムTel:44-118-921-5800Fax:44-118-921-5820

各国の営業所とサービス

01/27/15

http://support.microchip.com

http://www.microchip.com

Documents

この日本語版文書は参考資料としてご利用ください …ww1.microchip.com/downloads/jp/AppNotes/00002122A_JP.pdfAN2122 DS00002122A_JP - p. 2 2016 Microchip Technology