Placa_Mae

1

Administração de Serviços em Sistemas de Arquitetura Aberta

OBJETIVOS:

PLACA MÃE

– IDENTIFICAR OS TIPOS DE PLACAS-

MÃE

–TERMOS TÉCNICOS


PLACA MÃE

BASE PARA TODOS OS DISPOSITIVOS ECOMPONENTES DE UM MICRO

CRIA MEIOS PARA QUE O PROCESSADORPOSSA COMUNICAR-SE COM TODOSESSES DISPOSITIVOS COM A MAIORVELOCIDADE E CONFIABILIDADEPOSSÍVEIS

PROPORCIONA SUPORTE ÀSTECNOLOGIAS ENCONTRADAS NOSISTEMA, DETERMINA O UPGRADE EPERFORMANCE


PLACA MÃE

AT

ATX

MISTA

2


PLACA MÃE: AT

CONEXÃO PARA

FONTE

AT (12 PINOS

2x6)

CONECTOR DE

TECLADO = DIN 5

FUROS


PLACA MÃE: ATX

CONEXÃO

PARA FONTE

ATX (20 PINOS)

CONECTOR DE

TECLADO = MINI

DIN 6 FUROS


PLACA MÃE: MISTA

CONEXÃO

PARA

FONTE

AT (12 PINOS)

CONEXÃO

PARA

FONTE

ATX (20 PINOS)

CONECTOR DE

TECLADO = DIN 5

FUROS

3




4



PLACA MÃE SOYO PARA PENTIUM III


Conversor slot1 socket 370

5


Diferença entre slot 1 e slot A

Posição saliência Slot 1

Posição Saliencia slot A


Processador de cartucho


PLACA MÃE INTEL PARA PENTIUM 4

6


PLACA MÃE SOYO PARA PENTIUM 4


PLACA MÃE SOYO PARA PENTIUM III


PLACA ASUS PARA ATHLON XP

7


PLACA MÃE ATX


PLACA MÃE – NLX (MICROS DE GRIFE)


Placa mãe LPX

8


PLACAS MÚLTIPROCESSADA


PLACA DUAL – 2 PROCESSADORES


PLACA DUAL – 2 PROCESSADORES

9


BTX


ON BOARD

• DISPOSITIVOS INTEGRADOS À PLACA

MÃE

»VÍDEO

»MODEM

»SOM

»REDE

» IDE

» FLOPPY

» PORTAS PARALELAS

» PORTAS SERIAS

OPCIONAIS

MULTI I/O

ON BOARD

EXISTENTES

NAS PLACAS-

MÃE ATUAIS


RECURSOS MULTI I/O – ON BOARDQUANTI-

DADE

CONECTOR

EXTERNO

CONECTOR

INTERNO

O QUE

CONECTAR?

IDE 2-

FLAT 40

VIAS

HD – CD – ZIP

DRIVE

FLOPPY

FDD/FDC1

-

FLAT 34

VIASDISQUETE

PARALELA

– PRINTER

– PRN -

LPT1

1 DB25

FÊMEA

FLAT 26

VIAS

IMPRESSORA

SCANNER

ZIP DRIVE

WEB CAM

SERIAL

COM1 E COM

2

2

DB9

MACHO

DB25

MACHO

FLAT 10

VIAS

MOUSE

PORTÁTEIS

10


PLACA MÃE

TERMOS TÉCNICOS


TERMOS TÉCNICOSGERADOR DE CLOCK

BARRAMENTO

MEMÓRIA RAM

MEMÓRIA ROM

FIRMWARE

BIOS

POST

SETUP

CMOS

RTC

BATERIA

CHIPSET

MEMÓRIA CACHE

ON BOARD


GERADOR DE CLOCK

SINAL DE SINCRONISMO ENTRETODOS OS CIRCUITOS QUECOMPÕE O MICROCOMPUTADOR(MARCA A CADÊNCIA DOSDISPOSITIVOS)

CIRCUITOS TROCARÃO INFORMAÇÕES A CADA PULSO DE CLOCK

FREQUÊNCIA DE OPERAÇÃO EM MHz

É UM CRISTAL DE QUARTZ

GERA A FREQÜÊNCIA DA PLACA MÃE

11


BARRAMENTO

• TRANSFERÊNCIA DE DADOS

ATRAVÉS DE CONDUTORES

ELÉTRICOS -

• COMUNICAÇÃO DE DADOS

• UNIDADE DE MEDIDA: BITS

• MAIS TRILHAS=MAIS BITS=MAIS

DADOS=MAIOR TAXA DE

TRANSFERÊNCIA


Barramento de Dados

Por onde os dados trafegam efetivamente


Barramento de endereços

Usado para endereçar todos os dispositivos do sistema

12


Barramento de Controle

Através dele é realizado o controle do que será feito com os

dados por exemplo leitura ou escrita.


Esquema de barramentos


Esquema barramento PCI

13


MEMÓRIA RAM

ARMAZENAMENTO TEMPORÁRIO DE DADOS PROCESSADOS E A SEREM PROCESSADOS

ARMAZENAMENTO DE PROGRAMAS A SEREM EXECUTADOS PELO MICROPROCESSADOR


MEMÓRIA ROM

ACESSO LENTO

“SÓ PARA LEITURA”

MEMÓRIA PERMANENTE

USADA PARA GRAVAR O

BIOS, POST E SETUP.


CIRCUITOS DE MEMÓRIA ROM

PROM

NÃO

APAGA

REQUER

SUBSTI

TUIÇÃO

Vendido

virgem

EPROM

ALTE-

RAÇÃO

POR LUZ

ULTRA-

VIOLE-

TA

EEPROM

ALTE-

RA POR

IMPUL-

SOS ELÉ

TRICOS

FLASH

ROM

ALTE-

RAÇÃO

POR

SOFT-

WARE

Mask

ROM

NÃO

APAGA

REQUER

SUBSTI

TUIÇÃO

Gravada

Na fábrica

14


FIRMWARE

É UM SOFTWARE

GRAVADO EM UM CHIP

(MEMÓRIA ROM).


BIOS

BASIC INPUT OUTPUT SYSTEM

A PRIMEIRA CAMADA DE SOFTWARE DOSISTEMA, RESPONSÁVEL POR "DAR APARTIDA" NO MICRO

PROGRAMA GRAVADO EM MEMÓRIA ROM

É RESPONSÁVEL PELO CARREGAMENTO DASINFORMAÇÕES MAIS BÁSICAS DO MICRO,FORNECENDO UM ESQUEMA BÁSICO DEINSTRUÇÕES.

“ENSINA” O PROCESSADOR A TRABALHARCOM OS PERIFÉRICOS MAIS BÁSICOS DOSISTEMA: CIRCUITOS DE APOIO, UNIDADE DEDISQUETE, ETC


BIOS

O BIOS EXECUTA O POST (FIRMWARE) POWER-ON SELF

TEST (AUTO TESTE AO LIGAR)

AO FINAL DO POST, O BIOS CONTINUA GERENCIANDO

O BARRAMENTO (ENTRADA E SAÍDA DE DADOS)

15


POSTPOWER-ON SELF TEST (AUTO TESTE AO

LIGAR).

TESTE DA INICIALIZAÇÃO – CARREGADO PELO BIOS.

EXECUTA AS SEGUINTES ETAPAS:– IDENTIFICA A CONFIGURAÇÃO INSTALADA

– INICIALIZA O CHIPSET

– INICIALIZA O VÍDEO

– TESTA A MEMÓRIA E O TECLADO

– CARREGA O SISTEMA OPERACIONAL PARA A MEMÓRIA

– ENTREGA O CONTROLE O MICRO PARA O SISTEMA OPERACIONAL


Códigos de erro

1 Bip Curto: Post Executado com sucesso

1 Bip longo: Falha no Refresh danos na placa mãe ou falha memória RAM

1 Bip longo e 2 bips curtos; 1 Bip longo e 3 bips curtos: Falha no Vídeo: retire placa video e coloque em outro slot


Códigos de erro

2 bips curtos: Falha Geral: Não foi possível iniciar o computador o post não consegue identificar onde esta o erro.

2 Bips longos: Erro de paridade: Durante o POST, foi detectado um erro de paridade na memória RAM. Tente desabilitar “parity check”no setup.

5 Bips: Erro no processador: O processador está danificado, ou mal encaixado.

16


Códigos de erro

9 Bips: (rom checksum error): Problemas com a memória Flash, onde está gravado o BIOS. Pode ser causado por dano físico no chip do BIOS, por um upgrade de BIOS mal sucedido ou virus.


SETUP

PROGRAMA (FIRMWARE) DE

CONFIGURAÇÃO DE

HARDWARE

GRAVADO NO MESMO

CIRCUITO DO BIOS MAS SÃO

FIRMWARES DISTINTOS

AS INFORMAÇÕES DO SETUP

SÃO GRAVADAS NO CMOS.


CMOS (Complementary Metal Oxide

Semiconductor )

MEMÓRIA QUE PERMITE A CONFIGURAÇÃO DO SETUP.

NO CMOS SERÃO SALVAS AS INFORMAÇÕES DO SETUP.

NORMALMENTE INTEGRADO AO CHIPSET (PONTE SUL).

PRECISA DE BATERIA PARA MANTER AS CONFIGURAÇÕES GRAVADAS.

17


RTC

RELÓGIO DE TEMPO REAL

• INDICA A DATA E HORA

QUANDO O MICRO É

DESLIGADO


BATERIA

• RESPONSÁVEL POR ALIMENTAR A

MEMÓRIA DE CONFIGURAÇÃO

(MEMÓRIA CMOS) E O CIRCUITO DO

RELÓGIO DE TEMPO REAL

• DURA APROXIMADAMENTE 2 ANOS

COM O MICRO DESLIGADO.

• BATERIA DE 3 VOLTS.

• CÓDIGO CR 2032


CHIPSET

CIRCUITOS DE APOIO DA PLACA-MÃE

O PROCESSADOR NÃO É CAPAZ DE FAZER TUDO SOZINHO.

AUXILIAM O PROCESSADOR NO GERENCIAMENTO DO MICRO

– EX: CONTROLE DA MEMÓRIA, QUAL PROCESADOR QUE A PLACA MÃE

PODE RECEBER

DIVIDOS EM DOIS CIRCUITOS: PONTE NORTE E PONTE SUL.

18


CHIPSETS

PRINCIPAIS FABRICANTES: INTEL, AMD, VIA, ALI, SIS, NVIDIA, OPTI

PONTE NORTE (NORTBRIDGE)

PONTE SUL (SOUTHBRIDGE)


CHIPSET - PONTE NORTE

TAMBÉM CHAMADO COMO

CONTROLADOR DE SISTEMA.

DESEMPENHO DA PLACA-MÃE ESTÁ

LIGADO À ELE.

TEMOS INTEGRADOS DENTRO DO

CONTROLADOR DE SISTEMA:– O CONTROLADOR DE MEMÓRIA

– PONTE DO BARRAMENTO LOCAL PCI E AGP

PRECISA DE DISSIPADOR DE CALOR

OU ATÉ MESMO UMA VENTOINHA.


PONTE NORTE

LIGAÇÃO DIRETA COM O PROCESSADOR

ACESSO À MEMÓRIA

ACESSO À CACHE EXTERNA

ACESSO AO BARRAMENTO AGP

VÍDEO ONBOARD

ACESSO À PONTE SUL

19


CHIPSET - PONTE SUL

TAMBÉM CHAMADO COMO CONTROLADOR DE

PERIFÉRICOS.

TEMOS INTEGRADOS DENTRO DO CONTROLADOR

DE PERIFÉRICOS:

– O CONTROLADOR DE INTERRUPÇÕES

– O CONTROLADOR DMA, RTC E CMOS.

– CONTROLADOR DE IDE

– CONTROLADOR DE UNIDADE DE DISQUETES,

TECLADO, PORTAS SERIAIS E PARALELAS

– PERIFÉRICOS INTEGRADOS (ON BOARD)

COMO: SOM E MODEM.


PONTE SUL

ACESSO AO BARRAMENTO ISA

INTERFACES USB


MEMÓRIA CACHE

MEMÓRIA INTERMEDIÁRIA DE ALTO DESEMPENHO

UTILIZADA A PARTIR DO 386 (CHIPS SOLDADOS À PLACA MÃE).

A PARTIR DO 486 – L1 – INTEGRADA AO PROCESSADOR

– L2 – CHIPS NA PLACA MÃE

A PARTIR DO PENTIUM II– L1 E L2 – INTEGRADA AO PROCESSADOR.

20


MEMÓRIA CACHE

A PARTIR DO 386 O PROCESSADOR CONSEGUE SER BEM MAIS RÁPIDO DO QUE A MEMÓRIA RAM.

DOIS DADOS ENVIADOS À MEMÓRIA:– QUANDO O 2º DADO FOR ENVIADO, O 1º

AINDA ESTARÁ SENDO ARMAZENADO, OPROCESSADOR TEM QUE ESPERAR (WAITSTATE) DIMINUINDO O DESEMPENHO DOMICRO, POIS O PROCESSADOR PASSARÁBOA PARTE DO TEMPO OCIOSO, ESPERANDOA MEMÓRIA RAM FICAR PRONTA PARARECEBER OU ENTREGAR DADOS.


MEMÓRIA CACHE

O ACESSO AO CACHE ESTANDOEMBUTIDO DENTRO DOPROCESSADOR E FEITO NAFREQÜÊNCIA INTERNA DOPROCESSADOR, ENQUANTO QUE OACESSO AO CACHE ESTANDO NAPLACA MÃE É FEITO USANDO AFREQÜÊNCIA EXTERNA DOPROCESSADOR O QUE É BEMMENOR.


MEMÓRIA CACHE - RESUMO

UM CIRCUITO CHAMADO DECONTROLADOR DE CACHE(LOCALIZADO NO CHIPSET) COPIAOS DADOS DA MEMÓRIA RAM PARAA MEMÓRIA CACHE, ASSIM EM VEZDE BUSCAR OS DADOS NA RAM,QUE É UM CAMINHO LENTO,(USANDO WAIT STATES) OPROCESSADOR LÊ A CÓPIA DOSDADOS NA MEMÓRIA CACHE QUE ÉUM CAMINHO BEM MAIS RÁPIDO.

Documents

Placa_Mae