RX62N、H8SX1668 8 ビットタイマ（TMR）移行ガ …...TMR 関連の端子に関連するICR およびポートファンクションレジスタの詳細 • 8 ビットタイマ（TMR）

アプリケーションノート

R01AN0487JU0120 Rev.1.20 Page 1 of 21 2011.03.07

RX62N、H8SX/1668 8ビットタイマ（TMR）移行ガイド：H8SX/1668⇒RX62N

要旨本アプリケーションノートは、RX62Nおよび H8SX/1668デバイスの 8ビットタイマ（TMR）モジュールの相違点について説明しています。

動作確認デバイス RX62N

H8SX/1668

目次

1. 特長 ................................................................................................................................................... 2

2. 一般的な注意事項.............................................................................................................................. 3

3. 参考資料 ............................................................................................................................................ 3

4. ハードウェアの詳細 .......................................................................................................................... 4

5. レジスタの相違点の概要................................................................................................................... 5

6. レジスタの詳細 ................................................................................................................................. 7

7. 使用上の注意 ................................................................................................................................... 20

R01AN0487JU0120Rev.1.20

2011.03.07


R01AN0487JU0120 Rev.1.20 Page 2 of 21 2011.03.07

1. 特長表 1.1に RX62Nおよび H8SX/1668デバイスの TMRモジュールの特長を示します。相違点には網掛けをしています。

表 1.1 8ビットタイマの特長

仕様項目

RX62N H8SX/1668 ユニット数 2 4 チャネル／ユニット 2 2 チャネル数合計 4 8 クロックソースユニット 0および 1：

• 内部クロック： PCLK、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192

• 外部クロック

ユニット 0および 1： • 内部クロック：

PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192

• 外部クロックユニット 2および 3： • 内部クロックのみ：

PCLK、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192

コンペアマッチ 8ビットモードおよび 16ビットモード 8ビットモードおよび 16ビットモードカウンタクリアユニット 0および 1：

コンペア A、コンペア B、または外部信号

ユニット 0および 1：コンペア A、コンペア B、または外部信号ユニット 2および 3：コンペア A、コンペア B

タイマ出力任意のデューティ比のパルス出力、

PWM出力任意のデューティ比のパルス出力、

PWM出力割り込み要因コンペア A、コンペア B、オーバフローコンペア A、コンペア B、オーバフローDTC起動使用可能使用可能 ADC起動トリガ使用可能使用可能 SCIボーレート生成 SCI5、SCI6 SCI5、SCI6


R01AN0487JU0120 Rev.1.20 Page 3 of 21 2011.03.07

2. 一般的な注意事項 • 周辺クロック（Pφ）は TMRのタイムベースです。RX62Nコアは、高速化により最大 50MHzの周辺クロックで動作します。H8SX/1668の最大周辺クロック周波数は 35MHzです。

• 周辺クロックのパフォーマンスの向上を活用するためには、アプリケーションのタイマ設定を修正する必要があります。その結果、最小および最大許容時間遅延が変わる場合があります。

• H8SX/1668のタイマユニット 2および 3は、RX62Nにはありません。 • RX62Nのクロックソース選択ビットとクロック選択ビットは、タイマカウンタコントロールレジスタ（TCCR）に含まれています。H8SX/1668では、これらのビットは TCCRおよび TCRレジスタの間で分割されます。

• ローカル割り込みフラグビット CMFA、CMFB、および OVFは使用できなくなりました。同じ機能のフラグが ICUの割り込み要求レジスタ（IR）にあります（「7.1 タイマコンペアおよびオーバフローのポーリング」を参照してください）。

3. 参考資料 • RX62N：ハードウェアマニュアル：

R01UH0033JJ0110：RX62Nグループ、RX621グループユーザーズマニュアルハードウェア編 • RX62N：ソフトウェアマニュアル：

RJJ09B0465-0100：RXファミリユーザーズマニュアルソフトウェア編

3.1 ハードウェアマニュアルの関連する章 • クロック発生回路

TMRで使用される周辺クロックのセットアップ方法の詳細 • I/Oレジスタすべてのレジスタの一覧を示します。

• 消費電力低減機能モジュールストップコントロールレジスタの詳細

• 割り込みコントローラ TMRから割り込みコントローラへの割り込みの許可について

• I/Oポート TMR関連の端子に関連する ICRおよびポートファンクションレジスタの詳細

• 8ビットタイマ（TMR） TMR固有のレジスタと動作モードの詳細

基本的なタイミング機能以外に、TMRは SCI用のボーレート生成および A/Dコンバータのクロックサンプリングのために使用することができます。これらの機能を使用する場合にはさらに以下の章を参照してください。 • シリアル通信インタフェース（SCI）ボーレート生成のための TMRの使用方法の詳細

• 10ビット A/Dコンバータコンバータのトリガを調整するための TMRの使用方法の詳細


R01AN0487JU0120 Rev.1.20 Page 4 of 21 2011.03.07

3.2 関連するレジスタ表 3.1 TMR動作に関連するレジスタ

名前説明ハードウェアマニュアルの章 SYSTEM.SCKR システムクロックコントロールレジスタクロック発生回路 SYSTEM.MSTPCRA モジュールストップコントロールレジスタ A 消費電力低減機能 ICU.IRx 割り込み要求レジスタ割り込みコントローラ ICU.IERx 割り込み要求許可レジスタ割り込みコントローラ ICU.IPRx 割り込み要因プライオリティレジスタ割り込みコントローラ PORTx.DDR ポートデータディレクションレジスタ I/Oポート PORTx.ICR 入力バッファコントロールレジスタ I/Oポート IOPORT.PFBTMR ポートファンクションレジスタ B I/Oポート TMRx.TCNT タイマカウンタ 8ビットタイマ（TMR） TMRx.TCORA タイムコンスタントレジスタ A 8ビットタイマ（TMR） TMRx.TCORB タイムコンスタントレジスタ B 8ビットタイマ（TMR） TMRx.TCR タイマコントロールレジスタ 8ビットタイマ（TMR） TMRx.TCCR タイマカウンタコントロールレジスタ 8ビットタイマ（TMR） TMRx.TCSR タイマコントロール／ステータスレジスタ 8ビットタイマ（TMR）

4. ハードウェアの詳細 H8SX/1668の一部のタイマチャネルは、RX62Nでは削除されています。

表 4.1 タイマチャネル

タイマチャネルの有無ユニットチャネル

H8SX/1668 RX62N 0 TMR0 ありあり TMR1 ありあり 1 TMR2 ありあり TMR3 ありあり 2 TMR4 ありなし TMR5 ありなし 3 TMR6 ありなし TMR7 ありなし


R01AN0487JU0120 Rev.1.20 Page 5 of 21 2011.03.07

5. レジスタの相違点の概要表 5.1に RX62Nおよび H8SX/1668デバイスの 8ビットタイマのレジスタを示します。各タイマチャネルに対して 6本のレジスタセットがあります。RX62Nで変更されたレジスタは網掛をしています。各レジスタの詳細については、以下のセクションで説明します。

表 5-1 TMRレジスタ

レジスタ名記号アクセスサイズタイマカウンタ TCNT 8 or 16 タイムコンスタントレジスタ A TCORA 8 or 16 タイムコンスタントレジスタ B TCORB 8 or 16 タイマコントロールレジスタ TCR 8 タイマカウンタコントロールレジスタ TCCR 8 or 16 タイマコントロール／ステータスレジスタ TCSR 8

5.1 TCRレジスタの変更点 RX62Nでは、クロック選択ビット CKS[2:0]は、TCCRレジスタに移動しました。

• TCR（H8SX/1668）

• TCR（RX62N）

5.2 TCCRレジスタの変更点ビット TMRISは b7に移動しました。

ICKS（内部クロック選択）フィールドは CCS（クロックソース選択）に名称が変更されました。

• TCCR（H8SX/1668）

• TCCR（RX62N）


R01AN0487JU0120 Rev.1.20 Page 6 of 21 2011.03.07

5.3 TCSRレジスタの変更点コンペア A（CMFA）、コンペア B（CMFB）、およびタイマオーバフローフラグ（OVF）は削除されました。これらのビットと同等なものは、ICUの RX62Nの割り込み要求（IR）にあります。詳細については、「7.1 タイマコンペアおよびオーバフローのポーリング」を参照してください。

OS[3:0]フィールドは OSB[1:0]および OSA[1:0]フィールドに分割されました。機能は変更ありません。

• TCSR（H8SX/1668）

• TCCR（RX62N）


R01AN0487JU0120 Rev.1.20 Page 7 of 21 2011.03.07

6. レジスタの詳細

6.1 タイマカウンタレジスタ（TCNT） TCNTは、8ビットのリードライト可能なアップカウンタです。

TMR0.TCNTと TMR1.TCNT（TMR2.TCNTおよび TMR3.TCNT）を 16ビットレジスタとしてワードアクセスすることも可能です。

• RX62N TCCR.CSS[1:0]および CKS[2:0]ビットでクロックを選択します。

• H8SX/1668 TCR.CKS[2:0]および TCCR.ICKS[1:0]ビットでクロックを選択します。

TCNTは、外部リセット入力信号、コンペアマッチ A信号またはコンペアマッチ B信号によってクリアすることができます。カウンタをクリアするために使用する信号は、TCR.CCLR[1:0]ビットによって選択されます。

• RX62N TCR.OVIEがセットされていれば、FFhから 00hへの TCNTのオーバフローにより、割り込みコントローラ（ICU）に割り込みフラグがセットされます。

• H8SX/1668 FFhから 00hへの TCNTのオーバフローにより、TCSRの OVFビットがセットされます。

6.1.1 RX62N

6.1.2 8SX/1668


R01AN0487JU0120 Rev.1.20 Page 8 of 21 2011.03.07

6.2 タイムコンスタントレジスタ A（TCORA） TCORAは、8ビットのリードライト可能なレジスタです。

TMR0.TCORAレジスタと TMR1.TCORAレジスタ（TMR2.TCORAレジスタと TMR3.TCORAレジスタ）を16ビットレジスタとしてワードアクセスすることも可能です。

TCORAレジスタの値は TCNTカウンタの値と常に比較されています。

一致が検出されると、対応するコンペアマッチ A信号が 1にセットされます。ただし、TCORAレジスタへの書き込み中には、比較は行いません。また、このコンペアマッチ A信号と TCSRレジスタの設定によって、TMOn端子からのタイマ出力を制御することができます。

• RX62N コンペアマッチの状態は各タイマの ICU IRxレジスタに格納されます（このためには TCR.CMIEAを設定する必要があります。「7.1 タイマコンペアおよびオーバフローのポーリング」を参照してください。

• H8SX/1668 コンペアマッチの状態は TCSR.CMFAに格納されます。

6.2.1 RX62N

6.2.2 H8SX/1668


R01AN0487JU0120 Rev.1.20 Page 9 of 21 2011.03.07

6.3 タイムコンスタントレジスタ B（TCORB） TCORBは、8ビットのリードライト可能なレジスタです。

TMR0.TCORBレジスタと TMR1.TCORBレジスタ（TMR2.TCORBレジスタと TMR3.TCORBレジスタ）を16ビットレジスタとしてワードアクセスすることも可能です。

TCORBレジスタの値は TCNTカウンタの値と常に比較されています。

一致が検出されると、対応するコンペアマッチ B信号が 1にセットされます。ただし、TCORBレジスタへの書き込み中には比較は行いません。また、このコンペアマッチ B信号と TCSRレジスタの設定によって、TMOn端子からのタイマ出力を制御することができます。

• RX62N コンペアマッチの状態は各タイマの ICU IRxレジスタに格納されます（このためには TCR.CMIEBを設定する必要があります。「7.1 タイマコンペアおよびオーバフローのポーリング」を参照してください）。

• H8SX/1668 コンペアマッチの状態は TCSR.CMFBに格納されます。

6.3.1 RX62N

6.3.2 H8SX/1668


R01AN0487JU0120 Rev.1.20 Page 10 of 21 2011.03.07

6.4 タイマコントロールレジスタ（TCR） 6.4.1 RX62N

ビット説明

7 CMIEB：コンペアマッチ割り込み許可 B 1にセットされた場合は、TCORBの値と TCNTの値が一致したときに割り込みが ICUに通知されます。割り込み許可（IRxレジスタ）がアーム（armed）され、割り込み優先順位（IPRx）が正しく設定された場合、割り込みが発生します。 0にクリアされた場合、一致しても割り込みは発生しません。

6 CMIEA：コンペアマッチ割り込み許可 A 1にセットされた場合は、TCORAの値と TCNTの値が一致したときに割り込みが ICUに通知されます。割り込み許可（IRxレジスタ）がアーム（armed）され、割り込み優先順位（IPRx）が正しく設定された場合、割り込みが発生します。 0にクリアされた場合、一致しても割り込みは発生しません。

5 OVIE：オーバフロー割り込み許可 1にセットされた場合、TCNTが 0xFFから 0x00にオーバフローした場合に割り込みが発生します。 0にクリアされた場合、オーバフロー時に割り込みは発生しません。

[4:3] CCLR[1:0]：カウンタクリア [1:0] 0 0 クリア禁止 0 1 コンペアマッチ Aによるクリア 1 0 コンペアマッチ Bによるクリア 1 1 外部リセット割り込みによるクリア（TCCRの TMRISビットによりエッジまたはレベルを設定します。）

[2:0] 予約ビット


R01AN0487JU0120 Rev.1.20 Page 11 of 21 2011.03.07

6.4.2 H8SX/1668

ビット説明

7 CMIEB：コンペアマッチ割り込み許可 B 1にセットされた場合、TCORBの値と TCNTの値が一致したときに割り込みが発生します。 0にクリアされた場合、一致しても割り込みは発生しません。

6 CMIEA：コンペアマッチ割り込み許可 A 1にセットされた場合、TCORAの値と TCNTの値が一致したときに割り込みが発生します。 0にクリアされた場合、一致しても割り込みは発生しません。

5 OVIE：オーバフロー割り込み許可 1にセットされた場合、TCNTが 0xFFから 0x00にオーバフローした場合に割り込みが発生します。 0にクリアされた場合、オーバフロー時に割り込みは発生しません。

[4:3] CCLR[1:0]：カウンタクリア [1:0] 0 0 クリア禁止 0 1 コンペアマッチ Aによるクリア 1 0 コンペアマッチ Bによるクリア 1 1 外部リセット割り込みによるクリア（TCCRの TMRISビットによりエッジまたはレベルを設定します。）

[2:0] CKS[2:0]：クロック選択 12ページの表を参照してください。


R01AN0487JU0120 Rev.1.20 Page 12 of 21 2011.03.07

6.5 タイマカウンタコントロールレジスタ（TCCR） 6.5.1 RX62N

ビット説明

7 TMRIS - タイマリセット入力選択 1にセットされた場合、外部リセット端子が Highの場合にタイマがクリアされます。 0にクリアされた場合、タイマが外部リセットの立ち上がりでクリアされます。

[6:5] 予約ビット - 常に 0を書き込みます。 [4:0] CSS[1:0] - クロックソース選択

CKS[2:0] - クロック選択これらの 2つのフィールドはタイマのクロックを以下のように設定します。

TCCRレジスタ

CSS[1:0] CKS[2:0]チャネル

B4 B3 B2 B1 B0

説明

0 クロック入力禁止 0

1 外部クロックを使用します。立ち上がりエッジでカウントします。*1

0 外部クロックを使用します。立ち下がりエッジでカウントします。*1

0 0 -

1

1 外部クロックを使用します。立ち上がりと立ち下がりの両エッジでカウント

します。*1

0 内部クロックを使用します。PCLKでカウントします。 0

1 内部クロックを使用します。PCLK/2でカウントします。


0

1


0 内部クロックを使用します。PCLK/64でカウントします。 0



0 1

1

1

1 クロック入力禁止

1 0 - - - （設定禁止）

TMR0 (TMR2)

1 1 - - - TMR1.TCNT（TMR3.TCNT）のオーバフローでカウントします。*2

0 クロック入力禁止 0

1 外部クロックを使用します。立ち上がりエッジでカウントします。*1

0 外部クロックを使用します。立ち下がりエッジでカウントします。*1

0 0 -

1

1 外部クロックを使用します。立ち上がりと立ち下がりの両エッジでカウント

します。*1

0 内部クロックを使用します。PCLKでカウントします。 0



0

1


0 内部クロックを使用します。PCLK/64でカウントします。 0



0 1

1

1

1 クロック入力禁止

1 0 - - - 設定禁止

TMR1 (TMR3)

1 1 - - - TMR0.TCNT（TMR2.TCNT）のコンペアマッチ Aでカウントします。*2


R01AN0487JU0120 Rev.1.20 Page 13 of 21 2011.03.07

【注】 *1 外部クロックを使用するには、対応する端子の Pn.DDR.Biビットを 0に、Pn.ICR.Biビットを 1に設定します。詳細については、「RX62Nグループ、RX621グループユーザーズマニュアルハードウェア編」を参照してください。

*2 TMR0および TMR1（TMR2および TMR3）の CSS[1:0]は両方を同時に「11」に設定することはできません。

6.5.2 H8SX/1668

ビット説明

7 TMRIS：タイマリセット入力選択 1にセットされた場合、外部リセット端子が Highの場合にタイマがクリアされます。 0にクリアされた場合、タイマが外部リセットの立ち上がりでクリアされます。

[6:5] 予約ビット：常に 0を書き込みます。 [4:0] ICKS[1:0]：クロック選択

TCRの CKS[2:0]と共に、これらのビットはタイマのクロックを定義します。「表 6.1 TCNTへの H8SX/1668クロック入力およびカウント条件（ユニット 0）」を参照してください。


R01AN0487JU0120 Rev.1.20 Page 14 of 21 2011.03.07

表 6.1 TCNTへの H8SX/1668クロック入力およびカウント条件（ユニット 0）

TCR TCCR CKS[2:0] ICKS[1:0]チャネル

B2 B1 B0 B1 B0説明

0 0 0 - - クロック入力禁止 0 0 内部クロックを使用します。PCLK/8でカウントします。 0 1 内部クロックを使用します。PCLK/2でカウントします。 1 0 内部クロックを使用します。PCLK/8でカウントします。

0 0 1

1 1 内部クロックを使用します。PCLK/2でカウントします。 0 0 内部クロックを使用します。PCLK/64でカウントします。 0 1 内部クロックを使用します。PCLK/32でカウントします。 1 0 内部クロックを使用します。PCLK/64でカウントします。

0 1 0

1 1 内部クロックを使用します。PCLK/32でカウントします。 0 0 内部クロックを使用します。PCLK/8192でカウントします。0 1 内部クロックを使用します。PCLK/1024でカウントします。1 0 内部クロックを使用します。PCLK/8192でカウントします。

0 1 1

1 1 内部クロックを使用します。PCLK/1024でカウントします。

TMR0

1 0 0 - - TMR1.TCNT（TMR3.TCNT）のオーバフローでカウントします。*2


0 0 1


0 1 0


0 1 1


TMR1

1 0 0 - - TMR0.TCNT（TMR2.TCNT）のコンペアマッチ Aでカウントします。*1

1 0 1 - - 外部クロックを使用します。立ち上がりエッジでカウントし

ます。*2 1 1 0 - - 外部クロックを使用します。立ち上がりエッジでカウントし

ます。*2

All

1 1 1 - - 外部クロックを使用します。立ち上がりと立ち下がりの両

エッジでカウントします。*2 【注】 *1 チャネル 0 のクロック入力を TCNT1 オーバーフロー信号とし、チャネル 1 のクロック入力を

TCNT0 コンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでください。

*2 外部クロックを使用する場合は、該当する端子の DDRレジスタのビットを 0に、ICRレジスタのビットを 1にしてください。詳細はデータシートの「I/Oポート」のセクションを参照してください。


R01AN0487JU0120 Rev.1.20 Page 15 of 21 2011.03.07





0 0 1


0 1 0

1 1 内部クロックを使用します。PCLK/32でカウントします。0 0 内部クロックを使用します。PCLK/8192でカウントします。0 1 内部クロックを使用します。PCLK/1024でカウントします。1 0 内部クロックを使用します。PCLK/8192でカウントします。

0 1 1


TMR2

1 0 0 - - TMR3.TCNTのオーバフローでカウントします。*1 0 0 0 - - クロック入力禁止

0 0 内部クロックを使用します。PCLK/8でカウントします。 0 1 内部クロックを使用します。PCLK/2でカウントします。 1 0 内部クロックを使用します。PCLK/8でカウントします。

0 0 1


0 1 0


0 1 1


TMR3

1 0 0 - - TMR2.TCNTのコンペアマッチ Aでカウントします。*1 1 0 1 - - 外部クロックを使用します。立ち上がりエッジでカウントし

ます。*2 1 1 0 - - 外部クロックを使用します。立ち上がりエッジでカウントし

ます。*2

All

1 1 1 - - 外部クロックを使用します。立ち上がりと立ち下がりの両

エッジでカウントします。*2 【注】 *1 チャネル 2のクロック入力を TCNT3オーバフロー信号とし、チャネル 3のクロック入力を TCNT2

コンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでく

ださい。 *2 外部クロックを使用する場合は、該当する端子の DDRレジスタのビットを 0に、ICRレジスタの

ビットを 1にしてください。詳細はデータシートの「I/Oポート」のセクションを参照してください。


R01AN0487JU0120 Rev.1.20 Page 16 of 21 2011.03.07





0 0 1


0 1 0


0 1 1


TMR4



0 0 1


0 1 0


0 1 1


TMR5

1 0 0 - - TMR4.TCNTのコンペアマッチ Aでカウントします。*1 1 0 1 - - 設定禁止 1 1 0 - - 設定禁止

All

1 1 1 - - 設定禁止【注】 *1 チャネル 4のクロック入力を TCNT5オーバフロー信号とし、チャネル 5のクロック入力を TCNT4


ださい。


R01AN0487JU0120 Rev.1.20 Page 17 of 21 2011.03.07





0 0 1


0 1 0


0 1 1


TMR6



0 0 1


0 1 0


0 1 1


TMR7

1 0 0 - - TMR6.TCNTのコンペアマッチ Aでカウントします。*1 1 0 1 - - 設定禁止 1 1 0 - - 設定禁止

All

1 1 1 - - 設定禁止【注】 *1 チャネル 6のクロック入力を TCNT7オーバフロー信号とし、チャネル 7のクロック入力を TCNT6


ださい。


R01AN0487JU0120 Rev.1.20 Page 18 of 21 2011.03.07

6.6 タイマコントロール／ステータスレジスタ（TCSR） 6.6.1 RX62N

ビット説明

[7:5] 予約ビット：常に 0を書き込みます。 4 ADTE：A/Dトリガ許可

0: A/Dコンバータ起動をトリガしません。 1: A/Dコンバータ起動要求がコンペアマッチ Aで有効になります。

[3:2] OSB[1:0]：アウトプット選択 B [1:0] 0 0 コンペアマッチ Bが発生しても、変化しない 0 1 コンペアマッチ Bが発生した場合、0を出力する。 1 0 コンペアマッチ Bが発生した場合、1を出力する。 1 1 コンペアマッチ Bが発生した場合、出力を反転（トグル）する。

[1:0] OSA[1:0]：アウトプット選択 A [1:0] 0 0 コンペアマッチ Aが発生しても、変化しない。 0 1 コンペアマッチ Aが発生した場合、0を出力する。 1 0 コンペアマッチ Aが発生した場合、1を出力する。 1 1 コンペアマッチ Aが発生した場合、出力を反転（トグル）する。


R01AN0487JU0120 Rev.1.20 Page 19 of 21 2011.03.07

6.6.2 H8SX/1668

ビット説明

7 CMFB：コンペアマッチ Bフラグ TCNTと TCORBが一致した場合、1にセットされます。

6 CMFA：コンペアマッチ Aフラグ TCNTと TCORAが一致した場合、1にセットされます。

5 OVF：オーバフロー TCNTが 0xFFから 0x00にオーバフローした場合、1にセットされます。

4 ADTE：A/Dトリガ許可 0: A/Dコンバータ起動をトリガしません。 1: A/Dコンバータ起動要求がコンペアマッチ Aで有効になります。

[3:2] OSB[1:0]：アウトプット選択 B [1:0] 0 0 コンペアマッチ Bが発生しても、変化しない。 0 1 コンペアマッチ Bが発生した場合、0を出力する。 1 0 コンペアマッチ Bが発生した場合、1を出力する。 1 1 コンペアマッチ Bが発生した場合、出力を反転（トグル）する。

[1:0] OSA[1:0]：アウトプット選択 A [1:0] 0 0 コンペアマッチ Aが発生しても、変化しない。 0 1 コンペアマッチ Aが発生した場合、0を出力する。 1 0 コンペアマッチ Aが発生した場合、1を出力する。 1 1 コンペアマッチ Aが発生した場合、出力を反転（トグル）する。


R01AN0487JU0120 Rev.1.20 Page 20 of 21 2011.03.07

7. 使用上の注意

7.1 タイマコンペアおよびオーバフローのポーリング H8SXでは、タイマコントロールステータスレジスタ（TCSR）の CMFB、CMFA、および OVFビットがセットされるまで待つことで、タイマイベントを監視しながら、待機することができます。これにより、ソフトウェアは割り込みを使用せずにタイマイベントをポーリングすることができます。

RX62Nでは、これらのビットは削除されていますが、以下の方法を使用してポーリングモードが可能です。

• TCRの CMIEB、CMIEA、OVIEビットをセットすることにより、タイマのコンペアまたはオーバフロー割り込みを許可します。これにより、割り込みコントローラ（ICU）の IRフラグの設定がゲートされます。

• ICUでは、タイマ割り込みを許可しないでください（IERレジスタの対応するビットをクリアしたままにします）。

• タイマを起動する前に、ICUの該当する割り込み要求レジスタ（IRn）にゼロを書き込むことにより、ICUの割り込み要求フラグをクリアします。

• タイマを起動します。 • タイマが一致し、オーバフローが発生すると、割り込み要求が ICUに送られ、割り込み要求レジスタの

IRビットがセットされます。割り込みは発生しません。 • ソフトウェアは、IRビットが 1に変化し、対応するタイマイベントが発生したことが示されるまで待機することができます。IRビットは、ソフトウェアで 0にクリアしてください。IRビットは割り込みでクリアされるので、自動的にはクリアされません。

この方法を使用して、タイマ割り込みを使用せずにタイマイベントをポーリングすることができます。

7.2 H8SX/1668と RX62Nのタイミングの相違点 RX62Nは H8SX/1668よりも高い周辺クロック周波数で動作することができます。周辺クロック（PCLK）は TMRサブシステムを駆動します。PCLK周波数を変更すると、以下の 1つまたは複数の項目を変更する必要があります。

1. TCSRのクロックソース選択ビット 2. タイマコンスタントレジスタ（TCORA、TCORB） 3. ある頻度でタイマ割り込みが発生することを目的とする割り込みハンドラ

7.3 I/Oレジスタマクロ RXファミリのメンバ用の iodefine.h内の新しいマクロにより、周辺モジュールと関連する論理名で ICU制御レジスタ、モジュールストップレジスタ、DTC許可レジスタ、割り込みベクタ番号を簡単に参照することができます。これらのマクロにより、特定のレジスタおよびベクタ番号を隠すことで RXファミリメンバ間の移行が実現されます。詳細については、iodefine.hに含まれる文書を参照してください。

使用例

マクロ使用例 IR(“module name”, “bit name”) if ( IR(TMR0,CMIA0) == 1)… IEN(“module name”, “bit name”) IEN(TMR0,CMIA0) = 1 ; IPR(“module name”, “bit name”) IPR(TMR0,CMIA0) = 0x02 ; MSTP(“module name”) MSTP(TMR0) = 0 ; VECT(“module name”, “bit name”) #pragma interrupt

(MySciTxIsr(vect=VECT(TMR0,CMIA0))


R01AN0487JU0120 Rev.1.20 Page 21 of 21 2011.03.07

ホームページとサポート窓口ルネサスエレクトロニクスホームページ

http://japan.renesas.com/ お問合せ先

http://japan.renesas.com/inquiry すべての商標および登録商標は、それぞれの所有者に帰属します。

A-1

改訂記録

改訂内容 Rev. 発行日ページポイント 1.00 2010.02.16 — 初版発行 1.10 2010.04.13 — 新ルネサスエレクトロニクス文書フォーマットに更新 1.20 2011.03.07 20 セクション 7.3追加

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意

事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用

端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電

流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用

端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は，製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定で

す。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子

の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの

かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）がありま

す。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしない

ようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてくださ

い。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、

クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子

（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し

てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してくださ

い。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電

気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合がありま

す。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

http://japan.renesas.com/inquiry

100-0004 2-6-2 (03)5201-5307

© 2011 Renesas Electronics Corporation. All rights reserved.

Colophon 1.0

http://www.renesas.com

Documents

RX62N、H8SX1668 8 ビットタイマ（TMR）移行ガ …...TMR 関連の端子に関連するICR およびポートファンクションレジスタの詳細 • 8 ビットタイマ（TMR）