Sadržaj Sadržaj: Primer projektovanja primenom alata I ...leda.elfak.ni.ac.rs/education/PEK_stari/literatura/predavanja_PIK... · veći stepen automatizacije prelaska iz jednog

1

Projektovanje integrisanih kola

Sadržaj:

I. Uvod - sistem projektovanja

II. Analiza kola primenom računara

III. Optimizacija el. kola

IV. Logička simulacija

LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

Sadržaj:

I. Uvod

II. CMOS Proces

III. Potpuno projektovanje po narudžbini

IV. Delimično projektovanje po narudžbini

2

III Potpuno projektovanje po narudžbini

Sadržaj:Primer projektovanja primenom alata


3

Mentor Graphics

Sadržaj:1. Koje alate sadrži?

2. Koje stilove projektovanja podržava?

3. Kako se koristi?

3.1 Opšta pravila

3.2 Projektovanje na tranzistorskom nivou

3.3 Projektovanje zasnovano na standardnim ćelijama


4

1. Koje alate sadrži

MG u okviru programa za obrazovanje inženjera (Higher Education Program) nudi 4 softverska paketa namenjena za projektovanje elektronskih kola:

1. IC Nanometer Design2. Design, Verification & Test3. PCB Deesign

a) PCB – Expeditionb) PCB – PADSc) PCB – Board Station

4. Classic IC Design


5


1. IC Nanometer Designsadrži alate koji omogućavaju projektovanje digitalnih, analognih i integrisanih kola sa mešovitim signalima:

Eldo®, ADVance MS™, CommLib™

ICstudio™, Design Architect®-IC,

IC Station®, Calibre physical verification

Calibre xRC extraction


6


1. IC Nanometer DesignU okviru ovog kursa iskustvo u primeni:

Eldo®, ADVance MS™, CommLib™

ICstudio™, Design Architect®-IC,

IC Station®, Calibre physical verification

Calibre xRC extraction


7


1. IC Nanometer Designsadrži alate koji omogućavaju projektovanje digitalnih, analognih i integrisanih kola sa mešovitim signalima.

Privata opis projekta na VHDL i VerilogHDL jezicima.


8


1. IC Nanometer DesignPoziva alate za

• crtanje električne šeme - Design Architect

• verifikaciju električne šeme - Eldosimulator,

• za crtanje lejauta - IC Station• za DRC i LVS - Calibre


9


1. IC Nanometer Design


10


2. Design, Verification & TestModelSim simulation and verification

FPGA Advantage®

Precision Synthesis, Leonardo Spectrum™

Design For Test

Seamless® Co-Verification

SystemVision™ system modeling

Logical Cable™


11


2. Design, Verification & TestU okviru ovog kursa iskustvo u primeni:

ModelSim simulation and verification

FPGA Advantage®

Precision Synthesis, Leonardo Spectrum™

Design For Test

Seamless® Co-Verification

SystemVision™ system modeling

Logical Cable™LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

12


2. Design, Verification & Test

ASIC Design and VerificationFPGA Design and Verification Design-for-TestHardware-Software Co-VerificationSystem Modeling


13


2. Design, Verification & TestU okviru ovog kursa:

ASIC Design and VerificationFPGA Design and Verification Design-for-TestHardware-Software Co-VerificationSystem Modeling


14


2. Design, Verification & Test


15

2. Šta podržava


Sadržaj:1. Koje alate sadrži

2. Koje stilove projektovanja podržava

3. Kako se koristi

3.1 Opšta pravila



16

Potpuno projektovanje po narudžbiniProjektovanje na tranzistorskom nivou(Bottom-up pristup)

Delimično projektovanje po narudžbiniMetod standardnih ćelija(Top-down pristup)

Sveobuhvatni pristup projektovanju(Meet in the Middle)


2. Šta podržava

17


2. Šta podržava

18


Podržava sve stilove projektovanja uz manji ili veći stepen automatizacije prelaska iz jednog u drugi format projekta.

Isti zadatak mogu da obave različiti alati!!!

2. Šta podržava

19

3. Kako se koristi




3. Kako se koristi

3.1 Opšta pravila



20

3. Kako se koristi




3. Kako se koristi

3.1 Opšta pravila



21

3.1 Opšta pravila

• Kontrola rada

• Podešavanje radnog okruženja


3. Kako se koristi

22

3.1 Opšta pravila

Kontrola rada

• Preko skriptova

• Korišćenjem grafičkog interfejsa (GUI)

• Kombinacija


3. Kako se koristi

23

Kontrola rada

• Preko skriptova

AMPLE jezik

Primer:

info = $reads_file(stream_id);


3. Kako se koristi

24

Kontrola rada• Preko skriptova


Prednosti:jednostavno izvršenje naredbejednostavna korekcija prethodnih korakalaka modifikacija za naredni projekat

Nedostacilošiji uvid u trenutno stanje projekta zahteva poznavanje sintakse

3. Kako se koristi

25

Kontrola rada• Korišćenjem grafičkog interfejsa (GUI)


Prednosti:Dobar uvid u trenutno stanje projektaNe zahteva poznavanje sintakseNaredbe su “pri ruci”

NedostaciKomplikovana korekcija greške iz prethodnih

korakaPonavljanje postupaka za svaki novi projekat

3. Kako se koristi

26

Kontrola rada

• Kombinacija skripta i grafičkog interfejsa (GUI)

naredbe u komandnomdelu prozora


3. Kako se koristi

27

• Kombinacija skripta i grafičkog interfejsa (GUI)

Omogućava:• Otvaranje novog prozora• Pokretanje i zaustavljanje rada pojedinih alata• Poruke upozorenja o greškama• Promenu radnog okruženja• Ukucavanje pojedinih naredbi


3. Kako se koristi

28

Kontrola rada• Kombinacija skripta i GUI


Prednosti:kombinacija prethodnihsmanjeni nedostaci GUI

Nedostacismanjene prednosti skriptova

3. Kako se koristi

29

Podešavanje radnog okruženja

Različito za različite tehnologije

Različito za različite stilove projektovanja

Različito za pojedine alate


3. Kako se koristi

30


Pre početka svakog projekta moraju da se definišu

• interna biblioteka i

• korisnička datoteka

Interna biblioteka sadrži fajlove sa podacima vezanim za tehnologiju, izgled i osobine predprojektovanih struktura (standardnih ćelija i/ili makroćelija) koji se učitavaju iz opšte biblioteke.

Sadržaj iz opštih biblioteka mogu da ‘pozajmljuju’ različiti projekti.

Korisnička datoteka (Design Database) predstavlja bazu u koju će se smeštati (među)rezultati tokom realizacije konkretnog projekta

3. Kako se koristi

31


Kreiranje baza podataka:

• Interna biblioteka

• Korisnička datoteka

• Sistemski fajlovi

3. Kako se koristi

32


Interna biblioteka

Kreiranje interne biblioteke svodi se na učitavanje izabranih podataka koji postoje u opštim bibliotekama.

Podaci o predprojektovanim strukturama pamte se u različitim formatima.

Izbor fajlova/formata koji se učitavaju zavisi od izbora alata

• LEF fajlovi (Library Excange Format)

• ASCII fajl sadrži opis svih ćelija za određenu tehnologiju

• Daje ih vlasnik tehnologije

• Može da se generiše po potrebi (alat)

• Sadrži nazive i raspored pinova (uključujući VDD i VSS)

• Podržava hijerarhijski pristup

3. Kako se koristi

33


Interna biblioteka

• TLF fajlovi (Timing Library Format)

•sadrži opis svih ćelija za određenu tehnologiju



• Sadrži sve pinove kao i LEF sem VDD, VSS, prolaz

•CTLF fajlovi (Compiled Timing Library Format)

• Kompilovani TLF

3. Kako se koristi

34


Interna biblioteka

• ALF fajlovi (AMBIT Library Format) podaci o kašnjenjima

• Sadrži dinamičke osobine standardnih ćelija



• LUT tabela (Layer Usages Table) tabela

• ASCII fajl sa podacima o pojedinim slojevima

• Procentualna zastupljenost pojedinih slojeva metala

• Otpornost via

• Prosečan broj via na vezi

3. Kako se koristi

35


Interna biblioteka

•GCF fajlovi (General Constrains Format)

• Sadrži informacije o naponima, temperaturi, pritisku

• Pointer na CTLF fajlove

• Ograničenja za ulazne izlazne i bidirekcione signale u odnosu na zadato vreme uspostavljanja signala takta

• Pobudna moć (fan-out)

• Vrednosti nagiba ulaznih signala

• Vrednosti nagiba internih signala

• Parazitna opterećenja na izlazu

3. Kako se koristi

36


Interna biblioteka

Interna biblioteka

LEFTLF

CTLFALFLUTGCF

LEFTLF

CTLFALFLUTGCF

LEFTLF

CTLFALFLUTGCF

Tehnologija1

Tehnologijan

Izabranatehnologija...

Opšta biblioteka

3. Kako se koristi

37


Korisnička datoteka

• HDL fajlovi

• *.v i/ili *.vhd svih ćelija za određenu tehnologiju (daje ih vlasnik tehnologije)

• opis makroćelija (daje ih vlasnik IP)

• opis korisničkih modula ( kreira korisnik)

• DEF (Design Exchange Format) netliste

• Za tekući projekat predstavlja isto što i LEF za bibliotečke ćelije

• Sadrži netlistu svih ćelija sa spiskom međusobnih veza

• Ugaone ćelije i razvođenje napajanja

• Pored toga sadrži podatke o fizičkim ograničenjima (via, net, ...)

3. Kako se koristi

38


Korisnička datoteka

• SDF (Standard Delay Format) fajlovi nisu neophodni ako postoji GCF

• Memorisanje baze

3. Kako se koristi

39

Radno okruženje


Biblioteka i korisnička datoteka predstavljaju dve baze koje sistem učitava da bi prepoznao jedan projekat

Korisnička datoteka*.v, *.vhd

DEFSDF

Interna biblioteka

LEFCTLFGCF

Provera konzistentnosti podataka iz različitih formata:

net lista: Verilog DEF ; ograničenja: GCF SDF

Opšta Biblioteka

LEFCTLFGCF

3. Kako se koristi

40


Sistemski fajlovi (na primeru SE programa)

3. Kako se koristi

41


Da bi se lakše snašli u traženju komponenata iz opšte datoteke definišemo tipičnu organizaciju stabla podataka za Mentor Graphics:

3. Kako se koristi

42


3. Kako se koristi

Biblioteka ćelija kojeproject koristi

$project/*.lib ($library)

Library

Korisnički fajlovi$project/userwareUserware

Parametri procesa i pravila projektovanja

$project/process Process

Parametri projekta u korisničkom okruženju

$project/mgcProject Meta-Data

Najviši nivo opisa*.projProject

OpisDirektorijumSadržaj

Organizacija podataka u korisničkom direktorijumu:

43


3. Kako se koristi

Grupe generičkih ćelija (hijerarhijski)

$library/*.group Group

Korisnički fajlovi specifični za biblioteku

$library/userwareLibrary-specific userware

Pravila procesa i projektovanja specifična za korisničku biblioteku

$library/process Library-specific process

Bibliotečki parametri u korisničkom okruženju

$library/mgcLibrary Meta-Data


44


3. Kako se koristi

Podaci o različitim aspektima ćelija

$library/*.group/*.views Cell Views


Svaki projekat/ćelija ima različite aspekte:

• El. šemu,

• Simbol,

• Parametre za simulaciju

• Lejaut

45


3. Kako se koristi

Svaki projekat ima različite aspekte:

IC Station Connectivity

Design Architect-IC (Simulation Mode)

DesignConfig

IC Station Layout

Text Editor VHDL-AMS

Text Editor VHDL

Text Editor Verilog-AMS

Text Editor Verilog

Text Editor Spice

Design Architect-IC Symbol

Design Architect-IC Schematic

Program koji ga koristi/editujeAspekt

46


3. Kako se koristi


47


3. Kako se koristi


48


3. Kako se koristi


49


3. Kako se koristi



3. Kako se koristi

3.1 Opšta pravila



50


Projektovanje na tranzistorskom nivou propratićemo na primeru projektovanja invertora u sledećim koracima:

1. Podešavanje radnog okruženja2. Kreiranje električne šeme (DA schematic

Editor)3. Kreiranje simbola4. Simulacija (eldo)5. Crtanje lejauta (DA Layout Editor) 6. DRC (Diva)7. Ekstrakcija električne šeme iz lejauta8. Poređenje električnih šema9. Simulacija posle lejauta10. Eksportovanje projekta

3. Kako se koristi

51


3. Kako se koristi

1. Podešavanje radnog okruženja

52


Pokretanje programa:

PC služi kao grafički “X” terminal koji se povezuje za radnu stanicu koja radi pod UNIX operativnim sistemom.

3. Kako se koristi


53


Pokretanje programa:a. Prijava na PC system (login).b. Povezivanje na udaljeni X host (radnu stanicu):

• UNIX — prijava na stanicu .• PC – Uspostavljanje veze preko X emulatora

c. Podešavanje globalnog okruženja (uradjeno za sve koji se loginuju kao “student”).

3. Kako se koristi


54


Svaki korisnik treba da podesi sopstveno okruženje.

a) Pređe na direktorijum PIK2007

“cd PIK2007”

b) Kreira sopstveni direktorijum“mkdir IPrezime”

c) Pređe na direktorijum IPrezime“cd IPrezime”

d) Priključuje iz opšte datoteke potrebne podatke svojoj internoj datoteci

3. Kako se koristi


55


To se radi iz programa “ICStudio”

3. Kako se koristi

Pokretanje programa

Program se startuje iz UNIXa kucanjem komande

ime_programa

iza koje se mogu navesti argumenti


56


icstudio&

3. Kako se koristi


57


Kreiraj novi projekat

File>New Project

3. Kako se koristi

Next


Naziv projektaLokacija

58


Priključi komponente iz opšte datoteke u internu

Open “Location Map Editor”

Edit Menu > Add Standard MGC Libraries

3. Kako se koristi


59


Priključi MGC design kit internoj datoteci

Edit Menu > Add MGC Design Kit

izaberi /opt/mentor-2007.3/sol/adk3_1

3. Kako se koristi


60


Priključi tehnološke fajlove internoj datoteci Open “Settings Editor”

3. Kako se koristi

Load process file (tsmc035). /opt/mentor-2004.3/sol/adk2_5/technology/ic/processLoad file sa pravilima projektovanja (tsmc035.rules)Fajlovi sa pravilima nalaze se na direktorijumu/opt/mentor-2004.3/sol/adk2_5/technology/ic/process

o DRC rules file: tsmc035.ruleso LVS rules file: tsmc035.calibre.ruleso SDL rules file: tsmc035.accusim.ruleso PEX rules file: tsmc035.calibre.rules


61


3. Kako se koristi


U prozoru

Preferencesdobiće se informacija o sadržaju interne biblioteke

62


2. Kreiranje električne šeme Električna šema predstavlja najlogičniji način početnog opisa projekta koji se realizuje na tranzistorskom nivou.

Mora da sadrži sve komponente, pinove, napajanje.

Tokom napredovanja projekta parametri se iterativno menjaju.

Alat:(Design Architect Schematic Editor)

3. Kako se koristi

63


2. Kreiranje električne šeme

Prilikom otvaranja prozora treba definisati- naziv radne biblioteke (Library Name) - naziv ćelije (Cell Name) - tip opisa (View Name) postaviti

Schematic- Alat: Design Architect Schematic Editor

3. Kako se koristi

64



Crtanje električne šeme obavlja se na sličan način kao u drugim sličnim editorima ove namene:

- Dodaje se komponenta iz menija nMOS, pMOS, žica, napajanje, pinovi, ...

- postavlje se na radnu površinu- povezuju se komponente- spašava (memoriše) se projekat u

Schematic formatu

3. Kako se koristi

65



3. Kako se koristi

66


3. Kreiranje simbolaManji delovi projekta mogu da se definišu kao posebni funkcionalni blokovi koji će moći da se hijerarhijski povezuju sa ostatkom projekta.

Korisno je da se njima dodeli poseban simbol (npr. simboli za logičke funkcije) jer ceo projekat postaje pregledniji.

Simboli se dodeljuju električnoj šemi, tako da se učitava opis Schematic a na kraju eksportuje opis u formatu Symbol

3. Kako se koristi

67


3. Kreiranje simbola

Editor omogućava promenu oblika simbola iizbor lokacije pinova.

Izvršenjem komande Check&Save proverava se da li broj pinova odgovara onom iz opisa el. Šeme.

3. Kako se koristi

68


3. Kreiranje simbola

3. Kako se koristi

69


4. Simulacija

Predstavlja veoma važan korak u projektovanju.

Posle svake izmene formata projekta neophodno verifikovati novi rezultat simulacijom.

Alat: (eldo)

3. Kako se koristi

70


4. Simulacija

Kreira se Test-Bench tako što se šema proširi pobudnim generatorima i potrošačem.

3. Kako se koristi

Zatim se specificiraju parametri simulacije i kontrole rezultata (vizuelizacija odziva).

Pokreće se simulator

Analiziraju rezultati

Obavljaju korekcije

71


5. Crtanje lejauta

Definisanje oblika, dimenzija i relativnog položaja svake maske.

Od lejauta zavise fizičke (površina) i električne (brzina, disipacija) performanse celog kola.

Pored ručnog crtanja svake maske, moguće je i automatsko generisanje na osnovu poznate električne šeme i dimenzija tranzistora.

Alat: Desig Architect

3. Kako se koristi

72


5.1 Ručno crtanje lejauta

Prilikom otvaranja prozora treba definisati- naziv radne biblioteke (Library Name) - naziv ćelije (Cell Name) - tip opisa (View Name) postaviti

Layout- Alat: Design Architect

3. Kako se koristi

73



Otvaraju se dva prozora• Layout Selection Window – LSW • Virtuoso

3. Kako se koristi

74



Iz LSW selektuje semaska koja se crta

3. Kako se koristi

75



Iz menia u DA prozoru izabere se oblik (pravougaonik) koji se crta i smesti se na radnu ploču

3. Kako se koristi

76



I tako, maska po masku dok se ne nacrta lejaut

3. Kako se koristi

77


5.2 Automatsko generisanje lejauta

Počinje iz šematskog editora postavljanjem parametra View Name kao Layout zatim se pozove opcija Schematic Driven Layout

3. Kako se koristi

78



Ovo je radna verzija koju treba dovršiti!!!

3. Kako se koristi

79



U prozoru za lejaut već se nalaze pravougaonici koji označavaju tranzistore i pinove

3. Kako se koristi

80



Selektuje se odgovarajući tranzistor i postavi na željenu poziciju na ploči

3. Kako se koristi

81



Postupak se ponavlja sa svim komponentama i kontaktima

3. Kako se koristi

82


6. Provera pravila projektovanja

Proveravaju se geometrijska pravila projektovanja za konkretnu tehnologiju.

Registrovani prekršaji pravila automatski se markiraju.

Program za proveru pravila projektovanja ugrađen je u Calibre.

3. Kako se koristi

83



poziva se izborom Verify opcije iz meniija u prozoru i selekcijom DRC

3. Kako se koristi

84



Dobija se izveštaj o stanju projekta, a ako ima prekršaja oni su prikazani i u grafičkom prozoru.

3. Kako se koristi

85


7. Ekstrakcija električne šeme iz lejauta

Po završetku crtanja lejauta moguće je ekstrahovati parametre električne šeme.Tek tada biće poznate dimenzije svih tranzistora, vrednosti svih parazitnih kapacitivnosti i ukupne otpornosti duž veza (uključujući vie i kontakte).

Program za ekstrakciju poziva se slično kao i DRC: iz menija selekcijom Extract aktivnosti.

3. Kako se koristi

86



Kao rezultat dobija se novi oblik opisa projekta sa naznakom Extracted.

Ovaj opis u mnogome podseća na Layoutopis, ali je dopunjen informacijama o vrednostima parametara.

3. Kako se koristi

87



Zumiranjem može da se uoči korespodencija između električne šeme i lejauta. Primetiće se da su ubačeni mnogi parazitni elementi koji nisu postojali u originalnoj šemi.

3. Kako se koristi

88


8. Poređenje električne i ekstrahovane šeme

LVS Layout v.s. Schematic

Poređenje ekstrahovane sa originalno nacrtanom električnom šemom.

Program za LVS poziva se slično kao i DRC: selekcijom LVS aktivnosti.

3. Kako se koristi

89



Otvara se prozor podeljen u dve kolone.

1. Schematic

2. Extracted

LVS procestraje nekolikominuta

3. Kako se koristi

90



3. Kako se koristi

91



Izveštaj o rezultatu poređenja je detaljniji i biće prikazan tokom demonstracije.

3. Kako se koristi

92



Radi se o poređenju na topološkom nivou: poredi se da li postoje neželjeni ili ispušteni kontakti.

Izveštaj o uspešno završenoj aktivnosti ne garantuje da će biti zadovoljeni svi projektni zahtevi (potrošnja, kašnjenja i sl.)

3. Kako se koristi

93


9. Post-Layout simulacija

Uspešno završena provera DRC garantuje da nisu prekršena pravila projektovanja.

Uspešno završena LVS provera garantuje da nacrtani lejaut odgovara željenoj električnoj šemi.

Međutim, još ne znamo da li su zadovoljeni svi projektni zahtevi.

3. Kako se koristi

94



Da bismo proverili da li kolo sa nacrtanim lejautom ispunjava željene performanse, potrebno je da se simulira ponašanje kola sa poznatim vrednostima svih raspoloživih parazitnih parametara (kapacitivnosti i otpornosti).

Za to je potrebno da se ponovo pokrene

Eldo Simulator.

3. Kako se koristi

95



Važno je da se u ‘test benču’ originalna električna šema zameni ektrahovanom!!!

3. Kako se koristi

96


9. Postlayout simulacija

Ukoliko se uoči nepoželjeni odziv (vremenski dijagrami, potrošnja, disipacija,...) postupak se ponavlja sa korigovanim dimenzijama tranzistora ili sa izmenjenom električnom šemom.

3. Kako se koristi

97


10. Eksportovanje projekta

Ukoliko se dobiju zadovoljavajući rezultati analize, možemo da eksportujemo kreiranu ćeliju u nekom od formata koji dozvoljava njeno priključivanje biblioteci standardnih ćelija (LEF, ALF,...)

Alternativno, može da se generiše GDSII format.

3. Kako se koristi

98


Pitanja za proveru znanja:

1. Dijagram toka projektovanja stilom potpunog projektovanja po narudžbini.

Osnovna

1. Koji se tip programa za simulaciju koristi za verifikaciju logičke ćelije potpuno projektovane po narudžbini?

2. U kom formatu se eksportuje lejaut IC?

Potpuno projektovanje po narudžbini

99


Pitanja za proveru znanja:

1. ...

2. ...

3. ...

4. ...

5. ...

6. ...

Potpuno projektovanje po narudžbini

100


Projektovanje digitalnih integrisanih kola

Sledeće nedelje:

I. Uvod

II. CMOS Proces

III. Potpuno projektovanje po narudžbini

IV. Delimično projektovanje po narudžbini

Documents

Sadržaj Sadržaj: Primer projektovanja primenom alata I ...leda.elfak.ni.ac.rs/education/PEK_stari/literatura/predavanja_PIK... · veći stepen automatizacije prelaska iz jednog