Universidad VeracruzanaIngeniera Mecnica Elctrica

Sistemas SecuencialesPresenta

Mendoza Chvez Giovanni

Exp. Educativa Electrnica Digital

Catedrtico Bazan Pia Lluvia

Veracruz, Ver. A 5 de Mayo del 2012

Sistemas Secuenciales

Los circuitos lgicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas slo dependen de las entradas actuales. Secuenciales, aquellos cuyas salidas dependen no slo de sus entradas actuales, sino tambin de sus entradas anteriores.

Esta informacin de las entradas anteriores, debe preservarse en el circuito y se denomina estado interno, secundario, o simplemente estado, del circuito. Es necesario distinguir el valor presente de una seal del que posea en un instante inmediatamente anterior, y ste del interior,... Por ello habr una intervencin explcita del tiempo. Un sistema secuencial posee un 2n estados de entrada para n entradas (X1...Xn). Poseen adems 2p estados de salida para p salidas (Z1...Zp) y un nmero finito de estados internos (y1...ym) de ah que sean conocidos como autmatas finitos. Segn la relacin entre las salidas y los estados internos podemos distinguir: AUTMATA de MEALY, las salidas se obtienen en funcin de las entradas y los estados internos:

AUTMATA de MOORE, las salidas coinciden o dependen solo de los estados internos:

Sistemas secuenciales sncronos Segn la forma de realizar el elemento de memoria nos podemos encontrar distintos tipos de sistemas secuenciales, principalmente dos: Sistemas Secuenciales Sncronos, en los que su comportamiento puede definirse en instantes de discretos de tiempo, se necesita una sincronizacin de los elementos del sistema mediante una seal de reloj, que no es ms que un tren de pulsos peridico. Las variables internas no cambian hasta que no se llega un pulso del reloj. Sistemas Secuenciales Asncronos, actan de forma continua en el tiempo, un cambio de las entradas provoca los cambios en las variables internas sin esperar a la intervencin de un reloj. Son sistemas ms difciles de disear.

El cambio de las variables internas se puede producir de dos maneras en un sistema secuencial sncrono: Por niveles, cuando permiten que las variables de entrada acten sobre el sistema en el instante en el que la seal de reloj toma un determinado nivel lgico (0 1). Por flancos, o cambios de nivel, cuando la accin de las variables de entrada sobre el sistema se produce cuando ocurre un flanco activo del reloj. Este flanco activo puede ser de subida (cambio de 0 a 1) o de bajada (cambio de 1 a 0).

El elemento de memoria bsico de los circuitos secuenciales sncronos es el biestable. Almacena el estado 0 el estado 1, y de ah su nombre, tienen dos estados estables de funcionamiento. Tambin se les suele conocer como FLIP-FLOPS.

Biestable RS El biestable bsico es el RS. Su smbolo lgico se muestra a continuacin. Tiene dos entradas S(set) y R(reset), y tiene dos salidas complementarias Q (qn) y Q, tiene adems una entrada CLK(reloj) activa por flanco de subida.

V CC 5V

U 1A 74LS 00D

J1 U 2A 74LS 00D R1 220 R2 220 2.5 V S GN D X1 2.5 V R X2 2.5 V Q X3 2.5 V Q X4

Biestable D (Latch o Cerrojo) Se trata de otro tipo de Biestable, esta vez, con una entrada D(datos) y dos salidas de estados complementarias, Q. Cuenta adems con una entrada de CLK(reloj), activada por flanco de subida. Tambin puede contar con dos entradas ms, conocidas por PR (de preset: reiniciar) y CLR (de clear: despejar).

El Biestable D que aparece en la figura, puede funcionar de dos formas: Sncrona: usa una seal de reloj. Asncrona: usa las seales PR Y CLR.

De forma sncrona lo hace de la siguiente manera: Si la transicin de la seal de reloj es de bajo a alto (o sea, de 0 a 1) se traslada el dato D a la salida, se dice que el biestable ha sido disparado por la seal de reloj. Si por el contrario la transicin en el pulso de reloj es de estado alto a bajo (o sea, pasa de 1 a 0) el biastable no responde. Las entradas PR y CLR son lo que se llaman entradas asncronas, pues independientemente de cmo est la seal de reloj, reiniciarn (pondrn un 1 en la salida) o despejarn (pondrn un 0 en la salida) el biestable. ste es el modo de funcionamiento asncrono. La ecuacin caracterstica es: Qn+1 = D

X6

V CC 5V

2.5 V 1CLK

V1 15 H z 5V

X4 2.5 V Q

X5 2.5 V Q

J1

GN D1 2 3 4 5 6 7 8

U11CLK ~1PR ~1CLR 1J VCC 2CLK ~2PR ~2CLR 1K 1Q ~1Q GND 2K 2Q ~2Q 2J 16 15 14 13 12 11 10 9

R12 3 4 5 1

X1

X2

X3

V CC U21A VCC 1Y 6A 2A 6Y 2Y 5A 3A 5Y 3Y 4A GND 4Y

74LS 76D 2.5 V 1P R E 2.5 V 1CLR 2.5 V D a to

5V

1X4S IP 220 GN D

74LS 04D

Biestable JK El biestable JK puede considerarse como el biestable universal. Dispone de tres entradas sncronas J y K, para especificar la operacin y CLK, para disparar el biestable. Tambin consta de dos entradas asncronas PR y CLR, y por supuesto dos salidas complementarias. Su ecuacin caracterstica es: Qn+1 = JQn + KQn Este es su smbolo tradicional y su tabla de funcionamiento:

X7

VCC 5V

2.5 V 1CLK

V1 20 H z 5V

X5 2.5 V Q

X6 2.5 V Q

J1

GN D1 2 3 4 5 6 7 8

U11CLK ~1PR ~1CLR 1J VCC 2CLK ~2PR ~2CLR 1K 1Q ~1Q GND 2K 2Q ~2Q 2J 16 15 14 13 12 11 10 9

GN D

74LS76D R12 3 4 5 1

X1 2.5 V 1PR E

X2 2.5 V 1CLR 2.5 V J

X3 2.5 V K

X4

1X4SIP 220

Biestable T Se trata de un biestable que cambia de estado con cada pulso de reloj: Su ecuacin caracterstica: Qn+1 = TQn+ TQn

Contadores Un contador es un circuito secuencial de aplicacin general, cuyas salidas representan en un determinado cdigo el numero de pulsos que se meten a la entrada. Estn constituidos por una serie de biestables conectados entre si de modo que las salidas de estos cambian de estado cuando se aplican impulso. a la entrada. La capacidad de un contador es el nmero ms elevado, expresado en cualquiera de los cdigos binarios, que puede ser representado en sus salidas. El modulo, o nmero de estados totales que puede representar el contador, es igual al nmero mximo de impulsos que se puede representar ms uno (el cero). Si "n" es el nmero de flip-flops empleado para hacer el contador, y "M" el mdulo del contador, se debe verificar. Cuando el contador llega al valor mximo de su capacidad, comienza a contar de nuevo desde cero al aplicarle el siguiente impulso. Dependiendo del modo d e operacin, lo s cont adores pueden ser ascendentes ( si su contenido se incrementa con cada impulso), descende ntes (si su contenido disminuye), o bien una combinacin de ambos (up/down counters). Por otro lado, los contadores se dividen en sincronos y asincronos. Los primeros, son aquellos en los que los impulsos de reloj se aplican simultneamente a todos los biestables, y por tanto, todas las salidas cambian al mismo tiempo. En los asincronos, por contra, la seal de reloj se aplica a la entrada del primer biestable, la salida de ste a la entrada de reloj del siguiente, y asi sucesivamente el tiempo de propagacin de estos dispositivos, es superior al de los sincronos (la seal tiene que pasar por todos los bits menos significativos hasta llegar a un determinado bit). Otra clasificacin es segn la naturaleza de los nmeros que cuenta el dispositivo. Existen contadores binarios (el nmero de estados es mltiplo de 2), decimales (el numero de estados es mltiplo de 10), y de modulo M (un numero M cualquiera de estados). Adems, en todos los casos anteriores, la cuenta no tiene por qu empezar e terminar en 0. Por ejemplo se puede disear un contador de mdulo 3 gue cuente 5-6-7. El diseo de contadores sincronos, se hace de igual forma que para cualquier circuito secuencial. Como caso particular, vamos a ver el diseo de contares binarios asincronos. Contador asncrono binario Un caso particularmente sencillo, lo constituyen los contadores asincronos binarios. Como emplo, vamos a disear y realizar un contador binario ascendente de 4 bits (cuenta de O a

15). Si estudiamos la evolucin de los nmeros en la cuenta, vemos que cada uno de los bits cambia de valor cuando el de su derecha pasa de 1 a 0. Por ejemplo, con dos bits vemos que: 00-0l-10..., y a su vez 10-11-00... Por lo tanto, cada bit cambia cuando en el bit de la derecha se produce un flanco descendente. Recordando el funcionamiento del flipflop tipo T. vemos que este, al llegarle el correspondiente flanco de reloj, inverta la salida si tena un 0 a la entrada, y mantena su valor si a la entrada haba un 1. Visto lo anterior, una sencilla forma de realizar el contador seria:

Empleamos flip-flops tipo T activos a flanco descendente. Introducimos los pulsos a contar en el flip-flop correspondiente al bit menos significativo, y la salida de ste al reloj del bit de su izquierda. Igualmente, la salida de este va al reloj del flip-flop de su izquierda y as sucesivamente... Otra posibilidad, seria emplear flip-flops tipo JK como los de tipo T (haciendo J=K=I). Si los flip-flops son a flanco ascendente, conectaremos al reloj las salidas negadas. Para hacer un contador descendente, el procedimiento es bastante similar. Tomando como ejemplo el caso de dos bits, seria: ll-10-01.., y 01-00-11. En este caso vemos que cada bit cambia cuando el de su derecha pasa de 0 a 1 (flanco asecendente). Por lo tanto, nos valdria el diseo anterior, cambiamdo los biestables de flanco descendente por unos de flanco ascendente.

De igual forma, si tuviramos que emplear flip-flops por flanco descendente, llevaramos a los relojes correspondientes la salida negada. Para los circuitos vistos en este apartado, se aprecia con facilidad que el flip-flop menos significativo es un divisor de frecuencia por 2, el siguiente por 4... Contador Binario Ascendente

X1 2.5 V CLK V1 15 H z 5V GN D

VCC 5V U11 2 3 4 5 6 7 8 1CLK ~1PR ~1CLR 1J VCC 2CLK ~2PR ~2CLR 1K 1Q ~1Q GND 2K 2Q ~2Q 2J 16 15 14 13 12 11 10 9

VCC 5V U21 2 3 4 5 6 7 8 1CLK ~1PR ~1CLR 1J VCC 2CLK ~2PR ~2CLR 1K 1Q ~1Q GND 2K 2Q ~2Q 2J 16 15 14 13 12 11 10 9

GN D

GN D

74LS76D

74LS76D

X2 2.5 V A 2.5 V B

X3 2.5 V C

X4 2.5 V D

X5

Registros Son dispositivos para el almacenamiento, o manipulacin de informacin binaria. Existen diversos tipos de registros, dependiendo de la funcin que desarrollen:

Registros de almacenamiento simple. Su funcin es bsicamente la de almacenar una informacin. Registros de conversin serie-paralelo. Son registros que realizan la conversin de la informacin que accede a ellos en serie, a un formato en paralelo. Registros conversin paralelo-serie. Son registros que realizan la funcin inversa a los anteriores, es decir, a la informacin que accede a ellos en paralelo, le dan formato serie. Registros de desplazamiento. Son registros que permiten el desplazamiento de la informacin que almacenan. Tambin suelen servir para las funciones anteriores.

De este tipo de registros vamos a realizar un estudio en profundidad, ya que es una de las funciones que pueden realizar los acumuladores, que son parte integrante de tos microprocesadores, y que veremos en profundidad al tratar los Sistemas Digitales. Registros de desplazamiento Rotacin a la izquierda (ROL). Veamos aplicndolo a un acumulador del microprocesador 6800 (tiene registros de 8 bits, y los testea a travs de un biestable C).

Despus de ocho desplazamientos, todos los bits, que conforman el contenido del AccA, pueden ser testeados cuando pasan por "C" (acarreo). Rotacin a la derecha (ROR). En este caso la rotacin se hace a derechas. Siguiendo con cl ejemplo anterior, tenemos:

Nuevamente, despus de ocho desplazamientos todos los bits, que conformam el contenido del AccA, pueden ser testeados cuando pasan por "C". Desplazamiento aritmetico a la izquierda (ASL). Basicamente realiza la siguicnte funcion:

Un desplazamiento a la izquierda equivale a una multiplicacion por 2 en el sistema binario. Desplazemiento aritmetico a la derecha (ASR). Basicamente realiza la funcion siguiente:

Desplazamiento logico a la derecha (LSR). Equivale a una division por 2 en binario.

Aqu, vemos que entra un "O" exterior al registro. La forma ms elemental de realizar un registro de desplazamiento, es la que se muestra en la figura siguiente:

Como puede verse, el circuito consta de 4 flip-flops tipo D puestos en serie, de tal forma que la salida Q de uno es la entrada D del siguiente bit La entrada de reloj es comn a todos, por lo que el circuito es sncrono. Los datos van entrando y se van desplazando hacia la derecha conforme llega los pulsos de reloj. Vemos que hay dos salidas, serie y paralelo. La salida serie muestra los mismos datos que hay a la entrada pero con el retardo igual al periodo de reloj multiplicado por el nmero de flip-flops que componen el registro (los datos se retarda D periodo en cada flip-flop). La salida paralelo muestra los cuatro ltimos datos introducidos, cada uno de ellos con un retardo respecto a la entrada definido por su distancia respecto a sta.

Registro de Desplazamiento a la Derecha de Entrada-Salida Serie, Salida Paralela de 8 Bits:

X1 2.5 V QA

X2 2.5 V QB

X3 2.5 V QC

X4 2.5 V QD

X5 2.5 V QE

X6 2.5 V QF

X7 2.5 V QG

X8 2.5 V QH

V CC 5V X9 2.5 V D a to1 2 A B

V CC 5V U1VCC QA QB QC QD QE QF QG QH 14 3 4 5 6 10 11 12 13

J1

9

~CLR CLK GND

R1 220

R2 220

V1 30 H z 5V X10

8 7

74LS 164D

GN D

2.5 V CLK

GN D

El circuito muestra un registro de desplazamiento a la derecha de 8 bits. Los bits de datos (0 y 1) se introducen por una de las dos entradas A y B que tiene este registro C.I. 74164, y que quedar como la entrada de datos D del FF1 en serie. La entrada de borrado CLR pondr a 0 los 8 flip-flops, cuando se active por un nivel bajo, con un nivel alto, el registro funcionar normalmente. Un pulso en la entrada de reloj desplazar el dato de la entrada de datos serie a la posicin A (Q de FF1), para que este dato se siga desplazando y apareciendo en las dems salidas Q de los restantes flip-flops, ser necesario aplicar ms pulsos de reloj. Los indicadores (A, B, C, D, E, F, G y H) muestran el contenido de cada flipflop o el contenido del registro. Este registro se puede considerar como una unidad de entrada serie, salida paralelo, si los datos se pueden leer en las salidas paralelas (A, B, C, D, E, F, G y H). Observar el desplazamiento o retardo de tiempo al pasar el dato de un flipflop a otro. La desventaja del registro de desplazamiento de carga serie es que se necesitan muchos pulsos de reloj para cargar la unidad.