TÓM TẮT LÝ THUYẾT VÀ BÀI TẬP PHẦN BJTkdientu.duytan.edu.vn/media/50240/bai_tap_kts.doc · Web viewLàm lại bài trên dùng vi mạch 74154 (mạch giải mã 4(16)

BÀI TẬP KỸ THUẬT SỐ

Chương 1: Các hệ thống số đếm1-1 Biểu diễn các số sau trong hệ nhị phân (binary)

a. 23b. 14c. 27d. 34

ĐS1-2 Biểu diễn các số sau trong hệ nhị phân (binary)

a. 23Hb. 14Hc. C06AHd. 5DEFH

ĐS1-3 Biểu diễn các số sau trong hệ thập phân (decimal)

a. 01101001Bb. 01111111Bc. 10000000Bd. 11111111B

ĐS1-4 Biểu diễn các số sau trong hệ thập phân (decimal)

a. 1FHb. 10Hc. FFHd. 03H

ĐS1-5 Biểu diễn các số sau trong hệ thập lục phân (hex)

a. 100b. 128c. 127d. 256

ĐS1-6 Biểu diễn các số sau trong hệ thập lục phân (hex)

a. 01111100Bb. 10110001Bc. 111100101011100000Bd. 0110110100110111101B

ĐS1-7 Biểu diễn các số cho ở bài 1-1 và 1-3 thành hệ thập lục phân (hex).1-8 Biểu diễn các số cho ở bài 1-2 và 1-6 thành hệ thập phân (decimal).1-9 Biểu diễn các số cho ở bài 1-4 và 1-5 thành hệ nhị phân (binary).1-10 Đổi các số sau sang hệ nhị phân

a. 27,625b. 12,6875c. 6,345d. 7,69

ĐS

Bài tập Kỹ Thuật Số – Trang 1/21

1-11 Đổi các số sau sang hệ bát phân (octal)a. 1023Hb. ABCDHc. 5EF,7AHd. C3,BF2H

1-12 Đổi các giá trị sau thành bytea. 2KBb. 4MBc. 128MBd. 1GB

ĐS1-13 Lấy bù 1 các số sau

a. 01111010Bb. 11101001Bc. 00000000Bd. 11111111B


a. 10101100Bb. 01010100Bc. 00000000Bd. 11111111B


a. 3b. 14c. 26d. 73


a. 7b. 25c. 62d. 38

ĐS1-17 Biểu diễn các số sau trong hệ nhị phân có dấu 4 bit

a. 5b. -5c. 7d. -8

ĐS1-18 Biểu diễn các số sau trong hệ nhị phân có dấu 8 bit

a. 5b. -5c. 34d. -26e. -128f. 64g. 127

ĐS


1-19 Cho các số nhị phân có dấu sau, hãy tìm giá trị của chúnga. 0111Bb. 1000Bc. 0000Bd. 1111Be. 0011Bf. 1100Bg. 0111111Bh. 00000000Bi. 11111111Bj. 10000000B

ĐS1-20 Cho các số nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu

a. 0000Bb. 0001Bc. 0111Bd. 1000Be. 1001Bf. 1110Bg. 1111B

ĐS1-21 Biểu diễn các số sau thành mã BCD (còn gọi là mã BCD 8421 hay mã BCD chuẩn)

a. 2b. 9c. 10d. 255

ĐS1-22 Làm lại bài 1-21, nhưng đổi thành mã BCD 2421 (còn gọi là mã 2421)ĐS1-23 Làm lại bài 1-21, nhưng đổi thành mã BCD quá 3 (còn gọi là mã quá 3 – XS3)ĐS1-24 Cho các mã nhị phân sau, hãy đổi sang mã Gray

a. 0111Bb. 1000Bc. 01101110Bd. 11000101B

ĐS1-25 Cho các mã Gray sau, hãy đổi sang mã nhị phân

a. 0110Bb. 1111Bc. 11010001Bd. 00100111B

ĐS1-26 Cho các mã nhị phân sau, hãy xác định giá trị của chúng nếu chúng là (i) số nhị phân không dấu; (ii) số nhị phân có dấu; (iii) mã BCD; (iv) mã 2421; (v) mã quá 3; (vi) mã Gray

a. 1000011Bb. 110101B


c. 1101100Bd. 01000010B

ĐS1-27 Làm lại bài 1-26 với

a. 10000101Bb. 0101101Bc. 10000000Bd. 01111111B

ĐS1-28 Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit

a. 3+4b. 4-5c. -8+2d. -4-3

1-29 Thực hiện các phép toán sau trên số nhị phân có dấu 4 bit, nếu kết quả bị tràn thì tìm cách khắc phục

a. 5-7b. 5+7c. -2+6d. -1-8

1-30 Thực hiện các phép toán sau trên số nhị phân có dấu 8 bit và cho biết kết quả có bị tràn hay không

a. 15+109b. 127-64c. 64+64d. -32-96

ĐS1-31 Thực hiện các phép toán sau trên số BCD

a. 36+45b. 47+39c. 66-41d. 93-39e. 47-48f. 16-40


Chương 2: Đại số Boole2-1 Chứng minh các đẳng thức sau bằng đại số

a.b.c.d.e.

2-2 Cho bảng chân trị sauC B A F1 F20 0 0 0 10 0 1 0 00 1 0 1 00 1 1 0 11 0 0 0 11 0 1 1 11 1 0 0 11 1 1 1 0

a. Viết biểu thức của hàm F1 và F2b. Viết biểu thức hàm F1 dưới dạng tích các tổng (POS)c. Viết biểu thức hàm F2 dưới dạng tổng các tích (SOP)d. Viết hàm F1 dưới dạng Σ và Πe. Viết hàm F2 dưới dạng Σ và Π

2-3 Cho bảng chân trị sauA B C F1 F20 0 0 1 10 0 1 0 X0 1 0 X 00 1 1 0 11 0 0 0 11 0 1 1 X1 1 0 X X1 1 1 0 0

a. Viết biểu thức các hàm F1 và F2b. Viết dạng Σ và Π cho hàm F1 và F2

2-4 Cho các hàm sau

Hãy lập bảng chân trị của F1 và F22-5 Cho các hàm sau

Hãy lập bảng chân trị của F1 và F22-6 Cho giản đồ xung sau


a. Viết biểu thức các hàm F1, F2 và F3b. Viết dạng Σ và Π cho hàm F1, F2 và F3

2-7 Cho bảng chân trị sauA B C D F1 F20 0 0 0 1 10 0 0 1 0 10 0 1 0 0 00 0 1 1 0 10 1 0 0 1 10 1 0 1 0 10 1 1 0 0 00 1 1 1 0 11 X X X 1 0

a. Viết biểu thức các hàm F1 và F2b. Viết dạng Σ và Π cho hàm F1 và F2

2-8 Biểu diễn các hàm đã cho trong các bài từ 2-2 đến 2-7 trên bìa Karnaugh2-9 Cho sơ đồ mạch sau, hãy viết biểu thức chuẩn 1 và 2 của F1 và F2

Y

Z

F 1

F 2

X

2-10 Cho sơ đồ mạch và giản đồ xung các tín hiệu vào như sau, hãy vẽ dạng tín hiệu F.

ABC F


A

B

C

D

F1

F2

F3

2-11 Cho sơ đồ mạch như sauA

B

E

D

Y 1

Y 3

Y 2

Y 0

Lập bảng chân trị và viết các hàm trong các trường hợp saua. E=0 và D=0b. E=0

2-12 Tìm dạng chuấn 1 và 2 của các hàm sau

2-13 Dùng bìa Karnaugh rút gọn các hàm sau

2-14 Dùng bìa Karnaugh rút gọn các hàm sau

2-15 Cho hàm F(A,B,C,D) biểu diễn trên giản đồ xung như sau


A

B

C

a. Viết biểu thức chuẩn 2 của hàm Fb. Biểu diễn hàm trên bìa Karnaughc. Rút gọn hàm F và vẽ mạch thực hiện chỉ dùng cổng NAND

2-16 Rút gọn hàm sau và thực hiện bằng cổng NAND 2 ngõ vào

2-17 Rút gọn hàm sau và thực hiện bằng cổng NOR 2 ngõ vào

2-14 Thực hiện hàm chỉ dùng cổng NAND2-15 Thực hiện hàm chỉ dùng cổng NOR2-16 Cho các hàm sau

a. Hãy biểu diễn các hàm trên bìa Karnaughb. Viết biểu thức tích các tổng (POS) cho các hàmc. Rút gọn và vẽ mạch thực hiện dùng toàn cổng NAND

2-17 Cho các hàm sau

a. Rút gọn hàm F1 và thực hiện F1 dùng cấu trúc cổng AND-ORb. Rút gọn hàm F2 và thực hiện F2 dùng cấu trúc cổng OR-ANDc. Thực hiện F1 dùng cấu trúc toàn NANDd. Thực hiện F2 dùng cấu trúc toàn NOR

2-18 Cho bảng chân trị sau

G1 G2 X2 X1 X0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

0 X X X X 0 0 0 0 0 0 0 0X 1 X X X 0 0 0 0 0 0 0 01 0 0 0 0 1 0 0 0 0 0 0 01 0 0 0 1 0 1 0 0 0 0 0 01 0 0 1 0 0 0 1 0 0 0 0 01 0 0 1 1 0 0 0 1 0 0 0 01 0 1 0 0 0 0 0 0 1 0 0 01 0 1 0 1 0 0 0 0 0 1 0 01 0 1 1 0 0 0 0 0 0 0 1 01 0 1 1 1 0 0 0 0 0 0 0 1

a. Viết biểu thức các hàm Y0 đến Y7

b. Vẽ sơ đồ logic của các hàm trên


A

B

C

D

F

Chương 3: Hệ tổ hợp3-1 Cho một hệ tổ hợp hoạt động theo bảng sau

E X1 X0 Y0 Y1 Y2 Y31 X X 0 0 0 00 0 0 1 0 0 00 0 1 0 1 0 00 1 0 0 0 1 00 1 1 0 0 0 1

a. Thiết kế hệ tổ hợp này dùng cổng bất kỳb. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và các cổng logic

thực hiện hàm

3-2 Thiết kế mạch giải mã 2421 thành thập phân (mã 1 trong 10)a. Thực hiện bằng cổng logicb. Thực hiện bằng mạch giải mã (decoder) 416 có ngõ ra tích cực mức 1

3-3 Thiết kế mạch cộng bán phần (HA) thực hiện bằng cổng logic. Sau đó, chỉ dùng HA (vẽ ở dạng sơ đồ khối) để thực hiện phép tính (x+1)2, biết rằng x là số nhị phân 2 bit (x = x1x0).3-4 Một mạch tổ hợp có 5 ngõ vào A, B, C, D, E và một ngõ ra Y. Ngõ vào là một từ mã thuộc bộ mã như sau

E D C B A0 0 0 0 00 0 1 1 10 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 0 01 1 1 1 1

a. Thiết kế mạch tổ hợp dùng cổng AND-OR sao cho Y=1 khi ngõ vào là một từ mã đúng và Y=0 khi ngõ vào là một từ mã sai.

b. Thực hiện lại câu a chỉ dùng toàn cổng NAND3-5 Cho một hệ tổ hợp hoạt động theo bảng sau

E X1 X0 Y0 Y1 Y2 Y31 X X 1 1 1 10 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1 1 0 10 1 1 1 1 1 0

a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 ngõ vàob. Dùng hệ tổ hợp đã thiết kế ở câu a (vẽ ở dạng sơ đồ khối) và một cổng AND 2

ngõ vào để thực hiện một hệ tổ hợp hoạt động theo giản đồ xung như sau (với U, V, W là các ngõ vào; Z là ngõ ra)


3-6 Thực hiện mạch cộng toàn phần (FA) trên cơ sở mạch chọn kênh (Mux) 413-7 Lập bảng chân trị của mạch chọn kênh (Mux) 161. Sau đó, thực hiện mạch chọn kênh 161 trên cơ sở mạch chọn kênh 41.3-8 Cho 4 bộ mã như sau

A=a3a2a1a0

B=b3b2b1b0

C=c3c2c1c0

D=d3d2d1d0

Hãy thiết kế mạch chọn mã (với Y= y3y2y1y0 là ngõ ra) trên cơ sở mạch chọn kênh 41 theo bảng chân trị sau

x1 x0 Y0 0 A0 1 B1 0 C1 1 D

3-9 Thiết kế mạch chuyển mã quá 3 thành nhị phân chỉ dùng vi mạch 7483 (mạch cộng 4 bit ).3-10 Thiết kế mạch chuyển mã BCD 2 decade thành nhị phân chỉ dùng vi mạch 7483 (mạch cộng 4 bit ).3-11 Thiết kế mạch giải mã BCD thành mã LED 7 đoạn anode chung dùng cổng logic3-12 Làm lại bài trên dùng vi mạch 74154 (mạch giải mã 416) và các cổng cần thiết3-13 Thiết kế mạch trừ hai số một bit, trong đó V là biến điều khiển, Ci-1 là số mượn ngõ vào, Ci là số mượn ngõ ra. Khi V=0 thì mạch thực hiện D=A-B, khi V=1 thì thực hiện D=B-A3-14 Thiết kế mạch trừ hai số 3 bit A và B với biến điều khiển V, dựa trên cơ sở mạch trừ hai số một bit ở bài trên.3-15 Thiết kế mạch trừ hai số 3 bit A và B sao cho kết quả luôn luôn dương.3-16 Thiết kế mạch cộng/trừ hai số nhị phân 4 bit X và Y dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần). Mạch có tín hiệu điều khiển là v, khi v=0 mạch thực hiện X+Y, khi v=1 mạch thực hiện X-Y3-17 Chỉ sử dụng mạch cộng toàn phần FA, hãy thiết kế hệ tổ hợp có bảng chân trị sau

x1 x0 y0 y1 y2 y3

0 0 0 1 0 00 1 1 0 1 01 0 1 0 1 01 1 0 1 1 1

3-18 Dùng vi mạch 7483 (mạch cộng 4 bit) và các cổng logic (nếu cần) để thiết kế mạch tổ hợp có hoạt động như sau


U

V

W

Z

Nếu C=0 thì y3y2y1y0 = x3x2x1x0

Nếu C=1 thì y3y2y1y0 = bù 2 của x3x2x1x0

3-19 Cho hàm F với 4 biến vào. Hàm có trị bằng 1 nếu số lượng biến vào có trị bằng 1 nhiều hơn hoặc bằng số lượng biến có trị bằng 0. Ngược lại, hàm có trị bằng 0.

a. Hãy biểu diễn hàm trên bìa Karnaughb. Rút gọn hàm và vẽ mạch thực hiện dùng toàn cổng NAND

3-20 Thiết kế mạch chuyển mã nhị phân 4 bit sang mã BCD chỉ dùng vi mạch so sánh 4 bit (ngõ ra tích cực cao) và vi mạch cộng toàn phần FA.3-21 Thiết kế mạch chuyển mã Gray 4 bit sang mã nhị phân, sử dụng

a. Các cổng logic.b. Mạch giải mã (decoder) 416.

3-22 Thiết kế mạch chuyển mã BCD thành 7421 sử dụng decoder 416 có ngõ ra tích cực mức 0 và không quá 4 cổng NAND.3-23

a. Thiết kế mạch so sánh hai số nhị phân một bit A và B với các ngõ ra tích cực mức 1 sử dụng cổng logic.

b. Thiết kế mạch so sánh hai số nhị phân 4 bit X=x3x2x1x0 và Y=y3y2y1y0 sử dụng cổng logic. Biết rằng ngõ ra F=1 khi X=Y và F=0 khi X≠Y.

c. Thực hiện mạch ở câu (b) chỉ dùng mạch so sánh đã thiết kế ở câu (a) và mộ cổng AND. Vẽ mạch ở dạng sơ đồ chức năng .

3-24 Mạch tổ hợp có chức năng chuyển từ mã BCD thành mã BCD quá 3.a. Thiết kế mạch sử dụng cấu trúc NOR-NOR.b. Thiết kế mạch sử dụng vi mạch 7483 (mạch cộng 4 bit).

3-25 Sử dụng các mạch chọn kênh (Mux) 81 và mạch chọn kênh 41 để thiết kế mạch chọn kênh 321.3-26 Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.

a. Lập bảng chân trị cho hàm F.b. Thực hiện hàm F bằng mạch chọn kênh (Mux) 161.c. Thực hiện hàm F bằng mạch chọn kênh (Mux) 81 và các cổng (nếu cần).d. Thực hiện hàm F bằng mạch chọn kênh (Mux) 41 và các cổng (nếu cần).e. Hãy biểu diễn hàm F trên bìa Karnaughf. Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA.

3-27 Cho hàm . Hãy thiết kế mạch thực hiện hàm F chỉ sử dụng

a. Một vi mạch 74138 (decoder 38, ngõ ra tích cực thấp) và một cổng có tối đa 4 ngõ vào.

b. Một vi mạch 74153 (mux 41, có ngõ cho phép tích cực thấp).c. Hai mạch cộng bán phần HA và một cổng OR.

3-28 Sử dụng một decoder 416 không có ngõ cho phép (enable) để thực hiện một decoder 38 có ngõ cho phép. Không sử dụng thêm cổng.3-29 Sử dụng ba mạch chọn kênh (Mux) 21 để thực hiện một mạch chọn kênh 41. Không dùng thêm cổng.


x3

x2

x1

y3

Cx0

y1

y2

y0

3-30 Sử dụng hai vi mạch 74148 (mạch mã hóa 83) để thực hiện một mạch mã hóa (encoder) 164.


Chương 4: Hệ tuần tự4-1 Thiết kế mạch đếm nối tiếp mod 16 đếm lên dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp).4-2 Thiết kế mạch đếm nối tiếp mod 16 đếm xuống dùng T-FF (xung clock cạnh lên, ngõ Pr và ngõ Cl tích cực mức thấp).4-3 Dựa trên kết quả bài 4-1, thiết kế mạch đếm nối tiếp mod 10 đếm lên

012…90…4-4 Dựa trên kết quả bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống

151413…615…4-5 Dựa trên kết quả bài 4-2, thiết kế mạch đếm nối tiếp mod 10 đếm xuống

987…09…4-6 Nếu sử dụng JK-FF hoặc D-FF thay cho T-FF trong các bài 4-1 và 4-2 thì thay đổi thế nào?4-7 Thiết kế mạch đếm nối tiếp có nội dung thay đổi theo quy luật của mã 2421, sử dụng JK-FF (xung clock cạnh xuống, ngõ Pr và ngõ Cl tích cực mức cao)4-8 Thiết kế mạch đếm nối tiếp lên/xuống 4 bit dùng T-FF (xung clock cạnh xuống) với biến điều khiển . Khi =1 thì mạch đếm lên, khi =0 thì mạch đếm xuống.4-9 Thiết kế mạch đếm song song dùng JK-FF (xung clock cạnh xuống) có dãy đếm như sau

000010011100110111000…4-10 Làm lại bài 4-9 với yêu cầu các trạng thái không sử dụng trong dãy đếm được đưa về trạng thái 111 ở xung clock kế tiếp.4-11 Làm lại bài 4-9 dùng D-FF.4-12 Làm lại bài 4-9 dùng T-FF.4-13 Làm lại bài 4-9 dùng SR-FF.4-14 Thiết kế mạch đếm song song mod 10 có nội dung thay đổi theo quy luật của mã 2421 dùng T-FF.4-15 Cho mạch đếm sau

1 1

C K

1A B CT Q

Q

C K

PR

CLR

T Q

Q

C K

PR

CLR

T Q

Q

C K

PR

CLR

Hãy vẽ dạng sóng A, B, C theo CK và cho biết dung lượng đếm của mạch4-16 Cho mạch đếm sau


CBA

0

1

C K

S Q

Q

C K

R

S Q

Q

C K

R

S Q

Q

C K

R

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.b. Vẽ graph (giản đồ) trạng thái của bộ đếm.c. Cho biết hệ số đếm của bộ đếm.d. Bộ đếm có tự kích được không? Giải thích?

4-17 Cho mạch đếm sau

A B

C K

T Q

Q

C K

T Q

Q

C K

T Q

Q

C K

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.b. Lập bảng trạng thái chuyển đổi của mạch.c. Vẽ graph (giản đồ) trạng thái của bộ đếm.d. Bộ đếm có tự kích được không? Giải thích?

4-18 Cho mạch đếm sau

C K

A BT Q

Q

C K

T Q

Q

C K

a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.b. Lập bảng trạng thái chuyển đổi của mạch.c. Vẽ graph (giản đồ) trạng thái của bộ đếm và cho biết hệ số đếm.d. Vẽ giản đồ tín hiệu ra, giả sử trạng thái đầu là AB=11.e. Mạch có cần định trạng thái đầu hay không? Giải thích?f. Nếu cần xây dựng bộ đếm có mod 12 thì cần ghép nối tiếp thêm bao nhiêu FF?

Có bao nhiêu cách ghép và vẽ mạch kết nối mỗi cách ghép.4-19 Cho mạch đếm sau

BA C

C K

T Q

Q

C K

T Q

Q

C K

T Q

Q

C K


a. Viết hàm kích thích (biểu thức các ngõ vào) cho mỗi FF.b. Lập bảng trạng thái chuyển đổi của mạch.c. Vẽ graph (giản đồ) trạng thái của bộ đếm và cho biết hệ số đếm.d. Bộ đếm có tự kích được không? Giải thích?e. Vẽ giản đồ xung ở ngõ ra các FF theo xung CK, biết trạng thái đầu là

ABC=0114-20 Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 10.4-21 Sử dụng một vi mạch 7492 để thực hiện mạch đếm mod 12.4-22 Sử dụng một vi mạch 7493 để thực hiện mạch đếm mod 16.4-23 Sử dụng một vi mạch 7490 để thực hiện mạch đếm mod 6.4-24 Sử dụng hai vi mạch 7490 để thực hiện mạch đếm mod 60.


Phụ lục A: Các vi mạch cổng và FF thông dụng

7 4 L S 0 4

1 2

7 4 L S 0 4

3 4

7 4 L S 0 4

5 6

7 4 L S 0 4

9 8

7 4 L S 0 4

1 1 1 0

7 4 L S 0 4

1 3 1 2

7 4 L S 0 8

1

23

7 4 L S 0 8

4

56

7 4 L S 0 8

9

1 08

7 4 L S 0 8

1 2

1 31 1

7 4 L S 0 0

1

23

7 4 L S 0 0

4

56

7 4 L S 0 0

9

1 08

7 4 L S 0 0

1 2

1 31 1

7 4 L S 3 2

1

23

7 4 L S 3 2

4

56

7 4 L S 3 2

9

1 08

7 4 L S 3 2

1 2

1 31 1

7 4 L S 0 2

2

31

7 4 L S 0 2

5

64

7 4 L S 0 2

8

91 0

7 4 L S 0 2

1 1

1 21 3

7 4 L S 8 6

1

23

7 4 L S 8 6

4

56

7 4 L S 8 6

9

1 08

7 4 L S 8 6

1 2

1 31 1

74LS74

2

3

5

6

41

D

CLK

Q

Q

PRCL

74LS74

12

11

9

8

1013

D

CLK

Q

Q

PRCL

74LS109

2

4

3

6

7

51

J

CLK

K

Q

Q

PRCL

74LS109

14

12

13

10

9

1115

J

CLK

K

Q

Q

PRCL

74LS112

3

1

2

5

6

415

J

CLK

K

Q

Q

PRCL

74LS112

11

13

12

9

7

1014

J

CLK

K

Q

Q

PRCL


Phụ lục B: Các vi mạch tổ hợp thông dụngMạch giải mã (decoder) 24, 38, 416

7 4 L S 1 3 9

23

1

4567

AB

G

Y 0Y 1Y 2Y 3

7 4 L S 1 3 9

1 41 3

1 5

1 21 11 09

AB

G

Y 0Y 1Y 2Y 3 7 4 L S 1 3 8

123

645

1 51 41 31 21 11 097

ABC

G 1G 2 AG 2 B

Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7

7 4 L S 1 5 4

2 32 22 12 0

1 81 9

1234567891 01 11 31 41 51 61 7

ABCD

G 1G 2

0123456789

1 01 11 21 31 41 5

Mạch mã hóa (encoder) có ưu tiên 83, 104

7 4 L S 1 4 8

1 01 11 21 3

1234

5

976

1 4

1 5

01234567

E I

A 0A 1A 2

G S

E O 7 4 L S 1 4 7

1 11 21 3

12345

1 0

9761 4

123456789

ABCD

Mạch chọn kênh (mux) 81, 41, 21

7 4 L S 1 5 1

4321

1 51 41 31 2

1 11 0

97

6

5D 0D 1D 2D 3D 4D 5D 6D 7

ABCG

W

Y

7 4 L S 1 5 3

6543

1 01 11 21 3

1 421

1 5

7

9

1 C 01 C 11 C 21 C 3

2 C 02 C 12 C 22 C 3

AB1 G2 G

1 Y

2 Y

7 4 L S 1 5 7

2356

1 11 01 41 3

11 5

4

7

9

1 2

1 A1 B2 A2 B3 A3 B4 A4 B

A / BG

1 Y

2 Y

3 Y

4 Y

Mạch phân kênh (demux) 14

7 4 L S 1 5 5

1 33

21

1 41 5

765491 01 11 2

AB

1 G1 C

2 G2 C

1 Y 01 Y 11 Y 21 Y 32 Y 02 Y 12 Y 22 Y 3

Mạch cộng nhị phân 4 bit

7 4 L S 8 3

1 0831

1 174

1 6

1 3

9621 5

1 4

A 1A 2A 3A 4

B 1B 2B 3B 4

C 0

S 1S 2S 3S 4

C 4

Mạch so sánh 4 bit, 8 bit


7 4 L S 8 5

1 01 21 31 5

91 11 4

1234

765

A 0A 1A 2A 3B 0B 1B 2B 3A <B iA =B iA >B i

A <B oA =B oA >B o

7 4 L S 6 8 2

2468

1 11 31 51 7

3579

1 21 41 61 8

1 9

1P 0P 1P 2P 3P 4P 5P 6P 7

Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7

P =Q

P >Q

Mạch tạo/kiểm tra parity

7 4 L S 2 8 0

89

1 01 11 21 3

124

5

6ABCDEFGHI

E V E N

O D D

Mạch chuyển mã BCD mã LED 7 đoạn anode chung

7 4 LS 4 7

7 1 31 1 22 1 16 1 04 95 1 53 1 4

1 A2 B4 C8 DB I / R B O ER B I FL T G

Mạch đệm 8 bit

7 4 L S 2 4 4

2468

1 11 31 51 7

11 9

1 81 61 41 29753

1 A 11 A 21 A 31 A 42 A 12 A 22 A 32 A 4

1 G2 G

1 Y 11 Y 21 Y 31 Y 42 Y 12 Y 22 Y 32 Y 4

7 4 L S 2 45

23456789

1 91

1 81 71 61 51 41 31 21 1

A 1A 2A 3A 4A 5A 6A 7A 8

GD I R

B 1B 2B 3B 4B 5B 6B 7B 8


Phụ lục C: Các vi mạch tuần tự thông dụngMạch đếm nhị phân 4 bit đồng bộ

7 4 L S 3 9 3

1

2

3456

A

C L R

Q AQ BQ CQ D

7 4 L S 3 9 3

1 3

1 2

1 11 098

A

C L R

Q AQ BQ CQ D

74LS163

3456

710

291

1413121115

ABCD

ENPENTCLKLOADCLR

QAQBQCQD

RCO

Caùc ngoõ vaøo Caùc ngoõ ra Chöùc naêng

L x x x L L L L Reset veà 0H L x x D C B A Nhaäp döõ lieäu

vaøoH H x L Khoâng thay ñoåi Khoâng ñeámH H L x Khoâng thay ñoåi Khoâng ñeámH H H H Ñeám leân Ñeámx x x x Khoâng thay ñoåi Khoâng ñeám

RCO (Ripple Carry Out) = ENT.QA.QB.QC.QD

Mạch đếm lên/xuống đồng bộ nhị phân 4 bit

74LS193

151

109

54

1114

3267

1213

ABCD

UPDNLOADCLR

QAQBQCQD

COBO

Chöùc naêng

H H L Ñeám leânH H L Khoâng ñeám

H H L Ñeám xuoángH H L Khoâng ñeámx x L L Nhaäp döõ lieäu

vaøox x x H Reset veà 0

Mạch đếm mod 10 (mod 2 và mod 5)


7 4 L S 9 0

1 41

2367

1 2981 1

AB

R 0 (1 )R 0 (2 )R 9 (1 )R 9 (2 )

Q AQ BQ CQ D

7 4 L S 3 9 0

14

2

3567

C K AC K B

C L R

Q AQ BQ CQ D

7 4 L S 3 9 0

1 51 2

1 4

1 31 11 09

C K AC K B

C L R

Q AQ BQ CQ D


74LS92

141

67

121198

AB

R0(1)R0(2)

QAQBQCQD


74LS93

141

23

129811

AB

R0(1)R0(2)

QAQBQCQD

Thanh ghi dịch PIPO

74LS174

346

111314

91

257101215

D1D2D3D4D5D6

CLKCLR

Q1Q2Q3Q4Q5Q6

Thanh ghi dịch SIPO

74LS164

12

8

9

345610111213

AB

CLK

CLR

QAQBQCQDQEQFQGQH

Thanh ghi dịch PISO

74LS165

1011121314

3456

215

1

9

7

SERABCDEFGH

CLKINHSH/LD

QH

QH

Thanh ghi dịch trái/ phải PIPO


74LS194

234567

119

101

15141312

SRABCDSL

CLKS0S1CLR

QAQBQCQD

Mạch chốt 8 bit

7 4 L S 3 7 3

3478

1 31 41 71 8

11 1

25691 21 51 61 9

D 0D 1D 2D 3D 4D 5D 6D 7

O CG

Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7

7 4 L S 3 7 4

3478

1 31 41 71 8

11 1

25691 21 51 61 9

D 0D 1D 2D 3D 4D 5D 6D 7

O CC L K

Q 0Q 1Q 2Q 3Q 4Q 5Q 6Q 7

7 4 LS 5 7 3

1

23456789

1 91 81 71 61 51 41 31 2

1 1

O C

D 1D 2D 3D 4D 5D 6D 7D 8

Q 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8

C


Documents

TÓM TẮT LÝ THUYẾT VÀ BÀI TẬP PHẦN BJTkdientu.duytan.edu.vn/media/50240/bai_tap_kts.doc · Web viewLàm lại bài trên dùng vi mạch 74154 (mạch giải mã 4(16)