Transistor MOS

Embed Size (px)

Text of Transistor MOS

Transistor MOSSOMMAIREChapitre 1 Introduction Gnrale______________________________________________111. 1 Introduction________________________________________________________________131. 2 Intrt des circuits intgrs CMOS basse tension d'alimentation et faible consommation_______________________________________________________________________________131. 3 Consquences de la rduction de la tension dalimentation dans les circuits analogiques_151. 4 Cadre de ltude_____________________________________________________________171. 4. 1 Filtre monolithique trs basse frquence de coupure_____________________________181. 4. 2 Multiplieur CMOS_________________________________________________________201. 5 Organisation de la thse_______________________________________________________20Chapitre 2 Transistor MOS___________________________________________________232. 1 Introduction________________________________________________________________252. 2 Le transistor MOS___________________________________________________________252. 3 Modles du transistor MOS___________________________________________________262. 3. 1 Rgime Statique_________________________________________________________________262. 3. 1. 1 Rgime d'quilibre et rgime de dpltion_________________________________________272. 3. 1. 2 Rgime de la faible inversion___________________________________________________272. 3. 1. 3 Rgime de forte inversion______________________________________________________292. 3. 1. 4 Rgime de l'inversion modre__________________________________________________302. 3. 2 Les modles EKV (Enz, Krummenacher, Vittoz) et ACM(advanced compact model): __________302. 3. 3 Transistor MOS en rgime AC petit signal_____________________________________________322. 3. 3. 1 Les paramtres en petit signal___________________________________________________322. 3. 3. 2 Les capacits parasites________________________________________________________332. 3. 4 Modle de bruit__________________________________________________________________362. 3. 5 Les limitations du transistor MOS:___________________________________________________372. 3. 5. 1 Effet de la modulation du canal_________________________________________________372. 3. 5. 2 Rduction de la mobilit_______________________________________________________382. 3. 5. 3 Effet de substrat_____________________________________________________________392. 3. 5. 4 Effet de la temprature________________________________________________________402. 3. 5. 5 Le phnomne DIBL (Drain Induced Barrier Lowering)______________________________412. 3. 5. 6 Le phnomne Punch-through (ou Subsurface DIBL)________________________________422. 3. 5. 7 Erreur dappariement des transistors_____________________________________________422. 3. 6 Dimensionnement des transistors____________________________________________________432. 7 Transistors pour rduire la tension dalimentation________________________________452. 7. 1 Transistor Command par le substrat (BD-MOS)________________________________________462. 7. 2 Transistor multiples entres et grille flottante (MIFG-MOS):____________________________472. 7. 2. 1 Effet des charges piges______________________________________________________502. 7. 2. 2 Effet des capacits parasites et de lerreur des rapports des capacits____________________512. 8 Fonctions analogiques trs faible tension dalimentation__________________________522. 9 Fonctions analogiques trs faible consommation_________________________________532. 10 Conclusion_________________________________________________________________54Chapitre 3 OTA Faible Tension et Faible Consommation Pour Applications Basses Frquences________________________________________________________________553.1 . Introduction:_______________________________________________________________573. 2 Considrations gnrales______________________________________________________583. 2. 1 OTA faible transconductance, faibles consommation et tension dalimentation_______593. 3La paire diffrentielle en faible inversion:_______________________________________613. 3. 1 Linarit en mode diffrentiel:______________________________________________________613. 3 .2Plage dentre en mode commun:___________________________________________________633. 4 Techniques de linarisation____________________________________________________643. 4. 1 Paire diffrentielle avec dgnrescence de source_______________________________________643. 4. 2 Paire diffrentielle Asymtrique:____________________________________________________653. 4. 3 Structures base de transistors BD-MOS et MIFG-MOS_________________________________663. 4. 3. 1 Paire diffrentielle BD-MOS___________________________________________________663. 4. 3. 2 structure propose par [Sar97]__________________________________________________683. 4. 3. 3 Paire diffrentielle MIFG-MOS_________________________________________________693. 5. Nouvelles architectures proposes:_____________________________________________713. 5. 1 Linarisation par annulation de la distorsion cubique_____________________________________713. 5. 1. 1 Tension minimale d'alimentation________________________________________________743. 5. 1. 2 Structure de sortie de lOTA:__________________________________________________74a -Augmentation de la rsistance de sortie avec des transistors cascodes______________________74b - Augmentation de la rsistance de sortie avec des transistors composites____________________76c - Circuit complet de l'OTA_________________________________________________________783. 5. 2 deuxime architecture propose: Linarisation par dgnrescence de source via des transistorsMIFG-MOS:_________________________________________________________________________793. 6 Analyse des erreurs dues aux effets secondaires:__________________________________823. 6. 1 Effet des capacits parasites et de lerreur des rapports des capacits:_______________________833. 6. 2. Effet des charges piges dans loxyde de grille:_______________________________________843. 6. 3. Effet dappariement des transistors__________________________________________________853. 6. 4. Bande passante:_________________________________________________________________873. 6. 5 Calcul du Bruit__________________________________________________________________893. 6. 6 Rapport signal sur bruit____________________________________________________________903. 7. Effet de la temprature_______________________________________________________913. 7. 1 Compensation de l'effet de la temprature_____________________________________923. 7. 1. 1circuit propos dans [Vit77]______________________________________________________923. 7. 1. 2 circuit propos dans [Ogu95]_____________________________________________________933. 7. 1. 3 Circuit de polarisation propos____________________________________________________943. 8 La valeur minimale de la transconductance:_____________________________________983. 9 Tests etRsultats____________________________________________________________993. 9. 1 Rsultats de tests de l'OTA_________________________________________________________993. 9. 2 Rsultats de tests du filtre OTA-C___________________________________________________1033. 10 Conclusion________________________________________________________________105CHAPITRE 4M ULTIPLIEURSETO PRATEURSN ON -L INEAIREM OS _________________________1074. 1 Introduction_______________________________________________________________1094. 2 Multiplieur en faible inversion________________________________________________1104. 2. 1 Un nouveau multiplieur base de transistor MIFG-MOS en faible inversion_________________1124. 2. 2 Analyse des erreurs dues aux effets secondaires________________________________________1154. 2. 2. 1 Offset et passage du signal____________________________________________________1164. 2. 2. 2 linarit du multiplieur_______________________________________________________1174. 2. 2. 3 Rponse frquentielle________________________________________________________1184. 2. 2. 4 Bruit_____________________________________________________________________1184. 4 Multiplieurs base de transistors MOS en forte inversion_________________________1194. 4. 1 Multiplieur de type quadratique diffrentielle__________________________________________1194. 4. 2 Approche alternative_____________________________________________________________1224. 4. 3 Un nouveau multiplieur base de transistors MIFG-MOS en forte inversion_________________1244. 4. 3. 1 plage linaire du multiplieur___________________________________________________1254. 4. 3. 2 Tension dalimentation minimale du multiplieur:__________________________________1264. 4. 3. 3 Le choix des tailles des transistors et des rsistances________________________________1274. 4. 3. 4 Multiplication de la somme de tensions :_________________________________________1284. 4. 3. 5 Analyse des erreurs dues aux effets secondaires___________________________________1294. 4. 5. 1 Effet dappariement des transistors___________________________________________1294. 4. 5. 2 effet des erreurs des rsistances de sortie______________________________________1294. 4. 5. 3 Effet de la rduction de la mobilit___________________________________________1304. 4. 5. 4 Effet des charges piges et des capacits parasites :_____________________________1304. 4. 5. 5 Autres effets secondaires___________________________________________________1314. 4. 3. 6 Rsultats des simulations_____________________________________________________1314. 4. 3. 6. 1 Caractristique DC______________________________________________________1314. 4. 3. 6. 2 Tension doffset et passage du signal dentre (feedthrough)_____________________1324. 4. 3. 6. 3 Linarit du multiplieur__________________________________________________1334. 4. 3. 6. 4 Rponse frquentielle____________________________________________________1354. 4. 3. 6. 5 Bruit_________________________________________________________________1354. 5 Multiplieurs avec des transistors en rgime Ohmique de la fo

Recommended

View more >