El presente tutorial consiste de los siguientes captulos:1. Introduccin2. Preparacin de la Oblea de Silicio3. Etapas de Procesamiento * Fotolitografa4. Fabricacin del Transistor5. Etapas de Ensamblado6. Diseo de Componentes CMOS Reglas de unin7. Transistores8. Inversores9. Compuertas lgicas NAND NOR F=Not(A.B+C)10. Estructuras Repetitivas11. Compuertas de Transmisin MultiplexoresBienvenidos al tutorial

Como se hace un circuito integrado de siliciomicro-chipEl nmero de componentes en un circuito micro-chip creci, en uncuadrado de 5 mm de lado, seincrement de decenas a ms de250 000. Las obleas son procesadas en lotesde 50 a 300 al mismo tiempo, pero puede tomar muchas semanascompletar un lote dependiendo de lo intrincado del diseoEl silicio es un material semiconductor, al cual se le agrega pequeas cantidades de otros elementos los cuales son agregados por un proceso llamado dopado.

1. Produccin del silicio policristalino- Este es producido dentro de un recipiente acampanado y largo de cuarzo. - El SiHCl3 o SiCl4 qumicamente puro es mezclado con H2 y son introducidos dentro del recipiente en el cual un filamento es calentado elctricamente hasta cerca de 1200C.- El compuesto de silicio crece en la superficie de los filamentos.

2. Produccin de silicio monocristalino a partir del poli-silicio- Se usa el proceso de Czochralski.- El poli-silicio es fundido en un crisol de vidrio de cuarzo y calentado hasta ms de 1415 C.- Se introduce un cristal-semilla y luego se le retira lentamente hacia arriba con giro, el silicio adherido se solidifica tomando la estructura cristalina del cristal-semilla.- El cristal de silicio es dopado con fsforo o boro

3. Cortando las obleas- El cristal de silicio crece hasta el dimetro requerido.- Se le coloca en una maquina de corte y es cortado con una sierra circular de filo de diamante. - Luego se continua con un proceso de pulido .

4. Las Obleas- Las obleas altamente pulidas entonces estn listas para el enmascaramiento, fotolitografa y procesos de horneado en la manufactura actual de chips.

- Ellas se mantienen en condiciones de limpieza extrema

Deposicin Qumica en Fase Vapor y Silicio Epitaxial- Se coloca las obleas sobre un suceptor dentro de un reactor epitaxial a temperaturas entre los 1000C y 1300C .

- Se introduce un compuesto de silicio y dopantes en un gas portador

- La obleas, se colocan en compartimientos de cristal de cuarzo de alta pureza.- Se cargan hasta seis compartimientos dentro del tubo de cuarzo en el horno para su procesamiento. - Esto garantiza que no hay contacto entre los componentes lo cual ocasionara contratiempos.

Proceso de Horneado

Enmascaramiento y Grabado1. La pelcula de aislamiento de dixido de silicio esta formada en la superficie de la oblea

2. El dixido de silicio esta cubierto por un ligero material sensitivo llamado fotoresina.

Fotografa y Grabado3. Una foto-mscara es puesta sobre la fotoresina y expuesta a luz ultravioleta, la cual expone las reas no protegidas por la foto-mscara.

4. Las reas expuestas a la radiacin ultravioleta se endurecen, pero las reas necesarias para la difusin protegidas por la foto-mscara permanecen inalterables y luego son fcilmente removidas.

5. El grabado remueve el oxido de silicio.

Grabado por plasma. Este es un avanzado proceso de grabado en seco - Dentro de una cmara de reaccin las obleas estn expuestas directamente a la descarga del plasma donde iones reactivos son acelerados hacia las reas no enmascaradas de la oblea va radio frecuencia.

6. La fotoresina es quitada para dejar al descubierto el dixido de silicio.

- A partir de un dibujo se hacen las fotomascaras de cristal - Se forma el Dixido de Silicio y se le cubre con la fotoresina- Se pone una fotomascara y se le expone a la luz ultravioleta.- La oblea es revelada y grabada- Las partes seleccionadas son re- movidasFabricacinde un Transistor

- Se ponen las obleas en un horno de oxidacin donde se desarrollada una capa de oxido en una atmsfera de oxgeno o vapor de agua

El xido es impermeable para elementos de dopado tales como fsforo y boro y es vital para las propiedades dielctricas y de aislamiento en la tecnologa MOS

- Se deposita silicio policristalino sobre la oblea. Este es modelado y grabado para formar, la compuerta del transistor.

- Un dopante tipo n es introducido dentro de la regin abierta y difundida dentro de la oblea.- La difusin es realizada dentro del tubo de cristal de cuarzo del horno, en una atmsfera de fsforo (n) o boro (p).- Implantacin de Iones. Es un proceso para implantar dopantes a temperatura del medio ambiente. Los tomos dopantes son ionizados y acelerados con alta energa ellos golpean las obleas de silicio y son depositados a varias profundidades dependiendo de su masa y energa

Deposicin Qumica en FaseVapor a Baja Presin (LPCVD). - Por este mtodo el oxido de silicio, el nitruro de silicio o el polisilicio son depositados sobre un sustrato de silicio. - Una capa de aluminio es depositada toda sobre la oblea, modelada y grabada para formar las capas de interconexin y las conexiones al canal del Transistor MOS

- Cada circuito sobre la oblea terminada es probado antes de que la oblea sea cortada en chips individuales.

Filosofa de los VLSI- El trmino CMOS se refiere a una estructura sandwich de capas aisladas, con una capa de oxido entre un conductor y un semiconductor.- La interaccin mas importante existe entre las capas conductoras y semiconductoras donde el aislamiento es muy delgado, pero no hay conexin efectiva. - El voltaje sobre la capa conductora afecta la distribucin de impurezas en el semiconductor inferior a ella. Se forma el Transistor de Efecto de Campo (FET).

Componentes en tecnologa CMOS

Posiciones relativas a la superficie de silicio

Se necesita una forma simple de representar capas y topologas demodo que podamos iniciartrabajos de diseo con diagramasrelativamente simples.

Un medio simple en este respecto es el uso de diagramas de lneas:* las barras se convierten en lneas delgadas* los contactos se convierten en pequeos cuadros* los colores permanecen sin cambioCapas de CMOS - representacin del diseo

clave para la tabla 2

Estructuras del Transistor - El diseo del layout VLSI consiste en crear mscaras apropiadas que definen el tamao y localizacin de los componentes adems de las interconexiones necesarias.

- Cuando el Polisilicio cruza un rea difundida crea un transistor conmutador;

- Dondequiera que el rojo cruce al verde se forma un transistor n y un transistor p se formara cuando el rojo cruce al amarillo.

- El Transistor tiene tres terminales: a , b y c llamados fuente, dreno y compuerta.

El transistor NMOS- El transistor tipo n es un dispositivo conmutador activo en alto el cual conduce y acta como un circuito cerrado cuando su voltaje de compuerta es ALTO. este transistor solo bueno al pasar lgica "0; la lgica "1" no es pasada bien (el voltaje es reducido).

El transistor PMOS- El transistor tipo p es un dispositivo conmutador activo en bajo que conduce cuando su voltaje de compuerta es BAJO. Este transistor p es solo bueno para pasar el "1".

Comportamiento del CMOS "Complementario"Imagine un transistor tipo n y tipo p controlados por el mismopolisilicio. El tipo p es desactivadopor un voltaje alto sobre la compuerta (c), y el tipo n es activado.El transistor tipo P es bueno al pasar"1", el transistor tipo n es bueno al pasar "0", Por consiguiente conectando a a VSS (lgica "0"), a'a VDD (lgica "1") y b junto a b' ala salida ,podemos hacer fcilmente un inversor.

El Inversor CMOS- Los inversores estndar CMOS son bastante simples

El tipo p es usado siempre para hacer la salida lgica "1" (VDD)

El tipo n es usado siempre para hacer la salida lgica "0" (VSS)

Diseando el inversor1. Se usan dos lneas horizontales para las conexiones VSS y VDD. Este es hecho en metal2, pero se puede usar el metal1 en su lugar.

2. Dos lneas verticales (difusin p y difusin n ) se usan para representar el transistor p (amarillo) y el transistor n (verde).

3. Entonces las compuertas de los transistores se unen con una lnea de polisilicio y se conectan a la entrada.4. Los drenajes se conectan con metal1 a la salida. No puede haber conexin directa entre transistores.5. Las fuentes de los transistores se conectan a VSS y VDD con metal1 . Ntese que se usan vas y no contactos.

Layout del Inversor CMOSEn este diagrama de lneas elmetal1 es usado en lugar del metal2 para conectar lasfuentes VSS y VDD

y la mascara de layout es:.

La Compuerta NANDLa salida es ALTA cuando una desus entradas es BAJA luego, la salida es conectada a la fuente de poder por alguna de ellasindependientemente; de esa forma ellas estn en paralelo.

La salida es BAJA cuando ambas entradas sean ALTAS luego, la salida es conectada a tierra solopor ambas seales juntas; de esaforma ellas estn en serie.

La tabla de abajo presenta como el estado de la salida lgica depende de los estados de las entradas lgicas y como trabajan los transistores.

Diagrama de lneas de la compuerta NANDLos dibujos abajo presentan diferentes opciones del diagrama de lneas de la compuerta NAND.2. NAND de 2 entradas - transistores verticales.

1. NAND de 2 entradas - transistores verticales.

3. NAND de 2 entradas - transistores horizontales

Compuerta NAND de 3 entradas diagrama de lneas

La Compuerta NORLa salida es BAJA cuando una desus entradas es ALTA luego,lasalida es conectada a tierra por unade ellas independientemente; de esa forma ellas estn en paralelo.

La salida es ALTA cuando ambas entradas son BAJAS luego, la salidaes conectada a la fuente de poder solo por las dos entradas juntas; deesa forma ellas estn en serie.

Diagrama de lneas de una compuerta NOR.La figura presenta el diagrama de lneas de una compuerta NOR.

Funciones LgicasLa red pull-up es hecha de transistores tipo p dirigidos porla misma entrada que la redpull-down tipo n. Las redes son diseadas para queo la red pull-down conecte la salida a tierra o la red pull-upconecte la salida a la fuente.- Realizar la funcin F=Not(A.B+C). Procedimiento1. Dibuje la tabla de verdad2. Determine cuando F esta siendo conectado a "0"3. Sintetice la estructura del transistor N4. Complemente la estructura para los transistores P

La estructura del transistor N- El primer punto es dibujar la tabla de verdad. Usando la tabla de verdad vemos que necesitamos conectar F a "0"cuando hay un "1" en cualquier columna A.B o C- El segundo punto es sintetizar la estructura de transistores N. Vamos a imaginar que el diagrama de bloques primero conecta F a "0" cuando A.B es "1" o C es "1".

Grupo Y - conecta F a "0"cuando A=1 y B=1

Grupo Z - conecta F a "0"cuando C=1

Cuando A.B es "1" los transistoresen serie estn ambos encendidos y F esta conectado a "0"independientemente del estado de C.Cuando C es "1" el transistor de laderecha esta encendido, Por lo tanto ello conecta F a "0", independientemente del estado de A y B.

La estructura complementaria PDebemos seguir dos reglas:- todas las estructuras en paralelo se convierten en serie- todas las estructuras en serie se convierten en paralelo.

En la estructura de transistores Ndentro del bloque Y los transistores estuvieron en serie,ahora ellos estn en paralelo. Podemos dibujar un diagrama de circuito de transistores P

Podemos ahora combinar estos dos bloques diseados para crear undiagrama de circuito de compuertas lgicas las cuales realizan la funcinF=Not(A.B+C)PA, PB y PC son transistores tipo PNA, NB y NC son transistores tipo NMirando las tablas presentadas abajopodemos ver como trabaja la lgicade compuertas.

La ultima etapa es crear el diagramade barras de la compuerta de arriba.

Compuerta de transmisin- Usados de esta forma los transistores son usados solo como transistores de paso.- Como el transistor tipo P es bueno pasando el 1 y el tipo N lo es pasando el 0 se los puede combinar ponindolos en paralelo para producir un switch que es bueno tanto para pasar la lgica 0 como la 1 .- La compuerta se puede representar por la figura de al lado.

Reglas de diseo- Las reglas de diseo son usadas para proveer una interface entre el diseador y los fabricantes.- Este conjunto es del conocido reglas basada en el parmetro lambda, el; cual tiene el valor de la mitad de la dimensin de la tecnologa de fabricacin.- Reglas de diseo. Separacin mnima y ancho mnimo.1. Donde no se indica la separacin, los alambres puedes sobreponerse.2. Dimensin mnima de transistores.