VII MISE EN OEUVRE DES CIRCUITS INTEGRES TTL ECL …infoindustrielle.free.fr/La_technologie des CI/Techno_ci_pdf/partie... · TECHNOLOGIE DES CIRCUITS INTEGRES LOGIQUES - D ANGELIS

TECHNOLOGIE DES CIRCUITS INTEGRES LOGIQUES - D ANGELIS 65

VII MISE EN OEUVRE DES CIRCUITS INTEGRES VII - 1 - Généralités Le choix de la technologie utilisée sera généralement basé sur le lien vitesse consommation rappelons brièvement ces caractéristiques pour la porte de base (pour les CMOS consommation à 1 MHz sous 5 volts):

TTL ALS

TTL AS

TTL FAST

ECL 100K

CMOS 4000

CMOS HC

CMOS AC

Bi CMOS Unité

Tdp 4 1,5 3,3 0,75 125 9 7 3,8 ns

Courant 0,2 4 1,6 9,5 0,2 0,2 0,2 3 mA Certaines technologies présentées ici ne doivent plus être utilisées pour de nouvelles études car obsolètes où en voie de l'être, TTL TTL LS, TTL S, ECL 10K, CMOS 4000 VII - 2 - Entrées et Sorties L'apport de signaux corrects sur les entrées des opérateurs logiques est fondamental. On devra envisager les trois critères essentiels: - Des niveaux de tensions compatibles avec les seuils logiques des entrées en gardant à l'esprit les notions d'immunité au bruit - Des fronts raides permettant des changements d'état franc de la sortie des opérateurs commandés et évitant des pointes de consommation de longue durée - Penser à la testabilité des cartes notamment pour les entrées polarisées en permanence à un même état logique VII - 2 - 1 - Polarisation des entrées Quatre cas sont à examiner - polarisation permanente - polarisation par un composant de la même famille - polarisation par un composant d'une autre famille logique - polarisation par un composant mécanique ou électromécanique VII - 2 - 1 - 1 - Polarisation permanente d'une entrée Une entrée qui doit être polarisée au 1 ou au 0 en permanence doit être rappelée au potentiel correspondant à l'aide d'une résistance. En effet, si électroniquement, la logique permet en général une connexion directe au potentiel correspondant, il n'en est pas de même pour les appareils de test. Les testeurs vont tenter de forcer l'entrée au 1 ou au 0 afin de permettre le changement d'état de l'opérateur et ainsi vérifier son bon fonctionnement. Une entrée connectée directement à la masse ou au Vcc ne pourra pas être forcée à un autre état et ainsi empêchera un test complet de la carte. Pour connecter l'entrée au potentiel adéquat, on dispose une résistance de rappel en anglais on dira une résistance de Pull Up ( connexion à la tension élevée ) ou de Pull Down (connexion à la tension basse ) Lorsqu'une porte comporte d'un nombre d'entrées trop important, il est possible de connecter une ou plusieurs entrées superflues au potentiel neutre ou de diriger le même signal sur plusieurs entrées . Cette dernière solution est à éviter lorsqu'on cherche à monter en fréquence car elle double la capacité parasite de l'entrée. Ce dernier point est particulièrement sensible avec des opérateurs CMOS. IMPORTANT Les circuits CMOS doivent impérativement voir toutes leurs entrées polarisées, aucune entrée ne doit être laissée en l'air

TECHNOLOGIE DES CIRCUITS INTEGRES LOGIQUE - D ANGELIS 66

Montage à éviter pour qui veut monter en fréquence

Montage avec résistance de rappel au Vcc "pull up"

Montage avec résistance de rappel à la terre "pull down"

Fig VII - 1 - Entrées avec résistance de rappel

Détermination de la valeur de la résistance La valeur de la résistance à disposer doit fournir un potentiel compatible avec les états logiques désirés. Le calcul de la résistance se fera à partir de la chute de tension provoquée par le courant de polarisation ou la valeur sera choisie de façon à ce que l'entrée présente la meilleure immunité au bruit CMOS au 1 ou au 0 logique l'entrée de ces circuits consomment peu cependant on limitera la valeur des résistances de rappel à quelques Kilo-ohms TTL au 1 logique ces circuits consomment peu les résistances de rappel pourront prendre des valeurs de quelques Kilo-ohms au 0 logique le problème est plus délicat, en effet le courant débité n'est pas négligeable et la tension maximale admissible est de 0,8volt. On essaiera d'obtenir 0,4 volt pour une bonne immunité au bruit

IILR 40,=

TTL AS ALS FAST IIL 0,5 mA 0,2 mA 0,6 mA

R maxi (pour 0,4V) 800 Ω 2000Ω 670Ω

ECL Les entrées de ces circuits sont connectées par une résistance interne de 50kΩ à VEE de ce fait il est possible de laisser une entrée non connectée. VII - 2 - 1 - 2- Polarisation par un composant de la même famille VII - 2 - 1 - 2 - 1 - Les CMOS Les circuits d'une même famille sont conçus pour être mis bout à bout sans problème la question est de savoir combien d'entrées pourront être connectées à une même sortie Pour les CMOS , la sortie se comporte comme une résistance et l'entrée comme une capacité en série avec une résistance. Le temps d'établissement d'un état logique dépendra du RC ainsi constitué. Lorsqu'une sortie alimente plusieurs entrées c'est autant de capacités mises en parallèle et donc un ralentissement. En statique, une entrée ne consomme pratiquement rien aussi une sortie peut étre connectée à un nombre considérable d'entrées mais la vitesse de commutation sera très lente.


Le temps de commutation dépendant de la charge est un des paramètres les plus en défaveur de la série 4000 puisqu'il interdit toute évaluation de la fréquence maximale d'un circuit tant que le schéma n'est pas achevé. Nous avons vu page 49 que la sortie d'une porte de la série 4000 alimentée sous 5volts est assimilable à une résistance de 500 Ω et l'entrée à une capacité de 5pF en série avec une résistance de 1500 Ω ce qui donne une constante de temps:

σ =RC = 2000.5.10-12 = 10-8seconde ou 10 nS Lorsqu'une sortie pilote 10 entrées nous plaçons 10 résistances de 1500 Ω en parallèle ainsi que 10 condensateurs de 5 pF soit une résistance équivalente de 150 Ω en série avec une capacité de 50pF et la résistance de sortie de 500 Ω. La constante de temps devient:

σ =RC =.(500+150).50.10-12 = 3,25.10-8seconde ou 32,5 nS. La fréquence maximale d'utilisation est alors de quelques Mégahertz ( 3 à 4) La série 4000 étant en voie d'abandon, nous ne nous étendrons pas plus sur ce sujet. Les CMOS HC et AC , sont notablement différents sur ce plan, la résistance de sortie a été divisée par 10 et la résistance de 1500 0 en série avec la capacité, d'entrée a disparue. La valeur de la capacité d'entrée est restée identique

Fig VII - 2 - Sortie et Entrée des portes HC et AC

La constante de temps est considérablement plus faible et les fréquences utilisables beaucoup plus élevées ainsi, la fréquence maximale de l'horloge d'une bascule JK alimentée sous 5volts sera:

TECHNOLOGIE FREQUENCE 74C76 4 MHz

74HC76 ou 74HC109 25 MHz

74AC109 175 MHz

La sortance des circuits CMOS est une question de fréquence. A basse fréquence plusieurs dizaines d'entrées peuvent être connectées à une sortie cependant il convient de ne pas trop détériorer le temps de montée (rise time ) ou le temps de descente (fall time). Lors du changement d'état d'une sortie d'opérateur, un transistor se bloque pendant que l'autre devient passant durant cette transition la résistance de ces deux éléments en série entre Vdd et Vss (l'alimentation) peut tomber à 600 Ω on comprend qu'il n'est pas raisonnable de prolonger la durée de cet appel de courant. Il est possible également qu'une variation trop lente du signal d'entrée d'un opérateur provoque des oscillations sur sa sortie. Un temps de transition maximal des signaux appliqués sur les entrées est généralement précisé par le fabricant


Un autre paramètre est à prendre en considération, il s'agit du temps de transition des signaux appliqués sur les entrées, un maximum est précisé par le fabricant, le signal devra être conforme. Le tableau ci-dessous donne les temps de transition maxi des signaux à appliquer ainsi que les temps de montée et de descente des signaux de sortie de ces mêmes opérateurs. Si nous comparons ces données pour une alimentation de 5 Volts: la CMOS 4000 réclame 15 µS et fournit tr = 180 nS tf = 100 nS la CMOS HC réclame 500 nS et fournit tr = 8 nS tf = 8 nS la CMOS AC réclame 40 nS et fournit tr = 4 nS tf = 2 nS On voit que la CMOS 4000 ne doit pas piloter un circuit AC

TECHNOLOGIE Temps de

transition maxi sur les entrées

Temps de transition du signal de sortie

(typique sur 50 pF) TENSION

D'ALIMENTATION

15 µs tr = 180 nS tf = 100 nS 5 Volts

CMOS 4000 5 µs tr = 90 nS tf = 50 nS 10 Volts

4 µS tr = 65 nS tf = 40 nS 15 Volts

1000 ns 38 nS 2 Volts

CMOS HC 500 nS 8 nS 4,5 Volts

400 nS 6 nS 6 Volts

150 nS/V 3,0 Volts

CMOS AC 40 nS/V tr = 4 nS (sur 5 Volts) 4,5 Volts

25 nS/V tf = 2 nS (sur 5 Volts) 5,5 Volts VII - 2 - 1 - 2 - 2 - Les TTL Une entrée de circuit TTL ne consomme pratiquement rien au 1 Logique seul le 0 logique pose problème. Une entrée au zéro logique débite un courant qui peut étre important la tension maximale produite par ce courant ne doit pas dépasser 0,8 Volt. Afin de conserver une immunité au bruit suffisante on s'efforcera de ne pas dépasser 0,4 volt. Le nombre d'entrées connectables à une sortie est déterminé en divisant le courant de sortie à l'état bas IOL (courant qui peut être absorbé par le transistor T4 du schéma ci-dessous) par le courant débité par une entrée IIL (courant passant par la jonction base émetteur de TI)

Fig VII – 3 – Connexion d’une sortie TTL avec une entrée


TECHNOLOGIE IOL max IIL max SORTANCE Std 16 mA 1,6 mA 10

S 20 mA 2,0 mA 10

LS 8 mA 0,36 mA 22

AS 20 mA 0,5 mA 40

ALS 8 mA 0,2 mA 40

FAST 20 mA 0,6 mA 33

Le mélange des technologies est tout à fait possible, les niveaux de tension étant identiques il suffira d'utiliser les valeurs de IOL et de IIL adéquat quant aux temps de transition, ils ne sont pas très différents et ne posent pas de problèmes en cas de mélange de technologies à l'intérieur de la famille TTL

Temps de montée Temps de descente TECHNOLOGIE tr tr

Std 12 nS 5 nS

S 6 nS 3 nS

LS 13 nS 3 nS

AS 5 nS 3 nS

ALS 10 nS 6 nS

FAST 2 nS 2 nS

VII - 2 - 1 - 3 - Polarisation par un composant d'une autre famille Il n'est généralement pas recommandé de mélanger les technologies, chacune ayant son domaine d'application. La technologie CMOS 4000 n'est pas directement compatible avec la TTL mais pourra cependant s'interfacer sans trop de difficulté, la connecter avec l'ECL serait une démarche curieuse car les vitesses sont tellement différentes qu'on ne voit pas la justification d'une telle association. Les nouvelles technologies CMOS , HC et AC s'interface facilement avec les composants TTL à l'aide de leurs séries HCT et ACT , vitesses, consommations, tensions d'alimentations sont proches, les deux familles peuvent voisiner sans gros problèmes. La famille ECL par ses tensions d'alimentation spécifiques s'interface plus difficilement avec les deux familles précédentes, il sera nécessaire de translater les états logiques ce qui complique sérieusement la chose, la connexion entre ECL et portes GaAs semble avoir été prévue notamment par Gigabit qui préconise des tensions d'alimentation ECL pour ses portes logiques GaAs, cependant les portes GaAs n'abondent pas sur le marché dans l'état actuel aussi il nous est difficile de généraliser et surtout de prévoir l'avenir du GaAs. VII - 2 - 1 - 3 - 1 - Association CMOS 4000 ↔ TTL Examinons les problèmes posés par une association telle que ci-dessous (les inverseurs peuvent être remplacés par des portes quelconques) l'inverseur ne possédant qu'une entrée simplifie le problème:

Fig VII – 4 – Association d’inverseurs CMOS 4000 et de TTL pour une mise en évidence des problèmes


Mise en regard des tensions de sortie et d'entrée des opérateurs logiques:

Sur le schéma ci-dessus on peut voir apparaître les problèmes lorsque la tension fournie par un état logique ne se situe pas à l'intérieur de la zone de ce même état de l'entrée à laquelle elle doit être raccordée. D'autre part il faut prendre en considération les courants qu'une sortie pourra fournir au 1 logique ou absorber au 0 logique Dans le sens CMOS4000 --> TTL Les tensions sont correctes, seul Ie courant au 0 logique pose problème en effet:

- la porte TTL quelle que soit la famille consomme peu au 1 logique, quelques microAmpères, et admet du 1 logique au dessus de 2 volts, la porte CMOS est en mesure de fournir 0,8 mA en conservant une tension de 4,6 volts donc pas de problème

- au 0 logique la porte CMOS peut absorber un courant de 0,8 mA en conservant une tension de 0,4 volt. Si l'on admet que le transistor canal N a, dans ce cas, une résistance "ON" de 500 Ω , la limite supérieure du 0 logique sera atteinte pour un courant de 1,6 mA. Il reste alors à comparer ces données avec le courant débité par les différentes familles TTL:

- -

FAMILLE TTL AS ALS FAST Courant ILL

en mA 0,5 0,2 0,6

Dans le sens TTL→ CMOS4000 Nous voyons sur la figure III-5 que le 1 logique fourni par la porte TTL risque de tomber dans la zone d'incertitude de l'entrée de la porte CMOS ce qui doit être exclu

On pourra conclure: Dans le sens CMOS 4000 → TTL les connexions des portes standards et Schottky sont déconseillées, les autres ne posent pas de problème


Dans le sens TTL → CMOS 4000 il est clair que les 1 logiques ne sont pas compatibles il est alors nécessaire de placer une résistance de rappel de quelques kΩ entre la sortie et le +5 volts ( Pull Up) une porte TTL à collecteur ouvert pourra être utilisée sans qu'elle soit obligatoire

Fig VII - 5 - Exemples d'association TM CMOS400 rendue possible à l'aide d'une résistance de rappel III - 2 - 1 - 3 - 2- Association CMOS HC → TTL Comme dans l'exemple précédent, les niveaux d'entrée et de sorties ci-dessous font apparaître un problème au 1 logique dans le sens TTL→ HC celui-ci sera résolu en utilisant une résistance de Pull Up ou en plaçant une porte HCT entre la TTL et la HC

Fig VII – 6 - Association TTL- CMOS HC à l'aide d'une porte HCT .

Les caractéristiques des portes HC étant données pour 4 mA , une porte de ce type pourra piloter toute porte TTL quelle qu'en soit la famille


Fig VII – 7 - Association TTL CMOS -HC rendue possible à l'aide de circuit HCT

VII - 2 - 1 - 3 - 3- Association CMOS AC ↔ TTL

L'association des portes CMOS AC et TTL se présente de la même façon que TTL ↔ HC, les niveaux d'entrée et de sorties ci-dessous font apparaître le même problème au 1 logique dans le sens TTL → AC celui-ci sera résolu en utilisant une résistance de Pull Up ou en plaçant une porte ACT entre la TTL et la AC


Comme avec les circuits HC, un problème apparaît dans le sens TTL → AC puisque le 1 logique TTL peut descendre à 2,4 volts et que le minimum du 1 logique sur l'entrée AC est 3,5 Volts. Une solution peut être trouvé avec une résistance de Pull Up une autre solution est obtenue avec une porte ACT

Fig VII – 8 – Association TTL – CMOS AC rendue possible à l’aide de circuit ACT

VII - 2 - 1 - 4 - Polarisation par un composant mécanique, électromécanique ou une électronique éloignée VII - 2 - 1 - 4 - 1- Généralités Deux problèmes essentiels se posent lorsqu'on veut piloter une logique par des composants externes tels que boutons poussoirs, relais électromécaniques, capteurs ou une électronique éloignée. Ce sont: - les rebonds de contacts - la génération ou l'apport de parasites VII - 2 - 1 - 4 - 2 - Elimination des rebonds de contact Tous les contacts mécaniques ou électromécaniques rebondissent. Lorsqu'un contact se ferme, ce sont deux pièces métalliques qui se heurtent, aussi les deux matériaux vont rebondir c'est à dire que le contact va s'établir et se couper plusieurs fois avant de se stabiliser. Les périodes de coupure et de fermeture peuvent durer chacune plusieurs centaines de microsecondes et ceci pendant plusieurs millisecondes. Pour la logique Électronique, l'établissement d'un état logique pendant 100µs alors qu'elle réagit à 10ns , c'est 10 000 fois son temps de réponse, autant dire l'infini. Il est, la plupart du temps, tout à fait exclu de commander une logique dans ces conditions. L'élimination des rebonds est absolument nécessaire.

Elimination des rebonds de contact à l'aide d'un bistable RS Ce montage pourra être réalisé aussi bien en technologie TTL que CMOS les deux résistances de quelques kilo-ohm permettent aux entrées non reliées à la terre d'être maintenues au 1 logique. Lorsque le commutateur ne touche aucun des deux contacts, les deux entrées du bistable sont au 1 logique et celui-ci reste dans la position antérieure, c'est le premier établissement de la tension sur une entrée qui fait changer d'état le bistable.


Fig VII – 9 – Elimination des rebonds de contact à l’aide d’un bistable RS

Elimination des rebonds de contact à l'aide d'un circuit RC. Lorsque les contacts sont ouverts, le condensateur est chargé, la porte Nand reçoit du 1 sur ses deux entrées sa sortie est à 0. Lorsque les contacts se ferment, le condensateur se décharge très rapidement et la porte Nand change d'état. Lorsque les contacts rebondissent, le circuit RC ralentit la remontée de la tension, si la constante de temps est suffisante, la tension n'atteint pas le seuil du 1 logique et la porte reste insensible aux rebonds. Recevant des signaux dont le temps de montée est lent, il est nécessaire d'utiliser une porte trigger de Schmit. Une porte de type trigger de Schmit est insensible à la vitesse de montée des signaux sur ses entrées seuls comptent les seuils de basculement. La valeur de la constante de temps du circuit RC doit être adaptée aux rebonds toutefois une valeur de 1ms convient généralement. Lorsque la porte est en technologie CMOS ce montage ne pose pas de problème, mais en technologie TTL il faut tenir compte du courant débité par l'entrée de la porte qui s'ajoute au courant de la résistance de 0,2 à 2 mA suivant la famille. Dans ce dernier cas, un condensateur d'assez forte, valeur, 470nF à 1µF, s'imposera.

Fig VII – 10 – Elimination des rebonds de contact à l’aide d’un circuit RC


Fig VII - 11 - Signaux obtenus avec le circuit RC et le Nand Trigger de Schmit VII - 2 - 1 - 4 - 3 Protection contre les parasites VII - 2 - 1 - 4 - 3 - 1 - Parasites générés par les relais électromagnétiques Connecter une logique électronique avec le monde extérieur est souvent l'occasion de laisser pénétrer des parasites dans l'électronique. La commande par composants électromécaniques elle même peut être génératrice de parasites. Les relais électromécaniques sont générateurs de parasite. Le relais est constitué d'une bobine qui génère un flux magnétique dans un circuit dont la réluctance, grande au départ, devient très faible lorsque l'armature mobile est attirée. Cette variation brutale de réluctance produit une variation importante de flux magnétique qui induit dans la bobine une surtension. Cette surtension peut se répercuter sur la logique par le biais des alimentations ou par Couplage Electromagnétique (CEM) Si la commande doit être assurée par un composant électromécanique, on choisira de préférence un relais à Interrupteur à Lames Souples (ILS souvent appelés relais Reed ou relais Clare du nom des fabricants

Fig VII – 12 – Schéma de principe d’un interrupteur à lames souple ( ILS)

Deux lames souples en fer doux sont scellées dans une ampoule de verre sous atmosphère inerte (dépourvue d'oxygène) . L'ampoule est insérée à l'intérieur d'une bobine électromagnétique. Lorsqu'un courant circule dans la bobine les lames se magnétisent et s'attirent, Ic contact s'établit. Lorsque le courant cesse, les lames étant en fer doux se démagnétisent et le contact s'ouvre, la rupture se faisant en atmosphère inerte, il n'y a pas détérioration des grains de contact. La variation du flux magnétique est insignifiante il n'y aura pas d'autres perturbations électromagnétique que celles causées par les variations du courant de commande dans le circuit de la bobine et dans le circuit commandé. Les relais à ILS existent en tailles très variables depuis le relais qui commande un courant de quelques dizaines de milliampères sous quelques volts et qui tient dans un boîtier de circuit intégré DIL 14 broches jusqu'au relais 10 ampères sous 220 volts. C'est plutôt le premier qui nous concerne


Si le relais à ILS résout une partie des problèmes électromagnétiques, il ne résout cependant pas celui des rebonds de contact qui subsistent. VII - 2 - 1 - 4 - 3 - 2 - Commande par opto-coupleurs La solution pour transmettre à une logique électronique des états logiques en provenance de milieux bruités (parasités) ou même pour transmettre des états logiques en provenance d'une électronique éloignée, donc susceptible d'être parasité, passe par un isolement galvanique. Réaliser une transmission avec isolement galvanique signifie que les informations sont transmises par d'autres médiats que les courants électriques. Un isolement galvanique pourra être assuré en utilisant un transformateur d'impulsion ou un opto-coupleur. Le transformateur d'impulsion, deux bobinages de quelques spires sur un anneau de ferrite, assure un isolement galvanique correcte. Il peut notamment protéger l'électronique contre des surtensions qui auraient lieu sur le circuit de commande mais il peut également transmettre des signaux parasites par couplage magnétique ou électrostatique entre primaire et secondaire. Ce n'est pas la solution idéale. Un opto-coupleur est un circuit intégré à l'intérieur duquel une photo-diode peut éclairer la base d'un photo-transistor. Lorsque le circuit de commande débite dans la diode, celle-ci émet un flux de photon qui peut rendre le transistor passant. Le courant nécessaire pour émettre un flux de photon suffisant pour rendre passant le transistor est de l'ordre d'un ou de plusieurs milliampères ce qui ne permet pas en général aux parasites de franchir cette barrière. D'autre part l'isolement électrique entre la diode et le transistor est de l'ordre de 1000 à 2000 volts ce qui assure un excellent isolement électrique. Certains modèles sont munis d'un écran pour assurer une meilleure réjection du bruit en mode commun. On appelle bruit en mode commun des parasites identiques arrivant simultanément sur l'anode et sur la cathode. C'est en général des signaux qui se sont induits sur les lignes de transmission, les deux conducteurs étant cote à cote sont plongé dans le même rayonnement électromagnétique et voient les mêmes tensions s'induire. Il est possible que ces tensions parvenant à la diode se répercutent sur le transistor par couplage électrostatique un écran placé entre ces deux composants et mis à la terre évitera les influences électrostatiques entre le deux composants

Fig VII – 13 – Schéma de principe d’un opto coupleur Exemples: Certains fabricants proposent des opto-coupleurs compatibles sur leurs entrées avec les sorties de TTL ou de TTL LS et qui peuvent fournir des états logiques directement en sortie. Les photo-coupleur Hewlett Packard HCPL-2200 et HPCL-2300 ces opto coupleurs figurent également au catalogue de Toshiba


Fig VII – 14 – Exemples d’opto-coupleurs Ces deux opto-coupleurs, le premier HCPL-2200 se comporte comme une porte logique trigger de Schmit à sortie tri-stats, ce qui signifie que le temps de montée du signal de sortie est indépendant de la vitesse d'établissement du courrant dans la diode et EPCL-2300 muni d'un écran électrostatique qui va se comporter comme une porte à collecteur ouvert.


Ils sont donnés avec les caractéristiques suivantes:

Paramètre Symbole EPCL-2200 IPCL-2300 Unité min max min Max

Tension d'alimentation Vcc 4,5 20 4,75 5,25 Volt

Courant d'entrée "ON" If (ON) 1,6 5 0,5 1 mA

Courant d'entrée 'OFF If (OFF) 0,1

Tension d'entrée (pour If max) Vf 1,7 l'O 1,5 Volt

Tension de claquage inverse Vr 5 4,5 Volt

Courant de sortie état haut Ioh -2,6 mA

Courant de sortie état bas Iol 6,4 8 mA

Tension de sortie état haut Voh 2,4 Volt

Tension de sortie état bas Vol 0,5 0,5 Volt

Temps de propagation LH Tplh 300 160 ns

Temps de propagation PL Tphl 300 200 ns

Fréquence maximale 5 8 MHz

Isolement 1440 1440 Volts Immunité aux transitoires de mode commun CM 1000 10000 100 400 V/µs

Ces deux opto coupleurs prélevés dans un ensemble d'une quinzaine de références aussi bien chez Hewlett Packard que Toshiba mais d'autres fonctions pourront être trouvées chez Texas, Phillips et bien d'autres On peut constater que ces deux circuits ont des sensibilités très différentes, ils ont été choisis à cette intention l'un demande un courant direct dans la LED de 5mA pour établir un 1 logique en sortie l'autre 1 seul mA lui suffit mais ce gain en sensibilité se traduit par une perte d'immunité aux transitoires qui dans un cas peut monter à 10 000 V/µs alors que le second plus sensible voit son immunité aux transitoires tomber à 400 V/µs malgré l'écran électrostatique. Dans un cas comme dans l'autre ces circuits peuvent être pilotés par des circuits logiques usuels et ainsi assurer une liaison entre deux logiques électroniques éloignées. En milieux fortement bruités l’émission de signaux pourra être réalisée par un transmetteur de ligne différentiel.

Fig VII - 15 - Commande d'une logique à partir d'un commutateur mécanique avec élimination des rebonds de contact et isolation galvanique,

Documents

VII MISE EN OEUVRE DES CIRCUITS INTEGRES TTL ECL …infoindustrielle.free.fr/La_technologie des CI/Techno_ci_pdf/partie... · TECHNOLOGIE DES CIRCUITS INTEGRES LOGIQUES - D ANGELIS