128
v14.01 Visual System Simulator 모델링 안내서 ni.com/awr

VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

  • Upload
    others

  • View
    1

  • Download
    0

Embed Size (px)

Citation preview

Page 1: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

v14.01

Visual System Simulator모델링안내서

ni.com/awr

Page 2: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

VSS Modeling GuideNI AWR Design Environment v14.01 Edition

1960 E. Grand Avenue, Suite 430El Segundo, CA 90245USAPhone: +1 310.726.3000Fax: +1 310.726.3005Website: www.ni.com/[email protected]. Technical Support phone: 888.349.7610

LEGAL NOTICES

© 2018 National Instruments. All rights reserved. © 2018 AWR Corporation. All rights reserved.

Trademarks

• Analog Office, APLAC, AWR, AWR Design Environment, AXIEM, Microwave Office, National Instruments, NI, ni.com andTX-Line are registered trademarks of National Instruments. Visual System Simulator (VSS), Analyst, and AWR Connected aretrademarks of AWRCorporation/National Instruments. Refer to the Trademarks section at ni.com/trademarks for other NationalInstruments trademarks.

• Other product and company names mentioned herein are trademarks or trade names of their respective companies.

Patents

For patents covering NI AWR software products/technology, refer to ni.com/patents.

The information in this guide is believed to be accurate. However, no responsibility or liability is assumed by National Instrumentsfor its use.

Page 3: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Table of Contents

1. Simulation Basics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1

1.1. 추가 문서 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1

1.2. 표기 규칙 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2

1.3. 기본 개념 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3

1.3.1. RF Budget Analysis and RF Inspector Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3

1.3.2. Time Domain 시뮬레이션 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4

1.3.3. Sweeping Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–5

Design Parameters .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–5

Controlling Sweeps .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7

Swept Measurements .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8

1.4. Data Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–10

1.4.1. Digital Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–11

1.4.2. Analog Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–11

1.4.3. Complex Envelope Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–12

Complex Envelope 신호 관련 작업 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–13

0 중심 주파수 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–14

기타 이점 및 제한사항 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–16

RF Budget 분석 시뮬레이션 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17

1.4.4. 샘플링 주파수, 데이터 속도 및 오버샘플링 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17

Sampling Theory and Aliasing .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18

샘플링 주파수 선택 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–19

Signal Bandwidth .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–20

1.4.5. Generic Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21

1.4.6. Fixed-Point Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21

1.4.7. Signal Properties .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21

1.4.8. 기본 데이터 경로 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–22

1.5. Automatic Configuration .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–23

1.6. Time Domain 시뮬레이션의 스펙트럼 분석 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–23

1.6.1. Transforms; Fourier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–23

1.6.2. 평균 산출, 윈도우 지정 및 전력 스펙트럼 추정 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–25

1.6.3. Frequency Resolution and Video Bandwidth .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–26

1.6.4. 음(-) Complex Envelope 주파수 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27

1.6.5. 채널 전력 측정 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–29

1.7. Microwave Office Schematics: 파라미터화된 Subcircuit 및 스위핑 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–30

1.7.1. Microwave Office 회로에서 파라미터 전달 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–30

1.7.2. 시스템 다이어그램에서 Microwave Office 회로의 스윕된 파라미터 사용 ... . . . . . . . . . . . . . . 1–31

1.8. References .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–32

2. RF Modeling in VSS .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1

VSS Modeling Guide iii

Page 4: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.1. RF Blocks In VSS .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–2

2.1.1. Linear Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–2

LIN_F/LIN_F2와 LIN_S 비교 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–5

2.1.2. 증폭기 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–5

2.1.3. Mixer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–6

2.1.4. 기타 블록 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–7

2.1.5. Non-RF 블록으로 작업 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–8

2.2. RF Budget Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–9

2.2.1. Simulation Frequencies .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–9

2.2.2. Computed Values .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–11

2.2.3. Measurement Output .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–12

2.2.4. Nonlinear Modeling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–13

Saturation Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–14

S12 Limitations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–14

2.2.5. Thermal Noise Modeling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–15

2.2.6. Phase Noise Modeling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–15

2.2.7. 추가 정보 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–15

2.3. RF Inspector .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–15

2.3.1. IM 성분 표시 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–16

2.3.2. RF Inspector Dialog Box .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–17

Details Section .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–18

Heritage Window ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–19

Signal Classification .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–21

Other Features .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–22

2.3.3. Modulated Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–23

CW 및 변조 신호 표시 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–27

2.3.4. Performance Considerations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–28

Frequency Settings .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–29

Noise Floor .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–29

Component Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–30

Simulation Convergence .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–30

2.3.5. RFI 작동 방식 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–30

2.3.6. Feedback Loops in RFI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–31

2.3.7. Additional Notes .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–32

Mixers .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–32

Saturation Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–32

S12 Limitations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–32

추가 힌트 및 팁 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–33

2.4. Bi-directional RF Blocks .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–33

2.5. Impedance Mismatch Modeling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–35

2.5.1. VSWR Parameters .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–36

iv NI AWR Design Environment

내용

Page 5: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.5.2. 임피던스 부정합 모델링의 블록 지원 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–36

2.5.3. Time Domain Modeling Basics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–38

Determining Impedances .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–38

Voltage Corrections .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–39

2.5.4. Source and Load Impedances .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–40

2.5.5. Interfacing to Non-RF Blocks .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–41

2.5.6. 추가 참고사항 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–41

피드백 루프 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–41

2.6. Temperature Dependent Parameters of RF Blocks .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–41

2.6.1. 온도 종속성을 지원하는 RF 블록 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–42

2.6.2. 구분 보간 지원 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–44

2.6.3. 주파수 종속성 지원 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–45

2.7. Time Domain 필터 고려사항 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–46

2.7.1. FIR Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–47

Frequency Sampling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–48

윈도우 지정 FIR 필터 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–49

윈도우 지정 FIR + 전역 통과 IIR 필터 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–50

기타 FIR 설계 방법 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–51

2.7.2. IIR Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–51

2.7.3. 회로 필터 기반 블록으로 작업하기 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–56

NFREQ and NFREQFIR .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–57

2.8. Time Domain Nonlinear Modeling Issues .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–57

2.8.1. Aliasing .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–57

2.8.2. Saturation Effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–60

2.9. NI TDMS(Technical Data Management Streaming) 파일 포맷 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–62

2.9.1. Analog Waveforms .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–62

2.9.2. Digital Waveforms .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–62

3. Noise Modeling in VSS .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1

3.1. Noise Modeling in VSS .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1

3.2. Circuit Noise .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1

3.2.1. Linear RF Blocks .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–2

3.2.2. 증폭기 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3

3.2.3. Mixer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4

3.2.4. 추가 참고사항 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4

신호와 주변 노이즈 결합 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4

3.3. Channel Noise .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5

3.4. 위상 노이즈 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5

3.4.1. Phase Noise in RF Budget Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–6

3.4.2. Phase Noise in Time Domain Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7

Generating Phase Noise .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7

Measuring Phase Noise .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8

VSS Modeling Guide v

내용

Page 6: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

3.5. SNR, Eb/N0 및 Es/N0 .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10

3.5.1. SNR .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10

3.5.2. Eb/N0 and Es/N0 .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–11

3.6. Noise and Negative Frequency Folding .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–11

4. VSS Modeling Hints and Tips .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1

4.1. RF Budget 분석 시뮬레이션 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1

4.1.1. Signal Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1

4.1.2. Block Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2

4.1.3. Phase Noise Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2

4.1.4. Thermal Noise Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2

4.1.5. RF Budget 분석 경로 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–3

4.2. RF Inspector Simulations .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–4

4.3. RF Budget 분석과 RF Inspector 시뮬레이션의 차이점 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–5

4.4. Time Domain 시뮬레이션 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–5

4.5. 위상 배열 및 MIMO 배열 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–6

4.5.1. PHARRAY_ANT 및 PHARRAY_F .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–7

4.5.2. 블록에서 구축 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–7

4.5.3. 추가 위상 배열/MIMO 안테나 배열 팁 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–8

4.6. 기타 ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–8

Index .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Index–1

vi NI AWR Design Environment

내용

Page 7: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Chapter 1. Simulation Basics

Visual System SimulatorTM(VSS)는 NI AWR Design EnvironmentTM(NI AWRDE) 제품군의 시스템 레벨 설계

component이다. VSS를 사용하면 송신과 수신 사이의 데이터 인코딩 및 데이터 디코딩까지 전체 통신 시스

템을 분석할 수 있다.

1.1. 추가 문서

NI AWRDE에는 다음 추가 문서가 포함된다.

• What's New in NI AWRDE 14?은 새로운 기능, 사용자 인터페이스, element, 시스템 블록, 이 릴리스에 대한

측정값을 제공한다.

• InstallationGuide(프로그램디스크에서 install.pdf로사용가능하거나NI AWR Knowledge Base의 Knowledge

Base에서 다운로드 가능)는 소프트웨어의 설치 방법과 고정 또는 부동 라이선스 옵션을 위해 구성하는 방

법에 대해 설명한다. 라이선스 구성 및 문제 해결 팁도 함께 제공한다.

• Getting Started Guide에서는 Microwave Office, VSS, Analog Office, AnalystTM 및 Monolithic Microwave

Integrated Circuit(MMIC)의 예제를 통해 NI AWRDE에 대해 이해한다.

Microwave Office 예제 프로젝트는 간단한 선형, 비선형 및 EM 회로를 설계하고 분석하는 방법과 레이아

웃을 만드는 방법을 보여준다. Visual System Simulator 예제는 시스템을 설계하고, 미리 정의되어 있거나

사용자 지정된 송신기 및 수신기를 사용하여 시뮬레이션을 수행하는 방법을 보여 준다. Analog Office 예

제는 광범위한 전기적 모델 세트로부터 schematic와 전자기적(EM) 구조로 구성된 회로를 설계하는 방법

을 보여주며, 설계의 물리적 레이아웃을 생성한다. Analyst 예제는 Microwave Office의 3D EM 구조를 생

성하고 시뮬레이션하는 방법을 보여주고 MMIC 예제는 MMIC 기능과 설계를 보여준다.

다양한 시뮬레이터를 사용하여 시뮬레이션을 수행하고, 사용자 분석 요구에 따라 다양한 그래픽 형태로

출력을 표시할 수 있다. 또한, 사용자는 그 설계를 조정하거나 최적화할 수 있으며, 변경사항은 레이아웃

에 자동으로 즉시 반영된다.

• User Guide는 NI AWRDE 사용자 인터페이스(schematic/시스템 다이어그램, 데이터 파일, netlist, 그래프,

측정값 및 출력 파일, 그리고 프로젝트 변수 및 수식을 사용)에 관한 장을 비롯하여 NI AWRDE를 개괄적

으로 설명한다.

• Simulation and Analysis Guide는 스윕된 파라미터 분석, 튜닝/최적화/수율 및 시뮬레이션 필터와 같은 시

뮬레이션 기본사항을 설명하고, DC, 선형, AC, 하모닉 밸런스, 과도 및 EM 시뮬레이션/추출 이론과 방법

에 대한 시뮬레이션 상세 설명을 제공한다.

• Dialog Box Reference는 대화 상자 그래픽, 개요, 옵션 상세 설명 및 각 대화 상자로 이동하는 방법에 관

한 정보를 포함한 모든 NI AWRDE 대화 상자의 종합적인 참고사항을 제공한다.

• Microwave Office Layout Guide은 Layout Manager, 레이아웃 프로세스 파일, artwork 셀 만들기/편집/속

성, 설계 규칙 확인 및 기타 항목의 사용법을 포함하여 schematic 및 EM 구조에 대한 레이아웃의 생성 및

보기에 관련된 정보를 수록하고 있다.

VSS Modeling Guide 1–1

Page 8: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

• VSS System Block Catalog는 시스템을 구축하는 데 사용하는 모든 시스템 블록에 대해 자세한 참고 정보

를 제공한다.

• Microwave Office Element Catalog는 schematic을 구축하는 데 사용하는 모든 전기 element에 대한 자세

한 참고 정보를 제공한다.

• Microwave Office Measurement Catalog는 시뮬레이션을 출력하기 위해 선택할 수 있는 "측정값"(이득,

노이즈, 전력 또는 전압과 같은 계산 데이터)에 대한 자세한 참고 정보를 제공한다.

• VSS Measurement Catalog는 시뮬레이션을 출력하기 위해 선택할 수 있는 측정값에 대한 자세한 참고 정

보를 제공한다.

• API Scripting Guide에서는 NI AWRDE 스크립팅의 기본 개념을 설명하고 코딩 예를 제공한다. 또한 가장

유용한 객체, 속성 및 NI AWR Script Development Environment(NI AWR SDE)에서 스크립트를 생성하는

방법 등과 관련된 정보를 제공한다. 또한, 이 안내서에는 NI AWRDE component API 목록이 수록되어 있

다.

• Quick Reference 문서에는 NI AWRDE를 최적의 방법으로 사용할 수 있는 키보드 단축키, 마우스 작동, 팁

과 트릭이 명시되어 있다. 이 문서는 NI AWRDE에서 Help > Quick Reference(도움말 > 빠른 참조)를 선

택하여 사용할 수 있다.

• NI AWR Design Environment Known Issues는 이 버전의 알려진 문제를 나열한다. 이 문서는KnownIssues.htm으로 프로그램 디스크로 제공된다.

1.2. 표기 규칙

이 안내서는 다음과 같은 인쇄 규칙을 사용한다.

규칙항목

굵은 글씨체로 표시된다. 중첩 메뉴 선택항목은 첫 번

째 메뉴 항목을 선택한 후 그 메뉴에서 두 번째 메뉴

항목을 선택하도록 나타내기 위해 ">"로 표시된다.

메뉴, 하위 메뉴, 메뉴 항목, 대화 상자 옵션, 버튼 이

름 및 탭 이름 등 NI AWRDE에서 선택(또는 클릭)하

는 항목

File > New Project(파일 > 새 프로젝트)를 선택한다.

인용 부호 안에 굵은 글씨체로 표시된다.키보드를 사용하여 입력하는 텍스트

"my_project"를 Project Name(프로젝트이름)에입력

한다.

첫 문자는 대문자로 하여 굵은 글씨체로 표시된다.

"+"를 사용하는 키 조합은 첫 번째 키를 누르고 있는

상태에서 두 번째 키를 누르는 동작을 나타낸다.

사용자가 누르는 키 또는 키 조합

Alt+F1을 누른다.

기울임꼴로 표시된다.파일 이름 및 디렉터리 경로

1–2 NI AWR Design Environment

표기규칙

Page 9: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

규칙항목

DEFAULTS.LPF file을 참조한다.

대체 형태로 표시된다.파일 내용, 파일 내필드, 명령 이름, 명령 스위치/인수

또는 명령 프롬프트의 명령에서 출력$DEFAULT_VALUES필드에이파라미터를정의한다.

1.3. 기본 개념

VSS는 시스템 레벨 시뮬레이터다. 시스템 레벨 시뮬레이션 모델은 증폭기, mixer 또는 인코더와 같은

component 레벨에서 설계한다.

VSS는 디지털 데이터, 변조 아날로그 신호, 연속파(CW) 톤 또는 기타 유형으로 나타날 수 있는 하나 이상의

신호에서 시스템 효과를 모델링한다. VSS 설계는 시스템 다이어그램으로 시작해 설계의 개별 component를

나타내는 상호 연결된 블록으로 구성된다. 블록 간 연결은 시스템을 통한 데이터 흐름을 설명한다.

블록에는 일반적으로 하나 이상의 ports가 있는데, 다른 블록에 대한 연결 지점 역할을 담당한다. 포트 간의

연결 지점을 노드라고 한다.관행적으로 포트를 종종 노드라고 나타낸다.

포트에는 입력 포트와 출력 포트인 두 가지 유형이 있다. 입력 포트는 블록에 데이터가 입력되는 지점이고,

또 다른 블록의 출력 포트에서 데이터를 수신한다. 시뮬레이션을 실행하는 경우, 데이터는 한 블록의 출력

포트에서 다른 블록들의 여러 개 입력 포트로 흘러간다. 블록이 데이터를 수신할 경우, 이 블록은 행동을 데

이터에 적용하고 해당 출력을 생성한다.

한 개 이상의 블록은 소스 블록이어야 하는데, 이것은 또 다른 블록으로부터 입력 요청을 받지 않고 신호를

생성하는 블록이다. 소스 블록의 예로는 QAM 변조 신호 블록 QAM_SRC 또는 RF 톤 소스 블록 TONE과 같

은 변조 소스가 있다.

대부분의 측정을 수행하려면 시스템에 연결된 입력 포트와 한 개 이상의 '미터' 블록이 있어야 한다. 전체 시

스템 다이어그램에 적용되는 주석은 예외이다.

미터 블록은 Element Browser의 Meters(미터) 카테고리에 있다. 가장 공통적으로 사용되는 미터는 테스트

지점 블록 TP이다. TP를 통해 신호를 모니터링할 수 있다.

VSS는 세 가지 유형의 시뮬레이션인 Time Domain 시뮬레이션, RF Budget 분석 시뮬레이션 및 RF Inspector

시뮬레이션을 지원한다.

1.3.1. RF Budget Analysis and RF Inspector Simulations

System > RF Budget Analysis(시스템 > RF Budget 분석) 측정값 카테고리에 있는 RF Budget 분석 측정값

으로 RF Budget 분석(RFB) 시뮬레이터가 호출된다. 이러한 측정값에는 캐스케이드 노이즈 지수, 이득 및 IP3

측정값이 포함된다.

VSS Modeling Guide 1–3

기본개념

Page 10: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

System > RF Inspector(시스템 > RF Inspector) 측정값 카테고리에 있는 RF Inspector 측정값으로 RF

Inspector(RFI) 시뮬레이터가 호출된다.

RFB와 RFI 시뮬레이션 모두는 일반적으로 시스템 설계의 RF component로 제한된다. 두 가지 시뮬레이터는

주파수 도메인에서 작동하고 정상 상태 동작을 가정한다. Time Domain 시뮬레이션이 시작된 후 정지될 때

까지 실행되는 반면, RFB 및 RFI 시뮬레이션은 한 단계로 발생한다. 이것은 AWR Design Environment의 최

적화 및 Yield 분석 기능을 효율적으로 사용할 수 있도록 한다.

RFB 및 RFI 시뮬레이션은Microwave Office 시뮬레이션과유사하게실행된다. 이시뮬레이션들은 Analyze(분석) 명령이 선택될 때 실행되고, 시스템 다이어그램이 수정되는 경우에만 실행된다. 또한, 시스템 다이어그

램이 수정된 경우 Run/Stop System Simulators 명령이 선택될 때 이 시뮬레이션들은 실행된다.

RF Budget 분석 및 RF Inspector 시뮬레이션에 대한 자세한 내용은 VSS에서 RF 모델링 장을 참조한다.

1.3.2. Time Domain 시뮬레이션

참고: Time Domain 시뮬레이션을 실행하려면 VSS-250 이상 라이선스가 필요하다. Time Domain 시뮬레이

션을 실행하는 데 필요한 Run/Stop System Simulators(시뮬레이터 실행/정지) 명령은 VSS-250 라이선스

가 없으면 사용할 수 없다.

Time Domain 시뮬레이션에서, 데이터는 특정 시점에서 신호의 값을 나타내는 각 샘플과 함께 샘플 스트림

으로 표시된다. 신호의 각 순차적 샘플 간 시간 차이를 time step이라고 한다. Time step의 역이 샘플링 주파수라고 하고 흔히 fs로 나타낸다.

VSS에서 Time step은 주 시뮬레이션이 진행되는 동안 고정된다. 그러나, 다른 신호는 서로 다른 Time step

을 가질 수 있다. 많은 블록의 경우 출력 신호의 샘플링 주파수는 입력 신호의 샘플링 주파수와 동일하다. 다

른 블록이 샘플링 주파수를 수정할 수 있다. 예를 들어, 디지털-아날로그 변환기는 일반적으로 디지털 값 입

력마다 여러 가지 아날로그 출력 샘플을 생성한다. 예를 들어, 디지털 값 입력마다 8개 출력 샘플을 생성하

는 경우, 출력 Time step은 입력 Time step의 1/8이어야 한다.

SMPFRQ 및 TSTEP 주석을 사용하면 시스템 다이어그램의 각 출력 포트에서 Time step과 샘플링 주파수를

확인할 수 있다.

시뮬레이션을 실행하는 경우, 소스 블록은 시간 변화 데이터를 나타내는 데이터 샘플의 순서를 생성한다. 이

샘플 순서는 연결된 블록에 전달된다. 이러한 연결된 블록들은 각각 들어오는 샘플을 차례로 읽고, 각 샘플

을 처리하며, 필요한 경우 이 블록들의 출력 포트에 연결되는 블록의 새로운 샘플을 생성한다.

Time Domain 시뮬레이션은 일반적으로 충분한 측정값을 만들 수 있기 전에 수천 개 샘플을 생성하고 처리

해야 한다. 이러한 모든 샘플을 실시간으로 처리해야 하기 때문에 Time Domain 시뮬레이션은 일반적으로

시작된 후 백그라운드에서 실행된다. 시뮬레이션이 실행되고 있는 동안, 그래프는 개별 측정값에 사용할 수

있는 샘플을 기반으로 업데이트된다.

VSS Time Domain 시뮬레이션은 Simulate > Run System Simulators(시뮬레이션 > 시스템 시뮬레이터 실

행)를 선택하여 시작할 수 있다. 일시 정지하거나 정지할 때 또는 필요한 수의 샘플 처리를 완료할 때까지

1–4 NI AWR Design Environment

기본개념

Page 11: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

시뮬레이션이 실행된다. Run System Simulators(시스템 시뮬레이터 실행)를 선택할 때마다 새 시뮬레이션

이 시작되며 이전 시뮬레이션에서 얻은 모든 측정 결과를 잃게 된다.

1.3.3. Sweeping Simulations

종종 설계 파라미터의 여러 값에 대한 시뮬레이션 결과를 얻는 것이 바람직하다. 예를 들어, 일반적으로 여

러 개의 신호 대 노이즈 비율 값으로 비트 에러율(BER)이 측정되거나, 여러 개의 신호 전력 수준에 대한 인

접 채널 전력이 측정된다.

하나 이상의 설계 파라미터가 시뮬레이션 중에 수정되면, 이 시뮬레이션을 스윕된 시뮬레이션이라고 한다.

Each 스윕은 설계 파라미터 값의 특정 세트에 대한 시뮬레이션 실행으로 구성된다. 설계 파라미터를 스윕된변수라고 한다.

모든 VSS 시뮬레이터는 스위핑을 지원한다. 여러 개의 스윕된 변수는 다차원 스윕을 수행하도록 지원된다.

각 스윕은 개별 시뮬레이션으로 확인할 수 있다. 새 스윕이 시작될 때 대부분의 블록은 상태를 재설정한다.

BER 블록과 같이 스윕 간의 정보를 추적해야 하는 블록은 예외이다. Time Domain 시뮬레이션의 경우 해당

스윕에 대해 시뮬레이션이 충분히 실행되었다고 제어 블록이 판단할 때까지 스윕은 계속 실행된다.

시뮬레이션 스윕에 대한 몇 가지 element가 있다.

• 설계 파라미터 - 스윕할 설계 파라미터 정의

• 스윕 제어 - 새 스윕을 시작하기 위한 기준 정의(Time Domain 시뮬레이션)

• 스윕된 측정값 - 결과 보기

Design Parameters

설계 파라미터는 스윕마다 달라지는 값이다. 하나 이상의 설계 파라미터는 다차원 스윕으로 나타난다.

VSS는 두 가지 유형의 설계 파라미터를 지원한다. 첫 번째는 하나 이상의 블록 파라미터에 할당되는 수식

변수이다. 두 번째는 Vector Network Analyzer(VNA)에서 생성하는 내장 CW 전력 레벨이다.

수식 변수가 설계 파라미터가 되기 위해서는 각 스윕에 할당된 값 세트를 정의해야 한다. 이것은 일반적으

로 다음 블록 중 하나를 사용하여 수행된다.

• BER, BER_EXT, FER_EXT, SER 및 SER_EXT - 이 블록들은 Meters > BER(미터 > BER) 아래에 있는 BER 미

터이다.

• SWPVAR - Simulation Control(시뮬레이션 제어) 아래에 있는 스윕된 변수 제어 블록이다.

• VSA - Meters > Network Analyzers(미터 > 네트워크 분석기) 아래에 있는 벡터 신호 분석기 블록이다.

이러한 블록에는 VARNAME 및 VALUES 파라미터가 있다. VARNAME 파라미터는 스윕될 변수의 이름으로

설정되고, 큰 따옴표 안에 입력된다. VALUES 파라미터는 각 스윕의 값을 포함하는 벡터로 설정된다.

VSS Modeling Guide 1–5

기본개념

Page 12: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

스윕될 변수가 시스템 다이어그램에 있어야 한다. 또한 수식이나 다른 변수가 아닌 값으로 상수를 할당해야

한다.

다음은 10e9, 10.1e9, 10.2e9의 스윕 값을 사용하여 FREQ_Hz를 설계 파라미터로 정의하려면 SWPVAR를 사

용하여 설명한다.

Xo Xn. . .

SWPVARID=SWP1VARNAME="FREQ_Hz"VALUES= 1e10,1.01e10,1.02e10 FREQ_Hz=1e10

Figure 1.1. Swept Variable Block

VARNAME 파라미터인 "FREQ_Hz"의 값은 변수의 값이 아닌 변수의 이름을 나타내므로 큰 따옴표로 묶어

표시된다.

수식 변수에는 상수 값을 할당해야 하지만, VALUES 파라미터는 수식 특히, 함수 수식을 포함할 수 있다. 유

용한 함수 중 하나는 stepped()이다. 이 기능은 주어진 값에서 시작하고 최종 값에 따라 동등하게 이격된

값을 포함하는 벡터를 자동으로 생성한다. 예:

stepped(5,10,1)

벡터와 동등하다.

5,6,7,8,9,10

또한 VNA을 사용하여 수식 변수를 설계 파라미터로 정의할 수 있다. VARNAME 파라미터는 위와 같이 사용

된다. 그러나 각 스윕의 값은 블록에서 생성하는 전력 레벨로 자동 설정된다. 예를 들어, PSTART가 5이면

PSTOP은 10이고, PSTEP이 1이면 변수 "PWR_dBm"은 VARNAME 파라미터에 할당되었고, PWR_dBm은 다

음 값을 가지는 설계 파라미터가 되었다.

5,6,7,8,9,10

시스템 다이어그램에 VNA가 두 개 이상 있을 수 있지만, 전력 단계 수가 가장 큰 VNA 블록 하나만 설계 파

라미터를 정의한다. 이 VNA가 master VNA이다. 시스템 다이어그램에서 어떤 다른 VNA 블록이 여전히 스

윕된 전력 신호를 생성한다. 그러나 이러한 블록이 PSTOP 전력 레벨에 도달하면, 이 블록은 master VNA의

나머지 스윕에 더 이상 참여하지 않는다.

1–6 NI AWR Design Environment

기본개념

Page 13: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

설계 파라미터가 정의되었다면, 이것은 다른 수식 변수처럼 사용될 수 있다. 그러나 설계 파라미터가 시뮬레

이션에 영향을 주기 위해서는 한 개 이상의 블록 파라미터가 해당 설계 파라미터를 직접적으로 또는 다른

수식을 통해 간접적으로 참조해야 한다.

참고: 이전의 VSS 버전에서는 sweep() 수식 함수를 사용하여 제한된 스위핑을 지원했다. 이 기능성은 여전

히 지원된다. 그러나 sweep() 수식 함수 대신 새 스윕 메커니즘을 사용할 것을 강력히 권장한다. 일반 스윕

된 측정 기능을 사용하려면 새 메커니즘이 필요하다.

sweep() 함수는 보통 해당 BER 시뮬레이션의 스윕된 Es/N0, Eb/N0 또는 SNR 값을 정의하는 데 많이 사용

되었다. 한 예로서, SNR이 스윕되고 있다고 가정한다. 다음 수식이 정의되었을 수 있다.

SNR = sweep(stepped(0,4,1))

그런 후 AWGN(Additive White Gaussian Noise) 블록의 PWR 파라미터에 변수가 할당되었을 수 있다.

이것을 현재 스윕 메커니즘으로 변환하려면 다음을 수행해야 한다.

• 수식에서 'sweep(stepped(0,4,1))'을 삭제하고 "0"으로 교체한다.

SNR = 0

• 'sweep(stepped(0,4,1))'을 BER 블록의 VALUE 파라미터 값으로 붙여 넣고 sweep() 함수를 제거한다.

stepped(0,4,1)

• BER 블록의 VARNAME 파라미터를 큰 따옴표를 포함하여 "SNR"로 설정한다.

Controlling Sweeps

스윕된 Time Domain 시뮬레이션을 수행할 때 다음 스윕 시작 시기를 시뮬레이터에 알려야 한다. 이것은 스

윕 제어 블록을 통해서 수행된다. 주파수 분석 시뮬레이션에는 스윕 제어 블록이 필요 없다.

설계 파라미터를 정의하는 동일한 블록은 스윕(BER 미터, SWPVAR, VSA 및 VNA)을 제어하는 데도 사용된

다.

어느 시스템 다이어그램에서나 하나의 블록만이 스위핑을 제어해야 한다. 이 블록은 가능한 한 소스로부터

멀리 다운 스트림으로서 위치해야 한다. 이것은 새 스윕이 시작되기 전에 다른 모든 블록에 샘플을 처리할

기회를 주기 위함이다.

기본적으로 BER meter는 지정된 수의 오류가 감지된 후 새 스윕을 시작한다. 이 기능은 BER 블록의 DETACT

보조 파라미터를 "Do not sweep"으로 설정하여 비활성화할 수 있다.

SWPVAR, VSA 및 VNA 블록은 블록의 입력을 출력 포트에 연결하고 블록의 SWPDUR 또는 SWPCNT 보조

파라미터에 대한 값을 입력하여 새 스윕을 시작하도록 구성할 수 있다. SWPCNT 파라미터는 새로운 스윕을

시작하기 전에 수신할 최소 샘플 수를 지정한다. 시뮬레이션 정지 시간이 지정되는 것을 제외하고 SWPDUR

VSS Modeling Guide 1–7

기본개념

Page 14: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

파라미터는 비슷하다. 새 스윕은 최소 SWPDUR·fs 샘플이 수신된 후에 시작되는데, 여기서 fs는 입력 신호의

샘플링 주파수이다.

Swept Measurements

대부분의 VSS 측정은 하나 이상 스윕의 결과 표시를 지원한다. 일반적으로 이들로 인해 어느 한 쪽 개별 스

윕의 결과를 보거나 스윕된 변수의 모든 스윕 결과를 표시할 수 있다. 개별 스윕의 결과를 표시할 때, 스윕은

활성 스윕, 미리 선택된 특정 스윕 또는 튜너와 함께 즉시 선택된 스윕일 수 있다.

모든 스윕의 결과를 표시할 때 형식은 측정값에 따라 달라진다. 파형 측정 WVFM과 같이 x-축이 미리 정의

된 측정이나(시간이 x 축임) 전력 스펙트럼 측정 PWR_SPEC(주파수가 x 축임)의 경우 각 스윕의 결과는 동일

한 그래프에 중첩된 개별 trace로 표시된다.

9.5 9.6 9.7 9.8 9.9 10 10.1 10.2 10.3 10.4 10.5Frequency (GHz)

Swept Power Spectrum

-150

-100

-50

0

50

p5p4p3p2p1

DB(PWR_SPEC(TP.Amp Out,1000,0,10,0,-1,0,-1,1,0,0,0,1,0))[*] (dBm)System Diagram 1

p1: PWR_dBm = -10p2: PWR_dBm = -5p3: PWR_dBm = 0

p4: PWR_dBm = 5p5: PWR_dBm = 10

Figure 1.2. 모든 스윕을 표시하는 PWR_SPEC

인접한 채널 전력 측정 ACPR 또는 AM 대 AM 측정 AMtoAM_PS와 같이 본질적으로 스위핑을 지원하는 측

정은 x-축에 대한 스윕된 변수 중 하나의 값을 사용할 수 있다. 예를 들어, 기본적으로 S21_PS는 S21과 측정

된 입력 전력의 비교를 표시한다. 시뮬레이션이 주파수를 스윕한 경우, S21_PS를 S21과 주파수 비교를 표시

하도록 구성할 수 있다.

1–8 NI AWR Design Environment

기본개념

Page 15: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

870 872 874 876 878 880 882 884 886 888 890MHz

S21 vs Freq vs PIn

12.2

12.3

12.4

12.5

12.6

12.7

12.8

12.9

13

Gain(dB)

p3

p2

p1

DB(|S21_PS(VNA_LS.M1,1,0,1,0,1,0,0,1000,0,10,0)|)[*,x]System Diagram 1

p1: = -10 dBm

p2: = -5 dBm

p3: = 0 dBm

Figure 1.3. S21, 주파수, 입력 전력의 비교를 표시하는 S21_PS

시스템 다이어그램이 스윕된 변수를 포함할 때 Project > Add Measurement(프로젝트 >측정값 추가)를 선

택하거나 프로젝트 브라우저에 있는 기존의 측정값을 마우스 오른쪽 버튼으로 클릭하고 Properties(속성)를선택하여 Add/Modify Measurement(측정값 추가/수정) 대화 상자를 열면 플로팅할 스윕을 구성하기 위한

추가 제어가 표시된다.

Figure 1.4. 2개의 스윕된 변수에 대한 드롭다운을 포함하는 측정값 수정 대화 상자

VSS Modeling Guide 1–9

기본개념

Page 16: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

스윕으로 VNA가 구성되어 있는 경우, Power Sweep (VNA)(전력 스윕(VNA)) 드롭다운 목록 상자가 표시된

다. 다른 스윕된 변수의 경우, 스윕된 변수을 정의하는 블록의 명칭을 포함하는 제목이 있는 드롭다운 목록

상자 및 블록의 ID 파라미터가 표시된다(예: "SWPVAR.SWP1").

드롭다운 목록은 "Plot all traces"(모든 trace 플로팅) 옵션 및 "Select with tuner"(튜너를 통해 선택) 옵션, 목

록으로 표시되는 스윕된 변수에 대한 모든 값의 목록을 비롯하여 다수의 옵션을 포함한다.

또한 WVFM 또는 PWR_SPEC과 같은 미리 정의된 x-축을 가지는 측정에는 "Plot active sweep"(활성 스윕 플

로팅) 옵션을 사용할 수 있다. 또한 ACPR 또는 AMtoAM_PS와 같은 스위핑을 직접 지원하는 측정에는 "Use

for x-axis" 옵션도 사용할 수 있다. 스위핑을 직접 지원하는 측정은 일반적으로 그 설명에 'Swept'가 있다.

또한 BER 측정도 스위핑을 직접 지원한다.

스윕된 특정 변수 값을 선택하면 측정이 해당 스윕 값에 대한 결과만 표시한다. 만약 Select with tuner(튜너를 통해 선택)를 선택하면 측정값은 한 스윕 값에 대한 결과를 표시한다. 특정 값은 Simulate > Tune(시뮬레이션 > 튜닝)을 통해 튜너를 열어 변경할 수 있다.

만약 Plot all traces(모든 추적 플로팅)를 선택하면 측정값이 스윕된 해당 변수의 모든 스윕에 대한 결과를

표시한다. 사전에 정의된 x-축을 사용하는 측정의 경우, 그 결과는 별도 trace로서 중첩된다. 스위핑을 직접

지원하는 측정은 '내장' x-축을 사용하여 그 측정 값의 좌표를 플로팅한다. ACPR 또는 AMtoAM_PS와 같은

스윕된 전력 측정의 경우, 이는 VSA로부터 측정되는 입력 전력이다. BER의 경우, 이것은 SNR, Es/N0 또는

Eb/N0이다.

만약 Plot active sweep(활성 스윕 플로팅)을 선택하면 현재 스윕의 결과만 표시된다. 다차원 스윕에 대해서

첫 번째 드롭다운 목록에만 이 옵션이 포함되어 있다는 것을 유의한다. 이것을 선택하면 나머지 드롭다운

목록에 대한 설정은 무시된다.

1.4. Data Signals

데이터 신호는 한 블록에서 다른 블록으로 시뮬레이션 데이터를 전달하는 수단이다. 지원되는 다른 처리 유

형에는 여러 가지 다른 유형의 데이터 신호가 있다. 데이터 신호 유형은 다음과 같다.

• Digital signals

• Analog signals

• Complex envelope signals

• Generic signals

• Fixed-point signals

데이터 신호는 신호 속성과 연관된다. 신호 속성은 시뮬레이션에 도움이 되는 다양한 블록 및 측정이 사용

하는 신호의 정적 속성을 정의한다. 신호 속성의 예로는 샘플링 주파수 및 데이터 속도, 예상 신호 전력 및

예상 위상 회전이 있다.

1–10 NI AWR Design Environment

Data Signals

Page 17: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

신호 속성과 밀접하게 관련되는 것은 기본 데이터 경로의 개념이다. 기본 데이터는 가산기 및 결합기와 같

은 다수의 주요 입력을 가지는 블록에서 중요하다. 기본 데이터 경로로 출력 신호에 사용되는 입력 신호의

속성이 결정된다.

1.4.1. Digital Signals

디지털 신호는 일반적으로 송신되는 디지털 신호 또는 수신된 데이터를 나타낸다.

디지털 신호는 음수가 아닌 정수의 범위로 제한되는 값을 가진 신호이다. 모든 디지털 신호는 흔히 M으로

나타내면서 값 범위를 정의하는 알파벳 크기 속성을 가진다. M의 알파벳 크기를 가진 디지털 신호는 다음

범위 내의 값을 가진다.

(1.1)0,1,...,M-1

각 디지털 샘플을 디지털 심볼이라고도 한다. M=2이면, 각 샘플은 한 개의 비트를 나타낸다. 일반적으로 디

지털 신호가 디지털-아날로그 변환기 또는 디지털 송신기와 같이 아날로그 파형으로 변환될 때, 각 디지털

심볼을 나타내는 아날로그 샘플의 수는 아날로그 신호의 속성으로 유지된다. 이것은 심볼당 샘플 속성이다.

또한 오버샘플링 속도로도 알려져 있다. 현재 릴리스에서 심볼당 샘플 특성은 항상 양(+)의 정수이다.

디지털 신호의 Time step을 심볼 기간이라고 한다. Time step의 역이 데이터 속도이다. 모든 디지털 출력 포

트에서 데이터 속도와 Time step은 DRATE 및 TSTEP 주석을 사용하여 시스템 다이어그램에서 확인할 수 있

다.

디지털 소스로 작업할 때, 기본적으로 데이터 속도가 자동으로 설정된다. 소스가 사실상 송신기와 같이 데이

터 속도 또는 샘플링 주파수를 정의하는 블록 다운 스트림에 연결되는 경우, 소스의 데이터 속도는 적절한

데이터 속도 또는 샘플링 주파수 다운 스트림을 생성하도록 설정된다. 인코더와 같이 데이터 속도를 조정할

수 있는 중간 블록에 대해서는 데이터 속도가 자동으로 보정된다.

다운스트림 블록에서 데이터 속도를 측정할 수 없는 경우 Basic 탭의 Options(옵션) 대화 상자에 지정된 데

이터 속도로 설정된다.

1.4.2. Analog Signals

아날로그 신호는 전압 또는 전류와 같은 아날로그 파형을 나타내는 데 사용된다. 현재 릴리스에서 거의 모

든 아날로그 신호는 출력 포트에서 표시되는 순간 총 전압을 나타낸다.

아날로그 신호는 일반적으로 오버샘플링된다. 즉, 샘플링 주파수가 신호에서 가장 큰 관심 주파수의 배수이

다. Nyquist 기준을 충족하려면 신호를 2 이상 오버샘플링해야 한다. 그러나, 아날로그 신호를 모델링하기

위해서는 오버샘플링 속도를 보통 8 이상으로 사용해야 한다.

오버샘플링 속도는 일반적으로 자동으로 결정된다. 오버샘플링 속도를 지정하는 블록은 명백하게 오버샘플

링 속도를 설정할 수 있게 해주는 SMPSYM 파라미터를 포함하고 있다. SMPSYM은 TONE 및 SINE 블록과

같은 아날로그 신호 소스 블록에서, 또는 디지털-아날로그 변환기나 QAM 송신기와 같이 다른 신호를 아날

로그로 변환하는 블록에서 찾아볼 수 있다. (이 파라미터는 원래 송신기에서 디지털 신호를 나타내는 데 사

VSS Modeling Guide 1–11

Data Signals

Page 18: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

용되는 심볼에 따른 샘플의 수를 나타내기 때문에 SMPSYM이라고 한다. 일관성을 유지하기 위해 이름이 순

수 아날로그 블록에 보관되었다. 심볼 및 오버샘플링 속도당 샘플 수는 VSS 내에서 동일한 의미를 가진다.)

오버샘플링 속도가 아날로그 신호를 생성하는 블록에서 명백하게 지정되지 않는 경우, 일반적으로 시스템

다이어그램의토폴로지에서또는 Basic(기본) 탭의 Options(옵션) 대화상자에지정된 OversamplingRate(오버샘플링 속도)에서 자동으로 결정된다.

1.4.3. Complex Envelope Signals

종종 아날로그 신호는 협대역 신호로, 관심 주파수 성분이 좁은 주파수 대역 폭보다 훨씬 큰 주파수( 중심주파수라고 함) 중심에 있는 좁은 주파수 대역 내에 있다. 변조된 R 신호가 한 예이다. 이러한 신호는 종종

Complex Envelope 표현에서 이점을 제공할 수 있다.

Complex Envelope 또는 CE 표현에서 신호는 중심 주파수를 기준으로 모델링되고 샘플링 주파수는 좁은 주

파수 대역을 수용하기만 하면 된다. 이것은 특히 관심 대역폭이 중심 주파수보다 훨씬 더 작은 경우 시뮬레

이션 시간을 상당히 감소시킬 수 있다.

10MHz 데이터 신호에 의해 변조되는 1GHz 반송파를 예로 들어본다. 반송파에 가까운 변조 신호의 IM3 및

IM5 특성을 모니터링해야 할 경우 950~1050MHz 범위의 주파수 대역은 이러한 주파수를 충분히 나타내고

도 남는다.

해당 신호가 실수 값의 아날로그 신호(또는 Real signal)로 표현된 경우 950~1050MHz 대역을 모델링하려면

적어도 2100MHz(최대관심주파수, 1050MHz의 2배)의샘플링주파수가필요하다. 그러나 Complex Envelope표현을 사용하면, 샘플링 주파수가 1GHz의 중심 주파수에 100MHz이면 된다.

실수 신호와 그 Complex Envelope 표현 사이의 관계는 수학적으로 다음과 같다.

(1.2)x(t) = Rec(t) ⋅ e j2π f ct여기서, x(t)는 실수 신호이고, c(t)는 Complex Envelope 표현이며, fc는 중심 주파수이고, Rea는 복소수 값

의 실수 component이다. x(t)를 실수 통과 대역 신호라고도 한다.

위 수의 실질적인 해석에서는 주파수가 fc인 고주파수 정현 반송파에 대하여 중심이 되는 협대역 변조 신호

를 고려한다. 이러한 신호는 수학적으로 다음과 같이 표현될 수 있다.

(1.3)x(t) = xc(t) ⋅ cos2π f ct − xs(t) ⋅ sin2π f ct

xc(t)와 xs(t)는 실수값 저역 통과 또는 기저 대역 신호로, 반송파를 변조하는 신호를 나타낸다. 이 신호는 중

심 주파수보다 훨씬 작은 대역폭을 가진다. xc(t)와 xs(t)는 각각 실수 통과 대역 신호 x(t)의 동위상 및 직교(I

및 Q) component이다.

Equation 1.2의 Complex Envelope 항을 다음과 같이 나타내고,

(1.4)c(t) = I(t) + j ⋅ Q(t)

1–12 NI AWR Design Environment

Data Signals

Page 19: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

ej2πfct 항으로 곱하면 Equation 1.2에서 Re 의 인수가

(1.5)I(t) ⋅ cos 2π f ct − Q(t) ⋅ sin 2π f ct + j ⋅ (I(t) ⋅ sin 2π f ct + Q(t) ⋅ cos 2π f ct)

이 되고 Equation 1.2이 다음으로 된다.

(1.6)x(t) = I(t) ⋅ cos2π f ct − Q(t) ⋅ sin2π f ct

Equation 1.6는 협대역 변조 신호의 경우, Complex Envelope 표현이 기저 대역 변조 신호와 동일함을 나타

낸다.

다음 그래프는 변조 신호의 Complex Envelope 표현을 상세히 나타낸다. 이 그래프에서, 데이터 속도가

100MHz인 QAM은 500MHz 반송파를 변조하고 있다. 파란색 곡선은 실수 통과 대역 신호이다. 빨간색과 자

홍색 곡선은 Complex Envelope 신호의 실수 및 허수 component이다. 초록색 곡선은 허수 신호의 크기이

다. 그래프는 변조된 반송파 신호의 포락선이 반송파의 중심 주파수에서 Complex Envelope 신호의 크기와

동일함을 보여준다.

9900 9910 9920 9930 9940 9950 9960 9970 9980 9990 10000Time (ns)

Waveforms

-0.2

-0.1

0

0.1

0.2

Real Passband Signal

CE Real Component

CE Imaginary Component

CE Magnitude

Figure 1.5. QAM 변조 신호의 실수 및 Complex Envelope 파형

Complex Envelope 신호 관련 작업

많은 VSS 블록은 Complex Envelope 신호를 직접 지원한다. 예를 들어, Filters(필터) 카테고리의 회로 필터,

Modulation(변조) 카테고리의 송신기, 수신기, 변조기 및 복조기, 그리고 RF Blocks(RF 블록) 카테고리의 많

은 RF 블록은 Complex Envelope 신호를 직접 지원한다. RF 블록의 대부분은 실수 신호도 지원한다.

Math Tools(연산 도구) 카테고리의 많은 수학 연산자 또는 Signal Processing(신호 처리)의 많은 신호 처리

블록과 같은 다른 블록들은 일반적으로 Complex Envelope 신호를 일반 복소 신호와 동일하게 취급하더라

도, Complex Envelope 신호로 작업한다.

VSS Modeling Guide 1–13

Data Signals

Page 20: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

내부적으로 VSS는 관련 중심 주파수 태그와 함께 복소 신호를 사용하여 Complex Envelope 신호를 나타낸

다. 이러한 태그를 가진 모든 출력 포트의 중심 주파수 태그의 값은 CTRFRQ 주석을 사용하여 시스템 다이

어그램에서 확인할 수 있다.

Complex Envelope 신호는 다음 두 조건을 충족시키는 블록으로만 생성될 수 있다.

• 출력 신호가 복소여야 한다.

• 중심 주파수를 지정해야 한다.

Complex Envelope 신호를 생성하는 블록에는 일반적으로 중심 주파수 지정을 위한 CTRFRQ 파라미터가 있

다.

Modulation(변조) 카테고리에서 대부분의 변조기와 송신기는 Sources(소스)의 Complex 소스와 마찬가지

로 이러한 조건을 충족시킨다. 여러 다른 소스 블록은 일시적으로 이러한 조건을 충족시킨다. 이러한 블록은

중심 주파수 지정을 위해 CTRFRQ 파라미터를 제공하지만, 실수 신호뿐만 아니라 복소 신호도 지원한다. RFBlocks > Tones(RF 블록 > 톤)의 TONE 블록 및 Sources > Waveforms의 SINE 블록이 해당되는 블록이다.

대부분의 경우, VSS에서 Complex Envelope 신호로 작업하는 것은 간단히 하나 또는 두 개의 블록에서 중심

주파수 지정을 포함한다. 그 후, 일반적으로 절대 주파수 값을 사용하여 관심 주파수를 지정할 수 있다. 예를

들어, 회로 필터에 대한 컷오프 주파수는 절대 주파수에서 지정된다.

또한 대부분의 측정은 Complex Envelope 신호를 자동으로 감지하고 처리한다. 예를 들어, 인접 채널 전력

측정 ACPR에 대한 주파수를 입력할 때, 채널 중심은 절대 주파수로 지정된다.

그러나 Complex Envelope 신호를 동등한 실수 통과 대역 신호로 변환해야 하는 경우가 있을 수 있다. 예를

들어, 변조된 반송파 신호 자체를 확인하려는 경우 실수 통과 대역 신호가 필요하다.

그럴 경우, Converters > Complex Envelope(변환기 > 복소 포락선)에서 CE2R 블록을 사용하여 이 변환을

수행할 수 있다. 이 블록에서 Complex Envelope만이 아니라 변조된 반송파 신호를 확인하고 조작할 수 있

다. 물론, Complex Envelope 신호를 실수 신호로 적절하게 표현하기 위해 생성된 실수 신호의 샘플링 주파

수가 Complex Envelope 신호의 샘플링 주파수와 비교할 때 매우 클 수 있다.

또한 실수 통과 대역 신호는 Complex Envelope 신호로 변환될 수 있다. 이 작업은 Converters > ComplexEnvelope(변환기 >복소 포락선) 의 R2CE 블록을 사용하여 수행된다. Complex Envelope 신호를 등가의 그

실수 신호로 변환하는 동안은 꽤 간단하지만, 임의의 실수 신호의 Complex Envelope 표현은 그렇지 않다.

근본적으로 지정된 중심 주파수를 사용하여 실수 신호를 기저 대역으로 하향 변환하여 얻은 R2CE 작업은

그 결과를 필터링하고, 샘플링 주파수를 감소하기 위해 다운샘플링하여 저역 통과한다.

0 중심 주파수

VSS는 중심 주파수가 0인 복소 신호를 허용한다. 그러나, 중심 주파수가 0인 경우, 신호는 그 신호가 표시하

는 것에 따라 특수한 특성을 가질 수 있다.

TONE 또는 SINE으로 생성된 신호와 같은 CW 신호의 경우 0 중심 주파수는 간단히 fc=0으로 처리된다.

1–14 NI AWR Design Environment

Data Signals

Page 21: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

변조된 신호는 0 중심 주파수를 다르게 취급한다. 이 경우에 복소 신호는 별도의 2개 실수 신호를 표현하고

있다. 실수 component는 기저 대력 신호의 I 채널인 반면에 허수 component는 Q 채널이다. 신호를 기저대역 I/Q 채널 신호라고 한다.

여러 가지 RF 블록은 대역 I/Q 채널 신호와 Complex Envelope 신호에 대해 다른 동작을 구현한다. 이러한

블록은 AMP_B와 같은 동작 증폭기와 MIXER_B와 같은 동작 mixer를 포함한다. Figure 1.6에서 증폭기-mixer

링크의 동등한 다이어그램을 보여준다.

Figure 1.6의 두 레이아웃 간에 한 가지 중대한 차이가 있다. 복소 기저 대역 I/Q 채널을 사용할 때 mixer의

출력은 Complex Envelope 신호인 반면에, 실수 신호를 사용하는 등가의 레이아웃은 실수 신호의 결과가 된

다. LO 주파수가 데이터 속도에 대해 높은 경우, 매우 큰 샘플링 주파수가 등가의 실수 신호에 사용되어야

한다. 기저 대역 I/Q 채널 기반 레이아웃에 대한 샘플링 주파수는 샘플링 주파수가 데이터 속도를 나타내기

에 충분할 정도만 필요로 한다.

스펙트럼 기반 측정의 기본 동작은 신호가 기저 대역 I/Q 채널 신호일 때 전체 스펙트럼을 표시하는 것이다.

이것은 I/Q 채널 신호를 표시할 때 네트워크 분석기가 수행하는 것과 유사하다.

또한 회로 필터 블록이 기저 대역 I/Q 채널 신호를 지원한다. Complex Envelope로서 복소 신호와 기저 대역

I/Q 채널 신호 취급 간의 주요 차이는 입력 신호의 실수 및 허수 component 간의 결합이다.

Complex Envelope에서는 복잡한 수학 연산이 직접 적용되어, 두 component 간에 결합이 이루어진다. 기저

대역 I/Q 채널 신호의 경우, 신호는 두 개의 별도 신호로서 처리되므로 두 component 간 결합은 없다. 많은

경우에 결합은 최소이므로 상당한 차이가 관찰되지 않는다.

VSS Modeling Guide 1–15

Data Signals

Page 22: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

QAM_SRCCTRFRQ=0 GHz AMP_B

IN OUT

LO

MIXER_B

TONE

QAM_SRCCTRFRQ=0 GHz

1 2

3

C2RIAMP_B

IN OUT

LO

MIXER_B

AMP_B

IN OUT

LO

MIXER_B

TONE

PHASESHFT=90 Deg

1

2

3

COMB

PORTDOUT

PORTDOUT

Baseband I/Q Channel Based

Equivalent Layout

Figure 1.6. 등가 기저 대역 I/Q 채널 증폭기 및 mixer

기타 이점 및 제한사항

Time Domain 시뮬레이션에서 Complex Envelope 신호를 사용할 경우 한 가지 이점은 위상 정보가 복소 신

호에 존재한다는 사실이다. 위상 정보를 실수 신호에서 추출할 필요는 없다.

Complex Envelope 신호의 큰 단점 중의 하나는 중심 주파수가 Complex Envelope 주파수 대역이 DC와 교

차할 정도로 작을 때 광대역 신호, 특히 노이즈의 모델링이다. 이것은 다음 식이 참일 때 발생한다.

(1.7)fc<fs/2

Complex Envelope 신호의 경우, 음(-) 주파수 성분이 DC와 교차하여 동등한 양(+) 주파수 성분에 '포개질'

수 있다. 광대역 또는 노이즈 신호 문제는 이미 양(+) 주파수 성분을 가진 음(-) 주파수 성분이며, 순 효과는

신호가 중첩 주파수 범위에 걸쳐 두 배로 된다는 것이다. 이 주제 항목은 이 장의 음(-) Complex Envelope

섹션에서 자세히 설명한다.

Complex Envelope 신호의 또 다른 한계는 비선형 작업의 모델링과 관련된다. 비선형 작업의 의도가 비선형

성을 등가 실수 통과 대역 신호에 적용하는 것인 경우, 신호의 Complex Envelope 성격을 고려해야 한다.

1–16 NI AWR Design Environment

Data Signals

Page 23: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

많은 RF 비선형 블록은 그 비선형성을 이 조정과 함께 Complex Envelope 신호에 적용한다. 특히, AMP_BV,

AMP_F 및 VGA_F를 포함하는 AMP_B에서 발견된 다항식 기준 비선형성을 MIXER_B, MIXER_F 및 MIXER_S

동작 mixer와 함께 결합하는 비선형 증폭기는 모두 그 비선형성을 등가 실수 통과 대역 신호에 적용한다. 또

한 NL_F 및 NL_S에 있는 모델과 같은 AM/AM-AM/PM 기반 증폭기 모델도 Complex Envelope 신호와 함께

적절하게 작동한다.

V_LIM과 같은 다른 RF 비선형 블록은 신호의 Complex Envelope 성격을 고려하지 않고, Complex Envelope

신호에 주의를 기울여 사용되어야 한다. 이러한 블록의 경우, 시간 차원에서 가장 느린 시뮬레이션이긴 하지

만, 가장 안전한 접근 방식은 Complex Envelope 신호를 CE2R 사용을 통해 등가 실수 통과 대역으로 변환시

키고 비선형성을 적용한 후, 원하는 경우 신호를 R2CE를 사용하여 Complex Envelope 형태로 다시 변환하

는 것이다.

RF Budget 분석 시뮬레이션

Complex Envelope 신호는 주로 Time Domain 시뮬레이션 개념이다. 그러나, RF Budget 분석 시뮬레이션이

일반적으로 수행되는 주파수는 중심 주파수와 오프셋된다. 이것은 특히 변조 신호에 해당된다.

톤 소스에는 중심 주파수라기보다 톤 주파수를 사용하는 옵션을 사용할 수 있다. 이것은 RFBSRC 보조 파라

미터를 사용하여 제어된다.

1.4.4. 샘플링 주파수, 데이터 속도 및 오버샘플링

VSS Time Domain 시뮬레이션 신호에는 샘플링 주파수와 관련된 몇 가지 주요 개념이 있다. 다른 무엇보다

도 샘플링 주파수 자체이다. 모든 Time Domain 신호에는 샘플링 주파수가 있다. 샘플링 주파수는 신호의

각 샘플로 표현되는 시뮬레이션 시간의 역수이다.

또한 신호에는 데이터 속도가 있는데, 이것은 신호의 '관심 있는' 부분의 대역폭을 나타낸다. 디지털 신호의

경우, 데이터 속도 및 샘플링 주파수는 동일하다. ADC 또는 송신기를 사용한 것 같이 아날로그 신호로 변환

된 디지털 신호는 일반적으로 데이터 속도의 배수인 샘플링 주파수를 가진다. 각 디지털 심볼이 많은 아날

로그 심볼에 의해 표시되므로 이 배수는 심볼당 샘플 수이다. 오버샘플링 속도라고도 한다.

톤 및 다른 파형과 같은 순수한 아날로그 신호의 경우, 데이터 속도는 직접적인 해석이 없다. 대신 이것은 신

호의 관심 있는 부분을 시뮬레이터에 나타내는 데 사용되고, 신호 대역폭이라고 한다. 샘플링 주파수는 신호

대역폭과 오버샘플링 속도를 곱한 값이다. VSS에서 신호 대역폭 사용은 신호 대역폭 섹션에서 설명한다.

다음 수식은 이러한 값들 사이의 관계를 나타낸다.

(1.8)f s =1Δt

(1.9)f s = DRATE ⋅ SMPSYM = DRATE ⋅ OVRSMP = SIGBW ⋅ OVRSMP

VSS에서 여러 가지 방법으로 데이터 속도, 오버샘플링 속도 및 샘플링 주파수를 지정할 수 있다. 가장 간단

한 방법은 모든 시스템 다이어그램 또는 특정 시스템 다이어그램에 대한 옵션 또는 System Simulator

VSS Modeling Guide 1–17

Data Signals

Page 24: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Options(시스템 시뮬레이터 옵션) 대화 상자의 Basic 탭에 있는 설정을 사용하는 것이다. 대화 상자의 설정

은 시스템 다이어그램의 기본 설정으로 사용된다.

또한소스및송신기블록을사용하여개별블록레벨에이러한설정을지정할수있다. QAM송신기QAM_TX

와 같은 디지털 신호로 작업하는 블록에는 데이터 속도를 설정하기 위한 DRATE 파라미터와 심볼당 샘플

수/오버샘플링 속도를 설정하기 위한 SMPSYM 파라미터가 있다. RF 톤 TONE과 같은 보다 일반적인 목적의

블록에는 샘플링 주파수를 설정하기 위한 SMPFRQ 파라미터가 있다. 이러한 블록에는 오버샘플링 속도 설

정을 위한 SMPSYM 파라미터가 있다. (파라미터는 관례상 이유로 SMPSYM이고, 디지털 송신기에 대한

SMPSYM 파라미터와 동일한 효과를 가진다.)

System Simulator Options(시스템 시뮬레이터 옵션) 대화 상자에 지정된 기본 데이터 속도, 샘플링 주파수

및 심볼당 샘플 수/오버샘플링 속도 값은 시스템 다이어그램에서 내장 변수로 사용할 수 있다. 이러한 변수

는 다음과 같다.

_SMPFRQSampling frequency

_DRATEData rate

_SMPSYMSamples per symbol/oversampling rate

시스템 다이어그램의 모든 출력 포트에서 데이터 속도와 샘플링 주파수는 DRATE 및 SMPFRQ 주석을 사용

하여 확인할 수 있다. System > Tools(시스템 > 도구) 카테고리의 FRQ_PROP 측정값은 그래프 테이블의 특

정 포트에 대한 데이터 속도, 샘플링 주파수 및 중심 주파수를 표시하는 데 사용될 수 있다.

샘플링주파수의적절한선택은 Time Domain 시뮬레이션에서중요하다.샘플링주파수와Complex Envelope

신호의 경우, 중심 주파수도 성공적으로 시뮬레이션될 수 있는 주파수 범위를 결정한다.

Sampling Theory and Aliasing

샘플링 이론은 주어진 주파수를 나타내는 데 필요한 최소 샘플링 주파수가 해당 주파수의 두 배인 것으로

설명한다. 실수 신호의 경우 주파수 범위는 다음과 같다.

(1.10)− f s / 2 ≤ f < f s / 2

Complex Envelope 신호의 경우 샘플링 주파수 대역은 다음과 같다.

(1.11)f c − f s / 2 ≤ f < f c + f s / 2

하한에서 ≤, 상한에서 < 사용에 유의한다. 이것은 -fs/2(또는 fc-fs/2)에서 주파수가 fs/2(또는 fc+fs/2)와 동일

한 값을 가지기 때문이다.

이러한 범위 밖의 주파수 성분은 샘플링 주파수 대역에 Aliasing된다. 다음 다이어그램은 Aliasing 효과를 설

명한다.

1–18 NI AWR Design Environment

Data Signals

Page 25: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

7MHz 12MHz 33MHz

10MHz 20MHz 30MHz

fs=10MHzfc=15MHz

12MHz 7MHz Aliased to 17MHz

33MHz Aliased to 13MHz

Sampled Spectrum

Full Analog Spectrum

Figure 1.7. 샘플 주파수 대역 밖의 주파수 Aliasing

이 예에는 세 가지 톤인 7MHz, 12MHz 및 33MHz가 있다. 이 아날로그 신호는 10MHz의 샘플링 주파수 및

15MHz의 중심 주파수가 있는 Complex Envelope 신호로 표시된다. 샘플링 주파수 대역은 10MHz~20MHz

이다.

12MHz 톤은 샘플링 주파수 대역 내에 있으므로 올바르게 샘플링된다. 7MHz 톤은 대역 범위 밖이므로 샘플

링 주파수 대역으로 Aliasing된다. Aliasing은 17MHz에서 나타나는 7MHz 톤의 결과가 된다. 33MHz 톤도

Aliasing되며, 13MHz에서 나타난다.

샘플링 주파수 선택

실제로, 아날로그 신호에 대한 샘플링 주파수는 일반적으로 필요한 최소 샘플링 주파수보다 여러 배 더 커

야 한다. 이것은 회로 필터 또는 RF 블록을 사용할 때 특히 중요하다. 이에 대한 이유는 이러한 많은 블록이

내부의 업샘플링 및 다운샘플링의 일부로서 필터를 포함한다. 이 리샘플링은 이러한 블록이 수행하는 모델

링의 주요 element이다.

필터는 입력 신호가 업 샘플링되고 다운 샘플링되기 전에 다시 업 샘플링될 때, 원래 샘플링 주파수 대역 밖

의 주파수 성분을 삭제하는 데 사용된다. 이상적으로, 필터는 원래 샘플링 주파수 대역과 일치하는 통과 대

역과 그 대역의 가장자리에서 매우 예리한 컷오프가 있는 대역 통과 필터이다. 그러나 무한 날카로운 컷오

프가 있는 이상적 필터는 불가능하며, 필터는 대역 가장자리에 변화를 보여야 한다.

최종결과는샘플링주파수대역가장자리근처약간의롤오프이다. 다음그림은비선형동작증폭기 AMP_B

를 통과하는 화이트 노이즈가 있는 톤의 롤 오프 효과를 나타낸다. 파란색 곡선은 증폭기 속으로 들어가는

신호이고, 분홍색 곡선은 샘플링 주파수 대역의 가장자리 근처에 약간의 노이즈 감쇠가 있는 증폭기에 의한

신호 출력이다.

VSS Modeling Guide 1–19

Data Signals

Page 26: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

10 11 12 13 14 15 16 17 18 19 20Frequency (GHz)

Roll-off at Band Edges

-120

-100

-80

-60

-40

-20

0Input Signal (dBm)

Output Signal (dBm)

Roll-off

Figure 1.8. 내부 리샘플링으로 인한 샘플링 주파수 대역 가장자리 근처의 롤 오프

Signal Bandwidth

아날로그 신호에 대한 신호 대역폭, 신호 대역 및 오버샘플링 속도는 VSS에서 여러 가지 다른 방법에 사용

된다.

BPFB 또는 LIN_S와 같은 회로 필터 블록은 IIR 모드에 있을 때 신호 대역폭을 사용하여 bilinear 변환을 위한

주파수 정렬 지점을 결정한다. bilinear 변환은 비선형 방식으로 S-도메인 주파수를 Z-도메인으로 매핑한다.

주파수 정렬 지점은 S-도메인 주파수가 Z-도메인 주파수와 정확하게 일치하는 지점이다. VSS에서 RF 모델

링 장의 필터 문제 섹션에서 회로 필터를 자세히 설명한다.

RF 동작 증폭기 및 mixer는 신호 대역폭을 사용할 수도 있다. 내부 리샘플링을 지원하는 RF 블록은 필요한

업샘플링 양을 판별하는 데 있어서 신호 대역폭을 사용하도록 구성될 수 있다.

아주 간단한 예를 들어 보기로 한다. 샘플링 주파수 대역이 10GHz~20GHz(샘플링 주파수 10GHz, 중심 주파

수 15GHz)인 것으로 가정한다. 이 신호가 5차 다항식(P1dB과 IP3가 모두 지정된 경우 동작 증폭기가 사용한

것)을 통과한 경우, 생성될 수 있는 최대 주파수는 5 · 20 = 100GHz이다. 제공된 주파수에 필요한 업샘플링

속도는 다음으로부터 구할 수 있다.

(1.12)UPRATE = roundup( f max − f cf s )

이 예의 경우, 필요한 업 샘플링 속도는 9이다. 그러나, 신호가 신호 대역 내에 완전히 포함되는 것으로 추정

될 수 있으면 수용되어야 하는 최대 주파수는 최대 샘플링 주파수 대역 신호라기 보다는 최대 신호 대역 주

파수이다. 이 예에서, 샘플링 주파수 대역이 1GHz에 불과하면 생성될 수 있는 최대 주파수는 5 · 15.5 =

77.5GHz이고, 업샘플링 속도는 7이어야 한다.

증폭기와 mixer에 대한 기본 동작은 샘플링 주파수 대역을 사용하는 것이다. SIGBW 파라미터는 신호 주파

수 대역을 사용할 수 있도록 해야 한다. 또한 이것은 중심 주파수가 샘플링 주파수 근처에 있을 때, 최대 신

1–20 NI AWR Design Environment

Data Signals

Page 27: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

호 대역 주파수 대 최대 샘플링 주파수 대역 주파수의 비율이 가장 큰 지점의 값에만 해당하는 점에 유의한

다.

mixer는 신호 주파수 대역을 사용하여 합성할 Spurs를 제한할 수도 있다. 이러한 경우 SIGBW 파라미터는

생성할 Spurs를 결정하는 데 사용되는 주파수 대역을 제한하도록 사용되기도 한다.

대부분의 VSS 측정은 오버샘플링 속도를 사용하여 Time Domain 샘플의 스냅샷을 '슬라이딩'할 기본 샘플

수를 결정한다. 예를 들어, WVFM 측정은 오버샘플링 속도 샘플로 표시된 시간 창을 진행시킨다. Time step

이 0.1 ns이고 오버샘플링 속도가 10인 경우, WVFM 측정은 1ns 경계에서 시간 축의 시작을 정렬한다.

스펙트럼 측정도 유사한 방법으로 오버샘플링 속도를 사용한다. FFT에 대해 샘플링한 지점은 오버샘플링 속

도의 배수에서 시작한다. 이것은 CW 신호의 스펙트럼이 시뮬레이션 실행으로서 이동하기 위해 나타날 수

있는 이유 중의 하나이다. 샘플링 주파수와 오버샘플링 속도에 따른 CW 신호의 주파수가 정수와 관련되지

않은 경우 이들은 동기화되지 않게 되어, 스펙트럼 표시에 영향을 줄 수 있다.

1.4.5. Generic Signals

일반 신호라는 용어는 디지털도 아날로그 신호도 직접적으로 나타내지 않는 신호를 분류하는 데 사용된다.

예를들어제어신호는일반신호이다. I/Q변조기블록 IQ_MOD에복소값입력도QAM매퍼블록QAM_MAP

의 출력이므로 일반 신호이다.

1.4.6. Fixed-Point Signals

Fixed-point 신호는 일반 신호의 특별한 경우이다. Fixed-point 신호는 일반적으로 DSP 응용 프로그램에 있

는 제한된 부동 소수점 정밀도를 모델링하는 데 사용된다. DSP 응용 프로그램에서 부동 소수점 값을 표현하

는 데 사용할 수 있는 해상도는 일반적으로 개인용 컴퓨터에 사용되는 범용 CPU에 사용할 수 있는 것보다

훨씬 작다. Fixed-point 라이브러리를 사용하면 이러한 제한의 모델링이 가능하다.

Fixed-point 시뮬레이션은 Getting Started Guide의 "Fixed-point 시뮬레이션" 장에서 자세히 설명한다.

1.4.7. Signal Properties

VSS의 모든 신호에는 하나 이상의 연관된 속성이 있다. 신호 속성은 시뮬레이션 스윕 중 신호의 특정 특성

을 설명한다. 모든 신호에는 각 샘플 사이의 시간 기간을 정의하는 Time step 속성이 있다. 다음 표는 더 일

반적인 속성을 몇 가지 나열한다.

설명Data TypesProperty

The time span between samples. Time step의 역이 샘플링 주

파수이다.

AllTime Step/Sampling

Frequency

데이터 속도 대 샘플링 주파수의 비율. 데이터 속도는 샘플링 주

파수를 심볼당 샘플 수로 나눈 값이다.

모두Samples per

Symbol/Oversampling

Rate

VSS Modeling Guide 1–21

Data Signals

Page 28: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

설명Data TypesProperty

디지털 신호에서 허용된 값의 범위이다.디지털알파벳 크기

Complex Envelope 신호의 중심 주파수이다.Complex Envelope중심 주파수

송신된 신호의 평균 전력이다. 이것은 작동 지점을 정의하고, 수

신기의 자동 이득 제어에 사용된다.

아날로그신호 전력

Time Domain 신호에서 평균 노이즈 전력 스펙트럼 밀도이다.

이것은 BER meter에서 Eb/N0, Es/N0 또는 SNR을 자동으로 결

정하는 데 사용된다.

아날로그생성된 노이즈 PSD

적용된 평균 위상 회전이다. 이것은 자동 위상 회전 보정을 수행

하는 데 사용된다.

아날로그위상 회전

신호 생성 이후 신호에 전해진 지연 양이다.모두신호 지연

대부분의 속성은 자동 보정에 사용된다. 예를 들어, 대부분의 수신기 및 복조기는 신호 전력, 위상 회전 및

신호 지연 속성을 사용하여 복조 및 검출하기 전에 신호를 확장하고 정렬한다.

신호 속성을 'static' 속성이라고 나타낸다. 이 속성들은 시뮬레이션 스윕 동안에 변경되지 않기 때문에 정적

이라고 한다. 이들은 샘플이 생성되기 전에 결정되며, 신호의 예상 상태를 설명하는 데 사용된다. 이러한 속

성의 대부분은 System > Tools(시스템 > 도구) 카테고리에 있는 주석 또는 측정값을 사용하여 확인할 수

있다.

1.4.8. 기본 데이터 경로

일반적으로 신호 속성은 소스 블록에서부터 할당된다. 블록은 이러한 블록에 연결된 후 속성을 출력 신호에

할당하고 모든 블록이 그 신호에 속성을 할당할 때까지 프로세스가 반복된다.

VSS에서 대부분의 블록은 주 신호의 입력 포트 하나와 출력 포트 하나를 가진다. 다른 입력 또는 출력 포트

는 일반적으로 사실상 보조이다. 입력 하나-출력 하나의 이러한 주 신호 블록의 경우, 블록이 특정 속성을

변경하지 않으면 입력 포트의 신호 속성은 일반적으로 출력 포트에 할당된다.

그러나, 가산기 블록 ADD 또는 결합기 블록 COMBINER와 같은 여러 개의 입력 신호를 결합하는 블록에는

선택할 수 있는 주 신호가 여러 개 있다. 출력 포트에 대한 신호 속성을 판별하려면 이러한 블록이 입력 포

트 중 하나를 기본 입력 포트로 선택하고 그 포트의 신호 속성을 출력 포트의 기준으로 사용해야 한다. 이

기본 입력 포트와 출력 포트로 형성되는 신호 경로를 기본 데이터 경로라고 한다.

ADD 또는 COMBINER와 같은 블록의 기본 입력 포트는 자동으로 결정되거나 PRIMINP 파라미터를 통해 선

택될 수 있다. 자동 선택이 사용될 때 블록은 다음 규칙에 근거하여 기본 입력 포트를 선택한다.

• 변조된 신호는 우선 순위가 가장 높다.

• 모든 다른 동등한 상태에서, 가장 작은 노드 수를 가진 입력 포트가 선택된다.

1–22 NI AWR Design Environment

Data Signals

Page 29: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

해당하는 기본 출력 포트가 없다. 여러 개의 출력 포트가 있는 블록은 각 입력 포트 - 출력 포트 경로에 하나

씩, 여러 개의 기본 데이터 경로를 정의한다.

1.5. Automatic Configuration

VSS는 대부분의 설정을 자동으로 구성할 수 있다. 예를 들어, QAM_TX와 같은 QAM 송신기 블록을 사용할

때, 범용 수신기 블록 RCVR을 사용하여 신호를 수신하고 검출할 수 있다. RCVR 블록은 수신된 신호의 속성

을 근거로 해당 복조를 자동으로 선택한다. 송신기에서 심볼 레벨의 수를 변경할 수 있으며 RCVR은 새로운

심볼 레벨을 사용하기 위해 자동으로 재구성된다. 송신기를 MPSK_TX로 변경할 수도 있으며, RCVR은 QAM

변조보다는 PSK에 대해 자동으로 자체 재구성된다.

동시에, 자동 구성을 지원하는 블록은 자동 구성을 재 지정하는 데 사용될 수 있는 파라미터를 일반적으로

가지고 있다. 이러한 파라미터는 자주 사용되지 않으므로 종종 보조 파라미터가 된다. 또한 이러한 파라미터

에는 일반적으로 할당된 값이 없는데, 블록이 자동 구성 사용으로 해석한다.

자동 구성의 또 다른 예는 그 신호가 결국 결합되는 소스 블록에서 샘플링 및 중심 주파수를 자동으로 설정

하는 기능이다. 이 경우에, 한 블록은 그 샘플링 주파수를 결정하고, 다른 소스는 그 샘플링 주파수가 호환되

도록 자동으로 설정한다. 예를 들어, mixer에 대한 LO 입력이 그 샘플링 주파수를 명백하게 설정하지 않는

경우, 소스가 mixer의 입력 또는 출력 신호의 샘플링 주파수를 할당한다.

샘플링 주파수를 설정하는 블록이 반드시 소스 블록일 필요는 없다. 예를 들어, 대부분의 송신기는 송신기의

출력부에서 데이터 속도를 정의할 수 있게 하는 DRATE 파라미터를 포함한다. 송신기에 대한 입력 신호는

지정된 경우에 이 데이터 속도로 그 샘플링 주파수를 설정하는 반면에, 출력 신호는 샘플링 주파수를 데이

터 속도와 심볼당 샘플 수/오버샘플링 속도를 곱한 값으로 설정한다. 송신기에 대한 입력이 디지털 소스와

다음에 1/3 속도의 컨볼루전 인코더로 구성되는 경우, 디지털 소스는 송신기 데이터 속도의 1/3로 데이터를

생성하도록 자동으로 구성된다.

결합기와 같은 단일 블록에 연결되는 자동 샘플링 주파수 결정을 위해 다중 데이터 경로 모두가 설정되는

경우, 기본 데이터 경로는 어떤 블록이 샘플링 주파수를 정의할 것인지 결정하는 데 사용된다.

1.6. Time Domain 시뮬레이션의 스펙트럼 분석

샘플링된 Time Domain 시뮬레이션에서 스펙트럼 분석을 수행하려면 결과에 영향을 미칠 수 있는 여러 가

지 요인을 고려해야 한다. 이러한 요인은 주로 연속 신호를 샘플링된 데이터 스트림으로 나타내야 하는 필

요성에 의해 부과되는 제한과 관련이 있다.

이 섹션에서는 뒷받침하는 수학적 이론을 깊이 살펴보지 않고 이러한 요인들 중 일부를 지적한다. 자세한

내용은 Proakis [1]와 같은 일반 디지털 신호 처리 교재를 참조한다.

1.6.1. Transforms; Fourier

Time Domain 시뮬레이션의 스펙트럼 분석은 불연속 Fourier 변환(DFT), 윈도우 지정 및 평균 산출을 사용하

여 수행된다.

VSS Modeling Guide 1–23

Automatic Configuration

Page 30: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DFT는 N으로 동등하게 이격된 Time Domain 샘플을 동일하게 이격된 주파수에서 N 주파수 도메인 샘플로

변환한다. 일반적인 수식은 다음과 같다.

(1.13)X (n) =∑k=0

N−1

x(k) ⋅ exp(− j ⋅ 2πknN ) n = 0,1,2,...,N-1DFT는 N으로 동등하게 이격된 주파수 도메인 샘플을 다음에 따라 N으로 동등하게 이격된 Time Domain 샘

플로 변환한다.

(1.14)x(k) = 1N∑

n=0

N−1

X (n) ⋅ exp( j ⋅ 2πknN ) k = 0,1,2,...,N-1N과 주파수 사이의 관계는 다음과 같다.

(1.15)f = n

N ⋅ f s + f c −f s2 for N even

f = nN ⋅ f s + f c −

f s2 +

f s2 ⋅ N for N odd

두 개의 다른 수식은 항상 중심 주파수에서 이루어지는 N 주파수 중 하나의 결과가 된다.

이러한 수식에서는 신호가 N개 샘플에서 주기적이라고 가정을 한다. 그러나, 신호가 정확히 동등하게 이격

된 주파수 중 하나에 속하는 톤으로만 구성된 경우가 아니면, 주파수 성분은 '스며들거나' 주변 주파수로 누출된다. 이것은 순수한 톤 신호로 작업할 때 가장 명백하다. N이 N개 주파수 중 하나로 정확하게 떨어지는

톤의 주파수로 나타날 때, 주파수 스펙트럼은 정확하다. 그러나, N을 1씩 증가하거나 감소하면 스펙트럼이

누출된다.

5 6 7 8 9 10 11 12 13 14 15Frequency (GHz)

0

0.2

0.4

0.6

0.8

1N=10

N=11

Figure 1.9. 중심 주파수 10GHz에서 11GHz 톤의 전압 스펙트럼

1–24 NI AWR Design Environment

Time Domain 시뮬레이션의스펙트럼분석

Page 31: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Figure 1.9에서 누출 효과를 설명한다. 두 플롯 모두의 신호는 동일하다. 즉, 10GHZ의 중심 주파수와 10GHz

의 샘플링 주파수가 있는 11GHz에서의 단일 톤 Complex Envelope 신호이다. 톤의 진폭은 1V이고, y-축은

선형 전압을 표시한다.

파란색 곡선은 N을 10으로 설정했다. 그 결과 다음의 샘플링된 주파수가 생성되었다.

5, 6, 7, 8, 9, 10, 11, 12, 13, 14GHz

분홍색 곡선은 N을 11로 설정했다. 그 결과 다음의 샘플링된 주파수가 생성되었다.

5.45, 6.36, 7.27, 8.18, 9.09, 10.00, 10.91, 11.82, 12.73, 13.64, 14.55GHz

N=1인 경우, 11GHz는 샘플링된 주파수 중 하나가 아니다. 따라서, 톤은 사용할 수 있는 샘플 주파수로 확산

된다.

1.6.2. 평균 산출, 윈도우 지정 및 전력 스펙트럼 추정

periodogram라고 하는 전력 밀도 스펙트럼을 다음을 적용하여 Equation 1.13을 사용함으로써 추정할 수 있

다.

(1.16)Pxx( f ) =1N ⋅ | X ( f )|

2

2 ⋅ Z

아쉽게도, 주기도는 실제 전력 밀도 스펙트럼의 일관된 추정이 아니며, 특히 변조 신호와 같은 비 주기성 신

호로 작업할 때 더욱 그러하다.

전력 스펙트럼 추정과 VSS에서 취한 접근 방식을 향상시키는 가장 일반적이고 가장 간단한 방법 중 하나는

Welch법이다. 이 방법은 Time Domain 샘플에 윈도우 지정을 적용하여 여러 가지 중첩 주기도의 평균을 계

산하는 것이다.

-5 -4 -3 -2 -1 0 1 2 3 4 5

Averaging and Window, QAM Signal

-50

-40

-30

-20

-10

0

10 Theoretical QAM

N=100, #Avg=10, Windowed (dBm)

N=100, #Avg=10, No windowing (dBm)

N=1000 #Avg=1 (dBm)

Figure 1.10. 전력 스펙트럼 추정에 대한 평균 산출 및 윈도우 지정의 효과

VSS Modeling Guide 1–25

Time Domain 시뮬레이션의스펙트럼분석

Page 32: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Figure 1.10에서는 QAM 신호에 대한 평균 산출 및 윈도우 지정의 평탄화 효과를 설명한다. QAM 신호는 펄

스 모양이 아니므로, 이론적 전력 스펙트럼은 동시 제곱 기능이다. 검정색 마커는 이론적 스펙트럼을 나타낸

다. 분홍색 곡선은 50% 중첩된 상태로 10번 윈도우 지정하여 평균을 산출한다. 파란색 곡선은 50% 중첩된

상태로 윈도우 지정하지 않고 10번 평균을 산출한다. 회색 곡선은 윈도우 지정하지 않고, 평균을 산출하지

않으며, 1000점으로DFT를사용한다.평균스펙트럼은 100점으로DFT를사용하여총 1000개의 Time Domain

샘플을 세 경우 모두에 사용한다.

윈도우 지정과 평균 산출로, 스펙트럼이 메인 로브 -1GHz~+1 GHz로 근접하여 이론적 스펙트럼과 일치한

다. 그러나, 이것은 샘플링 주파수 대역의 끝으로 일탈한다.

일반적으로, 윈도우 지정 및 평균 산출은 변조된 신호와 같은 비 CW 신호로 작업할 때 사용되어야 하지만

CW 신호로 작업할 때는 사용하지 않는다. VSS의 자동 구성 기능은 신호 속성을 근거로 하는 전력 스펙트럼

을 수행하기 위한 적절한 설정을 선택하도록 시도한다. 신호가 변조된 신호인 경우, 윈도우 지정 및 평균 산

출과 상당히 큰 N (현재 릴리스에서 1024)을 DFT에 사용한다.

신호가 CW이고 톤 간격이 샘플링 주파수의 하위 배수인 경우, 신호의 모든 톤이 주파수 샘플 지점에 속하

게 하는 N을 찾으려고 시도한다. 합리적인 값을 가지는 N을 찾으면 평균 산출과 윈도우 지정이 비활성화된

다.

자동 구성 설정은 재지정될 수 있다. 전력 스펙트럼 계산에 의존하는 측정은 N 선택 설정, 평균 수 및 윈도

우 지정 설정을 포함한다. 이러한 설정은 일반적으로 측정의 보조 설정이다. 다양한 테스트 지점 및 미터 또

한 유사한 설정을 포함한다. 기본적으로 측정 설정은 테스트 지점/미터의 설정을 사용한다.

평균 산출과 윈도우 지정이 적용될 때 기본 설정은 다음과 같다.

• FFT 빈(bin) 수: 1024

• 평균 수: 누적

• 윈도우 유형: Taylor

• 윈도우 지정 파라미터: "Kaiser-Bessel" 윈도우 지정의 경우 4.5, 다른 모든 윈도우 지정의 경우 0.0.

• 슬라이딩 비율: 0.5

1.6.3. Frequency Resolution and Video Bandwidth

스펙트럼 분석기 설정은 일반적으로 frequency resolution과 video bandwidth의 형태이다. DFT 기반의 스

펙트럼 측정에 상응하는 설정이 있다.

frequency resolution은 DFT를 계산하는 데 사용되는 샘플의 수와 직접 관련이 있다.

(1.17)f Res =f sN

1–26 NI AWR Design Environment

Time Domain 시뮬레이션의스펙트럼분석

Page 33: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

video bandwidth는 이렇게 직접적인 등가는 갖지 않는다. 그러나, video bandwidth와 비슷한 효과가 평균

산출을 통해 생성된다. 스펙트럼 분석기에서, video bandwidth를 감소하면 스펙트럼의 평탄화 효과가 나타

난다. 평균 산출을 적용하여 DFT를 통해 유사한 동작을 완수할 수 있다.

VSS는 video bandwidth를 평균 수로 변환하기 위해 다음 관계를 사용한다.

(1.18)NAvg = ceil( f sN ⋅ f VBW )

Equation 1.18는 video bandwidth 변경 효과의 근사치를 산출하는 데만 사용된다. 이것이 반드시 주어진

video bandwidth에 대한 스펙트럼 분석기에서 볼 수 있는 스펙트럼을 형성하지는 않는다.

1.6.4. 음(-) Complex Envelope 주파수

Complex Envelope 신호 관련 작업의 여러 혼란스런 양상 중 하나는 음(-) 주파수를 해석하는 방법이다. 가

능하면 음(-) 주파수를 포함하는 Complex Envelope 신호 관련 작업을 피해야 한다. Equation 1.19의 조건이

충족되도록 하면 이것이 가능하다.

(1.19)f c ≥f ss

그러나 항상 가능한 것은 아니다.

복소 신호가 음(-) 주파수 성분을 포함하는 경우 세 가지 시나리오가 있다.

• I 및 Q 채널을 나타내는 복소 기저 대역 신호.

• 0의 중심 주파수가 있는 Complex Envelope 신호.

• 0이 아닌 중심 주파수가 있는 Complex Envelope 신호.

처음 두 가지 경우는 모두 중심 주파수가 0이다. 두 경우의 차이는 복소 값의 해석이다. 일반적으로, 신호가

I/Q 변조기의 출력을 나타낼 때, 신호는 별도의 I 및 Q 채널로서 취급된다. CW 신호는 Complex Envelope

신호로 취급된다.

두 번째와 세 번째 경우 모두 신호를 Complex Envelope 신호로서 취급하고, 동일한 동작으로 이어진다.

I 및 Q 채널을 나타내는 복소 기저 대역 신호는 Complex Envelope 신호 섹션의 0 중심 주파수 하위 섹션에

서 설명한다.

Complex Envelope 신호의 경우, 음(-) 주파수 성분에는 동등한 양(+) 주파수 성분이 있다. 동등한 양(+) 주파

수 성분은 음(-) 주파수 성분의 복소 공액이다. 이것은 Complex Envelope 수식에서 도출된다.

(1.20)S( f ) = 12 ⋅ (SCE( f − f c) + SCE

* ( − f − f c))

VSS Modeling Guide 1–27

Time Domain 시뮬레이션의스펙트럼분석

Page 34: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

여기에서 S(f)는 실수 신호의 스펙트럼이고, SCE(f)는 Complex Envelope 스펙트럼이며, a*는 a의 복소 공액을

나타낸다.

Figure 1.11에는 이 해석이 더 자세히 나타나 있다. 상부 다이어그램은 fc>fs/2일 때 Complex Envelope과

Complex Envelope의 공액을 나타낸다. 하부 다이어그램은 fc가 fs/2보다 적어질 때 Complex Envelope과 그

공액이 중첩되기 시작함을 나타낸다. 빗금 친 영역은 Complex Envelope의 음(-) 주파수 성분이다.

DC fc-fc fc-fs/2 fc+fs/2-fc-fs/2 -fc+fs/2

Complex Envelopefc>fs/2

DC fc-fc fc+fs/2-fc-fs/2

Complex Envelope

fc<fs/2

Negative frequency content

Figure 1.11. Complex Envelope 신호의 음(-) 주파수

대부분의 경우 스펙트럼을 해석할 때 모든 음(-) 주파수 성분은 동등한 양(+) 주파수에 '포개져야' 된다. 그결과 스펙트럼은 음(-)이 아닌 주파수만 포함하게 되는데, 실수 신호로 작업할 때 일반적으로 예상되는 현상

이다.

스펙트럼 기반 측정의 기본 동작은 동등한 양(+) 주파수에 포개진 음(-) 주파수를 표시하는 것이다. 이것은

스펙트럼 분석기에서 볼 때의 스펙트럼을 나타낸다.

음 주파수 포개짐이 작용하지 않는 한 경우는 신호가 DC를 교차하는 다른 광역 스펙트럼 신호 또는 화이트

노이즈의 모델링이다. 이러한 경우에 발생하는 것은 양(+) 주파수와 음(-) 주파수 모두의 중첩 주파수 성분

이 있고, 포개짐으로 중첩이 발생하는 스펙트럼 부분 위에 스펙트럼이 이중화된다.

1–28 NI AWR Design Environment

Time Domain 시뮬레이션의스펙트럼분석

Page 35: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Complex Envelope Signal

fc fc+fs/2fc-fs/2 DC

Broad Spectrum Signal

Folded Spectrum

fc fc+fs/2DC

3 dB Drop for white noise

Figure 1.12. 음(-) 주파수 포개짐 및 광역 스펙트럼 신호

Figure 1.12에서 설명했듯이, 결과로 나타난 포개진 스펙트럼은 음(-) 주파수 중첩이 끝나는 지점에서 급락

을 보여준다. 화이트 노이즈가 샘플링 주파수 전 대역에 걸쳐 확장되므로 신호가 화이트 노이즈를 포함할

때 위의 현상이 가장 명백하다. 이론적으로 화이트 노이즈는 DC에서 종료되어야 한다 - 어떤 음(-) 주파수

성분도 없어야 한다. 그러나, 현재 릴리스에서는 화이트 노이즈가 항상 샘플링 주파수 전 대역에 걸쳐 생성

된다.

이 안내서의 VSS에서 노이즈 모델링 장에서는 VSS 내 노이즈 모델링을 자세히 설명한다.

1.6.5. 채널 전력 측정

대부분의 VSS 측정은 그 계산에서 채널 전력을 사용한다. 이러한 측정으로는 전력 미터 측정 PWR_MTR, 인

접 채널 전력 측정 ACPR 및 스윕된 AM-AM 측정 AMtoAM_PS가 있다.

일반적으로 채널은 중심 주파수와 대역폭을 사용하여 정의된다. 채널 중심 주파수는 신호 중심 주파수와 혼

동해서는 안 된다. 채널 중심 주파수는 채널의 중심을 정의하며, 대역폭은 그 폭을 정의한다. 채널 주파수는

다음 사항을 충족시키는 주파수이다.

(1.21)f c,Ch −f BW2 ≤ f < f c,Ch +

f BW2

채널 전력은 먼저 전력 스펙트럼을 구하여 계산된다. DFT의 사용은 주파수 스펙트럼을 N 주파수 빈(bin)으

로 나누는데, 여기서 각 빈의 값은 주파수 범위 내의 전력을 나타낸다.

(1.22)f c −

f s2 +

f sN ⋅ n ≤ f < f c +

f s2 +

f sN ⋅ (n + 1) for even N

f c −f s2 +

f s2N +

f sN ⋅ n ≤ f < f c −

f s2 +

f s2N +

f sN ⋅ (n + 1) for odd N

VSS Modeling Guide 1–29

Time Domain 시뮬레이션의스펙트럼분석

Page 36: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

n=0,1,...,N-1이다. n=0인 경우, 하한 주파수 경계는 샘플링 주파수 대역의 하부 가장자리이고, n=N-1인 경

우, 상한 주파수 경계는 샘플링 주파수 대역의 상부 가장자리이다.

채널 전력은 채널 주파수 대역 내에 완전히 속하는 빈에 대한 전력 스펙트럼 값을 먼저 합산하여 구한다. 가

장자리 주파수 중 하나가 주파수 빈의 가장자리에 정확하게 속하지 않는 경우, 가장자리 주파수로 점유된

빈의 양에 비례하는 전력은 채널 전력에 추가된다. 예를 들어, 하한 주파수 가장자리가 3.75Hz이고, 이 주파

수가 4Hz와 5Hz로 경계가 되는 주파수 빈에 속하는 경우, 그 빈에서 전력의 25%는 채널 전력에 포함된다.

채널 대역폭을 지정할 때, VSS는 단일 주파수 빈 사용도 지원한다. 채널 대역폭 유형에 대한 "1 RBW (bin)"

옵션을 사용할 수 있을 때 이 작업을 수행한다.

1.7. Microwave Office Schematics: 파라미터화된 Subcircuit 및 스위핑

VSS에서 파라미터화된 Microwave Office subcircuit에 액세스하고 이 회로들을 스윕된 시뮬레이션에서 사

용할 수 있다. 파라미터화된 subcircuit을 지원하는 RF 블록은 LIN_S, NL_S, OSC_S 및 MIXER_S이다.

1.7.1. Microwave Office 회로에서 파라미터 전달

회로 schematic에서 x<<5 구문을 사용하여 VSS 시스템 다이어그램에 전달할 파라미터를 정의할 수 있다.

여기서, x는 전달할 파라미터다. 다음 그림에 나타낸 회로 schematic에는 DC 전압에 대한 통과된 파라미터

가 있다.

1–30 NI AWR Design Environment

Microwave Office Schematics: 파라미터화된Subcircuit 및 스위핑

Page 37: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

이 예에서 NL_S와 같은 시뮬레이션 기반 RF 블록을 사용하는 VSS 시스템 다이어그램에서 회로가 사용될 때

회로 schematic에서 전달된 파라미터도 다음 그림과 같이 RF 블록 내 파라미터 중 하나로 나열된다. 이 파

라미터는 다른 모든 파라미터처럼 취급되며, 스윕된 시뮬레이션에 사용될 수 있다.

1.7.2. 시스템 다이어그램에서 Microwave Office 회로의 스윕된 파라미터 사용

회로 schematic에서 스윕된 파라미터는 VSS 시뮬레이션에서도 사용할 수 있다. SWPVAR 블록 또는 스윕된

소스를 사용하여 수행되는 스윕은 VSS에서 사용될 때와 동일하게 작용한다. 다음 그림을 보면 "Vbias" 회로

파라미터가 SWPVAR 블록을 사용하여 스윕된다.

이 예에서 NL_S와 같은 시뮬레이션 기반 RF 블록을 사용하는 VSS 시스템 다이어그램에서 회로가 사용될 때

회로 Schematic에서 스윕된 파라미터도 다음 그림과 같이 RF 블록 내 파라미터 중 하나로 나열된다. 파라미

터 이름은 'SWP_'로 시작한다는 점을 유의한다. 이 파라미터는 다른 모든 파라미터처럼 취급되며, 시뮬레이

션에 사용될 수 있다.

VSS Modeling Guide 1–31

Microwave Office Schematics: 파라미터화된Subcircuit 및 스위핑

Page 38: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

이러한 방식으로 VSS에 전달된 파라미터는 두 가지 값 세트에서 취할 수 있다.

• 회로 schematic에서 스윕 값 중 하나를 선택: 해당 RF 블록 Element Options(element 옵션) 대화 상자에

서 Show Secondary(보조 파라미터 표시)를 클릭한다. 다음 그림과 같이 파라미터 IVARTYP를 확인한다.

이 파라미터를 Select from list(목록에서 선택)로 설정하면 전달된 파라미터가 다음 그림과 같이 드롭다

운 목록에 스윕 값을 나열한다.

• 값을 입력하고 가장 가까운 스윕 값에 고정: 다음 그림과 같이 IVARTYP 파라미터를 Allow any value fornumeric, pin to nearest(아무숫자값허용, 가장근접한스윕값에고정)로설정한다. 입력된값은 schematic

에서 가장 가까운 스윕 값에 고정된다.

1.8. References

[1] Proakis, J. 및 Manolakis, D., Digital Signal Processing(디지털 신호 처리)

1–32 NI AWR Design Environment

References

Page 39: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Chapter 2. RF Modeling in VSS

이 장에서는 VSS의 RF 모델링 기능을 설명한다. 해당 기능은 다음과 같다.

• RF Budget Analysis

• RF Inspector

• Impedance mismatch modeling

• Behavioral amplifier, mixer and circuit filter blocks

• VSS 내에서 Microwave Office(MWO) 선형 및 비선형 회로를 모델링하기 위한 블록

RF 모델링은 일반적으로 RF 주파수에서 아날로그 전압 신호를 나타내는 시스템 설계의 부분에 적용된다. 이

들은 behavioral amplifier, mixer 및 회로 기반 필터를 포함하는 설계의 부분뿐만 아니라 시스템 시뮬레이션

내에 Microwave Office 회로 설계를 통합하기 위한 블록이다.

일반적으로 RF 모델링은 RF 블록을 사용할 때만 적용된다. 이러한 블록은 RF Blocks(RF 블록) 카테고리 내

모든 블록을 포함한다. 또한 Filters(필터) 카테고리의 Bandpass(대역 통과), Bandstop(대역 정지),

Highpass(고주파 통과) 및 Lowpass(저주파 통과) 하위 카테고리에 있는 회로 기반 필터도 포함한다.

VSS의 RF 블록 섹션에서는 사용 가능한 블록을 개괄적으로 설명하고, 이러한 블록을 언제 사용해야 하는지

도 제안해 준다. 또한 RF_START, RF_START_NS 및 RF_END 블록을 사용하여 비 RF 블록의 신호를 RF 모델링

에 통합할 경우의 정보를 포함한다.

RF 모델링을 사용하여 RF Budget 분석 시뮬레이터를 사용하는 캐스케이드식 노이즈 지수 또는 작동 이득과

같은 빠른 주파수 기반의 캐스케이드식 측정을 수행할 수 있다. RF Budget 분석 시뮬레이터는 VSS의 주파

수 분석 기능 중 하나이다. RF Budget 분석 섹션에서는 RF Budget 분석 시뮬레이션을 설명한다.

RF 모델링을 사용하여 RF Inspector 시뮬레이터(RFI)를 사용하는 RF 링크의 어떤 지점에서나 주파수 성분 구

성을 식별할 수 있다. RFI를 사용하면 비선형 RF component의 어떤 측면이 특정 IM 성분을 발생시키는지와

같은 왜곡 및 간섭의 원인을 파악할 수 있다. RF Inspector 시뮬레이터는 VSS의 다른 주파수 분석 기능이다.

RF Inspector 섹션에서는 RFI를 자세히 다룬다.

RF 모델링을 사용하여 특히 필터를 사용하여 작업할 때, 임피던스 부정합의 효과를 고려할 수 있다. 임피던

스 부정합 모델링 섹션에서 이러한 기능을 설명한다.

Time Domain 시뮬레이션에서 주파수 종속 동작을 모델링하는 것은 쉬운 일이 아니다. Time Domain 필터

문제 섹션에서는 염두에 두어야 할 더 중요한 고려사항을 몇 가지 다룬다.

RF 모델링의 주요 component는 비선형 동작에 대한 지원이다. VSS에는 비선형 동작을 모델링하기 위한 여

러 개의 RF 블록이 포함되어 있다. 이 블록들은 AMP_B, AMP_BV, AMP_F, VGA_F behavioral amplifier 블록,

MIXER_B 및 MIXER_F 동작 mixer 블록, 그리고 비선형 MWO 시뮬레이션 기반 증폭기 및 mixer 블록인 NL_S

와 MIXER_S를 포함한다. 이 블록들에는 모든 RF 모델과 마찬가지로 제한사항이 있다.

VSS Modeling Guide 2–1

Page 40: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Time Domain 시뮬레이션 제한사항은 "비선형 모델링 문제" 섹션에서 설명한다. RF Budget 분석 시뮬레이

션에 영향을 주는 문제는 RF Budget 분석 비선형 모델링 섹션에서 설명한다. RF Inspector 섹션에서는 RF

Inspector 시뮬레이션 내 비선형 모델의 다양한 측면을 다룬다.

2.1. RF Blocks In VSS

VSS RF 블록을 네 가지 기본 그룹인 선형 필터, 비선형 증폭기, mixer 및 기타로 분류할 수 있다.

선형 필터는 S와 Y 파라미터를 사용하여 모델링할 수 있는 선형 블록으로만 구성된다. 이러한 블록은 LIN_F,

LIN_F2, LIN_S, RFATTEN 및 QHYB_12는 물론 BPFB 또는 LPFC와 같은 회로 필터 블록을 포함한다.

비선형증폭기는주파수를이동하지않고신호에비선형성을적용하는블록이다. 이러한증폭기에는 AMP_B,

AMP_BV, AMP_F, VGA_F, NL_S 및 NL_F가 있다.

mixer는 두 신호를 곱하여 세 번째 주파수 이동 신호를 얻는 세 개의 포트 블록이다. 여기에는 MIXER_B,

MIXER_F 및 MIXER_S가 있다.

기타 그룹에는 TONE 및 LOAD와 같은 블록, 그리고 네트워크 에널라이져 블록 VNA 및 VSA가 있다.

세 개의 기타 블록은 RF_START, RF_START_NS 및 RF_END로, 이 블록을 사용하면 비 RF 소스의 신호를 RF

모델링에 통합시킬 수 있다.

또한 PLL 블록 및 V_LIM과 같은 몇 가지 기타 전문화된 블록이 있다. 이러한 블록의 성격 때문에, 이 블록들

은 일반적으로 여기서 설명하는 RF 모델링 기능을 완전히 포함하지 않으며, 이에 대해 이 장에서는 더 이상

논의하지 않는다.

마지막으로, 변조된 신호와 같은 비 RF 블록 생성 신호는 RF_START, RF_START_NS 및 RF_END 블록을 사용

하여 Time Domain RF 및 RF Budget 분석 시뮬레이션에 사용될 수 있다.

2.1.1. Linear Filters

선형 필터 그룹은 선형 동작을 가지는 RF 블록으로 구성된다. 이 블록들의 동작은 S 또는 Y 매트릭스로 표현

될 수 있다. 이 그룹은 다음 RF 블록으로 구성된다.

DescriptionBlock

RF AntennaANTENNA

Variable Analog RF Phase ShifterAPHSHFT_VAR

Bandpass Butterworth FilterBPFBa

Bandpass Chebyshev (type I) FilterBPFCa

Bandpass Bessel FilterBPFDa

Bandpass Elliptic FilterBPFEa

Bandstop Butterworth FilterBSFBa

2–2 NI AWR Design Environment

RF Blocks In VSS

Page 41: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Bandstop Chebyshev (type I) FilterBSFCa

Bandstop Bessel FilterBSFDa

Bandstop Elliptic FilterBSFEa

RF Bus Splitter/CombinerBUS_SPLITTER

Circulator (1-Input, 2-Output)CIRC_12

Circulator (2-Input, 1-Output)CIRC_21

RF CombinerCOMBINER

Directional Coupler, 3-port Internal TerminationDCOUPLER_3

Directional Coupler, 4-port External TerminationDCOUPLER_4

180-Degree Hybrid (2-Input, 2-Output)DHYB_22

Digital RF Phase ShifterDPHSHFT

Variable Digital RF Phase ShifterDPHSHFT_VAR

Variable Digital Step AttenuatorDSATTEN_VAR

Highpass Butterworth FilterHPFBa

Highpass Chebyshev (type I) FilterHPFCa

Highpass Bessel FilterHPFDa

Highpass Elliptic FilterHPFEa

IsolatorISOLATOR

Linear Behavioral Model (File-Based)LIN_F

Linear Behavioral Model, 2nd Generation (File-Based)LIN_F2

MDIF File Based Linear Behavioral ModelLIN_MDIF

Linear Behavioral Model (Simulation-Based)LIN_S

Linear AmplifierLINAMP

Lowpass Butterworth FilterLPFBa

Lowpass Chebyshev (type I) FilterLPFCa

Lowpass Bessel FilterLPFDa

Lowpass Elliptic FilterLPFEa

Lossless TunerLTUNER

Linear Variable Gain AmplifierLVGA

Phased Array AntennaPHARRAY_ANT

Phased Array Signal Splitter for ReceiversPHARRAY_RXSIG

VSS Modeling Guide 2–3

RF Blocks In VSS

Page 42: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Phased Array Signal Splitter for Receivers, Bus BasedPHARRAY_RXSIG_BUS

Quadrature Hybrid (1-Input, 2-Output)QHYB_12

Quadrature Hybrid (2-Input, 1-Output)QHYB_21

Quadrature Hybrid (2-Input, 2-Output)QHYB_22

Start RF SignalRF_START

Start RF Signal (Noise Source)RF_START_NS

RF AttenuatorRFATTEN

RF DelayRFDELAY

Variable Digital RF DelayRFDELAY_VAR

RF Double Pole Double Throw Switch (static 2 input 4 output)RFDPDT_24ST

RF Double Pole Double Throw Switch (static 4 input 2 output)RFDPDT_42ST

RF Single Pole n-Throw Switch (dynamic 1 input n-output)RFSW_1nDYN

RF Single Pole n-Throw Switch (static 1 input n-output)RFSW_1nST

RF Baseball SwitchRFSW_BASEBALL

RF Crossover SwitchRFSW_CROSSOVER

RF Directional SwitchRFSW_DIR

RF Single Pole n-Throw Switch (dynamic n-input 1 output)RFSW_n1DYN

RF Single Pole n-Throw Switch (dynamic n-input 1 output)RFSW_n1ST

Two Port S Parameter BlockS2P_BLK

Two State S Parameter BlockSBLK_2STATE

Signal CouplingSCOUPLING

n Port S Parameter BlockSnP_BLK

RF SplitterSPLITTER

Voltage Variable RF AttenuatorVVA

Two Port Y Parameter BlockY2P_BLK

n Port Y Parameter BlockYnP_BLK

Two Port Z Parameter BlockZ2P_BLK

n Port Z Parameter BlockZnP_BLKa이 블록은 RF 블록이 아닌 필터 카테고리 아래에서 찾을 수 있다.

참고: RF_START/RF_START_NS는 선형 필터로 구현되었기 때문에 이전 표에 포함되어 있다. 그러나, 그 용도

는 비 RF 블록으로 작업 섹션에서 설명한다.

2–4 NI AWR Design Environment

RF Blocks In VSS

Page 43: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

선형 필터는 모두 Y 매트릭스 형태로 필터를 내부적으로 나타내는 동일한 코어 구현을 이용한다. Y 매트릭

스는 주파수 분석 시뮬레이션에 대한 다양한 주파수 종속 속성을 계산하는 데 사용된다. 여기에는 선형 이

득, 가용 이득 및 노이즈 발생이 포함된다. 임피던스 부정합 모델링이 활성화될 때 Y 매트릭스는 시뮬레이터

에서 블록의 포트를 조사하는 임피던스를 결정하는 데 사용된다.

Time Domain 시뮬레이션의 경우 선형 필터는 IIR, FIR 또는 IIR과 FIR 디지털 필터의 조합만을 사용한다. 각

유형에는 그 이점과 한계가 있다. 일반적으로, IIR 필터는 보장되지는 않지만 임의의 신호에 대해 전반적으

로 더 나은 응답을 제공한다. 반면에 FIR 필터는 신호가 FIR 탭에 해당하는 주파수에 정확하게 속하는 톤으

로 구성된다는 조건에 따라 훨씬 더 효과적인 주파수 응답을 제공할 수 있다. FIR 필터는 일반적으로 큰 필

터 차수에 따라 훨씬 더 빨라진다. FIR과 IIR 필터 조합은 크기 응답 및 그룹 지연 응답의 대략적 근사치에 대

체로 잘 일치하는 최후의 모델을 제공한다.

Time Domain 필터링과 연관된 문제는 필터 문제 섹션에서 자세히 설명한다.

선형 필터 그룹의 블록은 주파수 분석 시뮬레이션과 임피던스 부정합 모델링을 모두 지원한다. 자세한 내용

은 RF Budget 분석, RF Inspector 및 임피던스 부정합 모델링 섹션을 참조한다.

LIN_F/LIN_F2와 LIN_S 비교

LIN_F,LIN_F2 및 LIN_S 블록은 모두 주파수 종속 S 파라미터 기반 선형성을 모델링하는 데 사용된다. 블록

간의 차이는 S 파라미터 데이터의 출처에 따라 달라진다.

다음 표는 어느 블록을 언제 사용할지를 요약하고 있다.

용도:S 파라미터 데이터가 다음과 같은 경우:

LIN_S - Element Browser의 Subcircuit > LIN_S 카테

고리에서 MWO 회로를 끌어올 수 있다.

Microwave Office schematic의 S 파라미터

LIN_S - 데이터를 프로젝트 브라우저의 Data Files(데이터 파일) 노드에 S 파라미터 데이터로 가져온다.

Touchstone 형식

Element Browser의 Subcircuit > LIN_S 카테고리에서

Touchstone 회로를 끌어올 수 있다.

LIN_F 또는 LIN_F2 - 데이터를 텍스트 데이터 파일 형

식으로 변환하고 프로젝트 브라우저의 Data Files(데이터 파일) 노드로 가져온다.

S, Y 또는 Z 파라미터에해당하는주파수응답데이터.

2.1.2. 증폭기

증폭기 그룹은 다음과 같은 1-입력 1-출력 비선형 증폭기로 구성된다.

DescriptionBlock

Behavioral AmplifierAMP_B

VSS Modeling Guide 2–5

RF Blocks In VSS

Page 44: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Behavioral Amplifier, 2nd GenerationAMP_B2

Behavioral Amplifier, Voltage BasedAMP_BV

Equation-based Nonlinear AmplifierAMP_EQN

Frequency Dependent Behavioral Amplifier,

File-based

AMP_F

Nonlinear Behavioral Model (File-Based)NL_F

MDIF File Based Nonlinear Behavioral ModelNL_MDIF

Nonlinear Behavioral Model (Simulation-Based)NL_S

Nonlinear Variable Gain Amplifier, File-basedVGA_F

이러한 블록은 모두 RF Blocks > Amplifiers(RF 블록 > 증폭기) 카테고리 내에서 찾을 수 있다. 해당 카테

고리에는 LOGAMP 및 VGA_L과 같은 다른 블록이 있다. 그러나, 이러한 블록은 현재 증폭기 그룹에 속하지

않는다.

증폭기 그룹의 블록은 주파수 분석 시뮬레이션과 임피던스 부정합 모델링을 모두 지원한다. 자세한 내용은

RF Budget 분석, RF Inspector 및 임피던스 부정합 모델링 섹션을 참조한다.

다음 표는 어느 블록을 언제 사용할지를 요약하고 있다.

용도:아래와 같은 경우:

AMP_B2 또는 AMP_B(특성이 전력 기반인 경우),

AMP_BV(특성이 전압 기반인 경우). AMP_B2는 온도

종속 지원을 포함한다.

P1dB 및 IP3과 같은 일반 증폭기 특성

AMP_F - AMP_ F는 다양한 방법으로 특성을 입력할

수 있는 AMP_B와 AMP_BV의 매우 유연한 형태이다.

P1dB 및 IP3과 같은 주파수 종속 증폭기 특성, 또는

전압 및 전력 기반 특성의 조합

NL_S - 허용된 MWO schematic은 Element Browser

의 Subcircuit > NL_S 카테고리에서 끌어 올 수 있다.

Microwave Office 비선형 회로

NL_F - 프로젝트 브라우저의 Data Files(데이터 파일)

노드에서 텍스트 데이터 파일 노드를 만들고 특성을

측정 또는 기타 시뮬레이터에서 AM/AM-AM/PM 또

는 IM 성분과 같은 측정된 비선형 특성화 데이터

입력한다. 형식에 대한 자세한 내용은 NL_F의 온라인

도움말을 참조한다.

2.1.3. Mixer

mixer 그룹은 다음과 같은 mixer 블록으로 구성된다.

2–6 NI AWR Design Environment

RF Blocks In VSS

Page 45: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Behavioral MixerMIXER_B

Behavioral Mixer, 2nd GenerationMIXER_B2

File-based Behavioral MixerMIXER_F

Simulation-based Behavioral MixerMIXER_S

mixer 그룹의 블록은 주파수 분석 시뮬레이션과 임피던스 부정합 모델링을 모두 지원한다. 자세한 내용은

RF Budget 분석, RF Inspector 및 임피던스 부정합 모델링 섹션을 참조한다.

다음 표는 어느 블록을 언제 사용할지를 요약하고 있다.

용도:아래와 같은 경우:

MIXER_B2 또는 MIXER_B - 이중 균형 다이오드 mixer

용 스퍼 테이블이 생성된다. MIXER_B2는 온도 종속

지원을 포함한다.

스퍼 정보는 없지만, 이득 변환 및 IP3을 가질 수 있

다.

MIXER_F - 프로젝트 브라우저의 Data Files(데이터파일) 노드에서 텍스트데이터파일노드를만들고스

mixer에 대한 스퍼 테이블 정보가 있음

퍼 테이블을 입력한다. 형식에 대한 자세한 내용은

MIXER_F의 온라인 도움말을 참조한다.

MIXER_S - 허용된 MWO schematic는 Element

Browser의 Subcircuit > MIXER_S 카테고리에서 끌어

올 수 있다.

VSS 시뮬레이션에포함할Microwave Office mixer 설

계가 있음(MWO schematic은 최소 3개의 값과 함께

하나 이상의 전력 스윕을 포함해야 함)

2.1.4. 기타 블록

기타 그룹은 다음과 같은 블록을 포함한다.

DescriptionBlock

동작 주파수 승수FMULT_B

Behavioral Frequency Multiplier, 2nd GenerationFMULT_B2

Grounded ResistorLOAD

Oscillator with Optional Phase Noise Effects

(Simulation-Based)

OSC_S

End of RF SignalRF_END

RF Budget Path CostRFBPATH

Resistor Noise SourceRN

Tone(s) SourceTONE

VSS Modeling Guide 2–7

RF Blocks In VSS

Page 46: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Test PointTP

Voltage Noise SourceVN

Vector Network AnalyzerVNA

Vector Signal Analyzer (Complex Envelope)VSA

참고: TP 블록은 Meters(미터) 카테고리에 있는 반면, VNA 및 VSA 블록은 Meters > Network Analyzers(미터 > 네트워크 분석기) 카테고리에 있다. 기타 블록은 RF Blocks(RF 블록) 카테고리의 하위 카테고리에 있

다.

임피던스 부정합이 목적인 경우 TP, VNA 및 VSA는 모두 임피던스가 무한인 전압 프로브 또는 종단으로 구

성될 수 있다.

2.1.5. Non-RF 블록으로 작업

많은 경우에 Time Domain RF 및 RF Budget 분석 시뮬레이션 내 RF 블록이 생성하지 않는 신호를 통합할

수 있다. 또한 RF Inspector 시뮬레이션에서 IQ 및 OFDM 기반의 변조 신호 소스 및 송신기를 사용할 수 있

다. RF Inspector의 변조된 신호 지원은 변조된 신호 섹션에서 자세히 설명한다.

Time Domain RF 또는 RF Budget 분석 시뮬레이션 내에서 비 RF 신호를 사용하려면 비 RF 신호와 첫 번째

RF 블록 사이에 RF_START 블록 또는 RF_START_NS 블록을 추가한다. 이 신호는 복소 신호나 실수 신호 중

하나여야 한다. RF 링크 후에 추가 처리가 필요한 경우, 마지막 RF 블록 다음에 RF_END 블록을 추가한다.

RF_START, RF_START_NS 및 RF_END는 RF Blocks > Impedance Mismatch(RF 블록 > 임피던스 부정합) 카

테고리에 있다.

RF_START/RF_START_NS는 신호 생성기 내부의 RF_START/RF_START_NS 전에 블록이 있는 신호 생성기의

포트를 나타내는 것으로, RF_START/RF_START_NS에서 나오는 신호는 생성된 아날로그 RF 신호로 간주할

수 있다. 마찬가지로, RF_END는 네트워크 분석기 또는 다른 측정 장치의 포트를 나타내는 것으로 간주할 수

있다. RF_END 뒤의 블록은 측정 장치의 내부에 있다.

RF_START는 주로 임피던스 부정합 지원을 제공한다. 이것은 S22 및 출력의 특성 임피던스를 지정하는 기능

을 포함한다.

RF_START_NS는 내부 노이즈 소스를 포함한다는 점만 제외하면 RF_START와 유사하다. 이는 신호에 열 노이

즈(예: 290K의 노이즈)를 추가할 때 유용하다. 비 RF 신호는 일반적으로 노이즈가 없다. 단, 채널 블록에 노

이즈가 추가되는 경우는 예외이다.

RF_END를 사용하여 선행 RF 블록으로 볼 수 있는 주파수 종속 부하를 지정할 수 있다. RF_END의 출력은 입

력에서 표시되는 총 전압이다.

2–8 NI AWR Design Environment

RF Blocks In VSS

Page 47: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.2. RF Budget Analysis

RF Budget 분석(RFB) 시뮬레이터는 캐스케이드식 이득 및 노이즈 지수와 같은 캐스케이드식 측정을 수행하

기 위해 일반적으로 사용되는 VSS 주파수 도메인 시뮬레이터이다. RFB는 System > RF Budget Analysis(시스템 > RF Budget 분석) 측정 카테고리에서 RF Budget 분석 측정을 통해 호출된다. 이러한 측정은 캐스케

이드식 노이즈 계수/지수 C_NF, 캐스케이드식 IP3 C_IP3 및 캐스케이드식 헤드룸 C_HDRM을 포함한다.

RFB 시뮬레이션은 1 주파수 단위마다 수행되며, 각 관심 주파수에서 CW 신호에 대한 RF 링크의 반응을 측

정하는 것으로 생각될 수 있다. CW 신호는 소스와 동일한 전력을 가진다. 멀티톤 소스의 경우 총 전력이 사

용된다. 각 주파수는 개별 simulation solution을 생성한다.

참고: CW RF 소스만 RFB 시뮬레이션을 직접 지원한다. 이러한 소스는 TONE, OSC_S 및 VNA 블록이다. 비

RF 아날로그 신호는 RF_START 또는 RF_START_NS 블록이 비 RF 신호와 첫 번째 RF 블록 사이에 삽입된다

면 사용될 수도 있다. 측정의 시작은 RF_START/RF_START_NS 블록 다음에 이루어져야 한다.

RF_START/RF_START_NS 블록은 주파수가 입력 신호의 중심 주파수이고, 전력이 입력 신호의 전파 신호 전

력인 CW RF 소스로 RFB 시뮬레이션에 나타난다.

2.2.1. Simulation Frequencies

시뮬레이션 주파수는 일련의 주파수 오프셋을 사용하여 결정된다. 이러한 오프셋은 대부분의 경우에 중심

주파수인 기본 주파수에 추가된다. 단일 주파수 TONE 블록의 경우, 중심 주파수는 흔히 톤의 주파수가 된다.

또한 TONE 블록은 중심 주파수를 톤의 주파수로 설정할 수 없는 경우에 톤 주파수를 명백하게 사용하도록

구성될 수 있다.

기본적으로, 값이 0인 단일 오프셋 주파수가 있으므로 RFB 시뮬레이션은 일반적으로 중심 주파수에서 수행

된다. 한 주파수만 있을 때 기본 측정 동작은 y 축을 따라 각 블록의 출력에서 측정 값을 플로팅하고, x 축을

따라 블록 자체를 플로팅하는 것이다.

VSS Modeling Guide 2–9

RF Budget Analysis

Page 48: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Gain and NF

-10

0

10

20

30

AMP_B (A2) BPFC (F1) MIXER_B (A3) BPFC (F2) AMP_B (A5)

DB(C_GP(TP.Input,TP.Output,1,0,0))[1]SystemDiagram1

DB(C_NF(TP.Input,TP.Output,0,1,0,0))[1]SystemDiagram1

Figure 2.1. 캐스케이드식 측정.

x 축을 따라 주파수를 플로팅할 때 사용되는 스윕된 주파수 시뮬레이션을 구성하려면 System Simulator

Options(시스템 시뮬레이터 옵션) 대화 상자의 Basic(기본) 탭을 사용하여 추가 주파수 오프셋을 추가해야

한다. 두 개 이상의 주파수 오프셋이 있을 때 기본 측정 동작은 y 축을 따라 최종 테스트 지점에서 측정 값을

플로팅하고 x 축을 따라 시뮬레이션 주파수를 플로팅하는 것이다.

RFB 소스가 여러 개 있는 경우(예: TONE 또는 RF_START/RF_START_NS 블록), 소스의 기본 주파수에 적용되

는 일련의 주파수 오프셋을 사용하여 소스마다 개별 시뮬레이션 솔루션이 계산된다. 특정 소스에 대한 솔루

션을 계산할 때 다른 소스의 신호는 주파수 오프셋을 적용하지 않고 있는 그대로 사용된다.

시뮬레이션 솔루션은 RF 링크를 통해 진행되는 동안 활성 소스의 신호를 따른다. 시뮬레이션 주파수는 신호

가 RF mixer와 RF 주파수 승수를 통과할 때 이동한다. 주파수는 항상 음수가 아닌 값으로 유지된다는 점을

유의해야 한다. 이로 인해 신호가 다운컨버팅 mixer를 통과할 때 DC에서 배수가 되는 것으로 그래프에 나타

날 수 있다.

예를 들어, TONE 소스를 다운컨버팅 mixer의 RF 입력으로 가정했다. mixer의 LO는 10GHz이다. TONE 소스

의 FREQ 파라미터가 9.1GHz로 설정되고 주파수 오프셋이 0, 0.5, 1, 1.5, 2, 2.5 및 3GHz로 설정된 경우 시뮬

레이션 주파수는 다음과 같다.

RF IF

9.1 0.9 GHz

9.6 0.4 GHz

10.1 0.1 GHz

10.6 0.6 GHz

11.1 1.1 GHz

2–10 NI AWR Design Environment

RF Budget Analysis

Page 49: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

11.6 1.6 GHz

12.1 2.1 GHz

이득과 IF 주파수 비교를 플로팅하는 경우, 그래프는 다음과 유사하게 표시된다(해당 시뮬레이션에 적절한

이득 값 사용).

0.1 0.6 1.1 1.6 2.1Frequency (GHz)

Gain vs IF Freq

1

1.5

2

2.5

3

3.5

4p1

DB(C_GP(TP.Input,TP.Output,1,0,0))System Diagram 1

p1: Power Gain, Cumulative, dB

Figure 2.2. 다운컨버팅 mixer를 통과하는 신호의 주파수 배수.

2.2.2. Computed Values

RF Budget 분석 시뮬레이션은 주파수 도메인 회로 시뮬레이션이다. 선형 RF 블록은 Y 매트릭스를 통해 특

성화된다. 비선형 RF 블록은 5차 다항식 전달 함수를 이용한다. 회로 시뮬레이션의 기본 결과는 주어진 입력

및 부하 조건에 대한 각 RF 노드에서의 전압과 전류이다.

각 시뮬레이션 솔루션은 여러 회로 시뮬레이션으로 구성된다. 상이한 회로 시뮬레이션은 다른 응답을 얻는

데 사용된다. 다음 표에서 여러 유형을 요약한다.

DescriptionResponse

자극은 시뮬레이션 주파수에서 단일 톤이다. 비선형 블록의 출력은 펀더멘탈이

다.

1 Tone Signala

각 톤의 전력이 소스에서 총 신호 전력의 1/2인 경우 자극은 이상적인 2개 톤 신

호이다. 2개 톤은 주파수에 있어 서로 매우 근접하다는 점에서 이상적이다. 이것

은 비선형 블록에서 IM3 성분을 생성하기 위해 사용된다.

IM 3에 대한 2개 톤 신호a

입력은 2개 톤 신호이다. 소스가 2개 톤 신호인 경우 2개 톤 입력은 2개 톤 신호

와 동일하다. 소스가 2개 톤 신호가 아닌 경우, 2개 톤 입력은 데이터 속도(샘플

IM 2에 대한 2개 톤 신호a

링 주파수/ 오버샘플링 속도)의 1/2로 분리된 2개 톤으로 구성되며, 각 톤의 전

VSS Modeling Guide 2–11

RF Budget Analysis

Page 50: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionResponse

력은 총 신호 전력의 1/2이다. 이것은 비선형 블록에서 IM2 성분을 생성하기 위

해 사용된다.

각 노드에서 (1,-1) IM 2 레벨. IM 2는 데이터 속도(샘플링 주파수/오버샘플링 속

도)의 1/2에 해당하는 절대 주파수에서 계산되거나, 소스가 2개 톤 소스인 경우

두 주파수 간의 차이로 계산된다.

IM 2 응답a

각 노드에서 (2,-1) IM 3 레벨.IM 3 응답a

자극은 시뮬레이션 주파수에서 단일 톤이다. 비선형 블록의 출력은 선형 이득만

적용된 입력이다.

선형 응답a

위상 변화를 계산하기 위한 그룹 지연 측정에 사용된다. 2 단일 톤 회로 시뮬레

이션이 수행되며, 하나는 시뮬레이션 주파수보다 10Hz 아래이고 다른 하나는 시

뮬레이션 주파수보다 10Hz 위이다.

1개 톤 ± 10Hz 신호

단일 톤 자극은 블록의 RF 포트를 조사하는 임피던스를 계산할 때 필요한 경우

소스 및 종단에서 생성된다.

임피던스

이 시뮬레이션은 노이즈 상관 매트릭스를 사용하여 각 RF 노드 출력에서 1Hz 초

과의 RMS 열 노이즈 전압을 해결한다.

RMS Thermal Noise

Voltage

위상 노이즈의 값(dBc)은 시뮬레이션 주파수로부터 각 위상 노이즈 주파수 오프

셋에서 계산된다. 위상 노이즈 모델링은 Chapter 3의 RF Budget 분석의 위상 노

이즈 섹션에서 다룬다.

Phase Noise dBc

a이러한 응답의 전압, 전류 및 전력 값은 노드 전압(V_node), 노드 전류(I_node) 및 노드 전력(P_node) 측정을 사용하여 직접 확인할 수

있다.

2.2.3. Measurement Output

대부분의 RF Budget 분석 측정은 출력 값을 캐스케이드 형식 또는 주파수 형식으로 표시할 수 있다.

캐스케이드 형식에서는 시작 테스트 지점에서 끝 테스트 지점까지 각 블록의 측정값이 표시되고, 블록은 그

래프의 맨 아래 또는 표의 왼쪽에 표시된다. 대부분의 측정값이 시작 테스트 지점과 현재 블록의 출력 사이

에서 측정값 또는 블록의 입력 포트에서 출력 포트까지 측정되는 블록의 컨트리뷰션을 표시하도록 지원한

다. 블록 출력 설정이 이 상황을 제어한다.

주파수 형식은 y 축을 따라 측정의 전체 출력을 표시하고 x 축을 따라 시뮬레이션 주파수를 표시한다. 주파

수 형식은 스윕 주파수 설정을 "Use for x-axis"로 설정하여 선택된다. 캐스케이드 형식은 다른 설정이 스윕

주파수에 대해 선택될 때 사용된다.

측정이 출력을 표시하면 그래프에 있는 측정의 데이터 지점을 길게 클릭하여 해당 데이터 지점에 대한 자세

한 정보를 확인할 수 있다. 예를 들어, 캐스케이드식 노이즈 지수 측정 C_NF의 경우 입력 노이즈 온도, 전력

이득, 입력 노이즈 PSD 및 출력 노이즈 PSD가 표시된다. 유사한 정보는 표에 표시된 측정값에도 사용할 수

있다. 이 경우, 표에서 행을 선택한 후 행에 있는 항목 위에 커서를 가져간다.

2–12 NI AWR Design Environment

RF Budget Analysis

Page 51: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.2.4. Nonlinear Modeling

RF Budget 분석은 비선형 RF 블록을 블록의 입력에 따라 달라지는 내부 소스로 취급한다. 소스 전압은 비선

형 블록의 5차 다항식 근사치를 사용하여 계산된다. 작은 신호 다항식은 입력 포트에서의 시뮬레이션 주파

수와 신호 레벨에 대한 각 비선형 RF 블록에서 얻어진다.

1개 톤 응답의 경우, 출력은 단일 톤 입력에 대한 출력 펀더멘탈인데, 이것은 다음 식으로 제시된다.

(2.1)V 1Tone, Out = a1 ·V 1Tone, In +34 · a3 ·V 1Tone, In

3 + 1016 · a5 ·V 1Tone, In

5

2개 톤 응답의 경우, 사용할 수 있는 출력은 2개 출력 펀더멘탈, 즉 (1,-1) IM 2 성분 및 (2,-1) IM 3 성분이다.

2개 톤 출력 펀더멘탈은 다음 식으로 제시된다.

(2.2)V 2tone,Out = a1 ·V 2tone,In +94 · a3 ·V 2tone,In

2 ·V 2tone,In* + 100

16 · a5 ·V 2tone,In3 · (V 2tone,In

*)2

여기서, V2tone, In과 V2tone, Out은 2개 톤 신호의 펀더멘탈 중 하나의 입력 및 출력 전압이다(펀더멘탈은 동일

한 진폭을 가짐).

(1,-1) IM 2 성분은 다음 식으로 제시된다.

(2.3)V IM2,Out = a2 ·V 2tone,In ·V 2tone,In* + 24

8 · a4 ·V 2tone,In2 · (V 2tone,In

*)2 + Amp(V IM2,In)

(2,-1) IM 3 성분은 다음 식으로 제시된다.

(2.4)V IM3,Out =34 · a3 ·V 2tone,In

2 ·V 2tone,In* + 50

16 · a5 ·V 2tone,In3 · (V 2tone,In

*)2 + Amp(V IM3,In)

Amp() 함수는 비선형성을 통과하는 입력에서 IM 성분을 나타내며, Equation 2.1이다. 입력 시 IM 성분이 매

우 작을 때(일반적인 경우임) Amp() 함수는 간단히 증폭기의 선형 이득을 IM 성분에 적용한다.

제한된 수의 출력 성분만 추적되므로 캐스케이드식 비선형성에는 모든 상호 변조 효과가 포함되지 않는다.

예를 들어, 입력 신호가 1MHz 및 1.1MHz에서 2개 톤인 것으로 추정한다. 신호가 2차 및 3차 비선형성으로

증폭기를 통과할 경우 출력은 다음 주파수로 구성된다.

Source FrequenciesFrequency, MHz

1.0 - 1.0 and 1.1-1.10

|1.1 - 1.0|0.1

2*1.0 - 1.10.9

1.01.0

1.11.1

2*1.1 - 1.01.2

VSS Modeling Guide 2–13

RF Budget Analysis

Page 52: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Source FrequenciesFrequency, MHz

3*1.03.0

2*1.0 + 1.13.1

1.0 + 2*1.13.2

3*1.13.3

그런 후 출력이 2차 및 3차 비선형성으로 또 다른 증폭기를 통과할 경우 다양한 주파수가 서로 상호 작용한

다. 이러한 상호 작용 중 일부는 펀더멘탈, IM 2 및 IM 3 출력에 영향을 미친다. 예를 들어, 첫 번째 증폭기의

0.1MHz 출력((1,-1) IM 2 성분의결과)과 1.0MHz 펀더멘탈간의 2차상호작용은 0.9MHz(1,-1) 및 1.1MHz(1,1)

에서 출력을 생성하여 두 번째 증폭기의 IM 3 및 펀더멘탈 출력에 영향을 준다.

RF Budget 분석 시뮬레이션에서 증폭기는 2개 톤 펀더멘탈, IM 2 및 IM 3 입력만을 고려한다. 뿐만 아니라,

증폭기는 IM 2와 IM 3 출력을 계산할 때 IM 2, IM 3 및 2개 톤 펀더멘탈 입력 간의 어떠한 상호 작용도 고

려하지 않는다.

그러나, 대부분의 경우 캐스케이드식 증폭기의 입력에서 펀더멘탈은 다른 모든 성분보다 훨씬 크다. 이러한

상황에서 두 펀더멘탈 사이의 상호 작용은 다른 상호 작용보다 훨씬 크며, 이러한 다른 상호 작용을 무시해

도 최종 측정에 미치는 영향은 거의 없다.

Saturation Effects

P1dB 이상에서 포화 효과를 모델링할 때 유사한 제한사항이 적용된다. 입력 신호의 형성은 홀수 차수의 성

분을 생성한다. 이러한 성분은 증폭기 내에서 고려되는 대부분에 해당되지만, 증폭기의 출력에서 성분은 다

음 블록으로 전달되지 않는다.

포화 모델 자체에 대한 자세한 내용은 Behavioral Amplifier AMP_B의 설명서에서 찾을 수 있다.

참고: P_node 및 SPWR_node와 같은 전력을 활용하는 RF Budget 분석 측정은 전체 전력이 아닌 펀더멘탈

전력을 표시한다. RF Budget 분석 시뮬레이션은 1개 톤과 2개 톤 펀더멜탈 및 IM 2와 IM 3 성분만을 모델

링하기 때문에 펀더멜탈 전력이 사용된다. 포화 시 1개 톤 입력의 펀더멘탈 전력은 포화된 출력이 구형파일

때 총 전력보다 약 0.87dB 적다.

S12 Limitations

S12로 지정된 비선형 블록의 입력 포트에서의 전압과 전류는 입력 포트에서 임피던스 부정합이 있을 경우

정확하지 않을 수 있다. 이 현상은 비선형 블록이 S12 전압 컨트리뷰션을 어떻게 합성해야 하는지에 기인한

다. 입력 포트에서 임피던스가 정합되는 경우, S12 컨트리뷰션은 적절히 처리된다. 그러나, 입력 포트에서

임피던스가 정합되지 않으면 S12 컨트리뷰션이 부정합을 적절하게 반영하지 않을 수 있다.

2–14 NI AWR Design Environment

RF Budget Analysis

Page 53: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.2.5. Thermal Noise Modeling

RF Budget 분석 시뮬레이션은 RF 링크의 각 출력 포트에서 1Hz(Vn)를 초과하는 RMS 열 노이즈 전압을 계

산하여 열 노이즈를 모델링한다. 한 노드에서만 계산된 Vn이 출력 포트의 노이즈를 나타내고, 노드에 연결

된 입력 포트에서의 노이즈 컨트리뷰션은 포함하지 않는다.

시뮬레이션은 1

시뮬레이션은 출력 포트에서의 나오는 총 노이즈와 관련되므로, 노이즈 소스는 모든 RF 소스 및 주어진 출

력 포트에서 나오는 저항 종단 업스트림에 추가된다.

mixer의 경우, mixer가 생성하는 노이즈는 mixer의 RF 입력에서 RF 및 이미지 주파수에서 나오는 노이즈, RF

및 LO 입력에서의 피드스루 노이즈, 그리고 내부적으로 생성된 노이즈로 구성된다. 이러한 모든 소스를 모

델링하려면, 시뮬레이션은 mixer의 출력 포트를 노이즈 소스로, 그리고 그 입력 포트를 종단으로 취급한다.

시뮬레이션은 입력 포트에서의 여러 가지 컨트리뷰션을 얻기 위하여 RF, 이미지 주파수, IF 및 LO 주파수로

노이즈 계산을 수행한다. 그런 후 mixer는 내부적으로 생성된 노이즈를 따라 이러한 노이즈 전압을 사용하

여 IF 또는 출력 주파수에서 노이즈를 나타내는 노이즈 상관 매트릭스를 계산한다.

VSS 노이즈 모델링에 대한 자세한 내용은 노이즈 모델링 장을 참조한다.

2.2.6. Phase Noise Modeling

RF Budget 분석 시뮬레이션은 위상 노이즈 소스에서 지정된 주파수 오프셋의 위상 노이즈를 모델링한다.

위상 노이즈는 각 시뮬레이션 주파수에 대한 각 주파수 오프셋에서 dBc 값으로 모델링된다. 시뮬레이션 주

파수의 위상 노이즈 값은 mixer 또는 주파수 승수와 같은 시뮬레이션 주파수에서 주파수 변환을 수행하는

블록에 도달하거나 위상 노이즈 소스를 발견할 때까지 고정된다.

VSS 노이즈 모델링에 대한 자세한 내용은 노이즈 모델링 장을 참조한다.

2.2.7. 추가 정보

RF Budget 분석 시뮬레이션에 대한 유용한 팁은 VSS 모델링 힌트 및 팁을 참조한다.

2.3. RF Inspector

RF Inspector는 RF 링크를 따르는 어느 곳에서나 주파수 성분을 검사할 수 있는 VSS 주파수 도메인 도구이

다. RF Inspector로 다음 작업을 수행할 수 있다.

• 주파수 성분에 대한 다양한 컨트리뷰터를 결정한다.

• 컨트리뷰터의 경로를 식별한다.

• 각 컨트리뷰터의 전압, 전류 및 전력을 검사한다.

1S. A. Maas, Noise in Linear and Nonlinear Circuits, Norwood, MA: Artech House, 2005에서 논의된 노이즈 상관 매트릭스 기법을 사용한다.

VSS Modeling Guide 2–15

RF Inspector

Page 54: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

• 컨트리뷰터를 관심 신호, 왜곡 신호 또는 간섭 신호로 분류한다.

RF Inspector는 System > RF Inspector(시스템 > RF Inspector) 측정 카테고리에 있는 측정값을 사용하여

호출되는 RF Inspector 시뮬레이터(RFI)를 사용한다.

가장 일반적으로 사용되는 측정값은 전력 및 전압 스펙트럼 측정값이다.

• RFI 전력 스펙트럼(RFI_PWR_SPEC)

• RFI 전압 스펙트럼(RFI_V_SPEC)

이러한 측정값은 전력 및 전압 스펙트럼 그래프를 각각 표시한다. 이러한 그래프로 추가 검사를 위한 개별

스펙트럼 component를 선택할 수 있다. 스펙트럼 component를 마우스 버튼으로 클릭하고 있으면 선택한

component에 대한 요약 정보를 확인할 수 있다.

Figure 2.3. RF Inspector의 요약 정보

이 그림은 VSS 예제 프로젝트, RFI_Chain.emp의 체인 스펙트럼 그래프에서 3.1GHz 톤이 선택되었을 때 요

약 정보를 보여준다. 이 정보는 -3.19dBm의 전력 레벨을 가지는데, 그 -3.06dBm은 AMP_B.A2를 선형적으로

통과하는 3.1GHz 톤에서 비롯되고, -39.4dBm은 AMP_B.A2에 의해 생성되는 3.1GHz에서 나타나는 IM 성분

에서 나온다. "IM n(x,y)" 항목은 IM 성분의 종류 중 일부를 나타내는데, 이 경우에는 2차, 여러 개의 3차, 여

러 개의 5차 IM 성분이 컨트리뷰션되었다.

2.3.1. IM 성분 표시

RF Inspector는 "IM n(x, y)" 형식을 사용하여 개별 IM 성분을 나타낸다. 'n'은 IM 성분의 전체 순서를 나타내

며 'x' 및 'y' 항은 IM 성분의 개별 톤 순서를 나타낸다. 예를 들어, 두 사인 곡선 A·cos(2π·fa·t) 및 B·cos(2π·fb·t)

로 구성된 2개 톤 신호를 가져온다. 2개 톤 신호가 세제곱이 되면 다음과 같은 형식의 신호가 된다.

(2.5)

3 ⋅ A3 + 6 ⋅ A ⋅ B24 ⋅ cos(2π ⋅ f a ⋅ t) +

6 ⋅ A2 ⋅ B + 3 ⋅ B34 ⋅ cos(2π ⋅ f b ⋅ t)

+ A34 ⋅ cos(2π ⋅ 3 ⋅ f a ⋅ t) +

B34 ⋅ cos(2π ⋅ 3 ⋅ f b ⋅ t)

+ 3 ⋅ A2 ⋅ B4 ⋅ cos(2π ⋅ (2 ⋅ f a + f b) ⋅ t) + 3 ⋅ A ⋅ B2

4 ⋅ cos(2π ⋅ ( f a + 2 ⋅ f b) ⋅ t)+ 3 ⋅ A2 ⋅ B

4 ⋅ cos(2π ⋅ (2 ⋅ f a − f b) ⋅ t) + 3 ⋅ A ⋅ B24 ⋅ cos(2π ⋅ ( − f a + 2 ⋅ f b) ⋅ t)

주파수 fa, fb, 3·fa, 3·fb, 2·fa + fb, fa + 2·fb, 2·fa - fb 및 - fa + 2·fb의 총 8개 톤이 있다.

2–16 NI AWR Design Environment

RF Inspector

Page 55: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

RF Inspector는 다음을 사용하여 각 톤을 나타낸다.

IndicatorTone

IM 3(1, 0)fa

IM 3(0, 1)fb

IM 3(3, 0)3·fa

IM 3(0, 3)3·fb

IM 3(2, 1)2·fa + fb

IM 3(1, 2)fa + 2·fb

IM 3(2, -1)2·fa - fb

IM 3(-1, 2)-fa + 2·fb

2.3.2. RF Inspector Dialog Box

RF Inspector 스펙트럼 측정값에서 톤을 두 번 클릭하면 측정 데이터에 대한 RF Inspector 대화 상자가 표시

된다. 대화 상자에는 선택한 스펙트럼 component의 성분에 대한 자세한 정보가 있다.

Figure 2.4. RF Inspector Signal Heritage(RF Inspector 신호 상속) 탭

RF Inspector 대화 상자에는 여러 개의 섹션이 있다. 맨 위에는 다른 스펙트럼 component를 선택하고

Heritage(상속) 윈도우에 나타낸 결과를 필터링하기 위한 컨트롤이 있다.

VSS Modeling Guide 2–17

RF Inspector

Page 56: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Content to Inspect(검사할 성분)은 검사에 사용할 수 있는 다른 스펙트럼 component를 윈도우에 나열한

다. 다른 component를 선택하면 Details(세부사항) 섹션과 Heritage(상속) 윈도우가 적절히 업데이트된다.

Display Floor(디스플레이 플로어)를 사용하여 Heritage(상속) 윈도우에 표시된 컨트리뷰터에 대한 최소 임

계값을 설정할 수 있다. 이것은 신호가 여러 개의 비선형성을 통과할 때 전체 신호에 비해 매우 작은 값을

가지는 컨트리뷰터가 많기 때문에 유용하며 이러한 컨트리뷰터들을 무시할 수 있다.

Details Section

Figure 2.5. 선택한 톤의 IM 성분을 가진 세부사항 섹션

Details(세부사항)섹션에서는 Heritage(상속) 윈도우에서선택한항목에대한세부정보를제공한다. Figure 2.5

에서는 -42.6dBm IM 3(1,0) 성분을 선택했다. 섹션의 상부는 컨트리뷰션을 위한 전력, 전압 및 전류 정보와

같은 component 세부사항을 표시한다.

섹션의 하부는 정보를 사용할 수 있을 때 컨트리뷰션의 원인이 되는 수식을 식별한다.

이 경우 2개 톤이 3차로 올라갔다. a = 2π·fa·t이고 b = 2π·fb·t인 경우 2개 톤의 A·cos(a) 및 B·cos(b)를 3차

(A·cos(a) + B·cos(b))3로 올리면 다음과 같이 된다.

(2.6)(A ⋅ cos(a))3 + 3 ⋅ (A ⋅ cos(a)2 ⋅ (B ⋅ cos(b)) + 3 ⋅ (A ⋅ cos(a)) ⋅ (B ⋅ cos(b))2 + (B ⋅ cos(b))3

Details(세부사항) 섹션의 하부는 이 컨트리뷰션이 (A·cos(a))·(B·cos(b))2 성분 때문에 다음과 같이 확장됨을

나타낸다.

(2.7)32 ⋅ A ⋅ B2 ⋅ cos(a) + 3

4 ⋅ A ⋅ B2 ⋅ cos(a + 2 ⋅ b) + 34 ⋅ A ⋅ B2 ⋅ cos(a − 2 ⋅ b)

이 특정 컨트리뷰션은 (Equation 2.7)의 3/2·A·B2·cos(a) 항에서 제공된다.

이 특정 컨트리뷰션에 대한 두 개의 톤은 Heritage(상속) 윈도우에서 -42.6dBm IM 3(1,0) 항목을 열면 확인

할 수 있다.

2–18 NI AWR Design Environment

RF Inspector

Page 57: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Figure 2.6. -42.6dBm IM 3(1,0)에 컨트리뷰션되는 톤

여기서 2개 톤은 소스가 4개입니다. 즉, 3GHz의 -63.5dBm 및 -13dBm 톤 그리고 3.1GHz의 -63.2dBm 및

-12.8dBm 톤이다.

Details(세부사항) 섹션의 각 부분 내용을 클립보드에 복사할 수 있다. 섹션에서 텍스트를 마우스 오른쪽 버

튼으로 클릭하고 Select All(모두 선택)을 선택한 후 마우스 오른쪽 버튼을 다시 클릭하고 Copy(복사)를 선

택할 수 있다. 또한 텍스트를 직접 선택한 다음, 마우스 오른쪽 버튼을 클릭하고 Copy(복사)를 선택할 수 있

다. 세번째방법은 Heritage(상속) 윈도우에서마우스오른쪽버튼을클릭하고 Copy>ComponentDetails(복사 > component 세부사항) 또는 Coefficient Details(계수 세부사항)를 선택하는 것이다.

Heritage Window

RF Inspector 대화 상자의 하부 섹션은 선택한 스펙트럼 component의 상속을 찾아보는 데 사용된다. 다양

한 컨트리뷰터를 그 소스에 이르기까지 역추적할 수 있다.

Figure 2.7. Tracing contributions back to source

Figure 2.7에서는 -116dBm 400MHz 톤에 컨트리뷰션하는 여러 소스의 경로를 설명한다. Figure 2.8에서는

신호 생성에 사용되는 시스템 다이어그램을 보여준다. 이 다이어그램은 반드시 실제 수신기의 레이아웃을

표현하기 위한 것이 아니라, Heritage(상속) 윈도우의 기능을 설명하기 위해 설계된 것이다.

VSS Modeling Guide 2–19

RF Inspector

Page 58: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

TONEID=A1FRQ=10 GHzPWR=-100 dBmPHS=0 DegTN=_TAMB DegK

TPID=Input

1 2

3

CIRCULATORID=S1LOSS=3 dBISOL=30 dBVSWR=1NOISE=AutoZ=_Z0 Ohm

BPFBID=F1LOSS=0.5 dBN=5FP1=9.5 GHzFP2=10.5 GHzAP=3.01 dBNOISE=Auto

AMP_BID=A2GAIN=10 dBP1DB=10 dBmIP3=IP2=OPSAT=NF=1.2 dB

TONEID=A3FRQ=9 GHzPWR=-40 dBmPHS=0 DegTN=_TAMB DegK

IN OUT

LO

MIXER_BID=A4MODE=DIFFGCONV=-10 dBP1DB=10 dBmIP3=30 dBmLO2OUT=-25 dBIN2OUT=-20 dBLO2IN=-25 dBOUT2IN=-25 dBNF=10 dB

TONEID=A5FRQ=14 GHzPWR=10 dBmPHS=0 DegTN=_TAMB DegK

M_PROBEID=MP1

AMP_BID=A6GAIN=20 dBP1DB=10 dBmIP3=IP2=OPSAT=NF=3 dB

BPFCID=F2LOSS=0.5 dBN=5FP1=3.5 GHzFP2=4.5 GHzAP=0.1 dBNOISE=Auto

IN OUT

LO

MIXER_BID=A7MODE=DIFFGCONV=-10 dBP1DB=10 dBmIP3=30 dBmLO2OUT=-25 dBIN2OUT=-20 dBLO2IN=-25 dBOUT2IN=-25 dBNF=10 dB

TONEID=A8FRQ=4.4 GHzPWR=10 dBmPHS=0 DegTN=_TAMB DegK

LPFBID=F3LOSS=0.5 dBN=5FP=0.6 GHzNOISE=Auto

TPID=Output

LOADID=S2Z=_Z0 Ohm

Figure 2.8. 간섭기가 있는 더블 다운 컨버전 수신기 예

Figure 2.7에서 강조 표시된 항목 "-116 dBm LPFB.F3@2 [MIXER_B.A7@2: RF2IF 400 MHz]"는 시스

템 다이어그램에서 마지막 필터인 LPFB.F3 블록의 포트 2에서 나오는 -116dBm 톤을 나타낸다. 400MHz 톤

을 살펴보고 있으므로, 이 톤은 400MHz이다.

괄호 안의 텍스트, "[MIXER_B.A7@2: RF2IF 400 MHz]"는 LPFB.F3에 상대적인 해당 신호의 소스를 나타

낸다. 이 경우, mixer MIXER_B.A7의 포트 2에서 생성되는 400MHz 톤이다. 이 톤은 "RF2IF"가 표시할 때처

럼, (1,-1) RF에서 IF로 다운컨버전의 일부분이다.

다음 항목, "-115 dBm MIXER_B.A7@2: RF2IF 400 MHz"는 mixer의 출력에서 컨트리뷰션이 -115dBm

임을 알려준다.

2–20 NI AWR Design Environment

RF Inspector

Page 59: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

다음 두 항목은 mixer가 400MHz에서 이 특정 -115 dBm톤을 어떻게 생성했는지를 식별한다. 첫 번째 항목

은 TONE.A8이 생성한 4.4GHz에서 10dBm 톤인 LO를 식별한다. 두 번째 항목은 BPFC.F2의 포트 2에서 나오

는 4GHz에서 -103dBm 톤인 입력을 식별한다.

각 항목의 중첩 레벨은 위의 항목에 대한 컨트리뷰터를 나타낸다.

"-103 dBm AMP_B.A6@2: IM 4 GHz" 항목으로 건너뛰면 비선형 증폭기 AMP_B.A6의 Contribution을 볼

수 있다. 이 라인은 이 증폭기가 IM 성분으로 인해 4GHz에서 -103dBm 톤을 생성하고 있음을 나타낸다.

"-109 dBm IM 3 (1,0)", "-115 dBm IM 3 (1,-2)" 및 "-119 dBm IM 2 (1,-1)"과 같은 다음 중

첩 레벨의 항목은 이 특정 컨트리뷰션에 대해 증폭기가 생성한 개별 IM 성분을 식별한다.

"-109 dBm IM 3 (1,0)" 항목은 주파수 승수 1과 0을 가지는 2개 톤의 -109dBm 3차 IM 성분을 나타낸

다. 항목을 선택하면 2 톤 3차 수식의 항이 Details(세부사항) 섹션에 표시된다. 이 경우에는 다음 텍스트가

표시된다.

3*(1/2)*A*B^2*cos(a) term of the 3rd order product: (A*cos(a))*(B*cos(a))^2

"-109 dBm IM 3 (1,0)"의 중첩 항목으로 계속 진행하면 이 특정 컨트리뷰션이 TONE.A5와 TONE.A1에

서 생성됨을 알 수 있다. 여기서, LO TONE.A5는 두 가지 방식으로 컨트리뷰션된다.

• MIXER_B.A4에서 출력 피드스루에 대한 LO로서 더 강하게.

• MIXER_B.A4에서 혼합 성분에 대한 LO로서 덜 강하게.

Signal Classification

Figure 2.7을 한 번 더 살펴보면 각 컨트리뷰터 항목의 왼쪽에 작은 아이콘이 있다. 이 아이콘은 RFI에 의해

컨트리뷰션에 할당되는 분류를 나타낸다. 네 가지 분류가 있다.

• 신호: 관심 신호로, 측정의 Test Point Identifying Signal(테스트 지점 식별 신호)로 나타난다.

• 왜곡: 신호가 생성하는 부분에 있는 IM 성분, 스퍼 또는 기타 원하지 않는 컨트리뷰션이다.

• 간섭: 신호, 왜곡 또는 LO가 아닌 모든 컨트리뷰션이다.

• LO: mixer에 대한 LO 입력이다.

각 RF Inspector 측정을 사용하여 측정의 출력에 포함될 분류를 선택할 수 있다. 스펙트럼 측정의 경우, 복수

의 분류를 선택하면 각 분류에 대한 개별 trace가 표시된다.

신호(관심 신호)는 선형 변환만을 통과한 측정의 Test Point Identifying Signal(테스트 지점 식별 신호) 설

정으로 표시된 지점에 있는 모든 스펙트럼 component로 구성된다. 예를 들어, 설정이 combiner 다음의 위

치를 가리키는 경우, 신호는 combiner의 모든 입력에서 나오는 신호를 포함한다.

신호를 고려할 때, mixer를 통과하는 스펙트럼 component는 mixer의 MODE 파라미터로 표시되는 변환을

일치시키는 해당 성분으로만 더 제한된다. 예를 들어, MODE 파라미터가 "SUM"으로 설정된 경우, (1,1) 변환

VSS Modeling Guide 2–21

RF Inspector

Page 60: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

으로만 생성되는 스펙트럼 component가 신호로 간주될 수 있다. 마찬가지로, MODE가 "DIFF"로 설정되면

(1,-1) 변환으로 생성되는 스펙트럼 component만 신호로 간주될 수 있다.

신호로 분류되지않은잠재적신호는간섭으로분류된다. 다시 한 번 combiner를 예로 사용할때, Test PointIdentifying Signal(테스트 지점 식별 신호) 설정이 combiner 입력 중 하나의 위치를 가리키는 경우, 신호로

잠재적으로 분류될 수 있는 다른 입력의 스펙트럼 component가 간섭으로 간주된다.

RF Inspector는 스펙트럼 component가 RF 링크의 다양한 블록을 통과할 때 이 스펙트럼 component를 추

적한다. 선형 블록, 비선형 증폭기의 선형 부분 또는 mixer의 MODE 파라미터로 표시되는 변환을 통과하는

스펙트럼 component는 해당 분류를 유지한다.

비선형 증폭기가 생성한 IM 성분과 mixer가 생성한 스퍼 및 피드스루는 왜곡이나 간섭으로 분류된다. 성분

을 담당하는 컨트리뷰션 중 일부가 신호 또는 왜곡으로 분류되는 경우 스펙트럼 component는 왜곡으로 분

류된다. 다른 모든 스펙트럼 component는 간섭으로 분류된다.

간단히 말해서, 신호가 꺼지는 경우, 신호와 왜곡이 사라지는 반면 간섭은 남아있다.

LO 분류는 mixer의 컨트리뷰터를 보는 경우에 LO 항목을 입력 항목으로부터 빠르게 구별하는 데 사용된다.

Other Features

중첩의 각 레벨에서 항목은 측정에 대한 값이 감소되는 순서대로 나열된다. RFI_PWR_SPEC의 경우에는 전력

이 감소되고 RFI_V_SPEC의 경우에는 전압 크기가 감소된다.

Heritage(상속) 윈도우에서 항목을 선택하면 해당 시스템 다이어그램에서 항목의 블록을 강조 표시하여 중

앙에 위치시킨다.

Heritage(상속) 윈도우에서 항목을 선택한 후 마우스 오른쪽 버튼으로 클릭하면 다음 옵션이 있는 메뉴가

표시된다.

Next Frequency, Previous Frequency(다음 주파수, 이전 주파수): Inspector 페이지 맨 위에 있는 Contentto Inspect(검사할 성분) 컨트롤의 다음 또는 이전 주파수로 이동한다.

Copy > Item(복사 > 항목): 선택된 항목의 텍스트를 클립보드에 복사한다.

Copy > Branch(복사 > 브랜치): 선택한 항목의 텍스트와 그 안에 중첩된 모든 항목을 클립보드에 복사한다.

Copy > All Items(복사 > 모든 항목): 모든 항목을 클립보드에 복사한다.

Copy > Component Details(복사 > component 세부사항): Details(세부사항) 섹션의 Component

Details(component 세부사항) 부분의 텍스트를 클립보드에 복사한다.

Copy > Coefficient Details(복사 > 계수 세부사항): Details(세부사항) 섹션의 Coefficient Details(계수 세부

사항) 부분의 텍스트를 클립보드에 복사한다. 해당 부분에 아무것도 표시되어 있지 않으면 이것은 회색으로

표시된다.

2–22 NI AWR Design Environment

RF Inspector

Page 61: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Expand Branch(브랜치 확장): 선택한 항목 내 중첩된 모든 항목을 해당 항목 내 중첩된 항목을 포함하여

연다.

Collapse(축소): 선택한 항목의 중첩된 항목을 축소하여, 중첩된 항목을 보기에서 숨긴다.

Copy > Branch(복사 > 브랜치), Copy > All Items(복사 > 모든 항목) 및 Expand Branch(브랜치 확장) 명

령은 중첩된 항목 수에 따라 상당한 시간이 걸릴 수 있다. 이 명령을 완료하기 위해 약 10초 이상 걸리는 경

우, 명령을 취소할 수 있도록 대화 상자가 표시된다. 대화 상자는 10초 간격으로 다시 표시되어 다시 한 번

취소할 수 있는 기회를 제공한다.

항목이 클립보드에 복사될 때 분류는 접두사 텍스트로 포함된다. 즉, 신호의 경우 SIG, 왜곡의 경우 DIS, 간

섭의 경우 INT, LO의 경우 LO가 표시된다.

2.3.3. Modulated Signals

RF Inspector는 I/Q 변조기 블록 IQ_MOD와 OFDM 변조기 블록 OFDM_MOD에 기반한 변조 신호를 지원한

다. 지원되는 블록은 다음과 같다.

DescriptionBlock

BPSK Modulated SignalBPSK_SRC

BPSK TransmitterBPSK_TX

I/Q ModulatorIQ_MOD

MPSK Modulated SignalMPSK_SRC

MPSK TransmitterMPSK_TX

MSK Modulated SignalMSK_SRC

MSK TransmitterMSK_TX

OFDM ModulatorOFDM_MOD

Offset QPSK Modulated SignalOQPSK_SRC

Offset QPSK TransmitterOQPSK_TX

PAM Modulated SignalPAM_SRC

PAM TransmitterPAM_TX

Pi/4 Modulated SignalPQPSK_SRC

Pi/4 TransmitterPQPSK_TX

QAM Modulated SignalQAM_SRC

QAM TransmitterQAM_TX

QPSK Modulated SignalQPSK_SRC

QPSK TransmitterQPSK_TX

VSS Modeling Guide 2–23

RF Inspector

Page 62: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

이러한블록은모두Modulation(변조) 카테고리내에서찾을수있다.해당카테고리내에AM_MOD, FM_MOD

및 FSK_SRC와 같은 다른 소스 및 송신기 블록이 있다. 그러나, 이러한 블록은 현재 RF 모델링을 지원하지 않

는다.

RF Inspector는 주파수 도메인 시뮬레이터를 이용하므로 변조 신호의 스펙트럼 형태의 근접화만 가능하다.

RF Inspector의 기본 작업이 RF 링크를 통해 스펙트럼 성분에 대한 컨트리뷰터를 식별하는 것이므로 모델링

된 신호는 대역이 제한되며, 사이드 로브는 모델링되지 않는다. Figure 2.9 및 Figure 2.10에서 이것을 볼 수

있다.

9.6 9.7 9.8 9.9 10 10.1 10.2 10.3 10.4Frequency (GHz)

QAM Signal

-200-190-180-170-160-150-140-130-120-110-100-90-80-70-60-50

Time Domain (dBm)PWR_SPECRF Inspector (dBm)RFI_PWR_SPEC

Figure 2.9. QAM 신호의 Time Domain과 RF Inspector 측정값 비교

Figure 2.9에서 빨간색 곡선은 RFI로 모델링된 QAM 신호를 나타낸다. 파란색 곡선은 PWR_SPEC 측정값이

있는 Time Domain에서 측정된 신호이다. QAM 신호는 데이터 속도가 0.1GHz이며 중심 주파수가 10GHz이

고 0.35 알파의 Root Raised Cosine Pulse 형태를 가지는 QAM 변조 소스 블록 QAM_SRC를 통해 생성되었

다. 두 측정 모두 dBm/Hz 단위로 전력 스펙트럼 밀도(PSD)를 표시하고 있다.

Figure 2.10에서 빨간색 곡선은 RFI로 모델링된 QFDM 신호를 나타내는 반면 파란색 곡선은 Time Domain

측정값이다. OFDM 신호는 256개의 Subcarrier, 0.1/256GHz의 Subcarrier 간격 및 1/8의 보호 구간을 사용하

여 생성되었다. 윈도우 지정은 없었다.

2–24 NI AWR Design Environment

RF Inspector

Page 63: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

0.6 0.7 0.8 0.9 1 1.1 1.2 1.3 1.4Frequency (GHz)

OFDM Signal

-150

-140

-130

-120

-110

-100

-90

-80

-70

-60

-50Time Domain (dBm)PWR_SPECRF Inspector (dBm)RFI_PWR_SPEC

Figure 2.10. OFDM 신호의 Time Domain과 RF Inspector 측정값 비교

IQ 기반변조신호의경우, RFI는 6개주파수지점을사용하여메인로브내전력분포를나타낸다. Figure 2.11

에서, f1 ~ f6은 6개 주파수 지점을 나타낸다. PSD1 ~ PSD6은 6개 주파수 지점에 할당된 전력 스펙트럼 밀

도 값이다. 프로필이 대칭이므로, PSD4=PSD3, PSD5=PSD2, PSD6=PSD1, f6-f5=f2-f1 및 f5-f4=f3-f2이다.

PSD 값은 프로필의 총 전력이 다음 식과 같이 되도록 계산된다.

(2.8)PT =∑i=1

5PSD[i] + PSD[i + 1]

2 ⋅ ( f [i + 2] − f [i])

변조 신호의 총 전력이다. 이것은 사이드 로브의 전력을 포함한다.

시뮬레이션을 단순화하기 위해 심볼 매핑(예: PAM, QPSK 또는 QAM) 및 펄스 형태와 상관 없이, 모든 IQ 기

반의 변조 신호에 동일한 프로필이 사용된다. 사용된 프로필은 제곱근 올림 코사인 펄스 형태와 0.35 알파를

사용하는 QAM 신호에 기반한다.

OFDM 기반 변조 신호의 경우, RFI는 Figure 2.10에서 명확하게 볼 수 있는 평면 2 지점 프로필을 사용한다.

VSS Modeling Guide 2–25

RF Inspector

Page 64: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

PSD1

PSD2PSD3 PSD4

PSD5

PSD6

f1 f2 f6f3 f4 f5

Figure 2.11. RF Inspector에서 IQ 변조 신호의 프로필

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 5.5 6Frequency (GHz)

QAM after 5th Order Nonlinearity

-200

-180

-160

-140

-120

-100

-80

-60

-40-25

Time Domain (dBm)PWR_SPECRF Inspector (dBm)RFI_PWR_SPEC

Figure 2.12. 5차 비선형 증폭기 이후 QAM 신호

IQ 및 OFDM 프로필은 변조 신호가 선형으로 남아 있는 동안 유지된다. 일단 신호가 비선형을 거치면, 프로

필은 일련의 중복된 'brick wall' 세그먼트로 줄어든다. 이것은 Figure 2.12에서 볼 수 있으며, 여기서 QAM

신호는 5차 비선형 증폭기를 통과했다.

세그먼트는 Figure 2.13에서 나타나듯이 누적된다. 적재된 세그먼트의 총 전력은 주어진 조화 또는 IM 성분

에서 변조 신호의 총 전력에 대략적으로 접근한다. 이 전력으로 IM 성분의 크기를 알 수 있지만, 특히 신호

가 여러 비선형성을 통과한 경우에는 이것을 전력의 정확한 측정으로 사용해선 안 된다.

2–26 NI AWR Design Environment

RF Inspector

Page 65: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Modulated Signal

‘Brick wall’ segments

Figure 2.13. 'Brick wall' 세그먼트

CW 및 변조 신호 표시

RFI_PWR_SPEC 측정값은 전력 스펙트럼 밀도(PSD) 또는 Hertz당 전력으로 그 값을 표시한다. CW 신호의 경

우, 표시된 전력이 신호에 대한 전력과 동일하도록 이 신호는 단순히 1Hz를 사용한다. 변조 신호의 경우,

brick wall 세그먼트의 총 전력을 해당 세그먼트의 대역폭으로 나누어 PSD 값을 얻는다. 순 효과는

RFI_PWR_SPEC가 1Hz의 동등한 해상도 대역폭을 사용하여 PSD를 측정하는 것이다.

CW 및 변조 component를 모두 포함하는 신호의 RFI와 Time Domain 전력 스펙트럼 결과를 비교할 때 이

사항을 고려해야 한다. 대부분의 경우 신호의 대역폭은 너무 커서 Time Domain 측정에 1Hz RBW는 실용적

이지 않다.

변조 신호 component를 측정할 때, Y-Axis Output(Y 축 출력) 설정을 "PSD (Pwr/Hz)"로 설정하여 Time

Domain 측정이 구성된 경우에는 이것은 문제가 되지 않는다. 스케일링은 RFI 측정과 유사하다.

CW 신호를 측정할 때 Y-Axis Output(Y 축 출력) 설정이 "Spectrum Analyzer Spectrum"으로 설정되어 Time

Domain 측정이 구성된 경우, 이것은 문제가 되지 않는다.

그러나, 변조 신호와 CW 신호의 조합을 표시할 때는(2차 또는 4차 비선형성을 통과한 변조 신호가 DC 항을

생성함) 이것이 문제가 된다. 이 상황에서 변조 신호나 CW 신호가 정확한 스케일링으로 표시되지만, 두 신

호가 모두 그렇지는 않다.

Time Domain 측정이 "PSD (Pwr/Hz)"로 설정될 때 일반적으로 신호의 CW 부분이 RFI 측정에서 확인된 전

력 레벨보다 훨씬 낮게 표시된다. 이러한 현상은 이 측정이 FFT당 전력을 Hertz당 전력으로 변환하려면 해

당 RBW를 사용해야 하기 때문이다. 일반적으로 RBW는 1Hz보다 훨씬 크고, CW 신호 전력은 1Hz가 아닌

RBW로 나뉘어지므로, CW 신호는 훨씬 낮은 전력 레벨로 나타난다.

Time Domain 측정이 "Spectrum Analyzer Spectrum"으로 설정될 때 변조 신호 부분은 RFI 측정에서 확인된

전력 레벨보다 훨씬 높게 표시된다. 이것은 전력 레벨이 RFI 측정에서 사용된 스케일링인 PSD로 표시되지

않기 때문이다.

VSS Modeling Guide 2–27

RF Inspector

Page 66: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.3.4. Performance Considerations

스펙트럼 component의 영향을 판별하려면 소스에 의해서든 비선형성에 의해서든, 생성된 각 component

를 RF 링크를 통과할 때 추적해야 한다. RF 링크의 선형 부분인 경우에는 각 소스 component에 대해 생성

되는 새 component가 없으므로 일반적으로 이것은 문제가 되지 않는다.

그러나 비선형성은 특히 신호가 여러 개의 비선형성을 통과할 경우 중대한 문제를 드러낼 수 있다. 이 문제

는 입력 component 수가 증가함에 따라 비선형성에 의해 생성된 스펙트럼 component 수가 급속하게 증가

하기 때문이다.

2차 항이 없는 3차 항 비선형성을 예로 든다.

(2.9)y = a1 ⋅ x + a3 ⋅ x3

비선형성으로 전달된 단일 톤은 추적을 위해 세 가지 component인 선형 component, 3차 고조파, 그리고

펀더멘탈에 속하는 IM 성분을 생성한다.

(2.10)y = a1 · A · cos(ωt) + a3 · (A · cos(ωt))3

(2.11)(A · cos(ωt))3 = 34 · A

3 · cos(ωt) + 14 · A

3 · cos(ωt)

비선형성으로 전달된 2개 톤은 추적을 위해 9개 component(선형 component 1개와 비선형 component 8

개)를 생성한다. 비선형 component는 다음 주파수에 속한다.

(1,0), (0,1), (3,0), (0,3), (2,1), (1,2), (2,-1),

(1,-2)

여기서 각 값 쌍(m,n)은 f=|m·fA+n·fB| 주파수를 생성한다.

3차 비선형성으로 전달되는 3개 톤은 14개의 상이한 주파수로 28개 비선형 component를 생성한다(해당 비

선형 성분의 어느 것도 중복되지 않도록 3개 톤이 이격되는 것으로 가정함).

2차, 3차 또는 4차 항이 없더라도 5차 비선형성으로 5개 톤을 전달할 경우 상황은 훨씬 더 심각해진다. 75개

이상의 상이한 주파수가 생성되고, 이 중 대부분은 여러 개의 component를 가진다. 2차 및 3차 항에서 추가

하면, 주파수 수가 빠르게 확장된다.

비선형성의 순서를 넓게 보면, 대략 10dB에 미치지 않는 |IP3-P1dB|인 비선형 증폭기를 모델링하기 위해서

는 5차 비선형성이 필요하다.

RF Inspector는 처리할 component 수를 줄이기 위한 여러 가지 방법을 지원한다. 이러한 방법으로는 지정

된 레벨 이하의 component를 무시하거나, 지정된 주파수 범위를 벗어나는 component를 무시하거나, 지정

된 포트에서 생성된 총 component 수를 제한하는 방법이 있다.

이러한 설정은 System Simulator Options(시스템 시뮬레이터 옵션) 대화 상자의 RFI/RFB Settings(RFI/RFB설정) 탭에서 모두 구성된다.

2–28 NI AWR Design Environment

RF Inspector

Page 67: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Frequency Settings

이러한 설정은 component에 대한 주파수 한계를 설정한다.

Harmonic Band(고조파 대역) 설정은 component를 펀더멘탈 주파수 주변의 component로만 제한하는 데

유용하다. 이것은 특히 협대역 설계에 유용한데, Fundamental에서 멀리 떨어진 주파수는 이 협대역 설계에

서 심각하게 감쇠되는 것으로 추정된다. 기본 설정은 "DC to 2nd harmonic band"이며, 이 설정은 대부분의

경우에 잘 작동한다.

mixer는 LO에 의한 주파수 이동 전에 고조파 대역 설정을 입력 신호에 적용한다. 예를 들어, 업컨버팅 mixer

에서 입력 주파수가 1GHz이고 LO 주파수가 10GHz이며 "DC to 2nd harmonic band"가 선택되었으면 입력

주파수 범위는 DC~2GHz로, 10~12GHz 주파수 범위로 업컨버팅된다.

Frequency Above Fc(Fc 초과 주파수) 및 Frequency Below Fc(Fc 미만 주파수) 설정을 통해 주파수 대역

에 대한 제어 기능을 더 많이 얻을 수 있다. 이러한 설정은 mixer를 통과하는 중심 주파수 이동에 따라 주파

수 대역이 이동하는 mixer로 작업할 때 유용하다. 기본적으로 이러한 설정은 비활성화된다.

Minimum Frequency(최소 주파수) 및 Maximum Frequency(최대 주파수) 설정으로 절대 주파수 한계를 설

정할 수 있다. 따라서 생성된 주파수에 대해 절대 한계가 설정된다. 이러한 한계를 벗어나는 component는

무시된다. 기본적으로 이러한 설정은 비활성화된다.

주파수 설정은 누적된다. 활성화된 모든 제약조건을 만족하는 component만 생성된다.

Noise Floor

노이즈 플로어 설정을 통해 생성할 component에 필요한 최소 전력 또는 전압 레벨을 설정한다. 이러한 레

벨을 충족하지 않는 component는 무시된다.

dB Below Noise(노이즈 미만 dB) 설정은 주변 노이즈 플로어 미만 레벨을 지정한다. 음(-)의 값은 주변 노

이즈 플로어 초과 레벨을 설정한다. 주변 노이즈 플로어는 주변 시스템 온도에 따라 결정되며, 290K의 기본

온도에 대해 대략 -174dBm/Hz이다. 기본 설정은 10dB이다.

Absolute dBm/Hz(절대 dBm/Hz) 및 Absolute dBVpk/sqrt(Hz)(절대 dBVpk/sqrt(Hz)) 설정을 사용하여 절

대 전력 및 전압 스펙트럼 밀도 항에서 노이즈 플로어를 지정할 수 있다. 이러한 설정은 기본적으로 비활성

화된다.

노이즈 플로어 설정은 누적된다. 계산된 가장 작은 노이즈 플로어 값이 사용된다. 노이즈 플로어를 결정할

때 RFI는 블록의 출력 포트의 특성 임피던스를 사용하여 전력 레벨을 전압 레벨로 변환한다.

노이즈 플로어 제약조건은 입력과 출력 포트 모두에 적용된다. 입력 노이즈 플로어를 충족하지 않는 입력

신호는 더 이상 처리되지 않는다. 출력 노이즈 플로어를 충족하지 않는 출력 component는 출력 포트에서

생성되지 않는다.

VSS Modeling Guide 2–29

RF Inspector

Page 68: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Component Limits

Maximum Harmonic Generated(생성된 최대 고조파) 설정을 사용하여 비선형성의 순서를 전체적으로 제

한할 수 있다. 비선형성 순서는 일반적으로 블록 단위로 제한될 수 있다. behavioral amplifier의 경우, 이는

P1dB나 IP3 설정중하나를비워두어수행될수있다. mixer에 대해서는보조 IMPROD, LOHMAX 및 INHMAX

파라미터가 비선형성 순서를 제어한다. 이 설정은 기본적으로 비활성화된다.

Maximum Node Components(최대 노드 component) 설정을 사용하여 아무 출력 포트에서나 생성된 총

component 수를 제한할 수 있다. 이 한계보다 더 많은 component가 비선형성을 통해 생성되는 경우, 가장

큰 전압 레벨을 가진 component만 출력된다. 이 설정은 기본적으로 비활성화된다.

Simulation Convergence

RF Inspector는 RFI 작동 방식 섹션에 설명된 대로 비선형성을 처리하는 데 반복 알고리즘을 이용한다.

Maximum Iterations(최대 반복) 설정은 허용되는 반복 수를 제한한다. 시뮬레이션이 이 반복 수를 초과할

경우 시뮬레이션은 중단되고 경고 메시지가 표시된다.

Minimum Change in dB(dB 단위의 최소 변화) 설정은 적용 범위를 결정하는 데 사용되는 공차를 정의한다.

반복 사이의 개별 component에 대한 전압 레벨의 변화가 모든 component에 대하여 이 레벨 미만으로 되

는 경우, 시뮬레이션은 컨버전스되는 것으로 간주하고, 시뮬레이션이 완료된다. 이 설정은 이전 버전의

Change in dB(dB 단위의 변화)를 대체한다.

2.3.5. RFI 작동 방식

RF Inspector는 시스템 레벨의 Frequency Domain 회로 시뮬레이터로 생각될 수 있다. 각각 생성된 스펙트

럼 component 에 대한 각 RF 노드에서 전압과 전류에 대한 해결책을 제공한다. TONE 블록과 같은 독립적

인 CW 소스와 지원된 변조 신호 소스의 경우, 이것은 매우 간단한 솔루션이다.

각 솔루션의 경우, Y 매트릭스는 RF 링크의 모든 RF 블록에서 얻어지고 노드 연결성에 따라 글로벌 Y 매트

릭스에 어셈블된다. 적절한 종단이 추가된다. 매트릭스는 특정 솔루션에 대한 소스 전류를 사용하여 해결된

다. 각 노드에서의 전압과 각 블록의 포트로 흐르는 전류가 얻어진다.

참고: RF Inspector에서는 입력 포트와 출력 포트의 구분이 처리 중인 신호의 방향에 따라 달라진다. 예를 들

어, 증폭기에 대한 비선형성은 순방향으로 적용된다. 따라서, 비선형성에 대한 포트를 설명할 때 입력 포트

는 블록의 포트 1인 반면, 출력 포트는 포트 2이다. 반면, 역누출을 계산할 때 입력 포트는 포트 2인 반면 출

력 포트가 포트 1이다.

비선형성은 비선형성의 입력 포트에서 입사 전압에 따라 달라지는 전압 소스로 취급된다. 비선형성에 의해

생성되는 각각의 component는 별도의 소스이다. 비선형 종속성은 반복 알고리즘을 사용해야 한다.

단순화된 형태의 알고리즘은 다음과 같다.

1. 독립적 소스로 인해 전압과 전류를 계산한다.

2–30 NI AWR Design Environment

RF Inspector

Page 69: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2. 해당 입력 포트의 component를 기반으로 비선형 소스를 계산한다.

3. 비선형 소스로 인한 전압과 전류를 계산한다.

4. 전압과 전류의 변화가 컨버전스 기준을 충족하면 중지한다. 그렇지 않으면 2 단계부터 반복한다.

참고: 노드 전압과 포트 전류를 해결할 때, 전압 소스는 출력 포트의 특성 임피던스와 동일한 임피던스와 직

렬로 적용된다.

2.3.6. Feedback Loops in RFI

RF Inspector는 선형 피드백 루프만 지원한다. 루프의 모든 component는 음(-) 블록 NEG, 위상 블록 PHASE

및 지연 블록 DLY_SMP, DLY_SYM 및 DELAY를 제외한 선형 RF 블록이어야 한다. 지연 블록은 RFI에서 무시

된다.

VGA_F에 대한 피드백 제어와 같은 비선형 피드백 루프는 지원되지 않는다.

RFI는 주파수 도메인 시뮬레이터를 사용하므로, 피드백 루프 결과가 Time Domain 시뮬레이션과 다를 수 있

다. 이는 안정성의 문제이기 때문에 당연한 부분이다. Figure 2.14의 선형 피드백 루프를 고려한다. 폐쇄 루

프 이득은 다음과 같이 표현된다.

(2.12)G = A1 + A · B

-A

B

+

Figure 2.14. 예제 주파수 도메인 선형 피드백 루프

본래 개별 시간 시뮬레이터이고 z 영역에서 작동하는 VSS Time Domain 시뮬레이터에서는 한 개 샘플 지연

의 최소값이 유입되어야 한다. z 영역의 폐루프 이득은 다음과 같다.

(2.13)G(z) = A · zz + A · B

z 도메인에서 루프가 안정화될 수 있도록 다음 사항이 해당되어야 한다.

(2.14)A · B ≤ 1

그러나 주파수 도메인에는 그러한 제한이 없다.

VSS Modeling Guide 2–31

RF Inspector

Page 70: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Time Domain 시뮬레이션의 피드백 루프로 작업할 때 유의할 또 다른 차이는 FIR 및/또는 IIR 필터의 구현으

로 인해 필터로부터 야기된 추가 지연이다.

2.3.7. Additional Notes

Mixers

RF Inspector에서 사용되는 mixer 모델은 Time Domain 시뮬레이터에서 사용되는 모델과 다르다. Time

Domain 시뮬레이션에서 mixer는 비선형 증폭기를 사용하여 모델링되며, 그 다음에 스퍼 발생기를사용한다.

스퍼 발생기는 출력 샘플링 주파수 대역 내에 속하는 스퍼를 합성한다.

RFI 시뮬레이션에서 mixer는 다항식 모델을 사용하여 입력 성분을 생성한다. 이때, 해당 LO 성분은 출력 스

퍼를 얻기 위해 적용된다. IP3 및 P1dB 효과를 생성하는 비선형 증폭기는 없다. 대신 이러한 효과는 입력 신

호에 적용되는 다항식으로 처리된다.

순 효과는 RFI 시뮬레이션 IP3와 P1dB에서 3차 및 5차 입력 항으로 스퍼의 레벨에 직접 영향을 미치는 반면,

Time Domain 시뮬레이션에서 이러한 스퍼는 IP3 및 P1dB와 무관하다.

Saturation Effects

RF Inspector에서 비선형 증폭기 및 mixer의 포화 효과 모델링은 Time Domain 시뮬레이터에 사용되는 모델

링과 다르다.

Time Domain 시뮬레이션에서 포화 형성은 순시 전압에 직접 적용되고 해당 전압의 함수이다. 입력 신호의

형성은 다항식 모델에 대한 입력에서 추가 비선형 성분을 생성하는 비선형 작업이다. 비선형 모델링 문제

섹션의 포화 효과 하위 섹션에서 Time Domain 포화 모델을 설명한다.

생성되는 성분의 양이 급속도로 시뮬레이터를 압도할 수 있으므로, RF Inspector는 포화 형성 작업으로 생

성되는 비선형 성분을 모델링하지 않는다. 대신에, RF Inspector는 포화 스케일링을 개별 입력 component

의 전압 레벨에 적용한다. 신호가 포화 상태가 될 때 펀더멘탈 성분과 비선형 성분 모두의 이득이 감소되는

효과가 나타난다.

따라서, 포화 효과가 신호에 적용되면 신호 레벨은 상당히 달라지는 경향이 있다. RFI 신호 레벨은 Time

Domain 레벨 미만인 경향이 있다. 포화 효과는 입력 신호가 P1dB 지점에 도달한 후에만 적용된다.

포화 모델 자체에 대한 자세한 내용은 Behavioral Amplifier AMP_B의 설명서에서 찾을 수 있다.

S12 Limitations

S12로 지정된 비선형 블록의 입력 포트에서의 전압과 전류는 입력 포트에서 임피던스 부정합이 있을 경우

정확하지 않을 수 있다. 이 현상은 비선형 블록이 S12 전압 컨트리뷰션을 어떻게 합성해야 하는지에 기인한

다. 입력 포트에서 임피던스가 정합되는 경우, S12 컨트리뷰션은 적절히 처리된다. 그러나, 입력 포트에서

임피던스가 정합되지 않으면 S12 컨트리뷰션이 부정합을 적절하게 반영하지 않을 수 있다.

2–32 NI AWR Design Environment

RF Inspector

Page 71: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

추가 힌트 및 팁

RF Inspector 시뮬레이션에 대한 유용한 팁은 VSS 모델링 힌트 및 팁을 참조한다.

2.4. Bi-directional RF Blocks

안테나, 감쇠기, Splitter, 커플러 등 대부분의 선형 RF 블록은 양방향 포트를 지원한다. 양방향 포트는 입력

또는 출력 포트에 연결될 수 있는 포트이다. 이는 T/R 모듈로 작업할 때 특히 유용하다. 다음은 송신 및 수신

모드 모두에서 사용할 수 있는 T/R 모듈 subcircuit의 간단한 예이다.

Figure 2.15. 간단한 T/R 모듈

왼쪽의 PORT_SRC.P1는전송할신호에연결된다. 오른쪽의 PORT.P2는안테나에연결된다. 하단의 PORT.P3는 수신된 신호이다. 이 예에서 중요한 양방향 블록은 Circulator CIRCULATOR 및 PORT.P2이다. Circulator의 포트는 연결 대상에 따라 입력 포트 또는 출력 포트의 역할을 할 수 있다. 마찬가지로 시스템 다이어그램

이 subcircuit으로 사용될 때 PORT.P2가 subcircuit 입력 포트 또는 subcircuit 출력 포트로 사용될 수 있다.

PORT 및 PORT_SRC 블록이 subcircuit의 양방향 subcircuit 포트가 되기 때문이다.

다음은 전체 링크에서 사용되는 위의 T/R 모듈 subcircuit을 보여준다.

VSS Modeling Guide 2–33

Bi-directional RF Blocks

Page 72: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Figure 2.16. 전체 링크의 T/R 모듈

이 시스템 다이어그램에서 Radio Device A 및 Radio Device B로 표시된 영역이 별개이지만 유사한 두 무선

장치를 나타낸다. 무선 장치 A는 TR Module subcircuit, SUBCKT.S1의 MODE 파라미터를 통해 전송되도록

구성되었으며 무선 장치 B는 TR Module subcircuit, SUBCKT.S4의 MODE 파라미터를 통해 수신하도록 구

성되었다.

T/R 모듈 subcircuit 내의 circulator 블록은 양방향 포트를 가지기 때문에 T/R 모듈 subcircuit의 안테나 포트

는 무선 장치 A에서와 같이 송신 중인 안테나에, 또는 무선 장치 B에서와 같이 수신 중인 안테나에 연결될

수 있다. ANTENNA 블록에는 양방향 포트도 있다.

양방향 포트 없이 위와 같은 것을 만들려면 송신 및 수신 모드에 대해 별도의 T/R 모듈을 만들어야 한다. 양

방향 포트를 사용하면 두 신호 방향 모두에 대해 동일한 subcircuit을 사용할 수 있다.

2–34 NI AWR Design Environment

Bi-directional RF Blocks

Page 73: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

BPORT_DIR 주석을 사용하여, 양방향 포트가 입력 포트로 취급되는지 출력 포트로 취급되는지 여부를 판단

할 수 있다.

대부분의 경우, 포트 2 그리고 양방향 포트만 자동으로 지원하는 블록(예: RF 감쇠기 RFATTEN)은 양방향 포

트가 반대 신호를 가지도록 자동으로 보장한다. 예를 들어, RFATTEN 블록의 포트 2가 출력 포트에 연결되면

포트 2는 입력 포트로 취급되고 포트 1이 출력 포트로 취급된다.

양방향 포트를 지원하는 RF 스위치에도 제한이 있다. 스위칭된 포트는 모두 동일한 포트 방향을 가지며, 공

통 포트는 반대 방향이다.

VSS가 모든 양방향 포트의 방향을 해결할 수 없는 상황이 발생할 수 있다. 이 경우, 신호 방향 블록 SIGDIR

또는 RF 방향 스위치 블록 RFSW_DIR을 사용하여 포트 방향을 명시적으로 설정한다. SIGDIR은 단일 경로의

방향을 결정할 때 유용하다. RFSW_DIR은 입력 또는 출력이 될 수 있는 경로(예: 안테나)와 반대 방향으로 진

행되는 두 경로(예: 송신 경로 및 수신 경로) 사이를 전환할 때 유용하다.

2.5. Impedance Mismatch Modeling

RF 블록의 대부분은 임피던스 부정합 효과의 모델링을 지원한다. 기본적으로 임피던스 부정합 모델링은 비

활성화되어 있다. 이것은 개별 시스템 다이어그램의 Options(옵션) 대화 상자 또는 System Simulator

Options(시스템 시뮬레이터 옵션) 대화 상자에 있는 RF Options(RF 옵션) 탭을 통해 명확하게 활성화되어

야 한다.

임피던스 부정합 모델링이 활성화되면 신호 전압을 계산할 때 각 RF 노드에서 표시되는 임피던스가 고려된

다. Time Domain 시뮬레이션에서 각 RF 노드의 데이터 샘플은 총 순시 전압을 나타내고, 입력 시에 순시 전

압으로 변환되며 출력 시에 다시 총 전압으로 변환된다. 이것은 웨이브폼 측정이 총 순시 전압을 표시하는

것을 의미한다.

RF Budget 분석 및 RF Inspector 시뮬레이션의 경우, 임피던스 부정합 모델링을 활성화하면 회로 솔루션을

정상적으로 작동시킬 수 있다. 개별 RF 블록의 Y 매트릭스는 그 블록의 다른 임피던스를 자동으로 고려한다.

참고: RF Budget 분석 및 RF Inspector 시뮬레이션 모두에서 비선형 블록의 S12 효과 모델링에 대한 제한사

항이 있다. 특히, 입력 포트에서 임피던스 부정합이 있는 경우, S12로 인한 전압 및 전류 컨트리뷰션은 적절

히 고려되지 않는다. 이것은 시뮬레이터가 비선형 블록의 S12를 고려해야 하는 방식 때문이다.

임피던스 부정합 모델링이 비활성화되면 각 RF 포트에서 찾아볼 수 있는 임피던스가 시스템 특성 임피던스

_Z0인데, 이것은 System Simulator Options(시스템 시뮬레이터 옵션) 대화 상자의 RF Options(RF 옵션) 탭에서 지정된다. Time Domain 시뮬레이션에서 데이터 샘플은 입력의 총 전압 및 입사 전압과 출력의 반사

및 총 전압 간에 변환되지 않는다.

RF Budget Analysis 및 RF Inspector 시뮬레이션에서 임피던스 부정합 모델링을 비활성화하려면 회로 솔루

션 프로세스를 내부적으로 수정해야 한다. 첫 번째, 블록을 조사하는 임피던스가 시스템 특성 임피던스 _Z0

이 되도록 블록 Y 매트릭스를 수정해야 한다. 이것은 먼저 블록 RF 포트의 특성 임피던스를 사용하여 Y 매

트릭스를 S 매트릭스로 변환하여 이루어진다. Y 매트릭스 형태로 되면, 반사 입력 및 출력 포트의 반사 계수

VSS Modeling Guide 2–35

Impedance Mismatch Modeling

Page 74: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

에 해당하는 Snn 파라미터는 0으로 설정된다. 그런 다음 S 매트릭스는 시스템 특성 임피던스가 사용되는 지

금을 제외하면, Y 매트릭스로 다시 변환된다.

두 번째 내부 수정은 특별 블록과 함께 세 개 이상의 포트가 있는 RF 노드 교체를 포함한다. 여기서의 특수

블록은 노드의 전압이 여러 포트의 임피던스로 나뉘어지는 것을 방지한다. 원래 노드로 연결되는 각 포트가

블록의 별도 포트로 연결된다. 이처럼 블록은 (원래 노드의 출력 포트에 연결된) 입력 포트와 출력 포트 간

의 이득이 1이다. 특별 블록의 출력 포트들은 서로 분리된다.

2.5.1. VSWR Parameters

많은 RF 블록에는 VSWR, S11, S22 또는 반환 isolation을 지정하기 위한 파라미터가 포함되어 있다. 이러한

파라미터는 제조업체의 데이터 시트에 설명된 특성과 일치하도록 블록을 단순하게 구성하기 위한 것이다.

예를들어, RF Isolator 블록(ISOLATOR)에는입력포트및출력포트특성임피던스와함께삽입손실, isolation,

입력 포트 VSWR, 반사 손실 또는 S11, 그리고 출력 포트 VSWR, 반사 손실 또는 S22에 대한 파라미터가 포

함된다. Isolator에 대한 일반적인 제조업체 데이터 시트에는 삽입 손실, isolation, 입력 및 출력 VSWR, 그리

고 이들 값이 유지되는 입력 및 출력 임피던스가 포함된다. 데이터 시트에 지정된 것과 동일한 특성을 가진

Isolator를 모델링하려면 해당 파라미터 아래에 해당 설정을 입력한다.

VSWR 파라미터는 특성 임피던스가 로드될 때 블록의 물리적 설명의 일부로 VSWR을 지정할 단일 목적을

위한 것이다. 예를 들어, ISOLATOR 블록의 VSWR_INP 및 VSWR_OUT 파라미터가 1.4로 설정되고 LOSS 파

라미터가 1dB로 설정되고 ISOL 파라미터가 30dB로 설정되고 ZINP 및 ZOUTP 파라미터가 50Ohm으로 설정

된다고 가정한다. 그런 다음 이 블록에 해당 입력 및 출력 포트에서 50Ohm이 로드될 경우, 입력 및 출력 포

트에서 측정된 VSWR은 1.4, S21은 -1dB, S12는 -30dB이다. VSWR_INP를 1.6으로 변경하고 다른 모든 파라

미터와 로드를 동일하게 유지할 경우, 입력 포트의 측정된 VSWR은 1.6이고 출력 포트의 VSWR은 1.4, S21

은 여전히 -1dB, 그리고 S21도 여전히 -30dB이다. 그 이유는 VSWR_INP 파라미터를 변경하면 블록의 물리

적 특성이 변경되기 때문이다. 이는 블록에 특성 임피던스가 로드될 때 다른 설정이 유지되는 것과 같은 방

식이다.

VSWR 파라미터는 블록의 설계 파라미터이다. VSWR 파라미터의 값을 변경하면 블록에 의해 나타나는 회로

의 물리적 특성은 변경되지만 블록의 로드는 변경되지 않는다.

회로에서 다른 VSWR 로드 효과에 관심이 있는 경우, Lossless Tuner 블록(LTUNER)을 사용하여 VSWR 로드

를 변경할 수 있다. LTUNER는 일반적으로 DUT의 입력 포트 앞에 위치하고 LTUNER 블록의 포트 2는 DUT

에 연결된다. 그런 다음 LTUNER는 LTUNER 블록의 포트 1을 찾는 소스에 의해 나타나는 임피던스를 변경하

는 데 사용될 수 있다. 이 편차는 VSWR 또는 반사 계수로 지정할 수 있다.

2.5.2. 임피던스 부정합 모델링의 블록 지원

임피던스 부정합 모델링은 회로에 적용되므로, 제한된 VSS 블록 세트만 직접적으로 임피던스 부정합 모델

링을 지원한다. VSS의 RF 블록 섹션에 나열된 RF 블록은 별다른 언급이 없으면 임피던스 부정합 모델링을

지원한다.

2–36 NI AWR Design Environment

Impedance Mismatch Modeling

Page 75: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

여러 유틸리티 블록은 임피던스에 투명하다. 포트에서 찾아볼 수 있는 임피던스는 반대 포트에서 보이는 임

피던스와 동일하다. 다음 블록은 임피던스 부정합 모델링에 투명하다.

DescriptionBlock

Absolute ValueABS

Arc cosineACOS

Inverse Hyperbolic CosineACOSH

Align Signal (Gain, Phase and Delay Compensate)ALIGN

Calculates phase angleARG

Arc sineASIN

Inverse Hyperbolic SineASINH

ArctangentATAN

Inverse Hyperbolic TangentATANH

AttenuatorATTEN

Complex Envelope to Real ConverterCE2R

Complex ConjugateCONJ

CosineCOS

Hyperbolic CosineCOSH

DividerDIV

ExponentialEXP

Complex ExponentialEXPJ

Carrier Frequency ShifterFRQSHFT

Natural LogarithmLN

LogarithmLOG

No OperationNOP

Complex Magnitude SquaredNORM

Raise to the PowerPOW

Real to Complex Envelope ConverterR2CE

Reciprocal (1/x)RECIP

Rational ResamplerRESAMPLER

Scale and OffsetSCALE

Signum FunctionSIGN

SineSIN

VSS Modeling Guide 2–37

Impedance Mismatch Modeling

Page 76: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

Hyperbolic SineSINH

SquareSQR

Square rootSQRT

TangentTAN

Hyperbolic TangentTANH

참고: 위의 블록은 일반적으로 RFI Inspector 시뮬레이션을 지원하지 않는다.

VSS 7.0.x에서 NEG 및 PHASE 블록은 임피던스 부정합 모델링에 투명했다. 이제 이 블록들은 종단으로 나타

나고, RF Inspector 시뮬레이션에서 사용될 수 있다.

2.5.3. Time Domain Modeling Basics

VSS 내에서 Time Domain 임피던스 부정합 모델링에 관련되는 두 가지 주요 단계가 있다.

• Determining Impedances

• Applying Voltage Corrections

Determining Impedances

Time Domain 부정합 모델링의 첫 번째 단계는 시스템 다이어그램 전체에서 임피던스를 결정하는 것이다.

임피던스는 임피던스 부정합을 지원하는 블록의 포트와 이러한 포트에 연결된 포트에서만 직접적으로든 또

는 임피던스 무영향 블록을 통해서든 결정되어야 한다.

블록은 세 가지 방법 중 하나로 임피던스를 모델링한다.

• 포트가 종단으로 나타난다.

• 블록은 주파수 종속 Y 파라미터로 표현된다.

• 블록이 임피던스에 투명하다.

임피던스 부정합을 지원하지 않고 투명하지 않은 블록은 종단으로 자동으로 나타난다. 종단 임피던스는 시

스템 다이어그램의 Options(옵션) 대화 상자 또는 System Simulator Options(시스템 시뮬레이터 옵션) 대화

상자에 있는 RF Options(RF 옵션) 탭에서 설정된 시스템 특성 임피던스 _Z0이다.

또한 임피던스 부정합을 지원하는 블록 중 일부도 종단으로 나타난다. 예들 들면 mixer, AM/PM 기반 비선

형 증폭기 NL_F 및 NL_S, 그리고 TONE 소스이다.

선형 RF 블록은 주파수 종속 Y 파라미터로 나타낸다. 많은 경우에 Y 파라미터는 시스템 특성 임피던스 _Z0

을 사용하여 S 파라미터로부터 얻을 수 있다. 회로 필터와 같은 다른 블록은 특성 임피던스를 지정하는 파라

미터를 보유하고 있다. LIN_S는 Microwave Office 회로에서 Y 파라미터를 직접 얻는다.

2–38 NI AWR Design Environment

Impedance Mismatch Modeling

Page 77: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

behavioral amplifier AMP_B 또한 Y 파라미터 형태로 나타낸다. 이것은 입력 신호의 작동 지점에서 응답을

선형화하여 수행된다.

모든 블록이 자체 임피던스 모델을 시뮬레이터에 제시했으면 시뮬레이터는 임피던스가 필요한 모드 포트에

서 입출력되고 있는 임피던스를 해결한다. 다음 다이어그램은 블록 B에 사용할 수 있는 임피던스와 이러한

임피던스를 계산하는 데 사용되는 다른 임피던스를 설명한다.

B

ZB,Out,OutZB,Out,InZB,Inp,Out ZB,Inp,In

AC

D E

ZC,Inp,In

ZE,Inp,In

ZA,Out,In

ZD,Inp,In

ZA,Out,Out

Figure 2.17. 블록에 사용 가능한 임피던스

임피던스 ZB,Inp,Out은 ZA,Out,In과 ZD,Inp,In로부터 계산된다. ZB,Out,Out은 ZC,Inp,In과 ZE,Inp,In로부터 계산된다. Y 파

라미터 기반 블록의 경우, ZB,Inp,In 및 ZB,Out,In은 다음 식으로부터 계산된다.

(2.15)ZB,Inp,In =1YB

+ ZB,Out,Out

(2.16)ZB,Out,In =1YB

+ ZB,Inp,Out

종단 블록의 경우, ZB,Inp,In 및 ZB,Out,In은 종단 임피던스이다.

모든 포트에서 찾아 보거나 조사하는 임피던스는 Z_node RF Budget 분석 측정을 사용하여 표시될 수 있다.

Voltage Corrections

다양한 임피던스를 블록에 사용할 수 있으면 블록은 임피던스를 사용하여 입력 및 출력에 필요한 전압 수정

을 계산한다. 입력에서는 총 전압에서 입사 전압으로, 출력에서는 반사 전압에서 총 전압으로 변환하려면 수

정이 필요하다.

입력에 대한 수정은 다음과 같다.

(2.17)CorrInp =1

∣ 1 + Γ In ∣

여기서:

VSS Modeling Guide 2–39

Impedance Mismatch Modeling

Page 78: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(2.18)Γ In =ZInp,In − ZOZInp,In + ZO

출력에 대한 수정은 다음과 같다.

(2.19)CorrOut =1 + ΓL

1 − S22 · ΓL

여기서:

(2.20)ΓL =ZOut,Out − ZOZOut,Out + ZO

ZO는 블록의 특성 임피던스인데, 많은 경우 이것은 시스템 특성 임피던스 _Z0이다. 특성 임피던스 지정을

지원하는 블록은 일반적으로 ZINP 및 ZOUTP 파라미터를 통해 그렇게 한다.

2.5.4. Source and Load Impedances

임피던스 부정합 모델링을 수행할 때 적절하게 출력을 내보내는 것이 중요하다. 임피던스 부정합 모델링이

수행되지 않을 때, 얼마나 많은 블록이 출력에 연결되었는지와 무관하게 한 블록의 출력은 항상 그 출력에

시스템 특성 임피던스 _Z0가 있는 것으로 본다. 임피던스 부정합 모델링이 활성화되는 경우, 임피던스는 RF

블록의 출력(입력에서도)에서 보이는 임피던스는 그 블록에 연결된 것에 따라 달라진다. 출력이 연결되지 않

은 상태로 있는 경우, 개방 회로로 취급된다. 출력이 기본 설정을 사용하는 테스트 지점에만 연결된 경우에

도 마찬가지이다.

접지된 저항기 블록 LOAD와 RF 신호 끝 블록 RF_END 모두 RF Blocks > Impedance Mismatch(RF 블록 >

임피던스 부정합)에 있으며 RF 출력을 명확하게 종료하는 데 사용될 수 있다. LOAD와 RF_END를 모두 사용

하면 부하에 대한 주파수 종속 복소 임피던스를 정의할 수 있다. 또한 RF_END는 부하에서 확인된 전압을

Non-RF 신호 출력으로 제공한다.

TP, VNA 및 VSA 테스트 지점 블록 모두 하나의 부하로 구성할 수 있다. 이 블록들은 무한 임피던스와 함께

프로브로 자동 구성된다. ZL 파라미터를 사용하여 원하는 주파수 독립 Complex 부하 임피던스를 지정할 수

있다.

참고: 경험을 통해 봤을 때, 종단을 지정할 경우 TP와 VSA 테스트 지점 블록의 ZL 파라미터보다 LOAD 블록

이 사용된다. LOAD 블록을 사용하면 종단이 설정되었을 때 그 블록을 취소한다. 반면 테스트 지점 블록을

사용하면 의도치 않게 한 노드에서 여러 부하가 지정될 수 있다.

또한 RF 소스 블록을 사용하여 주파수 독립 소스 임피던스를 지정할 수 있다. TONE, OSC_S 및 VNA 블록

모두 소스 임피던스를 지정하기 위한 ZS 파라미터를 가진다.

2–40 NI AWR Design Environment

Impedance Mismatch Modeling

Page 79: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.5.5. Interfacing to Non-RF Blocks

임피던스 부정합 모델링을 직접적으로 지원하지 않는 블록도 RF 블록에 연결될 수 있다. 예를 들어, 송신기

블록은 임피던스 부정합 모델링을 직접 지원하지 않지만 증폭기를 그 출력에 연결할 수 있다. 그러나, 증폭

기의 입력 포트에서 찾아 본 임피던스가 시스템 특성 임피던스가 아니면 입력에서 임피던스 부정합의 효과

를 증폭기에 적절하게 반영하기 위해 신호 전압을 수정해야 한다.

RF Blocks > Impedance Mismatch(RF 블록 > 임피던스 부정합) 카테고리에 있는 시작 RF 신호 블록

RF_START 및 시작 RF 신호(노이즈 소스) RF_START_NS는 필요한 부정합 수정을 적용하는 데 사용된다. 이는

S22 파라미터 및 출력 특성 임피던스 파라미터 ZOUT를 지원한다. RF_START/RF_START_NS의 입력 포트는

임피던스 _Z0와 함께 종단으로서 나타난다.

RF_START/RF_START_NS의 출력 포트에서 부하 임피던스가 ZOUT에 공액 정합되는 경우, 부하에 전달된 전

력은 RF_START/RF_START_NS의 입력 포트에 전달된 전력이다.

2.5.6. 추가 참고사항

임피던스 부정합 모델링 시뮬레이션의 결과를 해석할 때 유의해야 할 추가 항목이 몇 가지 있다.

Time Domain 시뮬레이션에서, 블록(예: S12)을 직접 통하는 역방향 전송은 데이터 샘플이 순방향으로만 흐

른다는 사실로 인해 모델링될 수 없다.

Time Domain 시뮬레이션에서는 필터와 함께 주파수 종속 전압 수정을 구현해야 한다. 아쉽게도, 디지털 필

터 설계 제약으로 인해 필터의 Time Domain 응답은 원하는 수정을 정확하게 나타낼 수 없다. 필터 문제 섹

션에서 이러한 설계 이슈 중 일부를 자세히 설명한다. 주파수 독립 전압 수정은 간단한 복소 스케일링이므

로 일반적으로 이러한 문제가 없다.

피드백 루프

또한필터문제는피드백루프에서임피던스부정합을처리하는것과도관련된다. 일반적으로, Time Domain

에서 전압 수정에 필터 사용이 필요하기 때문에 주파수 종속 임피던스 부정합 모델링은 Time Domain 피드

백 루프에서 지원을 받지 못한다. 이러한 필터는 대체로 피드백 루프의 전체 응답에 영향을 미칠 수 있는 필

터 지연을 초래한다. 하지만 선형 필터 기반 RF 블록은 예외이다. 이러한 블록은 이미 임피던스 부정합 모델

링이 활성화되어 있지 않을 때 필터를 이용하므로, 필터의 주파수 응답을 수정하여 전압 수정을 구현할 수

있다.

2.6. Temperature Dependent Parameters of RF Blocks

대부분의 VSS RF 블록은 온도 종속 파라미터의 지정을 지원한다. 예를 들어, RF 감쇠기 블록(RFATTEN)에서

는 기준 온도에서 감쇠 레벨을 지정하고, 온도 변화에 따른 감쇠 변화율과 시뮬레이션의 실제 온도를 지정

할 수 있다. RFATTEN의 경우 감쇠 레벨은 LOSS 파라미터를 통해 지정되고, 기준 온도는 T_REF 파라미터를

통해 지정되며, 변경률은 LOSS_TDEP 파라미터를 통해, 시뮬레이션 온도는 T_PHY 파라미터를 통해 지정된

다.

VSS Modeling Guide 2–41

Temperature Dependent Parameters of RFBlocks

Page 80: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.6.1. 온도 종속성을 지원하는 RF 블록

블록이 "_TDEP"로 끝나는 파라미터를 포함하는지 또는 블록이 T_REF 및 T_PHY 파라미터를 보유하는지를

확인하여 RF 블록이 온도 종속성을 지원하는지 여부를 판별할 수 있다. 이러한 파라미터는 일반적으로 보조

파라미터이므로, 이러한 파라미터를 보려면 Element Options(element 옵션) 대화 상자에서 ShowSecondary(보조 파라미터 표시) 확인란을 선택해야 할 수 있다. 다음 블록은 온도 종속성 지원을 포함한다.

DescriptionBlock

Behavioral Amplifier, 2nd GenerationAMP_B2

RF AntennaANTENNA

Variable Analog RF Phase ShifterAPHSHFT_VAR

Circulator (1-Input, 2-Output)CIRC_12

Circulator (2-Input, 1-Output)CIRC_21

RF CombinerCOMBINER

Directional Coupler, 3-port Internal TerminationDCOUPLER_3

Directional Coupler, 4-port External TerminationDCOUPLER_4

Digital RF Phase ShifterDPHSHFT

Variable Digital RF Phase ShifterDPHSHFT_VAR

Variable Digital Step AttenuatorDSATTEN_VAR

IsolatorISOLATOR

Behavioral Frequency Multiplier, 2nd GenerationFMULT_B2

Linear AmplifierLINAMP

Grounded ResistorLOAD

Linear Variable Gain AmplifierLVGA

Behavioral Mixer, 2nd GenerationMIXER_B2

Quadrature Hybrid (1-Input, 2-Output)QHYB_12

Quadrature Hybrid (2-Input, 1-Output)QHYB_21

Quadrature Hybrid (2-Input, 2-Output)QHYB_22

End of RF SignalRF_END

Start of RF SignalRF_START

Start of RF Signal (Noise Source)RF_START_NS

RF DelayRFDELAY

Variable Digital RF DelayRFDELAY_VAR

2–42 NI AWR Design Environment

Temperature Dependent Parameters of RFBlocks

Page 81: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DescriptionBlock

RF Double Pole Double Throw Switch (static 2 input 4 output)RFDPDT_24ST

RF Double Pole Double Throw Switch (static 4 input 2 output)RFDPDT_42ST

RF Single Pole n-Throw Switch (dynamic 1-input n-output)RFSW_1nDYN

RF Single Pole n-Throw Switch (static 1-input n-output)RFSW_1nST

RF Single Pole n-Throw Switch (dynamic n-input 1-output)RFSW_n1DYN

RF Single Pole n-Throw Switch (static n-input 1-output)RFSW_n1ST

Two Port S Parameter BlockS2P_BLK

n Port S Parameter BlockSnP_BLK

Two State S Parameter BlockSBLK_2STATE

RF SplitterSPLITTER

Tone(s) SourceTONE

Voltage Variable RF AttenuatorVVA

Two Port Y Parameter BlockY2P_BLK

n Port Y Parameter BlockYnP_BLK

Two Port Z Parameter BlockZ2P_BLK

n Port Z Parameter BlockZnP_BLK

예를 들어, 감쇠가 290K에서 5dB , 390K에서 8dB로 설정된 경우, 다음 파라미터 값을 지정할 수 있다.

• LOSS = 5dB

• LOSS_TDEP = (8-5)/100dB/K(RFATTEN LOSS_TDEP는 dB/degree K임)

• T_REF = 290K

T_PHY의 다른 값에 대한 감쇠 손실은 다음과 같다.

• 290 => 5dB 손실

• 300 => 5.3dB 손실

• 390 => 8dB 손실

• 490 => 11dB 손실

_TDEP 파라미터에 입력된 단일 값은 degree K당 변경으로 해석되며, 여기서 변경 단위는 기본 값과 동일하

다. 예를 들어, RFATTEN 블록의 LOSS 파라미터의 경우 LOSS는 dB이므로, LOSS_TDEP는 degree K당 dB의

변경으로 해석된다. 직선형 보간이 수행된다. RFATTEN 블록의 LOSS 파라미터를 예로 사용할 때 LOSS는 다

음에 따라 평가된다.

VSS Modeling Guide 2–43

Temperature Dependent Parameters of RFBlocks

Page 82: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

LOSS@T_PHY = LOSS + (T_PHY - T_REF) * LOSS_TDEP

평가된 값에 대한 제한은 가하지 않는다. 파라미터는 평가된 값을 할당되었을 때처럼 간단히 처리된다. 예를

들어, 이전 예에서 RFATTEN 블록의 LOSS 파라미터의 경우 T_PHY가 90K로 설정되면 손실에 대한 값이 다

음과 같이 평가된다.

5 - (90 - 290)*(8 - 5)/100 = -1 dB

RFATTEN 블록은 LOSS 파라미터에 할당된 값의 절대값을 감쇠기의 손실로 사용하므로, 손실은 1dB이다. 또

한 값을 평가할 때, T_PHY와 T_REF는 degree K로 변환된다. 예를 들어, 전체 온도 단위가 C로 설정되고 다음

파라미터 값을 지정하면:

• LOSS = 5dB

• LOSS_TDEP = (8-5)/100dB/K

• T_REF = 10C

• T_PHY = 50C

감쇠기 손실은 다음과 같이 평가된다.

LOSS@T_PHY = 5 + (323.15 - 283.15) * (8-5)/100 = 6.2 dB

2.6.2. 구분 보간 지원

또한 구분 선형 보간을 사용하여 온도 종속성을 지정할 수 있다. 그렇게 하려면 값 쌍으로 구성된 값의 벡터

를 입력한다. 여기서 첫 번째 값은 degree K의 온도를 나타내고 두 번째 값은 해당 온도에서의 파라미터 값

을 나타낸다. 예를 들어, RF 감쇠기의 손실이 290K에서 1dB, 390K에서 8dB, 그리고 490K에서 15dB이면

RFATTEN 블록에 대한 다음 파라미터 값을 지정한다.

• LOSS = 1dB

• LOSS_TDEP = 390, 8, 490, 15

• TREF = 290K

T_PHY의 다른 값에서 손실은 다음과 같다.

• 290K => 1dB

• 300K => 1.7dB

• 390K => 8dB

• 450K => 12.2dB

• 490K => 15dB

참고: 구분 보간을 사용하여 파라미터의 온도 종속성을 지정할 때 해당 파라미터의 값은 기본 파라미터를

고려하지 않는다. 대신, 모든 값은 각 기본 파라미터에 대한 _TDEP 파라미터에 제공된 지점을 근거로 한다.

2–44 NI AWR Design Environment

Temperature Dependent Parameters of RFBlocks

Page 83: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.6.3. 주파수 종속성 지원

또한 온도 종속 메커니즘은 주파수 종속성을 지원하는 파라미터에 대한 주파수 종속 값 지정을 지원한다.

온도 종속성이 없을 때는 파라미터 값에 대한 값 벡터를 입력하여 파라미터에 대한 주파수 종속성을 지정한

다음, FREQS 파라미터에 있는 해당 값과 연관된 주파수를 입력한다. 예를 들어, 1GHz에서 5dB, 2GHz에서

6dB, 그리고 3GHz에서 8dB의 감쇠로 감쇠기를 지정하려면 RFATTEN 블록에 대한 다음 파라미터 값을 지정

한다.

• LOSS = 5,6,8

• FREQS = 1,2,3

주파수 종속을 따라 온도 종속을 지정하려면 기본 파라미터(RFATTEN 블록의 LOSS)에 대한 기본 주파수 종

속 값을 지정한 다음 \_TDEP 파라미터에 대한 기본 파라미터와 동일한 element 수의 벡터 또는 단일 값을

입력한다. 이 예를 사용할 때, 감쇠가 모든 주파수에서 2dB이고 기준 온도가 290K이면 다음 파라미터 값을

지정한다.

• LOSS = 5,6,8

• LOSS_TDEP = 2/100

• T_REF = 290K

그러나, 온도 종속이 1GHz에서 2dB/100K, 2GHz에서 3dB/100K, 그리고 3GHz에서 4dB/100K이면 다음 파라

미터 값을 지정한다.

• LOSS = 5,6,8 dB

• LOSS_TDEP = 2,3,4/100

• T_REF = 290K

실제 주파수 종속성 값을 해결할 때 파라미터에 대한 주파수 종속 값은 온도 종속 파라미터에서 먼저 계산

된다. 그런 다음 이러한 주파수 종속 값은 파라미터 값이 이러한 값으로 지정된 것처럼 사용된다. 이전 예에

서 T_PHY가 390K인 경우 감쇠기는 LOSS가 다음과 같이 지정된 경우처럼 동작한다.

• LOSS = 7,9,12dB

주파수 종속 파라미터에는 구분 보간 온도 종속성도 지원된다. \_TDEP 파라미터의 각 온도 값에 대해 지정

되는 단일 값 대신에, 각 온도 값에 대한 기본 파라미터에 있는 것과 같은 수의 값이 있어야 하는 점을 제외

하면, 지정은 주파수 독립 경우와 유사하다. 예를 들어, 290K에서 주파수 종속 손실이 1GHz에서 5dB, 2GHz

에서 6dB, 그리고 3GHz에서 8dB인 경우, 390K에서 주파수 종속 손실이 1GHz에서 7dB, 2GHz에서 9dB, 그

리고 3GHz에서 12dB인 경우, 490K에서 주파수 종속 손실이 1GHz에서 10dB, 2GHz에서 15dB, 그리고 3GHz

에서 14dB이면 파라미터 값은 다음과 같이 지정된다.

• LOSS = 5,6,8

• LOSS_TDEP = 290, 5, 6, 8, 390, 7, 9, 12, 490, 10, 15, 14

VSS Modeling Guide 2–45

Temperature Dependent Parameters of RFBlocks

Page 84: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

• T_REF = 290

참고: 구분 보간을 사용하여 파라미터의 온도 종속성을 지정할 때 해당 파라미터의 값은 기본 파라미터를

고려하지 않는다. 대신, 모든 값은 각 기본 파라미터에 대한 _TDEP 파라미터에 제공된 지점을 근거로 한다.

2.7. Time Domain 필터 고려사항

VSS는 Time Domain 시뮬레이션에서 주파수 종속 동작을 구현하기 위해 무한 펄스 응답(IIR) 및 유한 펄스

응답(FIR) 디지털 필터만을 사용한다. 아쉽게도, 이러한 디지털 필터가 원하는 주파수 응답을 Time Domain

신호에 얼마나 잘 적용할 수 있는지에 관한 제한 및 절충사항이 있다.

FIR 필터는 구현 측면에서 볼 때 두 개 필터 중 더 간단한 필터이다. FIR 필터는 M 필터 계수 또는 탭을 가지

고 M-1 차수를 가진다. FFT를 사용하여 구현할 때 훨씬 더 작은 차수의 IIR 필터보다 훨씬 더 빠르다. FIR 필

터는 주파수 응답에 리플을 야기하는 단점을 가지고 있다. 리플은 임펄스 응답의 유한 길이로 인한 것이다.

IIR 필터 구현 VSS는 FIR 필터보다 효과적인 전체 근사치를 제공하는데, 변조 신호나 임의 톤으로 작업할 때

특히 효과적이다. 그러나, IIR 필터 구현은 잘라내기 및 반올림 오류와 같은 수치 제한에 대한 민감성을 비롯

하여 그 자체에 단점을 가지고 있다. IIR 필터 설계는 불연속 주파수에 대한 아날로그 주파수의 비선형 매핑

을 야기하는 bilinear 변형을 활용한다. 신호의 업샘플링 및 다운샘플링은 다운샘플링 전에 필요한 비이상적

인 저역 통과 anti-aliasing 필터로 인해 신호 왜곡뿐만 아니라 피드백 루프의 과도한 신호 지연을 야기시키

는 bilinear 변형의 효과를 일부 감소시키기 위해 필요하다. 또한 IIR 필터 설계에는 원하는 주파수 응답의 극

유수 근사치가 필요하며, 이는 자체 제한사항을 가진다.

Figure 2.18에서는 노치 필터의 FIR 구현의 저지 대역에 있는 리플을 나타낸다. 또한 훨씬 더 좋은 응답을 제

공하는 IIR 필터 구현의 응답을 보여준다.

5 6 7 8 9 10 11 12 13 14 15Frequency (GHz)

Bandstop S21

-300

-200

-100

0

100

DB(|S(2,1)|)Bandstop Filter

DB(|S21_SS(VNA_SS.IIR)|)VSS Bandstop

DB(|S21_SS(VNA_SS.FIR)|)VSS Bandstop

Stopband Ripple in FIR Filter

Response matches atfrequency sample points

IIR filter closely followscircuit response

Figure 2.18. 노치 필터의 FIR 필터와 IIR 필터 비교

Figure 2.19에서는 IIR 필터 구현으로 야기된 몇 가지 왜곡을 설명한다.

2–46 NI AWR Design Environment

Time Domain 필터고려사항

Page 85: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

5 6 7 8 9 10 11 12 13 14 15Frequency (GHz)

IIR Effects

-50

-40

-30

-20

-10

0

DB(|S(2,1)|)Bandpass Filter

DB(|S21_SS(VNA_SS.IIR)|)VSS Bandpass

Resampler filtering

Nonlinear mappingof bilinear transform

Figure 2.19. IIR filter distortion

2.7.1. FIR Filters

유한 펄스 응답 또는 FIR 필터는 구현하기에 매우 간단한 필터이다. n번째 출력 샘플에 대한 Time Domain

수식은 다음과 같다.

(2.21)y(n) = ∑k=0

M−1bk · x(n − k)

Z-영역의 필터 응답은 다음과 같다.

(2.22)H(z) = ∑k=0

M−1bk · z

−k

FIR 필터는 필터가 피드백 루프의 부분이 아닌 경우, 고속 푸리에 변환(FFT)을 사용하여 효율적으로 구현될

수 있다. FFT를 사용하여 구현되는 경우, M=1000인 FIR 필터는 일반적으로 M=100으로 Equation 2.21를 직

접 사용하는 FIR 필터보다 더 빠르게 샘플을 처리한다.

FIR 필터의 주요 단점은 주파수 응답의 리플이다. Figure 2.20에서는 매우 간단한 저주파 통과 필터의 리플

을 나타낸다.

VSS Modeling Guide 2–47

Time Domain 필터고려사항

Page 86: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5Frequency (GHz)

Response

-80

-60

-40

-20

0

20 Ideal

M=20, N=1000

Figure 2.20. 7차 Butterworth 필터의 FIR 필터 구현 시 리플, M=20

그림에서 파란색 곡선은 1GHz 컷오프 주파수와 3.0103dB의 최대 통과 대역 감쇠를 사용한 7차 Butterworth

필터의 이상적인 응답을 나타낸다. 분홍색 곡선은 M=20을 사용하는 동일한 필터의 FIR 필터 구현 응답을

나타낸다. 주파수 응답 곡선은 임펄스의 1000개 샘플을 필터로 통과시킨 후 이산 Fourier 변환(DFT)을 적용

하여 주파수 응답을 얻어서 생성되었다. 이 경우에 샘플링 주파수 fs는 0GHz가 중심이 되는 10GHz이다. 주

파수 응답은 DC에 대하여 대칭적이다.

이 필터는 주파수 샘플링 설계 절차를 사용하여 설계되었다. VSS는 다른 두 가지 FIR 필터 구현 즉, 윈도우

지정 FIR 필터 및 윈도우 지정 FIR 필터와 전역 통과 IIR 필터 조합을 지원한다.

Frequency Sampling

주파수 필터링은 매우 간단한 절차이다. FIR 필터 계수 bk는 다음의 주파수에서 역 DFT를 원하는 주파수 응

답에 적용하여 얻어진다.

(2.23)f i = f c −

f s2 +

i · f sM for M even

f i = f c −f s2 +

(i + 1 / 2) · f sM for M odd

주파수 수 M은 NFREQFIR 파라미터로 결정된다. NFREQFIR이 비어 있으면, 자동으로 그 수가 결정된다.

주파수 샘플링을 통해 필터 설계가 샘플링된 주파수 fi에서 원하는 주파수 응답과 일치하도록 한다. 그러나,

이러한 주파수 간의 응답은 원하는 주파수 응답과 편차를 보이며, 이것은 그림 Figure 2.20에서 범프 또는

리플로 나타난다.

M을 증가시키면 Figure 2.20에 나타난 대로 응답이 향상될 수 있다.

2–48 NI AWR Design Environment

Time Domain 필터고려사항

Page 87: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5Frequency (GHz)

Response

-100

-50

0

50Ideal

M=50, N=10000

Figure 2.21. 7차 Butterworth 필터의 FIR 필터 구현 시 리플, M=50

특히 저지 대역에서는 항상 약간의 리플이 있다. 설계 요구 사항에 따라서 리플이 허용될 수 있다. 그러나,

노치 필터로 작업할 때 노치의 감쇠는 일반적으로 원하는 감쇠에 미치지 못한다.

윈도우 지정 FIR 필터

윈도우 지정 FIR 필터 설계는 일반적으로 (항상 그런 것은 아니나) 특히, 주파수 샘플 지점 사이에서 주파수

샘플링 방법의 크기 응답보다 우수한 전체 크기 응답을 제공하는 설계 방법이다. trade-off는 선형 위상 응

답을 가지고 크기 응답을 매끄럽게 하는 필터역할을 한다.

이 방법은 Equation 2.23에서 지정한 주파수에서 원하는 크기를 가진 주파수 응답을 만든다. 위상 응답은 다

음과 같은 형태의 선형 위상 응답으로 설정된다.

(2.24)θi = − π · (i − M / 2) for M even

θi = − π · (i − (M − 1) / 2) for M odd

그런 다음에 역 DFT는 Time Domain 임펄스 응답을 얻기 위해 이 응답에 적용된다.

윈도우 지정 기능은 임펄스 응답에 적용된다. 윈도우 지정 기능은 FIR 필터의 잘라내기 특성에서 기인하여

리플을 감소시키면서 임펄스 응답의 끝에서 매끄럽게 하는 효과를 제공한다. VSS는 Blackman-Harris 윈도

우 기능을 사용한다.

윈도우 지정 임펄스 응답은 FIR 필터의 계수가 된다.

Figure 2.22에서는 그림 Figure 2.20 및 Figure 2.21에서 필터 응답에 대한 윈도우 지정 FIR 설계의 크기 응답

을 보여준다. Figure 2.23에서는 이상적인 필터의 그룹 지연과 비교할 때 윈도우 지정 FIR 설계에 의해 전해

진 상수 그룹 지연을 보여준다.

VSS Modeling Guide 2–49

Time Domain 필터고려사항

Page 88: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5Frequency (GHz)

Windowed FIR Magnitude Response

-100

-80

-60

-40

-20

0Ideal

M=100, N=10000

Figure 2.22. 윈도우 지정 FIR 필터 설계의 크기 응답

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5Frequency (GHz)

Windowed FIR Group Delay

0

1

2

3

4

5

6

Ideal (ns)

M=100, N=10000 (ns)

Figure 2.23. 윈도우 지정 FIR 필터 설계의 그룹 지연 응답

윈도우 지정 FIR + 전역 통과 IIR 필터

윈도우 지정 FIR + 전역 통과 IIR 필터 설계는 윈도우 지정 FIR 필터 설계와 동일한 크기 응답을 얻지만, 그

룹 지연 응답이 향상된 주파수 응답을 얻으려고 시도한다. 이것은 윈도우 지정 FIR 필터와 전역 통과 IIR 필

터를 조합하여 이루어진다. 전역 통과 IIR 필터는 윈도우 지정 FIR 필터의 상수 그룹 지연 응답에 비상수 그

룹 지연 응답을 추가하는 데 사용된다.

전역 통과 IIR 필터는 다음과 같은 z 영역 변환 기능으로 구현된다.

(2.25)H(z) = Πi=0

M−11 + c1i · z + c0i · z2

c0i* + c1i

* · z + z2

Equation 2.25의 비선형 특성 때문에 전역 통과 IIR 필터는 IIR 필터의 그룹 지연 응답과 원하는 그룹 지연

응답 간의 오류를 최소화하려는 반복 알고리즘을 사용하여 설계된다. 임의의 주파수 응답에 대한 IIT 필터의

2–50 NI AWR Design Environment

Time Domain 필터고려사항

Page 89: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

설계에 내재하는 어려움 때문에, IIR 필터의 그룹 지연이 원하는 응답에 근접하게 정합되는 경우는 거의 없

다. 그러나, 간혹 동일한 일반 형태를 가지기도 한다.

Figure 2.24에서는 Figure 2.23의 이상적인 그룹 지연 응답에 대한 윈도우 지정 FIR + 전역 통과 IIR 필터 설

계의 그룹 지연 응답을 보여준다.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5Frequency (GHz)

Windowed FIR + Allpass IIR Group Delay

0

0.5

1

1.5Ideal (ns)

M=100, N=10000 (ns)

Figure 2.24. 윈도우 지정 FIR + 전역 통과 IIR 설계의 그룹 지연 응답

기타 FIR 설계 방법

FIR 필터를 설계하기 위한 기타 방법이 있다. 대부분의 이러한 방법은 전체 주파수 응답 오류의 최소화 또는

리플 양의 최소화를 기반으로 한다. 가장 효과적인 설계 방법은 원하는 주파수 응답을 통과 대역, 저지 대역

및 Transition이라는 세 가지 유형의 영역으로 분할한다. 그런 다음 Transition 영역에서는 리플을 제한하지

않으면서 통과 대역 및 저지 대역에서는 리플 감소를 시도한다.

아쉽게도, 임피던스 부정합 전압 수정의 적용을 위한 주파수 응답과 같은 일반 주파수 응답을 정합시키려고

시도하거나, Butterworth 필터와 같은 아날로그 필터에 대한 주파수 응답을 정합시키려고 시도할 때에는

Transition 영역이 지정될 수 없으므로 구분 기법이 적용되지 않는 경우가 많다.

2.7.2. IIR Filters

무한 임펄스 응답 또는 IIR 필터는 일반적으로 동등한 FIR 필터보다 복잡하고 느리다. 그러나, 일반적으로 주

파수를 샘플링한 FIR 필터보다 나은 전체 주파수 응답 정합을 제공한다.

IIR 필터의 n번째 출력 샘플에 대한 일반 Time Domain 수식은 다음과 같다.

(2.26)y(n) = −∑k=1

Nak · y(n − k) +∑

k=0

Mbk · x(n − k)

또는 z-영역 형태의 식은 다음과 같다.

VSS Modeling Guide 2–51

Time Domain 필터고려사항

Page 90: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(2.27)H(z) =∑k=0

M bk ⋅ z−k

1 +∑k=1N ak ⋅ z−k

이러한 관계를 다른 방법으로도 표현할 수 있다는 점을 유의해야 한다.

IIR 필터로 작업 시 대부분의 어려움은 계수가 αk인 피드백 항에서 발생된다. 설계 측에서 피드백 항은 극을

주파수 응답 속으로 도입하는데, 이는 불안정한 필터를 생성하는 것과 같은 결과를 낳을 수 있다. 계수 결정

은 특히 임의 주파수 응답을 원할 때, 그 자체로 복잡한 문제이다.

구현 측에서 피드백 항은 디지털 컴퓨터에서 부동 소수점 값의 유한 해법으로 인한 양자화 및 반올림과 같

은 수치 문제에 FIR 필터보다 IIR 필터가 훨씬 더 민감하게 반응하도록 한다. 다행히, 적절한 구조 및 응용 프

로그램의 차수를 선택하여 이러한 수치 문제를 최소화할 수 있다.

다음은 IIR 필터 구현에 수반되는 단계를 간략하게 요약한다.

원하는 주파수 응답의 s-영역 전달 함수 근사치가 만들어진다. 전달 함수는 극 유수 형태이다.

1. s-영역 전달 함수가 bilinear 변환을 사용하여 z-영역으로 매핑된다. 또한 전달 함수는 z = 0으로 중심 주

파수를 정렬하기 위해 bilinear 변환을 적용하기 전에 주파수를 이동한다.

2. 시뮬레이션 시간에 각 샘플 입력이 IIR 필터로 공급된다. UPRATE가 1보다 큰 경우, UPRATE-1 영(0)은 IIR

필터에 입력되어, 필터링된 신호를 효과적으로 업샘플링한다.

3. UPRATE가 1보다 큰 경우, IIR 필터의 출력은 (중심 주파수를 기준으로) 저역 통과 필터를 통과한다. 저역

통과 필터의 출력은 UPRATE-1에 의해 1/10로 약화되어, 이전에 업샘플링되고 필터링된 신호를 효과적으

로 다운샘플링한다.

UPRATE는 IIR 필터 구현에 사용되는 업샘플링 속도를 결정하는 제어 파라미터이다. 블록에서 이 파라미터

를 사용할 수 없으면 값 4가 사용된다.

S-영역 전달 함수 근사치는 다음과 같은 형태의 전달 함수를 초래한다.

(2.28)H(s) = C0 + C1 · s +∑i=1

N

( Ris − Pi

+Ri*

s − Pi*) N ≤ MAXNPOLE

여기서 (x)*는 x의 Complex Conjugate를 나타낸다. 아날로그 주파수 fa는 다음과 같은 방식으로 s와 관계된

다.

(2.29)s = jΩ = j · 2π · f a

MAXNPOLE은 전달 함수에서 극 수의 제한을 허용하기 위해 제공되는 제어 파라미터이다. MAXNPOLE의 기

본값은 공급되는 주파수 수에 따라 달라지지만, 최대 기본값은 40이다.

bilinear transform 을 적용:

2–52 NI AWR Design Environment

Time Domain 필터고려사항

Page 91: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(2.30)s = 2T · 1 − z−1

1 + z−1

z-영역에서 H(s)에 근접하는 IIR 필터를 설계할 수 있다. T는 설계 파라미터이다.

bilinear 변환은 다음 수식에 따라 아날로그 주파수 Ω를 z-영역 주파수 ω에 매핑한다.

(2.31)ω = 2 · atanΩT2

신호표현이 Complex Envelope인경우 z-영역주파수대역이중심주파수에서중심으로배치되거나, Ω=2πfc일 때 ω=0이 되도록 주파수를 이동해야 한다. bilinear 변환을 적용하기 전에 -j·2π·fc를 s에 추가하면 쉽게

이 작업을 수행할 수 있다.

bilinear 변환은 전체 아날로그 주파수 범위 -∞≤Ω≤∞을 z-영역 주파수 범위 -π≤ω≤π에 매핑한다. 그 결과

로 원하지 않는 주파수를 포함한 모든 주파수가 z-영역 응답 내에 나타난다. 뿐만 아니라, Equation 2.31의

아크 탄젠트 관계로 인해 ω가 ±π에 접근할 때 심각한 주파수 압축이 발생한다. 다음 그림은 매핑 프로세스

를 설명한다.

VSS Modeling Guide 2–53

Time Domain 필터고려사항

Page 92: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Analog Frequency Response

DC fc

fs

+f-f

Shift to fc in s-domain

s=0–

Bilinear Transform to z-domain

z=0– s = z =s –= z –=

Original negative analogfrequencies, compressed

Figure 2.25. 아날로그에서 Z-영역으로 주파수 매핑

신호를 IIR 필터로 통과시키기 전에 신호를 업샘플링하여 양선형 변환 효과를 특정 범위까지 제어할 수 있

다. IIR 필터를 적절히 설계하여, 원하는 아날로그 주파수 대역 이외의 주파수를 원래 사전 업샘플링된 z-영

역 주파수 대역 fs의 외부에 속하게 할 수 있다. 그런 다음 이 신호는 원하지 않는 주파수를 감쇠시켜 대역폭

fs로 저역 통과 z-영역 필터를 통과한다. 그런 다음 신호는 다시 원래 샘플링 주파수의 1/10로 격감된다.

2–54 NI AWR Design Environment

Time Domain 필터고려사항

Page 93: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

IIR Filter Frequency Response

z=0–

z=0–

Lowpass Filter

cutoff UPRATE=

z=0–

Decimate by UPRATE

Attenuated negativeresponse aliased intodecimated response

Figure 2.26. 샘플링 주파수 대역에서 원하지 않는 주파수를 이동하기 위한 업샘플링

Equation 2.31 및 Equation 2.31에서 변수 T는 UPRATE와 FRQALIGN 모두에 의해 결정된다. FRQALIGN은

아날로그 주파수와 z-영역 주파수가 일치하는 주파수를 정의한다.

(2.32)f =f s2 · FRQALIGN

FRQALIGN은 UPRATE와 같은 제어 파라미터이다. 블록에서 FRQALIGN을 사용할 수 없는 경우, 일반적으로

입력 신호의 오버샘플링 속도의 역수로 설정된다.

Equation 2.31 수식을 Equation 2.31 수식으로 대체하고 T에 대한 해를 얻을 경우:

(2.33)T =2 · tan(π · FRQALIGN2 · UPRATE )π · f s · FREQALIGN

Z-영역으로 변한 후, 전달 함수는 다음과 같은 형태를 가진다.

VSS Modeling Guide 2–55

Time Domain 필터고려사항

Page 94: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(2.34)H(z) = G + C · 1 − z−11 + z−1

+∑i=1

2N

( βi · (1 + z−1)1 + αi · z

−1 )이 형태는 병렬 IIR 필터 구조를 통해 쉽게 구현된다.

2.7.3. 회로 필터 기반 블록으로 작업하기

선형 RF 블록은 모두 동일한 핵심 구현을 공유한다. 사용된 기본 구성에는 약간의 차이가 있을 수 있지만,

이들은 모두 같은 핵심 기능을 지원한다.

앞의 섹션에 기술된 네 가지 디지털 필터 구현을 사용할 수 있다.

• Frequency sampled FIR filter

• Windowed FIR filter

• Windowed FIR + allpass IIR filters

• S-domain derived IIR filter

기본적으로 회로 필터 블록은 필터 구현을 자동으로 선택하도록 구성된다. IMPL 파라미터는 특정 구현을 선

택하는 데 사용된다.

선택 알고리즘은 다음과 같이 설명할 수 있다.

1. 필터가 피드백 루프에 있는 경우, 주파수 샘플링된 FIR 필터를 선택한다.

2. 주파수 샘플링된 FIR 필터와 s-영역 파생 IIR 필터를 설계한다. 양쪽 설계에 대한 오류 메트릭을 계산한다.

필터 중 하나가 충분히 작은 오류 메트릭을 가지고 있다면, 그 필터를 선택한다. 블록이 Filters(필터) 카테고리의 블록 중 하나인 경우 오류 메트릭이 가장 작은 필터를 선택한다.

3. 2 단계에서 선택한 필터가 구현되지 않은 경우, 윈도우 지정 FIR + 전역 통과 IIR 필터를 설계한다. 오류

메트릭이 가장 작은 세 가지 설계에서 필터 구현을 선택한다.

Filters(필터) 카테고리에 있는 블록은 윈도우 지정 FIR + 전역 통과 IIR 설계를 시도하지 않는다. 이것은 이

블록들이 s-영역 필터 응답에 기반하고, s-영역 IIR 설계 대부분이 윈도우 지정 FIR + 전역 통과 IIR 설계보다

향상된 응답을 제공하기 때문이다.

대부분의 경우, 주파수 샘플링된 FIR 또는 s-영역 파생 IIR 설계 중 하나로 충분하다. 윈도우 지정 FIR + 전역

통과 IIR 설계는 다른 설계 중 아무것도 만족스럽지 않은 경우에만 시도된다. 이것은 윈도우 지정 FIR + 전역

통과 IIR 설계 알고리즘이 다른 설계 프로세스보다 훨씬 더 오래 걸리기 때문이다.

2–56 NI AWR Design Environment

Time Domain 필터고려사항

Page 95: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

NFREQ and NFREQFIR

다른 필터 설계에 사용되는 주파수 수는 NFREQ 또는 NFREQFIR 파라미터에 따라 달라진다. NFREQFIR가 비

어 있는 경우에 FIR 필터 설계에 사용될 수도 있지만, NFREQ 파라미터는 주로 s-영역 파생 IIR 필터 설계에

사용될 수 있다. NFREQFIR 파라미터는 FIR 필터 설계에만 사용된다.

필터 설계에 사용되는 주파수 수의 효과는 필터 설계 알고리즘에 따라 달라진다. S-영역 파생 IIR 필터 설계

알고리즘은 사용되는 주파수의 수에 매우 민감하다. 주파수 수를 1 또는 2로 변경하면, 때때로 전혀 다른 응

답을 얻을 수 있다. 주파수 수가 너무 많거나 너무 적으면 원하는 응답과 전혀 닮지 않은 응답이 생성될 수

있다.

경험을 통해 볼 때 50과 200 사이의 주파수 지점이 s-영역 파생 IIR 필터 설계에 가장 적합하게 작업하는 경

향이 있었다. Element Options(요소 옵션) 대화 상자의 Filter Design(필터 설계) 탭을 사용하여 Filters(필터)카테고리의 회로 필터로 쉽게 실험할 수 있다.

MWO 회로에서 50개 이상의 주파수 지점을 포함한 LIN_S, LIN_F 또는 LIN_F2로 작업하거나 샘플링 주파수

대역 내에 속하는 데이터 파일로 작업할 때 NFREQ는 단독으로 두어야 한다. 이는 설계 응답으로서의 MWO

회로 시뮬레이션 또는 텍스트 데이터 파일로부터 블록이 실제 주파수 지점을 사용할 수 있게 한다. 그렇게

하면 원하지 않는 응답을 산출할 수 있는 주파수 응답 정보를 보간하는 작업을 피할 수 있다.

윈도우 지정 FIR + 전역 통과 IIR 설계를 포함하여 FIR 필터 기반 설계의 경우, 사용되는 주파수 수가 필터의

해상도에 직접적으로 영향을 미친다. 필터가 피드백 루프에 사용되지 않는 한, 1000과 10,000 사이의 주파

수 지점을 사용하면, 일반적으로 응답 해상도와 시뮬레이션 속도 양쪽 모두 만족스런 결과를 얻을 수 있다.

피드백 루프에서 사용될 때는 FIR 필터가 FFT 모드보다 훨씬 더 느린 컨볼루션 모드에서 구현되므로, 주파수

수가 훨씬 더 적어야 한다.

2.8. Time Domain Nonlinear Modeling Issues

Time Domain 시뮬레이션에서 비선형성을 모델링하는 경우 염두에 두어야 하는 몇 가지 항목이 있다.

2.8.1. Aliasing

aliasing은 Time Domain 시뮬레이션의 대역폭이 샘플링 주파수로 제한되었다는 사실의 결과이다. 또한

Complex Envelope 신호로 작업할 때 중심 주파수도 문제에 기여한다.

aliasing 문제는 신호가 비선형성을 통과할 때 발생하는 주파수 대역폭 확장 때문에 발생할 수 있다. 샘플링

주파수 대역을 벗어나서 생성된 component는 다시 샘플링 주파수 대역으로 aliasing된다. Figure 2.27에서

는 고조파로 인한 3차 비선형성에 대한 대역폭 확장을 나타낸다. 상호 변조 성분은 각 고조파에서 신호를 더

확장한다.

aliasing이 발생할 때 샘플링 주파수 대역 외부에서 생성되는 신호 성분은 다시 샘플링 주파수 대역에 '포개

지'거나 aliasing된다. Figure 2.28에서는 3차 비선형성 예의 aliasing을 나타낸다. 상호 변조 성분은 그림에

나타나 있지 않다.

VSS Modeling Guide 2–57

Time Domain Nonlinear Modeling Issues

Page 96: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DC fsig

2fsig 3fsigDC fsig

Apply Nonlinearity

*IM products not illustrated

Input Signal

2nd Harmonic 3rd Harmonic

Figure 2.27. 3차 비선형성으로 인한 주파수 확장

2fsig 3fsigDC fsig

2nd Harmonic 3rd Harmonic

fcfc-fs/2 fc+fs/2

fs fs fs fs

fcfc-fs/2 fc+fs/2

Aliased 2nd Order

Aliased 3rd Order

Figure 2.28. 3차 비선형성의 Aliasing

가장 큰 신호 주파수가 충분히 작으면 확장된 신호 대역폭이 샘플링 주파수 대역 내에 완전히 들어오고 모

든 것이 제대로 작동한다. 그러나 이와 다르게 입력 신호 레벨이 큰 고조파를 생성할 만큼 충분히 높은 경우

라면, 특별한 수용이 이루어져야 한다. 일반적으로 이것은 0이 아닌 중심 주파수로 Complex Envelope 신호

작업을 수행하는 경우이다.

aliasing된 고조파의 효과를 줄이기 위한 한 가지 접근방식은 일시적으로 샘플링 주파수 대역폭을 확장하고,

비선형성을 적용하며, 원래 샘플링 주파수 대역폭 외부의 성분을 필터링한 후 원래 샘플링 주파수 대역폭으

2–58 NI AWR Design Environment

Time Domain Nonlinear Modeling Issues

Page 97: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

로 다시 다운샘플링하는 것이다. VSS는 이 프로세스를 안티에일리어싱 리샘플링(anti-aliasing resampling)

이라고 한다. Figure 2.29에서 이러한 단계를 설명한다.

Anti-aliasing 리샘플링의 한 가지 제한사항은 업샘플링 속도를 결정하기 위해 생성된 최대 고조파를 알아야

한다는 것이다. 이 때문에, 그 비선형성을 모델링하기 위해 다항식을 사용하는 비선형 블록만이 현재

anti-aliasing 리샘플링을사용한다. behavioral amplifier AMP_B, AMP_BV, AMP_F 및 VGA_F와 mixer MIXER_B,

MIXER_F 및 MIXER_S가 이 동작을 지원한다.

fcfc-fs/2 fc+fs/2

fs

fcfc-fs/2 fc+fs/2

fcfc-fs/2 fc+fs/2

fcfc-fs/2 fc+fs/2

fcfc-fs/2 fc+fs/2

fs

5fs

Expand Bandwidth (5x here)

Apply Nonlinearity

Filter Out of Band Signal

Downsample Back To fs

Figure 2.29. Anti-aliasing resampling

Anti-aliasing 리샘플링을 사용하는 데 있어서 가장 큰 제한사항은 필요할 수 있는 리샘플링 양이다. 이 양은

샘플링 주파수 대역폭에 대한 가장 큰 신호 주파수의 비율과 관련이 있다. 비율이 클수록 리샘플링이 더 많

이 필요하다.

VSS Modeling Guide 2–59

Time Domain Nonlinear Modeling Issues

Page 98: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

이 문제는 높은 중심 주파수에서 협대역 신호로 작업할 때 가장 명백하게 드러난다. 예를 들어, 2GHz의 중

심에서 2MHz 대역폭 신호로 작업하는 경우. 오버샘플링 속도가 10인 이 신호는 20MHz의 샘플링 주파수와

2GHz의 중심 주파수와 함께 Complex Envelope 신호로서 효율적으로 모델링될 수 있다. 이 신호가 3차 비

선형성을 통과했다면 비선형성으로 생성된 가장 큰 신호 component는 3·2.001GHz 또는 6.003GHz이다.

샘플링 주파수 대역이 6.003GHz를 포함하도록 샘플링 주파수를 확장하려면, 다음 식에 따라 업샘플링해야

한다.

(2.35)UPRATE =( f max − f c) · 2

f s

또는 4003!

VSS는 이 문제를 방지하기 위해 두 가지 접근방식을 사용한다. 첫 번째 접근 방식은 주어진 다항식 차수에

필요한 업샘플링 속도를 제한하는 독점적인 알고리즘을 사용한다. 이 알고리즘은 3차 비선형성에는 최대 7

의 업샘플링 속도, 그리고 5차 비선형성에는 18의 최대 업샘플링 속도의 결과를 나타낸다. 5차 비선형성에

대한 업샘플링 속도는 종종 9로 감소될 수 있다.

두번째접근방식은신호가협대역일때다른비선형성구현을사용하는것이다. behavioral amplifier AMP_B,

AMP_BV, 그리고 mixer MIXER_B, MIXER_F 및 MIXER_S는 이 접근방식을 지원한다. 이 경우에 블록은 다항

식 기반의 비선형성을 AM/PM 변환표 기반의 비선형성으로 대체하는데, 이것은 원래 다항식 기반의 비선형

성을 통해 중심 주파수 근처에서 단일 톤 신호를 통과하여 파생된다.

2.8.2. Saturation Effects

참고: 이 섹션은 Time Domain 시뮬레이션에 적용된다. RF Budget 분석 섹션의 포화 효과 하위 섹션에서는

RF Budget 분석 시뮬레이션의 포화 효과를 설명한다. RF Inspector 섹션의 포화 효과 하위 섹션에서는 RF

Inspector 시뮬레이션의 포화 효과를 설명한다.

behavioral amplifier AMP_B, AMP_BV, AMP_F 및 VGA_F와 mixer MIXER_B, MIXER_F 및 MIXER_S는 기본 비

선형성을 3차 또는 5차 다항식으로 사용한다. 이 다항식은 이득, P1dB, IP2 및 IP3를 P1dB 지점까지 모델링

할 수 있다. 그러나, 포화 효과를 모델링하려면, 순시 전압을 다르게 수정해야 한다 이러한 블록에 대한 두

번째 다항식은 일단 입력 전압이 임계값을 초과하면 입력 전압을 포화 전압으로 테이퍼링하는 데 사용된다.

자세한 내용은 “Compression/Saturation”AMP_B 설명서를 참조한다.

입력 전압의 테이퍼링은 비선형 작업 자체에 있으며, 그 결과 추가 고조파 및 상호 변조 성분이 생성된다. 일

반적으로 이러한 성분은 어떤 예측 가능한 패턴에 부합되지 않으므로, 포화 지점 근처에서 IM 성분 동작을

결정하는 데 의존할 수 없다.

2–60 NI AWR Design Environment

Time Domain Nonlinear Modeling Issues

Page 99: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

5 6 7 8 9 10 11 12 13 14 15Frequency (GHz)

Saturation Modelling Side Effects

-150

-50

50Power = -5.2 dBm (dBm)

Power = -5 dBm (dBm)

Power = -4.8 dBm (dBm)

Figure 2.30. 포화 모델링의 부작용

Figure 2.30에서는 생성된 IM 성분을 나타낸다. 입력 신호는 AMP_B에 공급된 10GHz와 10.1GHz의 2개 톤

이다. 파란색 플롯은 톤 전력이 -5.2dBm일 때 증폭기의 출력이다. 이 경우, 입력 신호의 순시 전압은 공차 내

에 있으므로, 출력은 기본 다항식만을 기반으로 한다. 분홍색 플롯에서, 톤 전력은 -5dBm까지 증가되었는데,

이것은 임계값을 초과하는 일부 순시 전압의 발생을 초래한다. 이 주파수는 10.2GHz 초과와 9.8GHz 미만의

주파수 성분 출현에서 뚜렷이 드러난다. 갈색 플롯의 경우, 톤 전력이 -4.8dBm까지 증가했다. 9.8~10.2GHz

범위 밖의 주파수 성분에서 크게 증가한다.

-10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5Power (dBm)

AM-AM

-100

0

10

10 GHz (dBm)

9.9 GHz (dBm)

9.5 GHz (dBm)

Figure 2.31. AM-AM 플롯에서 포화 모델링의 부작용

Figure 2.30은 효과의또다른예이다. 갈색곡선은 9.5GHz AM-AM플롯인데, 이것은무시해야한다(< --300).

그러나 포화 다항식이 적용되기 시작할 때 해당 주파수가 갑자기 나타난다.

VSS Modeling Guide 2–61

Time Domain Nonlinear Modeling Issues

Page 100: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2.9. NI TDMS(Technical Data Management Streaming) 파일 포맷

National Instruments의 TDMS(Technical Data Management Streaming) 파일 형식은 측정 데이터를 디스크

로 전송하고 디스크에서 받기 위해 NI 테스트 및 측정 장비에서 사용되는 2진 파일 형식이다. TDMS 파일은

LabVIEW 및 DIAdem을 포함한 많은 NI 소프트웨어 제품에서 지원된다.

TDMS 파일은 계층 구조이다. 파일에는 0개 이상의 채널 그룹이 있으며 각 채널 그룹에는 0개 이상의 채널

이 있다. 각 채널은 숫자 값의 배열을 포함한다. 파일, 채널 그룹, 채널에 속성을 지정하여 이들에 대한 설명

정보를 제공할 수 있다. 속성은 이름(텍스트) 및 값(숫자 값 또는 텍스트)으로 구성된다. 예를 들어, 속성을

설명 속성으로 사용할 수 있으며 여기서 이름은 '설명'이고 값은 설명 텍스트이다. 또 다른 예는 데이터 값

사이의 시간을 정의하는 시간 단계 속성이다. 이름은 'dt', 값은 초 단위의 시간 단계가 될 수 있다. TDMS 파

일 형식은 특정 속성을 정의하지 않으며 채널 그룹 및 채널을 사용하는 방법도 정의하지 않는다. 이들은 특

정 애플리케이션에 의해 정의된다.

VSS TDMS 블록은 아날로그 웨이브폼을 저장하는 단일 채널과 디지털 웨이브폼을 저장하는 채널 그룹을 사

용하는 NI 규칙을 따른다.

2.9.1. Analog Waveforms

아날로그 웨이브폼의 경우 채널 데이터는 샘플 데이터이다. 채널에는 샘플 사이의 시간을 초 단위로 정의하

는 시간 단계 속성이 있다. 이 속성의 이름은 'dt' 또는 'wf_increment'이다. 채널에는 채널의 값 개수를 포함

하는 속성도 있다. 이 속성의 이름은 'NI_ChannelLength' 또는 'wf_samples'이다. 채널에는 디지털 데이터 채

널을 식별하는 'NI_DigitalNumberOfLines' 또는 'NI_DigitalLine'이라는 이름의 속성이 없다.

IQ 데이터는 'InterleavedIQCluster' 값이 있는 'NI_RF_WaveformType' 속성의 존재에 따라 다른 아날로그 웨

이브폼과 구별된다. 이 속성이 있는 경우, 채널 데이터는 각 샘플의 인터리브된 I 및 Q 값으로 구성된다. 전

체 IQ 샘플의 수는 'NI_ChannelLength' 또는 'wf_samples' 속성 값의 1/2이다.

복소수 웨이브폼은 채널의 데이터 유형으로 식별된다. 복소수 단정도 또는 복소수 배정도 데이터 유형은

VSS TDMS 블록, 즉 TDMS_IVARSRC, TDMS_SRC 및 TDMS_SNK에서 지원된다. 이러한 블록은 IQ 데이터와

복소수 웨이브폼을 동일하게 취급한다.

2.9.2. Digital Waveforms

디지털 웨이브폼은 아날로그 웨이브폼과 다르게 저장된다. 각 비트 또는 디지털 라인은 단일 채널 그룹 내

에 별도의 채널로 저장된다. 또한, 웨이브폼 데이터는 선택적으로 압축될 수 있다.

각 디지털 라인 채널에는 'NI_DigitalLine' 속성이 있는데 이 속성의 값은 0과 N-1 사이의 정수이며 N은 디지

털 라인의 총 수이다. 이 속성은 채널에 의해 나타나는 디지털 라인을 식별한다. 디지털 라인 0이 있는 채널

에는 최상위 비트의 값이 포함되고, 디지털 라인 N-1이 있는 채널에는 최하위 비트의 값이 포함된다. VSS

블록이 다른 정수 데이터 유형을 지원하지만 디지털 라인 채널의 데이터 유형은 일반적으로 8비트 정수이

다. VSS TDMS 블록은 0의 데이터 값을 2진수 '0'으로, 다른 모든 값을 2진수 '1'로 취급한다.

2–62 NI AWR Design Environment

NI TDMS(Technical Data ManagementStreaming) 파일포맷

Page 101: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

디지털 웨이브 폼 데이터가 압축되면 채널 그룹 내에 인덱스 채널도 있다. 인덱스 채널은

'NI_DigitalNumberOfLines' 속성으로 식별되며, 그 값은 채널 그룹의 디지털 라인 수이다. 인덱스 채널에는

채널 내의 지정된 데이터 인덱스에서 데이터 값으로 표현되는 시간 인덱스가 포함된다. 지정된 채널 데이터

인덱스의 경우, 해당 데이터 인덱스에서 각 디지털 라인 채널의 값은 인덱스 채널에서 다음 값의 시간 인덱

스까지 반복된다. 예를 들어, 채널에 다음 데이터 값이 있는 경우,

Line 2Line 1Line 0Index

1010

1103

0015

이 테이블은 다음 비트 시퀀스로 확장되어 1ms의 시간 단계를 추정한다.

Line 2Line 1Line 0Time (ms)

1010

1011

1012

1103

1104

0015

디지털 라인과 인덱스 채널에는 그 값이 초 단위의 시간 단계인 「wf_increment' 속성과 그 값이 채널의 샘플

수인 'wf_samples' 속성이 포함된다.

VSS Modeling Guide 2–63

NI TDMS(Technical Data ManagementStreaming) 파일포맷

Page 102: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

2–64 NI AWR Design Environment

NI TDMS(Technical Data ManagementStreaming) 파일포맷

Page 103: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Chapter 3. Noise Modeling in VSS

이 장은 Visual System Simulator(VSS)의 노이즈 모델링 기능을 설명한다.

3.1. Noise Modeling in VSS

VSS에서 모델링된 노이즈의 세 가지 기본 형태는 열 회로 노이즈(VSS에서는 회로 노이즈라고 함), 채널 노이즈 및 위상 노이즈. 회로 노이즈와 채널 노이즈는 모두 화이트 가우시안 노이즈에 기반한다. 회로 노이즈

는 주로 노이즈 온도, 노이즈 지수 또는 등가 노이즈 전압이나 전류 소스로서 지정된다. 일반적으로 채널 노

이즈는 dBm/Hz의 단위로 표시되는 노이즈 전력 스펙트럼 밀도(노이즈 PSD)로 지정된다.

RF Budget 분석 시뮬레이션은 주로 회로 노이즈로 작업하는데, 이것은 채널 노이즈에 대한 제한된 지원을

제공하더라도 주파수에 종속적이다. Time Domain 시뮬레이션은 화이트 채널 노이즈를 모델링할 때 가장

효과적이다.

또한 Time Domain 및 RF Budget 분석 시뮬레이션 모두 phase noise도 지원한다. VSS 위상 노이즈 모델링

은 phase noise 섹션에서 다룬다.

노이즈는 VSS에서 사용된 신호 대 노이즈 및 에너지 대 노이즈 비율과 관계된다. 이들은 SNR, Eb/N0 and

Es/N0 섹션에서 설명한다.

샘플링 주파수 대역이 음(-)의 주파수를 가로지르는 Complex Envelope 신호로 작업할 때 Time Domain 시

뮬레이션에서 노이즈 모델링에 대한 제한이 발생한다. 이 내용은 노이즈 및 음(-) 주파수 중첩 섹션에서 설

명한다.

3.2. Circuit Noise

열 노이즈 생성을 지원하는 RF 블록은 노이즈를 포함하는 시뮬레이션을 제어할 수 있는 NOISE 파라미터를

보유한다. NOISE 파라미터에는 네 가지 옵션이 있다.

• RF Budget only

• RF Budget + Time Domain

• Noiseless

• Auto

기본 설정은 "Auto"이다. 이 설정을 사용하면 노이즈 모델링 설정을 시스템 다이어그램 Options(옵션) 대화

상자의 RF Options(RF 옵션) 탭에 있는 RF Noise Modeling(RF 노이즈 모델링) 설정에서 가져온다. 시스템

다이어그램에서 모든 RF 블록에 대한 RF 노이즈 모델링 설정들을 한 번에 변경할 수 있다. NOISE 파라미터

를 사용하여 개별 블록에 대한 설정을 변경하는 옵션도 사용할 수 있다.

VSS Modeling Guide 3–1

Page 104: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

RF Budget 분석 시뮬레이션에서 "RF Budget only" 또는 "RF Budget + Time Domain"을 선택할 때 노이즈

는 블록을 통해 모델링된다. Time Domain 시뮬레이션에서는 "RF Budget + Time Domain"을 선택할 때 노

이즈가 블록을 통해 모델링된다.

각기 다른 RF 블록에 따라 추가될 노이즈 양이 결정된다. 노이즈는 출력 신호에만 추가된다. 그렇기 때문에,

추가되는 노이즈는 부하를 통해 표시되는 노이즈를 나타낸다. 노이즈는 주파수 종속 기준으로 계산된다.

3.2.1. Linear RF Blocks

Filters(필터) 카테고리의 Bandpass(대역통과), Bandstop(대역정지), Highpass(고주파통과)및 Lowpass(저주파 통과) 하위 카테고리에 회로 필터 블록을 포함하는 선형 RF 블록은 노이즈 상관 매트릭스를 사용하여

추가될 노이즈를 결정한다. LIN_S는 Microwave Office 시뮬레이션에서 직접 정규화된 노이즈 상관 매트릭

스 Ci를 얻는다. 다른 블록은 다음을 사용하여 Y 매트릭스에서 Ci를 얻는다.

(3.1)Ci(i, j) =12 · (Y (i, j) + Y ( j, i)

*)

임피던스 부정합 모델링이 활성화된 경우, Ci는 브랜치로 인한 입력의 전압 분할에 맞게 조정된다.

포트 2가 있는 2-포트에 대한 출력 포트, 출력에 추가된 노이즈 PSD, NN은 다음 식과 같다.

(3.2)NN =4 · k ·T · [VV]

ROut

(3.3)VV = [z(2, 1) z(2, 2)][Ci(1, 1) Ci(1, 2)Ci(2, 1) Ci(2, 2)][z(2, 1) *z(2, 2) *]

(3.4)z = [Y (1, 1) + 1ZS

Y (1, 2)

Y (2, 1) Y (2, 2) + 1ZL]−1

출력에 추가된 노이즈 VSD는 NN으로부터 직접 계산된다.

(3.5)VN = NN · ROut

ZS는 소스의 출력 포트에서 찾아 볼 수 있는 임피던스이다.

정합 부하의 경우 ZL은 ZS의 공액이다. ROut은 다음에서 얻는다.

(3.6)ROut = ReZOUTP1 − ΓOut

ZOUTP는 출력 포트의 특성 임피던스이다.

노이즈 VSD를 계산할 경우, ZL은 부하 임피던스이고 ROut은 ZOUTP의 실수 component이다.

3–2 NI AWR Design Environment

Circuit Noise

Page 105: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Equation 3.2에서 온도 T는 블록이 온도를 가질 경우 블록의 온도 파라미터 T_PHY이거나 시스템 다이어그

램의 Options(옵션) 대화 상자에 있는 RF Options(RF 옵션) 탭의 주변 시스템 온도 설정이다.

3.2.2. 증폭기

증폭기 블록을 통해 추가되는 노이즈를 지정하는 몇 가지 방법이 있다. 노이즈 지수 NF와 등가 입력 관련

노이즈 전압 및 등가 입력 관련 노이즈 전류가 이러한 방법에 포함된다. 전압 및 전류는 RMS 스펙트럼 밀도

이고, 일반적으로 각각 nV/sqrt(Hz)와 pA/sqrt(Hz) 단위로 지정된다.

AMP_B, AMP_BV, AMP_F, NL_F 및 VGA_F 증폭기는 세 가지 방법을 모두 지원한다. AMP_F는 주파수 종속

노이즈 값의 지정을 지원한다. NL_S는 MWO 비선형 노이즈 시뮬레이션에서 노이즈 정보를 얻는다.

노이즈 지수가 지정되는 경우, 이 지수는 다음 식을 사용하여 등가 입력 관련 노이즈 전류로 변환된다.

(3.7)In =(10NF/10 − 1) · 4 · k ·T0

ReZINP

여기서 ZINP는 증폭기 입력 포트의 특성 임피던스이다.

증폭기는 다음 모델을 사용하여 입력 관련 노이즈 전압 및 전류를 해석한다.

Noiseless Amplifier

1 2

Vn

1

2

In

Input Output

ZINP ZOUTP

Figure 3.1. VSS 증폭기에서 Vn 및 In의 해석

전압과 전류 소스는 서로 상관되어 있다는 점을 유의한다.

노이즈 PSD 및 노이즈 VSD는 선형 RF 필터의 경우처럼 노이즈 상관 매트릭스를 사용하여 계산된다. 정규화

된 노이즈 상관 매트릭스 Ci는 먼저 다음과 같이 계산된다.

(3.8)Ci =1

4 · k ·T0· (Ci,Vn + Ci,In)

VSS Modeling Guide 3–3

Circuit Noise

Page 106: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(3.9)Ci, Vn = [V n2 ·Y (1, 1) ·Y (1, 1) * V n

2 ·Y (1, 1) ·Y (2, 1) *

V n2 ·Y (2, 1) ·Y (1, 1) * V n

2 ·Y (2, 1) ·Y (2, 1) * + Y (2, 2) ·Y (2, 2) *](3.10)Ci,In = [In2 0

0 0]Y 매트릭스는 선형 전압 이득, 증폭기의 S11 및 S22 파라미터로부터 얻어진다.

기본적으로 사용된 실제 노이즈 상관 매트릭스는 전압이 초기 노이즈 상관 매트릭스로 생성된 출력 노이즈

전압과 동등한 단일 출력 관련 전압 소스로부터 생성된다. 출력 관련 Noise 전압 소스를 사용하면 증폭기가

압축 상태에 있을 때 증폭기에서 생성된 Noise가 하락하지 않는다(증폭기의 입력에서 표시된 Noise에 적용

된 이득이 압축과 함께 하락됨).

RF Budget Analysis 시뮬레이션의 경우, NOISEPORT 파라미터를 "입력 포트"로 설정하면 입력 관련 노이즈

소스를 강제 적용할 수 있다. 그런 후 시뮬레이션에 원래 노이즈 상관 매트릭스가 사용된다.

어떤 이유로 입력이나 출력 포트 어느 한 쪽에서 표시되는 임피던스가 결정될 수 없는 경우에도 입력 관련

노이즈 소스는 사용될 수 있다.

3.2.3. Mixer

VSS 동작 mixer MIXER_B 및 MIXER_F는 단면 노이즈 지수를 사용하여 노이즈를 지정한다. 노이즈 지수는

증폭기에 유사한 등가 입력 관련 노이즈 전류로 변환된다. 그러나 노이즈 지수가 단면이므로 다음과 같이

변환된다.

(3.11)In =(10NF/10 − 2) ⋅ 4 ⋅ k ⋅ T0

ReZINP

3.2.4. 추가 참고사항

다음 항목은 회로 노이즈로 작업할 때 주의해야 할 추가 항목이다.

Time Domain 시뮬레이션에서 VSS는 노이즈가 생성될 때 노이즈를 샘플에 직접 추가한다. 시뮬레이션을 단

순화하는 동안에 몇 가지 문제점이 나타난다. 한 가지 문제는 샘플링 주파수 대역이 DC를 통과할 때 발생한

다 - 중첩 노이즈가 발생한다. 이 문제는 노이즈 및 음(-) 주파수 중첩 섹션에서 자세히 설명한다.

두 번째 문제는 그 노이즈 레벨이 주변 노이즈 온도를 나타내는 신호들의 결합에서 발생한다.

이러한 두 가지 문제는 RF Budget 분석 시뮬레이션에는 적용되지 않는다.

신호와 주변 노이즈 결합

샘플이 생성될 때 노이즈가 신호 샘플에 직접 추가되므로 나중에 노이즈를 신호에서 분리할 수 없다. 대부

분의 경우 이것은 문제가 되지 않는다.

3–4 NI AWR Design Environment

Circuit Noise

Page 107: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

그러나 수동 손실 combiner의 경우 이것은 결합 중인 신호가 주변 노이즈 온도 근처에서 노이즈를 가질 때

문제가 된다. 실제 수동 combiner에서 입력 신호가 모두 주변 노이즈 온도에서 노이즈 레벨을 가질 경우

combiner의 출력에서 노이즈 레벨도 주변 노이즈 온도에 있다.

아쉽게도 VSS Time Domain 시뮬레이션에서는 노이즈가 신호 샘플에 직접 통합되므로, combiner의 출력에

서노이즈가모든입력에서의노이즈합계로유효하다.두입력의노이즈온도가모두 290K인 2입력 combiner

의 경우, 출력 노이즈는 580K이거나 3.01dB(너무 높음)에 있다.

해결책은 combiner의 입력 중 하나에서만 노이즈를 생성하는데, 가급적 기본 입력을 사용한다.

3.3. Channel Noise

채널 노이즈는 주로 시스템 설계에서 BER 측정을 수행할 때 사용된다. 추가로 화이트 가우시안 노이즈 채널

블록 AWGN은 화이트 가우시안 채널 노이즈를 모델링한다.

회로 노이즈 샘플이 Time Domain 시뮬레이션에서 발생될 경우, 회로 노이즈가 채널 노이즈에 자동으로 포

함되는 점을 유의해야 한다.

3.4. 위상 노이즈

다음 블록은 다음과 같은 위상 노이즈의 생성을 지원한다.

설명블록

Phase Noise Channel채널 > 위상 노이즈 > PHSNOISE_CH

동작 주파수 승수RF Blocks > Freq. 승수 > FMULT_B

동작 주파수 승수, 2차 생성RF Blocks > Freq. 승수 > FMULT_B2

톤 소스RF 블록 > 소스 > TONE

옵션 위상 노이즈 효과를 포함한 OscillatorRF 블록 > 소스 > 시뮬레이션 기반 > OSC_S

Phase Noise Source소스 > 노이즈 > PHASENS

OSC_S를 제외하고는 위상 노이즈가 특정 주파수 값에서 dBc/Hz 단위로 위상 노이즈 마스크로 지정된다. 마

스크는 텍스트 데이터 파일에 입력하거나 주파수의 벡터로서 dBc/Hz 단위로 표시하는 쌍의 값으로 입력한

다. OSC_S는 Microwave Office 위상 노이즈 시뮬레이션에서 위상 노이즈 마스크를 직접 얻는다.

위상 노이즈 채널 블록 PHSNOISE_CH는 설계에서 mixer를 통합하지 않고 이상적인 mixer(1,1 스퍼만을 생

성하는 mixer)에 의해 협대역 신호에 추가될 LO에서 위상 노이즈를 모델링하는 데 유용하다. 예를 들어, 중

심 주파수가 PHSNOISE_CH 블록을 통과하는 1GHz로 설정된 QAM_SRC에 의해 생성되는 QAM 신호는 유사

한 위상 노이즈 마스크를 사용하여 1GHz LO를 가지는 이상적인 mixer를 통과하는 기저 대역에서 QAM 신

호와 유사한 결과를 산출한다.

VSS Modeling Guide 3–5

Channel Noise

Page 108: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

QAM_SRCID=A1MOD=16-QAM (Gray)OUTLVL=PWR_dBmOLVLTYP=Avg. Power (dBm)CTRFRQ=1000 MHz

SPwr: -10 dBm

PHSNOISE_CHID=A2PNMASK="Mask"

SPwr: -10 dBm

TPID=PHSNOISE_CH

IN OUT

LO

MIXER_BID=A3MODE=Upper sideband (up converter)GCONV=0 dBP1DB=100 dBmIP3=130 dBmLO2OUT=-325 dBIN2OUT=-320 dB

SPwr: -10 dBm

TPID=Mixer

TONEID=A5FRQ=1000 MHzPWR=10 dBmPNMASK="Mask"PNOISE=Generate phase noise

SPwr: 10 dBm

QAM_SRCID=A6MOD=16-QAM (Gray)OUTLVL=PWR_dBm-10*log10(4)OLVLTYP=Avg. Power (dBm)CTRFRQ=0 MHz

SPwr: -16.0206 dBm

PWR_dBm=-10

Figure 3.2. 기저 대역 업컨버전을 모델링하기 위해 변조 신호와 함께 PHSNOISE_CH 사용

기저대역 QAM_SRC의 OUTLVL 파라미터조정에유의한다. 이것은기저대역에서 QAM_SRC에대한 OUTLVL

이 업컨버전 mixer를 통해 결합되는 각 채널의 평균 전력을 나타낸다는 사실을 반영하는 것이다.

3.4.1. Phase Noise in RF Budget Analysis

RF Budget 분석 시뮬레이션은 위상 노이즈 소스에서 지정된 주파수 오프셋의 위상 노이즈를 모델링한다.

위상 노이즈는 각 시뮬레이션 주파수에 대한 각 주파수 오프셋에서 dBc 값으로 모델링된다. 시뮬레이션 주

파수에 대한 위상 노이즈 값은 mixer 또는 주파수 승수와 같은 시뮬레이션 주파수에서 주파수 변환을 수행

하는 블록에 도달할 때까지 또는 위상 노이즈의 다른 소스를 발견할 때까지 고정된다.

시뮬레이터는 로그-주파수 및 dBc 값과 함께 선형 보간법을 사용하여 주파수 오프셋 간의 위상 노이즈 값을

보간한다. 이 보간법은 통합된 위상 노이즈를 계산할 때 또는 위상 노이즈가 위상 노이즈를 이미 포함하는

신호에 추가될 때 사용된다. mixer에 대한 입력과 LO 모두 위상 노이즈를 포함할 때 이러한 경우가 발생한

다.

3–6 NI AWR Design Environment

위상노이즈

Page 109: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

캐스케이드식 위상 노이즈 측정 C_PHS_NOISE와 캐스케이드식 통합 위상 노이즈 측정 C_IPHS_NOISE는 RF

Budget 분석 위상 노이즈 측정에 사용된다.

3.4.2. Phase Noise in Time Domain Simulations

Time Domain 시뮬레이션에서 위상 노이즈를 모델링하는 것은 쉽지 않을 수 있다. 가장 큰 문제 중 하나는

위상 노이즈에 접근하여 모델링하는 것이다. 즉, 위상 노이즈가 반송파에 매우 가까이 있는 것이다. 위상 노

이즈가 얼마나 잘 모델링되는지는 위상 노이즈의 생성 방식과 위상 노이즈의 측정되는 방식에 따라 달라진

다.

Generating Phase Noise

VSS는 FIR 필터를 화이트 가우시안 노이즈 소스에 적용하여 Time Domain 위상 노이즈를 생성한다. FIR 필

터는 위상 노이즈 마스크에 정합하는 노이즈를 형성하는 데 사용된다.

그런 다음 PHSNOISE_CH, PHASENS, TONE 및 OSC_S 위상 노이즈 생성 블록이 위상 노이즈 샘플을 복소 신

호의 위상에 추가하여 위상 노이즈를 신호에 적용한다.

궁극적으로 FIR 필터에 사용되는 탭의 수가 모델링되는 위상 노이즈의 최소 주파수 오프셋을 결정한다. 탭

의 수가 블록의 PNNFLT 파라미터를 통해 지정된다. 모델링된 최소 오프셋은 FIR 필터를 설계하는 데 사용

되는 윈도우 지정 때문에 PMMFLT로 분할된 샘플링 주파수보다 더 크다.

일반적으로 FIR 필터에 사용되는 탭의 수는 다음과 같다.

(3.12)PNFLT =2 f s

DesiredMinimumFrequencyOffset

2의 계수는 윈도우 지정 효과를 설명하기 위한 것이며 인접한 위상 노이즈 모양에 따라 달라질 수 있다. 가

장 좋은 방법은 원하는 샘플링 주파수로 TONE 블록을 구성하고 원하는 최소 주파수 오프셋을 얻을 때까지

PNNFLT를 조정하는 것이다. 원하는 최소 주파수 오프셋을 표시하기 위해 PHS_NOISE 측정을 조정해야 할

수도 있다.

윈도우 지정 FIR 주파수 샘플링 설계 알고리즘은 FIR 주파수 샘플링 설계 방법에서 고유한 사이드 로브를 감

소시키기 위해 FIR 필터를 설계하는 데 사용된다. VSS에서 RF 모델링 장의 윈도우 지정 FIR 필터 섹션에서

윈도우 지정 FIR 주파수 샘플링 설계에 대해 자세히 설명한다.

성공적으로 모델링될 수 있는 위상 노이즈 양은 샘플링 주파수에 반비례한다. 이것은 ±π를 둘러싸는 무작

위 위상 샘플에 기인한다. 생성될 위상 샘플 양이 증가함에 따라, ±π를 둘러싸는 노이즈 양이 증가하여 노이

즈를 효과적으로 aliasing한다.

일반적으로 FIR 필터 빈의 평균 위상 노이즈가 샘플링 주파수의 역에 도달하면 원하는 dBc/Hz 레벨 근처에

서 위상 노이즈를 생성하는 기능이 약화된다. FIR 필터 빈의 평균 위상 노이즈는 다음 식에서 계산할 수 있

다.

VSS Modeling Guide 3–7

위상노이즈

Page 110: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

(3.13)PNdBc,Bin[n] = PNdBc,Lower +(freq[n] − FLower) · (PNdBc,Lower − PNdBc,Lower)

FUpper − FLower

(3.14)PNAvg = Σn=0

N /2−110

PNdBc,Bin[n]/10

여기서, freq[n]은 n번째 빈의 주파수이고, FLower, FUpper, PNdBc, Lower 및 PNdBc, Upper는 freq[n]을 국한시키는

위상 노이즈 마스크의 지점이다. freq[n]은 다음 식에서 계산된다.

(3.15)freq[n] = f s · n2N

생성되는 평균 위상 노이즈 레벨도 위상 노이즈가 얼마나 잘 모델링될 수 있는지에 영향을 미친다. 레벨이

너무 높으면 모델링 품질이 저하된다. 그 이유를 확인하려면 Time Domain 시뮬레이션에서 위상 노이즈가

어떤지를 살펴본다. 즉, 노이즈가 샘플의 위상에 추가되었다. 각 샘플에 추가된 노이즈는 평균 위상 노이즈

레벨과 샘플링 주파수의 함수이다. 일부 평균 위상 노이즈 레벨에서 샘플에 추가된 노이즈는 +/- 2PI를 초과

한다. 이때 샘플의 위상과 노이즈는 원본 샘플의 위상과 노이즈, 즉 추가된 원래 노이즈의 -/+ 2PI와 구별하

기 어렵고 주변의 이 노이즈 레벨은 훨씬 낮은 위상 노이즈 레벨에 의해 생성되는 것이다.

예를 들어, 평균 위상 노이즈 레벨인 -80dB가 약 +/- 2.1PI인 샘플 위상에 추가된 노이즈를 생성했다고 가정

한다. Time Domain 시뮬레이션의 경우, 이는 +/- 0.1PI(2.1PI - 2PI)인 위상에 노이즈를 추가하는 것과 같다.

+/- 0.1PI의 이 노이즈는 평균 위상 노이즈 레벨 -100dB로 생성될 수 있다(이 값은 이 동일한 양의 노이즈를

생성하기도 하는 평균 위상 노이즈 레벨이 있음을 입증하는 예임). 실제로, 이는 위상 노이즈의 aliasing이며

샘플링 주파수 대역의 외부 신호가 샘플링 주파수 대역으로 다시 aliasing되는 것과 유사하다.

Measuring Phase Noise

Time Domain 시뮬레이션에서 위상 노이즈를 다루는 VSS 측정은 두 가지가 있는데, 스윕된 통합 위상 노이

즈 INTG_PHS_NOISE와 위상노이즈(dBc/Hz, 로그 주파수) PHS_NOISE이다. 두 측정모두 System > Noise(시스템 > 노이즈) 측정 카테고리에서 찾을 수 있다.

INTG_PHS_NOISE는 주파수 대역 내 Phase noise를 측정한다. 이것은 위상 phase jitter, time jitter 또는 dBc

로서 Phase noise를 제시할 수 있다. 주파수 대역은 반송파 주파수를 기준으로 지정된다.

PHS_NOISE는 dBc/Hz 대 주파수로 위상 노이즈를 표시한다. 일반적으로 주파수 축은 로그 스케일로 설정되

어야 한다.

두 측정 모두 전력 스펙트럼 측정을 수행하고 측정된 스펙트럼을 dBc/Hz로 변환하여 작동한다. 기본적으로

이 측정들은 많은 FFT 빈을 윈도우 지정 및 누적 평균화와 함께 활용한다.

위상 노이즈 측정은 쉽지 않을 수 있다. 특히 반송파에 근접하여 측정할 때 더욱 까다롭다. 이러한 현상에는

두 가지 주요한 이유가 있다. 첫 째는 해상도 대역폭의 문제이다. 반송파, 관심 주파수에 가까울 수록 분해능

대역폭은 더 작아져야 하고, 스펙트럼 측정을 수행하는 데 필요한 FFT 빈의 수는 더 많아진다. 더 큰 필터 차

수가 필요할 수 있으므로, 위상 노이즈를 형성하는 데 사용되는 필터 차수도 고려해야 한다.

3–8 NI AWR Design Environment

위상노이즈

Page 111: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

두 번째 문제는 신호를 비정기적으로 만드는 Phase noise에 기인한다. 전력 스펙트럼을 얻기 위해 FFT를 수

행할 때 신호가 잘려 나간다. 이것은 FFT의 빈에 걸쳐 신호의 전력을 확산시킨다. 이에 대한 해법은 FFT 전

에 신호에 대한 윈도우 함수를 적용하는 것이다. 윈도우는 본질적으로 절단의 효과를 감소시킴으로써 전력

의 확산을 줄여 Time Domain 신호의 가장자리를 매끄럽게 한다. 단점은 윈도우 함수의 응용이 넓은 메인

로브로 인하여 반송파를 확산시킨다는 것이다. 순 결과는 대부분의 샘플링 주파수 대역에서 보다 정확한 스

펙트럼이지만, 반송파 근처에서는 덜 정확한 스펙트럼이다.

Figure 3.3은 윈도우 지정을 기본 Blackman-Harris 4 항 윈도우 함수로 설정한 PHS_NOISE 측정, 윈도우 지

정을 적용하지 않은 PHS_NOISE 측정, 그리고 신호를 생성하는 데 사용된 위상 노이즈 마스크를 비교한다.

윈도우 지정 상태에서, 반송파는 약 3.6kHz에서 끝나는 넓은 범프에 의해 알 수 있는 바와 같이 약 3.6kHz로

확산된다. 그러나, 3.6kHz 이상에서 윈도우 지정 곡선은 위상 노이즈 마스크를 근접하게 따라 간다.

윈도우 지정이 없을 경우 반송파는 약 1kHz까지 확산되어, 해당 지점부터 위상 노이즈 측정을 허용한다. 그

러나 곡선은 위상 노이즈 마스크에서 약 200KHz까지 벗어난다.

.1 1 10 100 1000 10000Frequency (kHz)

Phase Noise

-200

-150

-100

-50

0With Windowing (dB)PHS_NOISE

No Windowing (dB)PHS_NOISE

Phase Noise Mask

Figure 3.3. 윈도우 지정 유무에 따른 위상 노이즈 측정 비교

PHS_NOISE 측정에서 측정된 주파수 범위는 윈도우 지정으로 인한 메인 로브 스펙트럼 확산을 무시하고 샘

플링 주파수 대역의 가장자리 근처 주파수를 무시하는 것으로 기본적으로 제한된다. 샘플링 주파수 대역의

가장자리 근처 주파수는 비선형 및 회로 필터 모델에 사용되거나 디지털 필터의 랩 어라운드(wrap-around)

특성으로 인한 필터 전환 대역 리샘플링과 같은 인공물을 포함하므로, 일반적으로 RF 시뮬레이션을 수행할

때 의미가 없다.

PHS_NOISE 및 INTG_PHS_NOISE에 대한 온라인 도움말에서 이러한 측정 사용에 대한 추가 정보를 찾을 수

있다.

VSS Modeling Guide 3–9

위상노이즈

Page 112: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

3.5. SNR, Eb/N0 및 Es/N0

VSS는 세 가지 노이즈 비율인 SNR(신호 대 노이즈 비), Eb/N0(비트 에너지 대 노이즈 PSD 비) 및 Es/N0(심

볼 에너지 대 노이즈 PSD 비)를 여러 가지 방법으로 지원한다.

세 가지 비율 모두 정적 신호 전력 속성의 신호 전력 component에 기반한다. 이는 신호가 링크를 통해 진행

됨에 따라 평균 신호 전력을 나타내는 신호 속성이다. 속성은 각 스윕 시뮬레이션시작 시 결정되고 스윕 중

달라지지 않으므로 정적이다.

일반적으로 신호 소스 블록은 전력 레벨 파라미터를 가지는 블록이다. 이러한 블록으로는 TONE RF 톤 소스

블록과 QAM_TX 또는 QAM_SRC와 같은 다양한 송신기가 있다. 블록은 증폭기, 필터 및 mixer와 같은 신호

전력 레벨을 변경하는 신호 경로를 따라 신호 전력 속성을 업데이트한다.

신호 전력 속성은 노이즈 비율의 신호 전력 부분을 전달하는 데 사용하지만, 주로 수신기의 자동 이득 제어

에 사용된다. 수신기 블록은 신호 전력 속성을 사용하여 수신된 신호의 복조 및 감지에 적절한 스케일링을

결정한다.

각 출력 포트에서 정적 신호 전력 속성은 System > Tools(시스템 > 도구) 카테고리 아래에 있는 PWR_PROP

정적 신호 전력 속성 측정뿐만 아니라 SIGPWR 주석을 사용하여 표시할 수 있다.

Eb/N0, Es/N0 및 SNR의 한 가지 형태도 정적 채널 노이즈 PSD 속성을 사용하여 해당 노이즈 component를

결정한다. 채널 노이즈 PSD는 링크를 통과할 때 생성되는 채널 노이즈의 전력 스펙트럼 밀도의 추정이다.

채널 노이즈 PSD 속성은 "Generated Noise PSD"로 설정되는 출력형을 가진 NOISEPSD 주석을 사용하여 표

시될 수 있다. 또한 System > Tools(시스템 > 도구) 카테고리에 있는 NOISE_PROP 측정을 사용하여 표시할

수도 있다.

채널 노이즈 PSD 속성은 통과하는 블록에 따라 다르게 조정된다. 필터에 대한 속성은 중심 주파수에서 중심

에 있는 신호 대역폭에 걸쳐 평균 전압 이득을 적용하여 조정된다. 신호 대역폭은 신호와 관련된 심볼당 샘

플 또는 오버샘플링 속도로 나누어진 샘플링 주파수이다.

RF 증폭기 및 mixer와 같은 비선형 블록의 경우, 속성은 샘플링 주파수 전반에 걸쳐 노이즈 전력과 동일한

평균 전력을 가진 일련의 샘플을 생성하여 조정되는데, 해당 샘플은 비선형성을 통과한 후 수정된 샘플의

평균 전력이 샘플링 주파수 전반에 걸쳐 노이즈 PSD로 다시 변환된다.

3.5.1. SNR

VSS는 신호 대 노이즈 비율 측정의 두 가지 형식을 지원한다. 첫 번째 형식은 일반적으로 주파수 종속 회로

SNR을 나타내고 System > RF Budget Analysis(시스템 > RF Budget 분석) 카테고리에 있는 캐스케이드식

신호 대 노이즈 비율 측정 C_SNR을 통해 RF Budget 분석에서만 사용할 수 있다. 이 SNR은 그 노이즈

component의 주파수 종속 노드 노이즈 온도 속성을 위해 사용한다. 또한 선택적으로 채널 노이즈를 포함할

수 있다.

3–10 NI AWR Design Environment

SNR, Eb/N0 및 Es/N0

Page 113: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

SNR의 두 번째 형식은 Eb/N0 및 Es/N0과 유사하다. Time Domain 시뮬레이션에서 BER 측정을 수행할 때

일반적으로 사용하며, Time Domain 시뮬레이션에서만 사용할 수 있다. SNR의 이러한 형태는 주파수 독립

적이며, 노이즈 component의 정적 채널 노이즈 PSD 속성을 사용한다. 노이즈 전력은 신호 대역폭상에서 계

산되는데, 이는 샘플링 주파수를 신호의 오버샘플링 속도로 나눈 것이다. Equation 3.16에서 이 계산을 설명

한다.

(3.16)SNRBER =SIGPWR

NOISEPSD · f s / OVRSMP

SNR의 두 번째 형식은 System > Tools(시스템 > 도구) 카테고리에 있는 EsN0_PROP 측정을 사용하여 표시

할 수 있다.

3.5.2. Eb/N0 and Es/N0

Eb/N0 및 Es/N0은 일반적으로 변조 신호로 작업할 때, 특히 Time Domain에서 비트 오류율 측정을 수행할

때 사용된다. 이 측정은 Time Domain 시뮬레이션에서만 사용할 수 있다. Eb/N0 및 Es/N0은 System >Tools(시스템 > 도구) 카테고리에 있는 EsN0_PROP 측정이나 EsN0 주석을 사용하여 표시할 수 있다.

VSS 기능 중 하나는 수신된 신호의 신호 및 Noise 특성에 기반한 BER 미터에서 Eb/N0 및 Es/N0을 자동으

로 결정하는 기능이다. 물론 이것은 SWPVAR 파라미터에 대한 명확한 값을 지정하여 BER 미터에서 재지정

될 수 있다.

송신기 및 AWGN 채널을 사용할 때 BER 미터의 Eb/N0 또는 Es/N0은 송신기와 수신기 사이의 모든 블록 효

과를 포함한다. 따라서, BER에 표시된 Eb/N0 및 Es/N0 값은 특히 신호가 압축을 받는 경우 송신기의 전력

대 AWGN의 채널의 비율과 일치하지 않을 수 있다.

Eb/N0 및 Es/N0은 노이즈 component에 대한 정적 채널 노이즈 PSD 속성을 사용한다. Equation 3.17 및

Equation 3.18에서 계산법을 설명한다.

(3.17)Eb /N0 =( SIGPWROVRSMP ·BITSYM)

NOISEPSDF · ScaleScale = 1 for complex signalsScale = 2 for real signals

(3.18)Es /N0 =( SIGPWROVRSMP)

NOISEPSD · ScaleScale = 1 for complex signalsScale = 2 for real signals

3.6. Noise and Negative Frequency Folding

중심 주파수가 샘플링 주파수의 1/2 미만인 Complex Envelope 신호로 작업할 때 음(-) 주파수 중첩이 발생

한다. 그 중첩 현상이 발생할 때, 샘플링 주파수 대역의 일부가 음(-)의 주파수를 포함한다. 개념상으로, 음(-)

주파수는 해당 양(+) 주파수 성분의 공액 복소수와 같다. 중심 주파수가 0보다 클 때 VSS 스펙트럼 측정의

기본 동작은 음(-) 주파수 성분을 동등한 양(+) 주파수 성분으로 자동으로 변환시키거나, 음(-) 주파수 성분

을 양(+) 주파수에 "중첩"하는 것이다.

VSS Modeling Guide 3–11

Noise and Negative Frequency Folding

Page 114: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

DC fcfc-fs/2 fc+fs/2

N0

DC fcfc-fs/2 fc+fs/2

N0

Folded NegativeFrequency Noise

No Frequency Folding

Frequency Folding

Figure 3.4. 노이즈 및 음(-) 주파수 중첩

그러나, 노이즈로 작업할 때 주파수 중첩은 주파수가 중첩된 노이즈 PSD를 배가시킨다. 노이즈에 더 이상

화이트는 없지만 3dB 단계가 있다. 노이즈를 모델링할 때 이러한 상황을 피하려면 중심 주파수가 0이거나

샘플링 주파수의 1/2보다 크게 하여 음(-) 주파수 중첩을 피해야 한다.

시뮬레이션 기본사항 장의 음(-) Complex Envelope 주파수 섹션에서 음(-) 주파수를 자세히 살펴본다.

3–12 NI AWR Design Environment

Noise and Negative Frequency Folding

Page 115: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Chapter 4. VSS Modeling Hints and Tips

이 장에서는 VSS(Visual System Simulator) 사용에 관한 다양한 힌트와 팁이 나와 있다.

4.1. RF Budget 분석 시뮬레이션

RF Budget 분석(RFB) 시뮬레이션은 네 가지 카테고리로 그룹화할 수 있다. 이러한 카테고리는 다음과 같다.

• Signal - 이러한 시뮬레이션은 신호 전압 및 전류를 근거로 하고, 대부분의 RFB 측정에서 활용된다.

• Block - 이러한 시뮬레이션은 사용 가능한 이득 및 P1dB 관련 측정에 사용된다.

• 위상 노이즈

• Thermal Noise

이러한 카테고리 각각은 각기 다른 시뮬레이션 알고리즘을 이용하므로 다양한 강점과 약점이 있다.

4.1.1. Signal Simulations

신호 시뮬레이션은 시뮬레이션 된 주파수마다 각 RF 노드에서 전압, 전류 및 임피던스를 계산한다. 노드 전

압 측정 V_node, 노드 전류 측정 I_node 및 노드 임피던스 측정 Z_node를 사용하여 이러한 노드 값을 표시

할 수 있다.

선형 RF 블록의 경우, 신호 시뮬레이션은 개별 블록의 Y 매트릭스를 사용하여 수행되는데, 이것은 기존의 선

형 회로 솔루션 기법을 사용하여 노드 전압의 솔루션을 제공하기 위해 결합하여 사용된다.

비선형 RF 블록의 경우, 반복 알고리즘을 사용해야 한다. 비선형 블록은 비선형 전달 함수를 입력의 전압에

적용하여 출력을 결정한다. 사용되는 전달 함수는 1개 톤 펀더멘탈, 2개 톤 펀더멘탈 또는 IM3 값과 같은 시

뮬레이션 중인 신호의 유형에 따라 달라진다.

신호 시뮬레이션에 대해 몇 가지 기억해야 할 중요한 사항은 다음과 같다.

• 완전히 선형 RF 블록으로 구성된 RF 링크가 잘 지원된다. 일반적으로 Microwave Office의 선형 시뮬레이

터로 시뮬레이션 될 수 있는 토폴로지가 지원된다. 이것은 combiner, splitter, RF 스위치, 직교 하이브리드

및 피드백 루프가 있는 링크를 포함한다.

• 임피던스 부정합 모델링이 활성화된 경우, 선형 RF 블록 모델은 신호 및 다른 부정합 효과를 잘 반영하였

다.

• 비선형 RF 블록은 반복 특성으로 인해 피드백 루프에 있지 않을 때 가장 잘 작동한다.

• 비선형 RF 블록은 신호 시뮬레이션에서 reverse isolation을 모델링하지 않는다.

• IM2와 IM3을 계산할 때, 비선형 RF 블록은 2개 톤 신호와 수신 IM2 또는 IM3 값만 고려한다. IM2 및 IM3

값만 계산한다. 다른 고조파 및 IM 성분은 무시된다. 비선형 증폭기의 캐스케이드에서 이러한 다른 고조

파 및 IM 성분은 IM2 또는 IM3를 컨트리뷰션하는 2개 톤 신호와 상호 변조할 수 있다. 이러한 효과는 RFB

VSS Modeling Guide 4–1

Page 116: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

시뮬레이션에서 모델링 되지 않는다. RF Inspector 시뮬레이션은 추가 고조파와 IM 성분을 생성하고 그

효과를 모델링할 수 있다.

• 증폭기가 거의 포화 상태에서 작동할 때 유사한 제한사항이 적용된다. 출력 펀더멘탈은 클리핑 된 파형에

서 생성되지만, 클리핑으로 생성된 추가 고조파는 전달되지 않고 다운 스트림 블록으로는 이러한 고조파

의 전력이 나타나지 않는다.

• VGA_F 및 VGA_L 가변 이득 증폭기는 RFB 시뮬레이션에서 제어 신호 입력을 사용하지 않는다. VGA_L은

GAIN 파라미터의 값을 사용하는 반면, VGA_F는 ICTLVAL 파라미터의 값을 사용한다.

• PLL 블록은 RFB 시뮬레이션을 지원하지 않는다.

• MIXER_B, MIXER_F 및 MIXER_S RF mixer 블록은 출력 주파수를 계산할 때 LO 신호의 중심 주파수를 사용

한다. 다중 톤 LO 신호는 모델링 되지 않는다.

• RF_START 블록은 TONE 블록 뒤에 필요하지 않다. RF_END 블록은 LOAD 블록 전에 필요하지 않다.

• 비선형 블록에서 S12를 모델링하려면 비선형 블록의 입력 포트에서 임피던스가 일치되어야 하며, 그렇지

않으면 결과가 올바르지 않을 수 있다. 이 현상은 비선형 블록이 S12 전압 컨트리뷰션을 어떻게 합성해야

하는지에 기인한다.

• 전력 기반의 이득 측정(예: C_GA, C_GP, C_GT)은 해당 측정 시 항상 rms 전력을 사용하여 ZIF 다운컨버터

로 작업하기 쉽게 한다(주파수가 0Hz이고 신호가 IQ 채널 기반이 아닌 경우 피크 전력을 사용하는 V13

이전).

이 안내서의 RF Budget 분석에서 RF Budget 분석 시뮬레이션에 대한 자세한 내용을 찾을 수 있다.

4.1.2. Block Simulations

캐스케이드식 가용 이득 측정 C_GA, 캐스케이드식 P1dB 측정 C_P1DB, 그리고 캐스케이드식 헤드룸 측정

C_HDRM은 모두 블록 시뮬레이션에서 사용 결과이다.

블록 시뮬레이션에서 가용 이득 또는 블록의 P1dB 지점과 같은 정보는 각 RF 블록에서 얻는다. 그런 후 시

뮬레이터는 이 정보를 적절하게 조합하여 시뮬레이션 결과를 얻는다.

블록 시뮬레이션은 '직선' RF 링크 관련 작업에 적합하며, 여기서 관심 신호는 링크를 통해 단일 경로를 따라

간다. 블록 시뮬레이션은 분할된 후 다시 결합된 신호나 피드백 루프 관련 작업에는 적합하지 않다.

4.1.3. Phase Noise Simulations

Phase Noise Simulations 에 대한 주요 제한사항은 위상 노이즈가 시뮬레이션 중인 주 신호에 대해서만 모

델링된다는 것이다. 멀티 톤 및 간섭에서 나타나는 위상 노이즈의 효과는 모델링되지 않는다.

4.1.4. Thermal Noise Simulations

Thermal Noise Simulations 은 캐스케이드식 노이즈 계수/지수 측정 C_NF, 캐스케이드식 등가 노이즈 온도

측정 C_TE 및 C_TN, 노드 노이즈 온도 측정 T_node와 같은 열 노이즈 측정에 사용된다. 또한 C_NF의 경우

4–2 NI AWR Design Environment

RF Budget 분석시뮬레이션

Page 117: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

신호 및 블록 시뮬레이션에도 종속될 수 있도록, 캐스케이드식 변환기 이득(C_GT) 또는 캐스케이드식 가용

이득(C_GA)을 계산해야 한다.

Thermal Noise Simulations 으로 작업할 때 주의할 항목은 다음과 같다.

• 출력 노드에서 나오는 열 노이즈만 기록된다. 입력 노드에서 나오는 노이즈는 모델링 되지 않는다. 예를

들어, Circulator(2-입력 1-출력) 블록 CIRC_21을 가져온다. 포트 1은 2000K 노이즈 소스에 연결되고, 포트

2는 10000K 노이즈 소스에 연결된다. Circulator가 0dB 유실, 30dB isolation을 가질 경우, T_node 측정은

포트 1에서 노이즈를 2000K, 포트 2에서 노이즈를 10000K, 포트 3, 출력 포트에서 노이즈를 2006.3K로 기

록한다. 이것은 포트 1에서 포트 2의 10000K 노이즈를 나타내지 않는다.

• AMP_B 및 NL_S와 같은 일반 RF 비선형 증폭기 블록에서 생성된 노이즈의 동작이 블록이 압축 상태에 있

을 때 예상과 같지 않을 수 있다. 블록에서 추가하는 노이즈의 양은 선형 영역에서 작동할 것으로 추정되

는 노이즈 지수 또는 Vn/In 파라미터에 따라 결정된다. 노이즈가 이득 발생 전에 생성될 것으로 추정되는

경우, 압축 중에 블록에 의해 생성되는 노이즈가 일반적으로 압축되지 않은 경우보다 더 낮을 것이다. 이

득 발생 후 노이즈가 생성될 것으로 추정되면, 노이즈 생성은 일반적으로 선형 영역에서 동작할 때 생성

되는 것과 더 근접하다. NOISEPORT 파라미터는 추가된 노이즈가 이득 전 또는 후에 생성되는지를 설정

하는 데 사용된다.

• SNR 또는 노이즈 지수를 통합하는 RFB 측정(예: C_SNR, C_NF, SFDR_RFB)은 신호 주파수가 0Hz이고 신호

가 IQ 채널 기반이 아닐 때 노이즈 대역폭을 특별하게 취급한다(IQ 채널 기반 신호에는 QAM, OFDM 등

의 IQ 변조 신호가 포함됨). 신호 주파수가 0Hz이고 신호가 IQ 채널 기반이 아닐 때는 노이즈 대역폭의 절

반만 사용되며 이제 음(-)의 주파수에 속하는 노이즈 대역의 절반이 폐기된다. 순 효과는 ZIF mixer가 있을

때 노이즈 지수가 LIF로 작동하는 유사한 mixer보다 약 3dB 낮다는 것이다.

4.1.5. RF Budget 분석 경로

스위치, combiner 또는 splitter가 있는경우와같이시뮬레이션에여러브랜치가포함되어있으면 RF Budget

분석 측정의 시작 및 끝 테스트 지점을 연결하는 경로가 둘 이상 있을 수 있다. 시뮬레이터는 비용 기반의

알고리즘을 사용하여 경로를 선택한다.

가능한 각 경로(경로는 반대 방향으로, 즉 출력 포트에서 입력 포트로 갈 수 있음)에는 선택된 가장 낮은 비

용과 함께 비용이 할당된다. 비용은 여러 요소를 기반으로 하며, 다음을 포함한다.

• 경로를 따라 있는 블록 수. 기본적으로 각 블록에는 기본 비용이 할당되며, 경로를 따라 블록이 많을수록

비용이 높아진다.

• 스위치의 'on' 위치. 스위치의 'on' 브랜치는 비용이 낮고 'off' 브랜치는 비용이 높다.

• combiner의 기본 입력. combiner의 기본 입력 - 출력 브랜치는 비용이 낮지만 다른 모든 브랜치는 비용

이 높다.

• Isolator는 절연된 방향을 따라 비용이 높아진다.

어떤 상황에서는 이 알고리즘이 원하는 경로를 선택하지 않는다. 예를 들어, RF 링크는 다른 브랜치에서 스

위치가 있고 원하는 브랜치에 많은 블록이 있고 스위치의 'on' 경로에 의해 선택되는 반면, 다른 브랜치에는

VSS Modeling Guide 4–3

RF Budget 분석시뮬레이션

Page 118: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

블록이 별로 없는 경우(예: 'off' 경로가 바이패스인 경우). 원하는 브랜치에 블록이 충분한 경우에는 비용이

'off' 경로를 통해 경로의 비용을 초과할 수 있으며 off 경로가 선택된다.

이 경우, RF Budget 경로 비용 블록 RFBPATH를 사용하여 추가 비용을 경로에 할당함으로써 경로가 알고리

즘에 대해 충분히 비싸지도록 하여 시뮬레이터가 특정 경로를 선택하지 않게 할 수 있다. RFBPATH는 기본

적으로 매우 높은 역방향 경로 비용과 매우 낮은 순방향 경로 비용을 갖는다.

4.2. RF Inspector Simulations

RF Inspector(RFI) 시뮬레이션은 CW 신호로 잘 작동한다. RFB 시뮬레이션과 마찬가지로, 선형 RF 블록이 있

는 RFI 시뮬레이션은 각 RF 노드의 전압과 전류 응답을 계산하는 데 Y 매트릭스를 이용한다. 유사한 설계 토

폴로지를 지원한다. 또한 RFI 시뮬레이션의 비선형 부분은 RFB 비선형 시뮬레이션과 같은 반복 기법을 사용

하지만 보다 포괄적인 수준에서 사용한다

RF Inspector 시뮬레이터로 작업할 때 염두에 둘 몇 가지 중요한 항목은 다음과 같다.

• 기본적으로 DC와 2차 고조파 대역 사이에 있고 전력 레벨이 주변 노이즈 레벨보다 10dB이 높은 주파수

성분만 생성된다. 이들은 System Simulator Options(시스템 시뮬레이터 옵션) 대화 상자의 RFI/RFBSettings(RFI/RFB 설정) 탭에서 기본 설정이다.

• RFI 시뮬레이션성능에영향을미치는가장큰요인중하나는각비선형성으로생성되는주파수 component

수이다. 이것은 특히 여러 개의 비선형 증폭기 또는 mixer가 캐스케이드될 때 해당된다.

• 비선형 증폭기 및 mixer는 블록이 생성하는 주파수 component를 제한하는 데 사용될 수 있는 RFIFRQ 파

라미터를포함한다. 전역설정은 System Simulator Options(시스템시뮬레이터옵션) 대화상자의 RFI/RFBSettings(RFI/RFB 설정) 탭에서도 사용할 수 있다.

• 비선형 블록의 역 isolation은 한 가지 제한사항이 있는 RFI 시뮬레이션에서 모델링 된다 - 입력 포트에서

임피던스 부정합이 있는 경우 S12가 올바르게 모델링되지 않을 수 있다.

• RFI 시뮬레이션에서 포화 모델링은 RF Budget 분석 및 Time Domain 시뮬레이션과는 상당히 다르다. 이

것은 일반적으로 P1dB 지점 이상에만 적용한다. RFI 시뮬레이션은 포화를 모델링 하기 위해 입력 신호의

크기를 조정한다. RF Budget 분석 및 Time Domain 시뮬레이션의 경우, 입력 신호는 클립핑(RFB에서 정

현곡선으로 변환 후) 이후에 다항식을 통과한다. 그런 후 출력은 클리핑으로 인해 훨씬 많은 주파수 성분

을 가지며, 클리핑으로 생성된 추가 고조파의 상호 변조를 수행한다. 다른 한 편으로 RFI 시뮬레이션은 클

리핑으로부터 추가 주파수 성분을 생성하지 않는다.

• 피드백 루프는 RF Budget 분석 시뮬레이션과 유사한 제한사항을 가진다. 순수한 선형 RF 블록 기반의 피

드백 루프는 모델링이 잘 되는데, 다른 피드백 루프는 잘 되지 않는다. VGA_F 및 VGA_L 가변 이득 증폭기

는 제어 입력이 아닌 해당 파라미터에서 제어 값을 얻는다. PLL 블록은 지원되지 않는다.

• RFI 시뮬레이션에서 변조된 신호를 사용할 때 스펙트럼 전력 레벨은 대략적인 근사치임을 기억한다. 변조

신호 지원은 변조 신호의 메인 로브의 위치를 나타내는 쪽으로 초점을 맞춘다. 사이드 로브는 모델링되지

않는다.

4–4 NI AWR Design Environment

RF Inspector Simulations

Page 119: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

• 2차 고조파보다 큰 mixer LO와 증폭기 고조파는 일반적으로 기본 설정의 출력에서 생성되지 않는다. 기본

적으로 주 신호의 DC와 2차 고조파 사이에 속하는 주파수 성분만 생성된다. 고차 고조파를 생성하려면

System Simulator Options(시스템 시뮬레이터 옵션) 대화 상자 RFI/RFB Settings(RFI/RFB 설정) 탭에서설정을 변경하거나 RFIFRQ 파라미터를 사용하여 특정 mixer나 증폭기의 주파수 범위를 지정한다.

이 안내서의 RF Inspector에서 RF Inspector 시뮬레이션에 대한 자세한 내용을 찾을 수 있다.

4.3. RF Budget 분석과 RF Inspector 시뮬레이션의 차이점

선형 블록의 경우, RF Budget 분석 및 RF Inspector 시뮬레이터는 동일한 기본 메커니즘을 사용하며, 그 결

과는 동일하다. 그러나 비선형 RF 블록으로 작업할 때, 특히 비선형 블록이 여러 개 관련되어 있으면 결과가

크게 달라질 수 있다. 비선형 주파수 성분이 생성되었을 때는 특히 결과가 크게 달라질 수 있다. 주요한 차이

점은 다음과 같다.

• "RF Inspector 시뮬레이션" 섹션에서 설명한 대로 P1dB 지점 이상의 포화 모델링은 다르다.

• IM3 모델링은 다르다. RF Budget 분석은 단순화되고 이상화 된 IM3 모델을 사용한다. IM3은 매우 근접한

2톤 신호에서 계산되므로 톤 간격에 따라 주파수 종속 모델링을 제공하지 않는다. 또한 입력 신호의 펀더

멘탈과 IM3 사이의 상호 변조 상호 작용을 모델링하지 않는다.

RF Inspector는 사용 가능한 주파수 component를 사용하여 시뮬레이션을 수행한다. IM3을 생성하려면

입력 신호가 2톤 신호여야 한다. 상호 변조 상호 작용은 System Simulator Options(시스템 시뮬레이터 옵

션) 대화 상자의 RF Inspector 설정에 의해 부과된 고조파 및 주파수 한계로 지원되는 범위 내에서 모델링

된다.

4.4. Time Domain 시뮬레이션

Time Domain 시뮬레이션을 수행할 때 주의할 항목은 다음과 같다.

• Time Domain 시뮬레이션에서 전력 기반 측정을 디버깅하는 가장 좋은 방법 중 하나는 전력 스펙트럼 측

정 PWR_SPEC을 사용하여 전력 스펙트럼을 확인하는 것이다. 예를 들어, CW 신호로 작업할 때 스펙트럼

으로 RBW 설정이 적절한지 신속하게 확인할 수 있다.

• 피드백 루프는 피드백 경로에 최소 하나의 샘플 지연을 포함한다. 실제 샘플 지연은 feedback loop의 다

른 블록에 따라 지연 블록에 지정된 것보다 더 높을 수 있다. 필터를 포함하는 블록이 있을 때 특히 해당

되는데, 주파수 종속적인 블록이 포함된다. 또한 이것은 비선형 증폭기 및 mixer와 같은 내부 리샘플링을

수행하는 블록을 포함한다.

• 특히 RF 비선형 증폭기 및 mixer를 포함하여 리샘플링을 수행하는 블록으로 작업할 때 4 이상의 오버샘플

링 속도가 권장된다. 그 이유는 리샘플링 프로세스에서는 aliasing을 줄이기 위해 필터를 적용해야 하고

필터의 통과 대역이 샘플링 주파수 대역보다 약간 더 좁기 때문이다.

• LIN_S를 포함하여, RF 선형 회로 필터 기반 블록으로 작업할 때는 높은 오버샘플링 속도(40 이상)를 피해

야 한다. 오버샘플링 속도가 너무 높을 때는 시뮬레이터가 원하는 주파수 응답에 대한 적절한 IIR 또는 FIR

필터를 설계하는 것이 어려워 지기 때문이다.

VSS Modeling Guide 4–5

RF Budget 분석과 RF Inspector 시뮬레이션의차이점

Page 120: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

• EVM 측정과같은기준신호에대해신호를비교하는측정을수행할때수신기바로앞의정렬신호(ALIGN)

블록을 사용하여 최상의 이득과 위상 보상을 얻는다. 링크에도 필터가 있었다면 ALIGN 블록 앞에 신호 지

연 보상기(DLYCMP) 블록을 추가한다. DLYCMP 블록은 지연이 샘플 경계에서 정렬되는 등의 전파 신호

지연을 조정한다. 이것이 ALIGN 블록에 도움을 준다.

• 샘플링 주파수의 1/2 미만인 중심 주파수로 작업할 때, 특히 노이즈가 있을 때 주의해야 한다. 음(-) 주파

수가 있는 Time Domain 노이즈는 해당 양(+) 주파수에 추가된다. 일반적으로 음(-) 노이즈가 해당 양(+)

주파수 노이즈의 공액 복소수가 아니기 때문에, 노이즈가 추가되어 너무 높은 3dB의 양(+) 주파수의 노이

즈가 발생하게 된다. 중심 주파수가 0일 때는 이 상황이 적용되지 않는다.

• mixer의 출력에 주어진 주파수의 Time Domain 노이즈는 입력 신호의 샘플링 주파수 대역 내에 이미지

주파수가 들어가는 경우에만 이미지 노이즈 컨트리뷰션을 포함하게 된다.

• 역 isolation은 임피던스 부정합 모델링이 활성화되었을 때만 고려된다. 이것은 출력 포트에서 부정합 수

정을 계산할 때 사용된다. 그러나, 역방향으로 흐르는 신호는 Time Domain 시뮬레이션에서 모델링되지

않는다.

• 여러 개의 CW 신호를 COMBINER와 결합하고 신호가 결합된 후 신호의 Time Domain 스펙트럼이 번져서

나타나면 모든 톤 TONE 소스의 CTRFRQ 파라미터를 같은 값으로 설정해 본다. 이 문제는 combiner에서

나오는 신호가 하나 이상의 비선형 증폭기 또는 mixer를 통과하는 경우에 발생할 가능성이 가장 높은 것

같다. combiner에 대한 입력에 다른 중심 주파수가 있는 경우, combiner는 출력 중심 주파수로 입력 신호

를 이동해야 한다. 이 이동은 사인과 코사인을 곱해야 하기 때문에, 작은 오류가 나타난다. 이 오류만으로

도 신호가 비선형 블록을 통과할 때 신호에 부정적인 영향을 미칠 수 있다.

• 주파수 종속 비선형 증폭기와 변조 신호로 작업할 때는 증폭기의 출력에서 스펙트럼을 확인하여 합리적

인지를 확인해야 한다. 변조 신호와 주파수 종속 비선형 증폭기의 경우, 기본적으로 IIR 필터가 주파수 종

속성을 구현하는 데 사용된다. 그러나 IIR 필터는 가끔 원하는 주파수 응답에 합리적으로 근접하지 않는

주파수 응답을 야기할 수 있다. 이 경우, 증폭기 블록의 FLTRIMPL 파라미터를 사용하여 FIR 필터 구현을

선택하고 출력 스펙트럼을 IIR 필터 구현과 비교한다.

4.5. 위상 배열 및 MIMO 배열

이 섹션에서는 위상 배열과 MIMO 안테나 배열로 작업할 때 유용한 팁을 설명한다. 이러한 팁 중 많은 부분

은 따로 언급되는 경우를 제외하고 위상 배열과 MIMO 안테나 배열에 모두 적용된다.

안테나 배열을 모델링하는 주요 방법에는 두 가지가 있다. 배열을 블록 단위로 구축할 수도 있고, 배열 설계

가 블록에 의해 지원되는 경우에는 위상 배열 안테나 블록 PHARRAY_ANT를 사용하거나 위상 배열 어셈블

리, 데이터 파일 기반 블록 PHARRAY_F를 사용할 수도 있다.

시뮬레이션 속도 성능 면에서 PHARRAY_ANT 블록이 가장 빠르게 수행되고 그 다음으로 PHARRAY_F 블록

이 빠른 데 반해, 성분 블록으로 구성된 안테나 배열은 가장 느리게 수행된다.

시뮬레이션속도향상의단점은지원되는배열구성이 PHARRAY_ANT블록에서가장제한적이고 PHARRAY_F

블록에서는 덜하고 성분 블록에서 구성할 때는 사용 가능한 블록에 의해서만 제한된다는 것이다.

4–6 NI AWR Design Environment

위상배열및 MIMO 배열

Page 121: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

4.5.1. PHARRAY_ANT 및 PHARRAY_F

PHARRAY_ANT 및 PHARRAY_F 블록은 안테나 배열의 동작 모델이다. PHARRAY_ANT는 순수한 선형 블록이

다. PHARRAY_F는 element의 RF 링크에서 비선형 동작을 지원한다. 이는 텍스트 데이터 파일 기반이며 더

많은 구성 유연성을 제공하지만 구성하기가 더 어렵다.

두 블록 모두 MIMO 모드와 위상 배열 모드를 제공한다. 이러한 모드는 다음과 같다.

• MIMO - 각 배열 element는 다른 배열 element와 분리된 회로 측 신호를 유지한다. 전송 시 신호 입력은

내부적으로 역다중화되어 각 배열 element로 전달되는 다중화 신호이다. 블럭 밖으로 방사된 신호는 각

element 출력 샘플의 합이다. 신호 간의 간섭은 블록에 의해 모델링되지 않는다. 수신 시 신호 입력은 방

사된 신호이다. 신호의 각 샘플은 각 배열 element의 안테나 입력으로 전달된다. 각 배열 element의 회로

측에서 출력된 신호는 다중화되어 출력 신호를 형성한다.

• 위상 배열 - 일반적인 위상 배열 어셈블리로, 모든 배열 element의 회로 측이 피드 네트워크에 의해 연결

된다. 피드 네트워크는 선형 splitter/combiner이다.

PHARRAY_F 블록과 함께 사용할 텍스트 데이터 파일을 만드는 데 권장되는 방법은 위상 배열 생성기 마법

사를 사용하는 것이다. 이 마법사를 사용하여 배열을 설계한 후, 기본 윈도우에서 Generate > GeneratorPHARRAY_F Data File(생성 > 생성기 PHARRAY_F 데이터 파일)을 선택한다.

4.5.2. 블록에서 구축

블록으로 구성된 배열을 시작하는 데 권장되는 방법은 위상 배열 생성기 마법사를 사용하는 것이다. 이 마

법사를 사용하여 예비 배열 설계를 생성한 후, 기본 윈도우에서 Generate > Generate System Diagrams(생성 > 시스템 다이어그램 생성)를 선택한다. 이 마법사는 배열의 다양한 component를 나타내는 여러 시스템

다이어그램을 생성한다. 또한 element 좌표와 이득 및 위상 테이퍼를 포함하는 텍스트 데이터 파일을 생성

한다.

생성된 시스템 다이어그램은 subcircuit을 사용하여 공통 component를 공유한다. 예를 들어, 배열 element

에서 사용하는 안테나 구현은 특정 안테나 구성 각각에 대한 subcircuit에 있다. RF 링크 부분과 위상 천이

기/이득 위상 조정 부분에도 동일하게 적용되므로, RF 링크 subcircuit을 공유하는 모든 배열 element에 대

한 RF 링크 구현을 쉽게 변경할 수 있다.

다음은 블록에서 구성된 배열로 작업할 때의 팁이다.

• mixer를 RF 링크에 통합하는 경우, mixer가 동일한 LO 소스를 공유할 때 시뮬레이션 성능이 가장 좋다.

• 많은 element를 사용하여 작업할 때 명명된 커넥터 NCONN 블록을 사용하면 시스템 다이어그램에 와이

어가 어수선하게 널리는 것을 방지할 수 있다. 위상 배열 생성기 마법사를 사용하여 생성된 시스템 다이

어그램은 배열 element가 몇 개 이상 있을 때 명명된 커넥터를 사용한다.

• 동일한 배열 element가 많은 설계를 갖고 있지만 PHARRAY_ANT 또는 PHARRAY_F를 사용할 수 없는 경

우에는 버스를 사용하는 것이 좋다. 버스는 내부적으로 복제 블록 인스턴스를 자동 생성하기 위한 수단이

므로 인스턴스를 개별적으로 생성할 필요가 없다. 자세한 내용은 User Guide의 버스를 참조한다.

VSS Modeling Guide 4–7

위상배열및 MIMO 배열

Page 122: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

VSS에는 BUS_SPLITTER 블록이 포함되어, 버스 신호를 성분 신호로 분리하거나 여러 신호를 단일 버스 신

호로 결합할 수 있다.

• 위상 배열 element 위상 천이기 블록 PHARRAY_SHFTR는 원하는 조향 각도, 신호 주파수 및 element 좌

표가 주어지면 적절한 위상 이동을 수행하는 데 사용할 수 있다. 이 블록은 element 좌표가 배열로 지정

된 경우에 버스를 지원한다. 이 경우, 버스 내의 블록 인스턴스는 블록 인스턴스에 대한 적절한 element

좌표를 선택한다.

• 수신 구성으로 작업할 때는 위상 배열 신호 Splitter 블록 PHARRAY_RXSIG를 사용하여 element 안테나 사

이에 방사된 신호를 분배해야 한다. PHARRAY_RXSIG는 다음과 같은 기능을 제공한다.

• RF Budget 분석 측정이 피드 네트워크 이후에도 해당 측정을 'element별' 기준으로 보고하게 할 수 있

다.

• 각 element 안테나에 대한 입력에서 비상관 노이즈 생성이 가능하다.

• 블록의 버스 버전 PHARRAY_RXSIG_BUS는 버스와 함께 사용할 수 있다.

4.5.3. 추가 위상 배열/MIMO 안테나 배열 팁

위상 배열 및 MIMO 안테나 배열로 작업할 때, 방사된 신호에 회로 측 신호와 동일한 임피던스가 있는 경우

를 제외하고, 임피던스 부정합 모델링이 Simulator Options(시뮬레이터 옵션) 대화 상자 RF Options(RF 옵션) 탭을 통해 활성화되어야 한다.

4.6. 기타

다음은 VSS 팁이다.

• MIXER_B 및 MIXER_F로 작업할 때 PLO 및 PIN 파라미터가 mixer의 스퍼 성분에 대한 기준 LO 및 입력 전

력 레벨을 정의함을 염두에 둔다. LO 전력 레벨이 PLO와 일치하지 않거나 입력 전력 레벨이 PIN과 일치

하지 않으면 생성된 스퍼 성분이 예상된 기준 스퍼 성분과 다를 수 있다.

• 비선형 동작 증폭기 및 mixer 블록은 이득, P1dB 또는 노이즈 지수와 같은 블록의 비선형 파라미터를 측

정할 때 사용된 1 펀더멘탈의 입력 또는 출력 전력을 지정하는 MEASREF 파라미터를 포함한다. 이 파라미

터는 펀더멘탈 전력이 MEASREF 값과 같을 때 측정된 비선형 파라미터가 블록의 파라미터에 지정된 값과

일치하는 방식으로 비선형 모델을 조정한다.

4–8 NI AWR Design Environment

기타

Page 123: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Index

Symbols기본

데이터 경로, 1–22

기저 대역

I/Q 채널 신호, 1–15

기저 대역 IQ 신호, 1–14

데이터

경로; 기본, 1–22

모든 trace 플로팅; VSS, 1–10

변수

스윕; VSS, 1–5

스윕된 변수

VSS, 1–5

신호 속성

정적, 1–22

심볼당 샘플, 1–11

알파벳 크기 속성, 1–11

열 노이즈 모델링; RF Budget 분석, 2–15

온도 종속

보간, 2–44

주파수 종속성, 2–45

음(-)

Complex Envelope 주파수, 1–27

frequency folding, 3–11

정적 신호

power property, 3–10

속성, 1–22

주파수

resolution, 1–26

RF Budget Analysis, 2–9

음(-) Complex Envelope, 1–27

채널 전력; 측정, 1–29

측정

채널 전력, 1–29

튜너를 통해 선택; VSS, 1–10

활성 스윕 플로팅; VSS, 1–10

AAliasing, 1–18, 2–57

Allpass IIR filter; windowed FIR+, 2–50

Amplifier

VSS, 2–5

Analog signals, 1–11

Analysis, frequency, 2–9, 2–15

Array

MIMO antenna, 4–6

phased, 4–6

Automatic VSS configuration, 1–23

BBandwidth expansion; nonlinear modeling, 2–57

Baseband

signals, 1–12

BER

design parameters, 1–5

BER_EXT

design parameters, 1–5

Bi-directional RF blocks, 2–33

Bit energy-to-noise PSD ratio, 3–10

Budget analysis, 2–9

CCenter frequency, 1–12

signals, 1–17

Channel noise, 3–1, 3–5

PSD property, 3–10

Circuit

noise; VSS, 3–1

Circuit filters, 2–46

FRQALIGN, 2–55

IMPL, 2–56

implementation selection algorithm, 2–56

MAXNPOLE, 2–52

NFREQ, 2–57

NFREQFIR, 2–57

number of frequencies, 2–57

UPRATE, 2–52

VSS Modeling Guide Index–1

Page 124: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Combiners; noise in VSS, 3–4

Complex envelope, 1–12

RF Budget Analysis simulations, 1–17

Complex Envelope

0 중심 주파수, 1–14

관련 작업, 1–13

이점 및 제한사항, 1–16

Configuration; automatic, 1–23

Controlling sweeps, 1–7

DData

rate, 1–11, 1–17

signals, 1–10

Design parameters; sweeps, 1–5

DFT, 1–23

Digital

signals, 1–11

symbol, 1–11

DIS icon; RF Inspector, 2–21

Discrete Fourier transform, 1–23

EEb/N0, 3–10, 3–11

Es/N0, 3–10, 3–11

estimation; VSS

Estimation; VSS power spectrum, 1–25

FFeedback loops; RF Inspector, 2–31

FER_EXT

design parameters, 1–5

Filters

considerations; VSS time domain, 2–46

FIR, 2–47

FRQALIGN, 2–55

IIR, 2–51

IMPL, 2–56

implementation selection algorithm, 2–56

linear RF, 2–2

MAXNPOLE, 2–52

NFREQ, 2–57

NFREQFIR, 2–57

number of frequencies, 2–57

RF modeling; VSS time domain, 2–46

UPRATE, 2–52

VSS circuit; time domain, 2–46

windowed FIR, 2–49

windowed FIR+allpass IIR, 2–50

Finite Impulse Response (FIR) filter, 2–46

FIR filters, 2–46, 2–50

frequency sampling, 2–48

windowed, 2–49

Fixed-point

signals, 1–21

Folding; negative frequency, 3–11

Fourier transforms, 1–23

Frequency

analysis, 2–9, 2–15

Frequency expansion; nonlinear modeling, 2–57

Frequency sampling; FIR filters, 2–48

FRQALIGN; circuit filters, 2–55

GGaussian noise, 3–1

Generic signals, 1–21

II/Q 채널 신호, 1–15

IIR circuit filters

FRQALIGN, 2–55

MAXNPOLE, 2–52

UPRATE, 2–52

IIR filter distortion, 2–47

IIR filters, 2–46, 2–50

Impedance

determining in VSS, 2–38

source and load; VSS, 2–40

Impedance mismatch modeling, 2–35

interfacing to non-RF blocks, 2–41

Time Domain modeling, 2–38

Index–2 NI AWR Design Environment

색인

Page 125: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

voltage corrections, 2–39

IMPL; circuit filters, 2–56

Infinite Impulse Response (IIR) filter, 2–46, 2–51

Input node; primary, 1–22

INT icon; RF Inspector, 2–21

IQ 기저 대역 신호, 1–14

LLeaking; spectral, 1–24

LIN_F, 2–5

LIN_F2, 2–5

LIN_S, 2–5

Linear RF filters, 2–2

LO icon; RF Inspector, 2–21

Load impedance; VSS, 2–40

MMain signal, 1–22

Master VNA, 1–6

MAXNPOLE; circuit filters, 2–52

Measurements

swept; VSS, 1–8

MIMO, 4–6

Mixer

RF Budget 분석의 열 노이즈, 2–15

VSS, 2–6

Mixers

RF Inspector, 2–32

Modeling

impedance mismatch, 2–38

nonlinear in VSS, 2–57

Modulated signals

impedance mismatch modeling, 2–41

RF Inspector, 2–23

NNational Instruments System Blocks

measurement data, 2–62

NFREQ; circuit filters, 2–57

NFREQFIR; circuit filters, 2–57

Nodes

VSS, 1–3

Noise, 3–11

amplifiers; VSS, 3–3

channel, 3–1, 3–5

circuit; VSS, 3–1

combiners, 3–4

Gaussian, 3–1

linear RF blocks; VSS, 3–2

mixers; VSS, 3–4

phase, 3–1

phase; VSS, 3–5

thermal

VSS, 3–1

white, 3–1

Non-RF blocks, 2–41

Nonlinear

amplifiers

VSS, 2–5

Nonlinear modeling

aliasing, 2–57

frequency expansion, 2–57

RF Budget Analysis, 2–13

saturation effects; VSS Time Domain simulations,

2–60

Time Domain issues in VSS, 2–57

OOversampling, 1–11, 1–17

rate, 1–11

PP1dB; RF Inspector, 2–32

Parameter

Microwave Office를 VSS로 전달, 1–30

Passband signal, 1–12

Passing

Microwave Office 회로 파라미터, 1–30

Microwave Office 회로의 스윕된 파라미터를 VSS로,

1–31

Periodogram, 1–25

VSS Modeling Guide Index–3

색인

Page 126: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Phase noise, 3–1

generating, 3–7

measuring, 3–8

modeling; VSS, 3–5

RF Budget Analysis, 3–6

time domain simulations, 3–7

Phased Array, 4–6

Ports

VSS, 1–3

Power spectrum

Welch method, 1–25

Primary

input node, 1–22

Properties; signal, 1–21

RRBW, 1–26

Real passband signal, 1–12

Real signal, 1–12

Resolution

bandwidth, 1–26

frequency, 1–26

RF blocks, 2–2

RF Budget Analysis, 2–9

complex envelopes and, 1–17

computed values, 2–11

nonlinear modeling, 2–13

phase noise, 3–6

simulation frequencies, 2–9

simulation solution, 2–9

thermal noise modeling, 2–15

RF Inspector, 2–15

Context menu, 2–22

copying, 2–22

Details section, 2–18

dialog box, 2–17

Heritage window, 2–19

modulated signals, 2–23

settings, 2–28

Signal heritage, 2–19

RF_START, 2–41

RF_START_NS, 2–41

SS12

RF Budget Analysis, 2–14

RF Inspector, 2–32

Samples per symbol, 1–17

Sampling

frequency band, 1–18

theory, 1–18

Sampling frequency, 1–4

selecting, 1–19

signals, 1–17

Saturation

RF Budget Analysis, 2–14

RF Inspector, 2–32

VSS Time Domain simulations, 2–60

SER

design parameters, 1–5

SER_EXT

design parameters, 1–5

SIG icon; RF Inspector, 2–21

Signal

aliasing, 1–18

analog, 1–11

bandwidth, 1–17, 1–20

center frequencies, 1–17

data, 1–10

data rate, 1–17

digital, 1–11

fixed-point, 1–21

generic, 1–21

main, 1–22

oversampling, 1–17

samples per symbol, 1–17

sampling frequencies, 1–17

selecting sampling frequency, 1–19

Signal classification; RF Inspector, 2–21

Signal power property, 3–10

Signal properties, 1–21

Signal-to-noise ratio, 3–10

Index–4 NI AWR Design Environment

색인

Page 127: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Simulation

basics, 1–1

RF Budget Analysis, 1–3

sweeping, 1–5

Time Domain, 1–4, 1–23

SNR, 3–10

Source impedance; VSS, 2–40

Spectral

leakage, 1–24

분석, 1–23

Spectrum, 1–23, 1–25

Welch method, 1–25

spectrum

Power spectrum, 1–25

Static channel noise PSD property, 3–10

Static properties

channel noise PSD, 3–10

signal power, 3–10

Sweeping

Microwave Office 파라미터를 VSS로, 1–30

simulations, 1–5

Sweeps

controlling, 1–7

design parameters, 1–5

VSS, 1–5

Swept

measurements; VSS, 1–8

SWPVAR

design parameters, 1–5

Symbol energy-to-noise PSD ratio, 3–10

Symbol period, 1–11

System Simulator Options dialog box

RF Inspector Tab, 2–28

TTDMS

file format, 2–62

Temperature dependence

RF modeling, 2–41

Thermal noise; VSS, 3–1

Time Domain simulations, 1–4, 1–23

Time step, 1–4

Transforms; Fourier

VSS, 1–23

UUPRATE; 회로 필터, 2–52

VVBW, 1–26

Video bandwidth, 1–26

VNA

design parameters, 1–5

master, 1–6

Voltage corrections; VSS, 2–39

VSA

design parameters, 1–5

VSS

Averaging; spectrum, 1–23

기본 개념, 1–3

VSWR parameters

Impedance mismatch modeling, 2–36

WWelch method, 1–25

White noise; VSS, 3–1

Windowed

+allpass IIR filter, 2–50

FIR filters, 2–49

FIR+allpass IIR filter, 2–50

Windowing, 1–23, 1–25

VSS의 전력, 1–25

VSS Modeling Guide Index–5

색인

Page 128: VSS Modeling Guide · Chapter1.SimulationBasics VisualSystemSimulatorTM(VSS)는NIAWRDesignEnvironmentTM(NIAWRDE)제품군의시스템레벨설계 component이다.VSS를사용하면

Index–6 NI AWR Design Environment

색인