24
Diseño Combinacional Mapas K José Ángel Pérez Martínez J. Ángel Pérez M. BUAP (2009-2015)

Electrónica Digital: Mapas de karnaugh con 4 variables

Embed Size (px)

DESCRIPTION

Desarrollo paso a paso de Mapas de karnaugh con 4 variables con circuitos digitales (TTL).

Citation preview

Page 1: Electrónica Digital: Mapas de karnaugh con 4 variables

Diseño CombinacionalMapas K

José Ángel Pérez Martínez

J. Ángel Pérez M. BUAP (2009-2015)

Page 2: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K

• Herramienta que permite reducir el diseño Digital de las tabla de verdad.

• Reduce en gran medida el circuito con el mínimo de circuitos posibles.

• Mucho más simple que usar Algebra Booleana.

• La eficacia en la reducción puede variar.

J. Ángel Pérez M. BUAP (2009-2015)

Page 3: Electrónica Digital: Mapas de karnaugh con 4 variables

Ejemplo:Tabla de Combinaciones 4 Entradas

A B C D

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

-Se determinan todas las combinaciones posibles en las entradas A B C D(El orden no importa).

Esta tabla representa todas las combinaciones que son posibles obtener con las entradas existentes, aunque dichas combinaciones no sean posibles de existir deben representarse en esta tabla y a las cuales todas sus salidas se representan con * No Importa.

J. Ángel Pérez M. BUAP (2009-2015)

Page 4: Electrónica Digital: Mapas de karnaugh con 4 variables

Tabla de Combinaciones 4 EntradasEntradas Salida A Salida B

A B C D a b c W X Y Z

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

Se etiquetan todas las salidas deseables para poder identificar cada bloque de salida.Recuerde que pueden existir varias salidas a la ves en el mismo estado.

Las salidas pueden ser cualquier combinación, según sea la utilidad del proyecto o combinación deseada.

J. Ángel Pérez M. BUAP (2009-2015)

Page 5: Electrónica Digital: Mapas de karnaugh con 4 variables

Tabla de Combinaciones 4 EntradasEntradas Salida A Salida B

A B C D a b c W X Y Z

0 0 0 0 0 0 0 0 0 0 0

0 0 0 1 1 0 1 1 0 0 1

0 0 1 0 0 1 0 1 1 0 0

0 0 1 1 1 1 0 1 0 0 0

0 1 0 0 0 0 1 1 1 1 1

0 1 0 1 1 0 1 0 1 1 1

0 1 1 0 0 1 0 0 0 1 1

0 1 1 1 1 1 0 0 1 1 0

1 0 0 0 0 0 0 1 0 1 0

1 0 0 1 1 0 1 1 1 0 0

1 0 1 0 0 1 1 0 0 0 0

1 0 1 1 1 1 1 0 1 0 1

1 1 0 0 0 0 1 1 0 0 1

1 1 0 1 1 0 0 1 1 1 1

1 1 1 0 0 1 0 0 0 1 1

1 1 1 1 1 1 0 1 1 0 1

En este caso no existe estados * No Importa, lo que implica un circuito posiblemente amplio.

El paso siguiente es pasar cada salida (a b c W X Y Z) a mapas K de 4 variables.

ABCD

00 01 11 10

00

01

11

10

J. Ángel Pérez M. BUAP (2009-2015)

Page 6: Electrónica Digital: Mapas de karnaugh con 4 variables

Tabla de Combinaciones 4 EntradasEntradas Salida A Salida B

A B C D a b c W X Y Z

0 0 0 0 0 0 0 0 0 0 0

0 0 0 1 1 0 1 1 0 0 1

0 0 1 0 0 1 0 1 1 0 0

0 0 1 1 1 1 0 1 0 0 0

0 1 0 0 0 0 1 1 1 1 1

0 1 0 1 1 0 1 0 1 1 1

0 1 1 0 0 1 0 0 0 1 1

0 1 1 1 1 1 0 0 1 1 0

1 0 0 0 0 0 0 1 0 1 0

1 0 0 1 1 0 1 1 1 0 0

1 0 1 0 0 1 1 0 0 0 0

1 0 1 1 1 1 1 0 1 0 1

1 1 0 0 0 0 1 1 0 0 1

1 1 0 1 1 0 0 1 1 1 1

1 1 1 0 0 1 0 0 0 1 1

1 1 1 1 1 1 0 1 1 0 1

Para el Bloque de Salida A tenemos:

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

ABCD

00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Para a:

Para c:

Para b:

ABCD

00 01 11 10

00 0 1 1 0

01 1 1 0 1

11 0 0 0 1

10 0 0 0 1

J. Ángel Pérez M. BUAP (2009-2015)

Page 7: Electrónica Digital: Mapas de karnaugh con 4 variables

Tabla de Combinaciones 4 EntradasEntradas Salida A Salida B

A B C D a b c W X Y Z

0 0 0 0 0 0 0 0 0 0 0

0 0 0 1 1 0 1 1 0 0 1

0 0 1 0 0 1 0 1 1 0 0

0 0 1 1 1 1 0 1 0 0 0

0 1 0 0 0 0 1 1 1 1 1

0 1 0 1 1 0 1 0 1 1 1

0 1 1 0 0 1 0 0 0 1 1

0 1 1 1 1 1 0 0 1 1 0

1 0 0 0 0 0 0 1 0 1 0

1 0 0 1 1 0 1 1 1 0 0

1 0 1 0 0 1 1 0 0 0 0

1 0 1 1 1 1 1 0 1 0 1

1 1 0 0 0 0 1 1 0 0 1

1 1 0 1 1 0 0 1 1 1 1

1 1 1 0 0 1 0 0 0 1 1

1 1 1 1 1 1 0 1 1 0 1

Para el Bloque de Salida B tenemos:

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W:

Para Y:

Para X:

ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

J. Ángel Pérez M. BUAP (2009-2015)

Page 8: Electrónica Digital: Mapas de karnaugh con 4 variables

Minimización

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W: Para Y:Para X:ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

Para la minimización se tienen dos opciones: SOP Suma de productos, que consideran los mintérminos.POS Producto de sumas, que considera a los maxtérminos (Cada literal de entrada es negada individualmente, independiente de su valor. Debido a que se esta trabajando con maxtérminos (0)).

Cual de los dos métodos usar dependerá del diseñador. Lo más recomendable obtener ambos y escoger el diseño más simple, se puede conmutar entre ambos. Consideré la no venta de OR con más de dos entradas.

J. Ángel Pérez M. BUAP (2009-2015)

Page 9: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque salida B

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W: Para Y:Para X:ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

Para POS: se puede sustituir (A+B+C+D) por una NAND =(A’+B’+C’+D’) solo sería cuestión de agregar Inversores a las entradas del NAND para anular el negativo, esta aplicación se pueden aplicar a para todos los POS solo será cuestión anexar negaciones según sea necesario.

POS con Maxtérminos: W=(A’’+B’’+C’’+D’’)(A’’+B’+D’)(A’’+B’+C’)(A’+C’+D’’)(A’+B’’+C’) SOP con Mintérminos: W=AC’+BC’D’+ABD+A’B’D+A’B’C

Existen 7 Maxtérminos y 9 Mintérminos

J. Ángel Pérez M. BUAP (2009-2015)

Page 10: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida B

POS: (1/2)-74LS20-1(8/12)-74LS04-2(4/6)-74LS10-2(2/3)-74LS11-1

6 Pastillas Totales 8 Compuertas libr17 Entradas Libres

POS con Maxtérminos:W=(A+B+C+D)(A+B’+D’)(A+B’+C’)(A’+C’+D)(A’+B+C’) SOP con Mintérminos: W=AC’+BC’D’+ABD+A’B’D+A’B’C

POS:1-NAND-4Input 8-NOT4-NAND-3Input2-AND-3Input

SOP: (1/4)-74LS08-1(7/12)-74LS04-2(4/6)-74LS11-2(4/4)-74LS32-1

6 Pastillas Totales10 Compuertas libr17 Entradas libres

SOP:1-AND-2Input 7-NOT4-AND-3Input4-OR-2Input

Para este caso no importa que diseño tomemos, se tiene el mismo número de entradas libres para el mismo número de pastillas.

J. Ángel Pérez M. BUAP (2009-2015)

Page 11: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque salida B

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W: Para Y:Para X:ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

Aparentemente el diseño más simple es SOP, pero hagamos un conteo de Pastillas TTL y entradas sobrantes para determinar el circuito más adecuado en base a la simplicidad.

POS con Maxtérminos :X=(A’+D’’) (B’’+C’’+D’’) (A’’+B’’+D’) (B’+C’+D’’)SOP con Mintérminos :X=BD+AD+A’BC’+A’B’CD’

Existen 8 Maxtérminos y 8 Mintérminos

J. Ángel Pérez M. BUAP (2009-2015)

Page 12: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida B

POS: (7/12)-74LS04-2(3/3)-74LS10-1(1/2)-74LS10-1(1/4)-74LS08-1

5 Pastillas 9 Compuertas libr15 Entradas Libres

POS: 7-NOT4-NAND-3Input2-AND-4Input1-AND-2Input

SOP: (2/4)-74LS08-1(5/6)-74LS04-1(1/3)-74LS11-1(3/4)-74LS32-1(1/2)-74LS10-1

5 Pastillas Totales7 Compuertas libr17 Entradas libres

SOP:2-AND-2Input 5-NOT1-AND-3Input3-OR-2Input1-AND-4Input

Tenemos el mismo número de pastillas pero SOP tiene más Entradas libres que pueden ser utilizadas.

POS con Maxtérminos :X=(A’+D) (B+C+D) (A+B+D’) (B’+C’+D)SOP con Mintérminos :X=BD+AD+A’BC’+A’B’CD’

J. Ángel Pérez M. BUAP (2009-2015)

Page 13: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque salida B

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W: Para Y:Para X:ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

Nuevamente el diseño SOP parece ser el más simple. Hagamos el conteo para rectificar ó adjudicar.

POS con Maxtérminos:Y=(A’’+B’’)(B’’+C’)(A’+B’+C’’+D’’)(A’+B’’+D’)(A’+C’+D’)SOP con Mintérminos:Y=A’B+AB’C’D’+BC’D+BCD’

Existen 9 Maxtérminos y 7 mintérminos

J. Ángel Pérez M. BUAP (2009-2015)

Page 14: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida B

POS: (4/6)-74LS04-1(2/3)-74LS10-1(1/2)-74LS20-1(2/4)-74LS32-1(1/2)-74LS21-1

5 Pastillas 7 Compuertas libr17 Entradas Libres

POS: 4-NOT2-NAND-3Input1-NAND-4Input2-OR-2Input1-AND-4Input

SOP: (1/4)-74LS08-1(6/6)-74LS04-1(2/3)-74LS11-1(2/4)-74LS32-1(1/2)-74LS10-1

5 Pastillas Totales7 Compuertas libr17 Entradas libres

SOP:1-AND-2Input 6-NOT2-AND-3Input2-OR-2Input1-AND-4Input

Se tiene mismo número de pastilla y el mismo número de entradas sobrantes, implicando no importa cual diseño usemos.

POS con Maxtérminos:Y=(A+B)(B+C’)(A’+B’+C+D)(A’+B+D’)(A’+C’+D’)SOP con Mintérminos:Y=A’B+AB’C’D’+BC’D+BCD’

J. Ángel Pérez M. BUAP (2009-2015)

Page 15: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque salida B

ABCD

00 01 11 10

00 0 1 1 1

01 1 0 1 1

11 1 0 1 0

10 1 0 0 0

ABCD

00 01 11 10

00 0 1 0 0

01 0 1 1 1

11 0 1 1 1

10 1 0 0 0

Para W: Para Y:Para X:ABCD

00 01 11 10

00 0 1 0 1

01 0 1 1 0

11 0 1 0 0

10 0 1 1 0

Para Z:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 0

11 0 0 1 1

10 0 1 1 0

En este caso el POS pareciese una alternativa más simple, pero hasta no ver los resultado de conteo no sabremos el adecuado.

POS con Maxtérminos:Z=(B’’+D’’)(A’’+C’+D’)(A’+B’’+C’’)SOP con Mintérminos:Z= AB+BD’+AB’CD+A’C’D

Existen 7 Maxtérminos y 9 mintérminos

J. Ángel Pérez M. BUAP (2009-2015)

Page 16: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida B

POS: (3/6)-74LS04-1(2/3)-74LS10-1(1/4)-74LS32-1(1/3)-74LS11-1

4 Pastillas 9 Compuertas libr18 Entradas Libres

POS: 3-NOT2-NAND-3Input1-OR-2Input1-AND-3Input

SOP: (4/6)-74LS04-1(1/3)-74LS11-1(3/4)-74LS32-1(1/2)-74LS10-1(2/4)-74LS08-1

5 Pastillas7 Compuertas libr18 Entradas libres

SOP: 4-NOT1-AND-3Input3-OR-2Input1-AND-4Input2-AND-2Input

Para este evidente caso se recomienda tomar POS debido a que tienen un menor número de Pastillas y sobran el mismo número de entradas.

POS con Maxtérminos:Z=(B+D)(A+C’+D’)(A’+B+C)SOP con Mintérminos:Z= AB+BD’+AB’CD+A’C’D

J. Ángel Pérez M. BUAP (2009-2015)

Page 17: Electrónica Digital: Mapas de karnaugh con 4 variables

Diseño de salidas del bloque B:El objetivo primordial es diseñar un circuito cuyo número de componentes sea mínimo, los más simplificado posible, recopilación de los diseños más óptimos, sin embargo la síntesis del proyecto para POS exige experiencia en su montaje causando confusión para in-experimentados. Por lo que SOP es la opción más viable y mucho más simple de montar físicamente.

Para mayor facilidad es recomendable hacer cada bloque de salida individualmente y montarlos por separado para finalmente puentear las entradas A B C D.

SOP con Mintérminos: W=AC’+BC’D’+ABD+A’B’D+A’B’C

SOP con Mintérminos :X=BD+AD+A’BC’+A’B’CD’

SOP con Mintérminos:Y=A’B+AB’C’D’+BC’D+BCD’

SOP con Mintérminos:Z= AB+BD’+AB’CD+A’C’D

J. Ángel Pérez M. BUAP (2009-2015)

Page 18: Electrónica Digital: Mapas de karnaugh con 4 variables

CIRCUITO BLOQUE B:

J. Ángel Pérez M. BUAP (2009-2015)

Page 19: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida A

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

ABCD

00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Para a: Para c:Para b:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 0 1

11 0 0 0 1

10 0 0 0 1

Existen 8 Maxtérminos y 8 mintérminos

POS con Maxtérminos:a=D’’SOP con Mintérminos:a=D

Bastante simple…

J. Ángel Pérez M. BUAP (2009-2015)

Page 20: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida A

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

ABCD

00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Para a: Para c:Para b:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 0 1

11 0 0 0 1

10 0 0 0 1

Existen 8 Maxtérminos y 8 mintérminos

Una ves más bastante simple…

POS con Maxtérminos:b=C’’SOP con Mintérminos:b=C

J. Ángel Pérez M. BUAP (2009-2015)

Page 21: Electrónica Digital: Mapas de karnaugh con 4 variables

Mapas K para Bloque Salida A

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

ABCD

00 01 11 10

00 0 0 0 0

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

Para a: Para c:Para b:ABCD

00 01 11 10

00 0 1 1 0

01 1 1 0 1

11 0 0 0 1

10 0 0 0 1

Existen 9 Maxtérminos y 7 mintérminos

Un punto importante que considerar es que a todas las ecuaciones obtenidas con Mapas k, se le puede aplicar algebra Booleana para reducir más si fuese el caso, sin embargo en este ejemplo el diseño es puramente con Mapas K.

POS con Maxtérminos:c=(A’’+C’)(B’+C’)(A’+B’+D’)(B’’+C’’+D’’)SOP con Mintérminos:c=A’C’D+BC’D’+AB’D+AB’C

J. Ángel Pérez M. BUAP (2009-2015)

Page 22: Electrónica Digital: Mapas de karnaugh con 4 variables

Diseño de salidas del bloque A:

SOP con Mintérminos:a=D

SOP con Mintérminos:b=C

SOP con Mintérminos:c=A’C’D+BC’D’+AB’D+AB’C

Solo consideraremos el diseño SOP.

J. Ángel Pérez M. BUAP (2009-2015)

Page 23: Electrónica Digital: Mapas de karnaugh con 4 variables

CIRCUITO BLOQUE A:

J. Ángel Pérez M. BUAP (2009-2015)

Page 24: Electrónica Digital: Mapas de karnaugh con 4 variables

Recomendaciones:• Utilizar POS solo cuando el existan

Maxtérminos acomodados de tal forma que sea su reducción sea de pocas entradas:

ABCD

00 01 11 10

00 0 1 1 0

01 1 1 1 1

11 1 1 1 1

10 0 1 1 0

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 1 1 0

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

ABCD

00 01 11 10

00 1 1 1 1

01 0 0 0 0

11 0 0 0 0

10 1 1 1 1

ABCD

00 01 11 10

00 0 1 1 0

01 0 1 1 0

11 0 1 1 0

10 0 1 1 0

ABCD

00 01 11 10

00 1 1 1 1

01 1 0 0 1

11 1 0 0 1

10 1 1 1 1

ABCD

00 01 11 10

00 0 1 1 0

01 1 0 0 1

11 1 0 0 1

10 0 1 1 0

ABCD

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 1 1 0

J. Ángel Pérez M. BUAP (2009-2015)