Upload
thiago-nascimento-oliveira
View
1.496
Download
3
Embed Size (px)
DESCRIPTION
Trabalho Acadêmico Universidade Federal de Lavras Disciplina: Organização de Computadores Objetivo do trabalho: Realizar uma análise do console, relacionando os princípios técnicos abordados na disciplina.
Citation preview
Bruno DetomiDiego Marcolino
José Alair da SilvaLuiz Henrique Faleiro
Thiago Nascimento
O Console
LançamentoApresentado oficialmente em 12 de maio de 2005 pela MTV EUA.
Data do lançamento oficial nas respectivas localidades:
Empresas envolvidas
Competição no Mercado
Versões
XBOX 360 PremiumXBOX 360 Elite XBOX 360 Arcade
Hardware
Arquitetura
CPU - Processador• Processador Xenon – 3Core• Desempenho matemático de jogos:
– 19,2 bilhões de operações de produto escalar por segundo.
(Baseada na IBM Power PC)
GPU – Processador Gráfico
• Processador personalizado da ATI – Xenos• 10MB de DRAM incorporado• Elaborado sistema de Shaders
(ATI Xenos)
Memória
• 512MB de 700MHz GDDR3 RAM• Arquitetura de memória unificada
Armazenamento• Disco Rígido - atualizável e remoível (SATA):
– 20gb, 40gb (Premium)– 120Gb (Elite)
• 12x DVD-ROM de camada dupla
Entrada / Saída
• Suporte para até quatro controles sem fio• Três portas USB 2.0• Dois slots de unidades de memória
Áudio
• Saída Surround de múltiplos canais;
• Processamento de áudio de 32 bits.
Saída de Vídeo
• Todos os jogos suportam resolução 4:3 e 16:9
• Resolução de 480i, 480p, 720p, 1080i e até 1080p (FullHD)
Saída de Vídeo
CPU• Processador Xenon– 165 milhões de transistores
Processador Xenon
• Cache L2 de 1MB com bus de 256bits - largura de banda de 21.6Gb/s
• Um cache L1 de dados e instruções de 32kb.
• O processador segue um novo design, de nome VMX128.
• 128 registros com endereçamento direto.
A Cache L2 do Xenon
• O Xenon possui uma cache L2 de 1Mb compartilhada para os três núcleos.
Comunicação entre Núcleos e Cache
• Primeiro sua comunicação é através de um crossbar , operando em máxima frequência.
• O restante é operado com metade da frequência do Processador.
Comunicação entre Núcleos e Cache
• Cada núcleo tem 8 Buffers não seqüenciais.
• Pedidos que não são passíveis de ficar em cache seguem outro caminho de dados através de quatro buffers por cada core.
A Cache
• A cache L2 no seu todo suporta uma escrita e leitura em freqüência alta muito elevada (Largura de banda).
Tamanho da Cache
• Talvez uma cache de apenas 1Mb seja muito pequena pra uma CPU de 3 Cores.
• No entanto, existem duas boas razões para o relativo pequeno tamanho desta cache.
– Tamanho físico.
– Para aplicações para as quais o Xenon foi concebido para executar não utilizam a cache de forma muito eficiente.
Bruno DetomiDiego Marcolino
José Alair da SilvaLuiz Henrique Faleiro
Thiago Nascimento
Obrigado.