温度を考慮した 3 次元積層 LSI 向け低消費エネルギー L2 キャッシュの提案

温度を考慮した 3 次元積層 LSI 向け低消費エネルギー L2 キャッシュの提案

1

○ 阿部　祐希† 花田　高彬†　井上　弘士‡ 村上　和彰‡

† 九州大学大学院　システム情報科学府‡ 九州大学大学院　システム情報科学研究院

発表の流れ• 研究背景– ３次元積層 L2 キャッシュのリーク消費電力増

加• 研究目的• 提案手法– 温度を考慮したリーク消費電力削減手法

• 有効性評価• まとめ

2




3

キャッシュメモリの容量増加• 近年のマイクロプロセッサは大容量キャッシュメモリを

搭載• キャッシュメモリ容量増加による利点 / 問題点– 利点

• 多くのデータをキャッシュ内に格納可能– メモリウォール問題の緩和

– 問題点• キャッシュメモリの占めるチップ内面積の増加• アクセスレイテンシの増加• 消費エネルギー増加

4チップ写真： Intel Core i7[1][1]http://journal.mycom.co.jp/photo/news/2009/09/08/109/images/001l.jpg

L3 キャッシュ16MB

３次元積層Ｌ２キャッシュ• ３次元実装技術– グローバル配線長の削減，チップ面積縮小– ダイ同士を TSV などの層間接続による高いバンド幅

を実現した積層• TSV(Through-Silicon-Via): 層間金属柱

• オンチップメモリの大容量化を実現

出典：米インテル社３次元積層プロセッサ 5

[2]Bryan Black et al “Die Stacking (3D) Architecture,” International Symposium on Microarchitecture ,2006

３次元積層キャッシュにおけるリーク消費電力削減手法 ( 関連研究 )

• リーク消費電力を削減することで，温度低減を達成• キャッシュメモリの一部の電源を遮断してリーク消費電力

削減– 電源遮断ポリシー

• キャッシュミス率に大きな影響を与えない範囲で，バンクの電源を遮断し，リーク消費電力を削減

– バンクごとにリーク消費電力が異なることを考慮していない 6

[3]Guangyu et al ``Exploration of 3D Stacked L2 Cache Design for High 　 Performance and Efficient Thermal Control” ISLPED’09 　ポスター発表

性能と消費電力密度のトレードオフ

積層 L2 キャッシュにおける温度上昇問題

～コアから L2 キャッシュへ熱の伝導～• 積層 L2 キャッシュは平面実装時よりも高温

– 理由：下層コアの熱が上層の積層 L2 キャッシュに伝送するため

7[2]Bryan Black et al “Die Stacking (3D) Architecture,” International Symposium on Microarchitecture ,2006

文献 [ １ ] の温度解析シミュレーション結果

フロアプラン

フロアプラン

59℃　 88.35℃

　88.43℃ 　

上層 L2 キャッシュレイヤー

プログラムによる積層 L ２キャッシュの温度分布変化

• 一般にコアの内部温度分布は実行プログラムに依存[4]

8[4]Joonho Kong et al 　“ On the Thermal Attack in Instruction Caches” Transactions on Dependable and Secure Computing 2009

164.gzip

172.mgrid

文献 [4] における１コア平面実装ピーク温度シミュレーション結果

IntReg97.0℃

コアフロアプラン

FPAdd95.2℃

ホットスポット

ホットスポット

Icache

Icache

Dcache

Dcache

実行プログラムによって L2 キャッシュのホットスポットの位置が変化し，リーク消費電力分布も変化する

IntReg82.4℃

FPAdd64.3℃

熱




9

研究目的と着眼点• 研究目的– ３次元積層 L2 キャッシュの消費エネルギー

削減• 着眼点– バンクの電源を遮断を行った際に増加する

消費エネルギーが存在 ( 関連研究と同様 )– プログラムによって異なる L2 キャッシュの

温度分布 ( 関連研究と異なる )

10

提案手法

• 電源遮断順：高温バンクから電源を遮断– 温度上昇→リーク消費電力増大

• 電源遮断数：性能に影響を与えない範囲で消費エネルギーを削減可能な遮断数を選択– 今回は消費エネルギーモデルを元に決定

温度を考慮したバンクの電源遮断によるリーク消費電力削減手法

詳細な稼働バンク決定法は検討中

消費エネルギーモデル• 動的消費エネルギー– ( アクセス回数 )×( アクセス当たりの消費エネルギー )

• 静的消費エネルギー– ( 実行時間 )×( リーク消費電力 )

• L2 キャッシュは SRAM で構成

12

n

i ibankLeakleakL PTE1 ___2

温度により変化

電源遮断バンク

L2 キャッシュのリーク消費エネルギー

増加する消費エネルギーを考慮した稼働バンク数選択

13

リーク消費電力削減 :

ミス率増加による• 動的消費エネルギー増加：• 実行時間増加 :

dynamicleak ETPE 主記憶アクセス数増加のため

1 2 3 4 5 6 7 8 9 1011121314150

0.5

1256.bzip2 175.vpr

稼働バンク数L2キャッシュミス

率

稼働バンク数減少→キャッシュミス率増加度大

稼働バンク数→キャッシュミス率増加度

小

稼働バンク数減少が与える影響

稼働バンク数は実行プログラムによって適切に選択する必要

leakP

TdynamicE




14

• 目的– 提案手法の ED 積削減効果の見積り評価

• ＥＤ積 =( 消費エネルギー )×( 実行時間 )

• 比較対象– 三次元積層時全Ｌ２キャッシュバンク稼働状態 (従来手法 )– 高温バンクから電源遮断を行う手法 ( 提案手法 )

• 消費エネルギー評価対象– L1 キャッシュ， L2 キャッシュ，主記憶

ベンチマークプログラムを用いた有効性評価

L2 キャッシュ (ＵＣＡ )容量： 2MB,16 バンク ( 連想

度 16 )アクセス時間： 11cycle

実行中のバンク切り替えは無

Ｌ１キャッシュ容量： 32KB, 連想度 2アクセス時間： 1cycle

マルチプログラム実行実行中はプログラムの切換

無実行命令数： 1億命令ベンチマーク：

specCPU200015

オフチップ主記憶DRAM

アクセス時間 :191cc

コアモデル :Alpha21364動作周波数 :1.2Ghz

消費エネルギー評価方法• 消費エネルギー評価– 静的消費エネルギー

• ( リーク消費電力 )×( 実行時間 )

– 動的消費エネルギー• ( アクセス当たりの消費エネルギー )×( アクセス回数 )

16[4]Joonho Kong et al 　“ On the Thermal Attack in Instruction Caches” Transactions on Dependable and Secure Computing 2009

単位アクセス当たりの消費エネルギー (nJ)

静的消費電力 (mW)

L １キャッシュ

0.39 温度により変化

L2 キャッシュ

1.46 温度により変化

主記憶 7.92 32.4(1 回のリフレッシュに消費するエネル

ギー )/( リフレッシュレート )

Cacti6.0 による実験結果

マルチコアシミュレータ：

M5

マルチコアシミュレー

タ： M5

文献 [3] を参考に単一プログラム実行でのピーク温度が上層バンクの温度に対応

文献 [4] を参考に単一プログラム実行でのピーク温度が上層バンクの温度と仮定

温度における仮定

大きい小さい

平均的 179.art 175.vpr188.ammp301.apsi

局所的 171.swim181.mcf256.bzip2

164.gzip

大きい小さい

平均的 179.art 175.vpr188.ammp301.apsi

局所的 171.swim181.mcf256.bzip2

164.gzip

実行プログラムの選択• プログラムの特徴によって分類

– 提案方式の影響が大きいと考えられるパラメータによって分類• センシティビティ ( 稼働バンク数減→キャッシュミス率増加度 )• コア内部の温度 ( 稼働バンクのリーク消費電力 )

17

1 3 5 7 9 11 13 150

0.20.40.60.8

1256.bzip2 175.vpr

稼働バンク数L2キ

ャッ

シュ

ミス率

センシティビティ

温度

センシティビティ小

センシティビティ大

マルチプログラム実行を行った際も同じ傾向が出現と

予測

平均的局所的小さい大きい0

0.2

0.4

0.6

0.8

1

1.2従来手法提案手法

ED積比

評価結果

18

どの実行プログラム群でも稼働バンクを選択することで ED 積削減効果を確認

センシティビティコア内部温度

８

１１８

１１

稼働バンク数全バンク稼働提案手法（ ED 積最小）


0.2

0.4

0.6

0.8

1


ED積比

コアの内部温度における比較～局所的～

19


８

１１

１１

1 3 5 7 9 11 13 150

0.5

1

1.5

2

2.5局所的平均的

稼働バンク数実行時間比

稼働バンク数減少により実行時間増加小⇒ ED 積削減効果が大きく得られた

提案手法（ ED 積最小）

全バンク稼働


0.2

0.4

0.6

0.8

1


ED積比

コアの内部温度における比較～平均的～

20

センシティビティ

８

１１

１１

1 3 5 7 9 11 13 150

0.5

1

1.5

2


稼働バンク数実行時間比

コア内部温度稼働バンク数減少により実行時間増加

大⇒ ED 積削減効果が大きく得られなかった

全バンク稼働提案手法（ ED 積最小）


0.2

0.4

0.6

0.8

1


ED積比

センシティビティにおける比較

21


削減効果小

予想ではセンシティビティ小⇒消費エネルギー削減効果大

結果ではセンシティビティ大⇒消費エネルギー削減効果大

８

１１

全バンク稼働

提案手法（ ED 積最小）削減効果大

1 3 5 7 9 11 13 150

0.5

1センシティビティ大

稼働バンク数L2キャッシュミス率

1 3 5 7 9 11 130

0.5

1

センシティビティ大のプログ ...

稼働バンク数

L2キャッシュミス率

予測と評価結果が異なる理由

• 稼働バンク数減少による L2 ミス率の増加度”小”⇒ ED 積削減効果”大”– 予測： 1 コア実行時の傾向より、センシティビティ小なプログラム群が良い傾向を

　　　　示す– 評価結果：センシティビティ大なプログラム群を実行した場合， L2 ミス率はバンク

　　　　　　　数に依らず飽和しており，センシティビティの小さい傾向を示した

22

１コア実行時マルチプログラム実行時

１コア実行時におけるセンシティビティの傾向から提案手法に適したプログラム群を予測したため




23

まとめ• 温度を考慮した 3 次元積層 LSI 向け低消費

エネルギー L2 キャッシュの提案– 問題点： L2 キャッシュにおけるリーク消費電

力増加–注目点：バンクごとの温度の差異を考慮

• 有効性評価結果– ED 積が 28% 削減可能

• 今後の課題–過渡温度解析– 詳細な稼働バンクの切り替え方式の考案

24

ご清聴ありがとうございました

25

Back slide

26

161514 1312 1110 9 8 7 6 5 4 3 2 10

0.2

0.4

0.6

0.8

1

1.2

E_L1_d E_L1_sE_MM_d E_MM_sE_L2_d E_L2_s

稼働バンク数

消費エネルギー比

0

0.5

1

1.5

2

2.5

稼働バンク数

実行時間

16 14 12 10 8 6 4 20

0.2

0.4

0.6

0.8

1

稼働バンク数

L2ミス率

考察～センシティビティ大～

27

ミス率増加→実行時間増加小

L2 リーク消費エネルギー削減効果大

ミス率増加度小→動的消費エネルギー増加

小

ミス率増加→実行時間増加小

16151413121110 9 8 7 6 5 4 3 2 10

0.2

0.4

0.6

0.8

1

1.2


稼働バンク数


考察～センシティビティ小～

16 14 12 10 8 6 4 20

0.5

1

1.5

2

2.5

稼働バンク数

実行時間

28

16 14 12 10 8 6 4 20

0.2

0.4

0.6

0.8

1

稼働バンク数

L2ミス率

ミス率増加→実行時間増加大

L2 リーク消費エネルギー削減効果小

動的消費エネルギーの増加度大

ミス率増加度大→動的消費エネルギーの増加度

大

ミス率増加→実行時間増加大

1 3 5 7 9 11 13 150

20406080

100120

稼働バンク (低温順 )

リーク消費電力

mW)

00.5

11.5

22.5

稼働バンク数

実行時間

1 3 5 7 9 11 13 150

0.2

0.4

0.6

0.8

1

1.2


稼働バンク数

消費エネルギー

考察～平均的～

29リーク消費電力が増大しているバンクの電源を遮断したため，実行時間が増加した場合でも ED 積削減効果が得られた

考察～局所的に高温～

30

16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 10

0.2

0.4

0.6

0.8

1

1.2


稼働バンク数


16151413121110 9 8 7 6 5 4 3 2 10

0.5

1

1.5

2

2.5

稼働バンク数

実行時間

16 14 12 10 8 6 4 20

20406080

100120

バンク ID(高温順 )


(mW)

実行時間が増加しない範囲でリーク消費電力が増大している多くのバンクの電源を遮断可能なため ED 積削減効果大

コアの内部温度における比較

31

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160

20

40

60

80

100

120局所的平均的



(mW)

1 2 3 4 5 6 7 8 9 101112131415160

0.5

1

1.5

2


稼働バンク数

実行時間

実行時間があまり増加しない範囲で高温化しているバンクを

遮断可能なため ED 積削減効果大

提案手法1. コアにプログラムが割り当てられた際に休止バンクを決定

– 新しく実行されるプログラムの情報– それまで実行されていたプログラムそれぞれの情報

2. 休止バンク内のライトバック対象データを主記憶へ書き戻す3. バンクの電源の ON,OFF

32

実行プログラムＡ

実行プログラムＢ

Ｃ

Ｄ新プログラムＥ

事前実行情報

L2要求容量情報バンクの温度情報

対象アーキテクチャマルチプログラム実行

L2要求容量情報バンクの温度情報

事前実行情報コアの温度分布

稼働バンク数・ L2 ミス率

電源遮断バンク

提案手法の動作例• キャッシュミス率とバンクの温度を考慮して電

源遮断を行う• 設計選択肢– 静的決定 ( コアに新しいプログラムが割り当てられた

際に電源切り換え )• プロファイル情報により L2 キャッシュ温度、キャッシュミ

ス率を予測– 動的決定 ( プログラム実行中に電源切り換え )

• 温度センサーによって L2 キャッシュ温度情報を取得• 追加ハードウェアによってキャッシュミス率を予測

33

静的消費エネルギーと動的消費エネルギーの割合 ( 平均的高温 )

34

16 14 12 10 8 6 4 20

0.20.40.60.8

11.2

E_dE_s

稼働バンク数

消費

エネ

ルギ

ー比

温度分布

35

71

97

80

74 73

68

71

67

71

73

75

71 69

71

75

8071 73 8296

68

8272

7970

72 74

72

75 72

7474 81

96

83

8075

7474 82

97

82

8175

7878

72

84

86 73

74 70

77 7576 72

82

82

73 69

7785

78

74

69

7874

7370

74

7272 74

79 6971

72 70 71 70

73 71 73 71

78 69

80 6971 71

7997

63

81

63

8067

7566

74

6369 80

97 6369

67 67 67 67

72 73 73 68

64 64

64 6470 69

95 - 9990 - 9485 - 8980 - 8475 - 7970 - 7465 - 6960 - 64

平均的高温局所的高温

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160

20

40

60

80

100

120局所的平均的



(mW)

Documents

温度を考慮した 3 次元積層 LSI 向け 低消費 エネルギー L2 キャッシュの提案

温度を考慮した 3 次元積層 LSI 向け低消費エネルギー L2 キャッシュの提案