10
实实实 实实实 5.1 实实实实 1 实实实实实 JK 实实实实实实 D 实实实实实实实实实 实实实实实实实实实实实实实实 实实实2 实实实实实实实实实实实实实实实实实实 74LS194 实实实5.2 实实实实实实实 5.2.1 实实实 JK 实实实实实实实实实实实实实 实实实实实实实实实实实实实实 实实实 实实实实 JK 实实实实实实实 JK 实实实实实实 74LS112 实实实实实 。( 4-6)

实验五 寄存器

Embed Size (px)

DESCRIPTION

5.1 实验目的 1 、学习用集成 JK 触发器和集成 D 触发器组成并行输入、并行输出数据寄存器并测试其逻辑功能。 2 、测试中规模集成电路四位双向移位寄存器 74LS194 的功能。. 实验五 寄存器. 5.2 实验内容及步骤. 5.2.1 用集成 JK 触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能. 所用集成 JK 触发器为两片双 JK 下降沿触发器 74LS112 。(管脚图见图 4-6). 6. 所用集成 JK 触发器为两片双 JK 下降沿触发器 74LS112 。(管脚图见图 4-6). - PowerPoint PPT Presentation

Citation preview

Page 1: 实验五 寄存器

实验五 寄存器 5.1 实验目的1 、学习用集成 JK 触发器和集成 D 触发器组成并行输入、并行输出数据寄存器并测试其逻辑功能。

2 、测试中规模集成电路四位双向移位寄存器 74LS194 的功能。

5.2 实验内容及步骤 5.2.1 用集成 JK 触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能所用集成 JK 触发器为两片双 JK 下降沿触发器 74LS112 。(管脚图见图 4-6)

Page 2: 实验五 寄存器

16 15 14 13 12 11 10 9

1 2 3 4 5 6 7 8

VCC1Rd 2Rd 2CP 2K 2J 2Sd2Q

1CP 1K 1J 1 1Q 1Q 2Q GND

74LS112

图4-5

Sd

所用集成 JK 触发器为两片双 JK 下降沿触发器 74LS112 。(管脚图见图 4-6)

6

Page 3: 实验五 寄存器

( 1 )按图 5-1 连好线路。

Q4

QQ

K J

QQ

K J

QQ

K J

QQ

K J

Q3 Q2 Q1

FF4 FF3 FF2 FF1

Rd

CP

图5-1J 4 J 3 J 2 J 1

① 输出端 Q1 ~ Q4 分别接状态显示二极管。

③ 输入端 J1~J4 分别接逻辑开关; K1~K4 接高电平。④ CP1~ CP4 连在一起接单正脉冲。 不得悬空!

② 复位端 ~ 连在一起接逻辑开关。1dR 4dR

Page 4: 实验五 寄存器

( 2 )清零( 接一下低电平)。( 3 )从 J1~J4 分别输入待寄存数码。

( 4 ) CP 端加单正脉冲,观察 CP 作用前后,输出端 Q1~ Q4 的状态,纪录于表 5-1 中。

dR

表 5-1

未加1100 (清零)

未加1100 (不清零) 加入

加入

加入

未加 0101

Q4 Q3 Q2 Q1CP 脉冲J 端状态

Page 5: 实验五 寄存器

5.2.2 用集成 D 触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能(选做)( 1 )按图 5-2 连线。所用 D 集成触发器为两片双 D 上降沿触发器 74LS74 。输入端 D1~D4 分别接逻辑开关,输入待寄存数码,其它同上。

Q4

Q

Q

C

D

Q

Q

Q

QD

C

Q

QD

C

Q3 Q2 Q1FF4 FF3 FF2 FF1

Rd

CP

图5-2D4 D2D3 D1

C

Page 6: 实验五 寄存器

( 2 ) CP 端加单正脉冲,观察 CP 作用前后,输出端 Q1 ~

Q4 的状态,纪录于表 5-2 中。 表 5-2

加入

未加

加入

未加

Q4 Q3 Q2 Q1CP 脉冲D4 D3 D2 D1

0101

1100

Page 7: 实验五 寄存器

16 15 14 13 12 11 10 9

1 2 3 4 5 6 7 8

VCC Q3 Q2 Q1 Q0 CP S1 S0

1Cr SR D3 D2 D1 D0 SL VSS

74LS194

图5-3

VCC : +5V 、 VSS :⊥

rC :清零端,低电平有效。D3 ~ D0 :并行数据输入端。Q3 ~ Q0 :数据输出端。CP :时钟脉冲输入。SR :右移串行输入。SL :左移串行输入。

S1 、 S0 :工作模式选择。

5.2.3 测试四位双向移位寄存器 74LS194 的功能四位双向移位寄存器 74LS194 的管脚图如图 5-3 所示: ( 1 ) 、 S1 、 S0 、 D3 ~ D0 、 SR 、 SL 分别接逻辑开关; Q3

~ Q0 接状态显示二极管; CP 接单正脉冲输入。

( 2 )按表 5-3 所列输入状态,逐项观察并纪录输出端的状态,归纳总结其功能。

rC

Page 8: 实验五 寄存器

X X X XXX001

X X X XX1011

X X X XX1011

X X X XX1011

X X X XX1011

X X X X0X101

X X X X0X101

X X X X1X101

X X X X0X101

1 0 1 1XX111

X X X XXXXXX0

Q3Q2Q1Q0D3 D2D1D0SRSLCPS0S1Cr

功能总结

并行输出并行输入串行输入时钟模式清零

表 5-3

Page 9: 实验五 寄存器

( 3 )观察循环移位寄存器的逻辑功能:① 按图 5-4 接成四位右移循环移位寄存器。② 用并行输入法,预置寄存器的输出为某二进制数码(例如 0100 ), CP 加单正脉冲,观察输出端状态的变化,记入表 5-4 中。③ CP 接连续脉冲,用示波器观察并对应纪录 CP 和 Q3 ~

Q0 的波形。(注意:必须重新清 0 、置数、右移!) 表 5-4

Q3 Q2 Q1 Q0

SR

CP

N

图5-4

CP 数 Q3 Q2 Q1 Q0

0 0 1 0 01

2

3

4

Page 10: 实验五 寄存器

在连续脉冲作用下循环移位寄存器同样要先清零,

选择输入端 S1 、 S0 的设置为 :

1 1 (置数)

0 1 (右移)

0 0 ( 保持 ) 测量中如更换示波器输入信号时,使用此功能。

CH1 CH2

信号发生器

12

3456

78

9

13

10

1112

141516

Cp

Q3

TTL/CMOSQ2Q1Q0

7774

74LS

194