Embed Size (px)
DESCRIPTION
第六章 系统总线. 第一节 基本概念 第二节 总线控制 第三节 总线接口 第四节 总线标准. 第一节 基本概念. 一、总线的分类 物理特性 电缆式、主板式、背板式 功能特性 芯片级、板级、系统级 电气特性 单端方式与差分方式. 二、信息传输方式. 1. 串行传输 波特率与比特率 同步与异步 2. 并行传输 猝发式 3. 复合传输 （总线复用） 4. 消息传输 （如 RamLink, PCI, SCSI）. 三、同步方式. 1. 同步通信 串行同步：信号编码 并行同步：专用时钟信号线 优点：时序关系简单，实现简单。 - PowerPoint PPT Presentation
Citation preview
第六章 系统总线第一节 基本概念第二节 总线控制第三节 总线接口第四节 总线标准
第一节 基本概念
一、总线的分类• 物理特性
– 电缆式、主板式、背板式• 功能特性
– 芯片级、板级、系统级• 电气特性
– 单端方式与差分方式
二、信息传输方式
• 1. 串行传输–波特率与比特率–同步与异步
• 2. 并行传输–猝发式
• 3. 复合传输（总线复用）• 4. 消息传输（如 RamLink, PCI, SCSI）
三、同步方式
1. 同步通信串行同步：信号编码并行同步：专用时钟信号线优点：时序关系简单，实现简单。缺点：在设备速度不一致时按最坏情况确定，不能太长（时钟相移）。实例： EIDE硬盘接口
总线时钟
地址
数据
t0 t1 t2 t3
图 6-2 同步总线的数据传输时序
2. 异步通信
• 串行异步通信：起始检测• 并行异步通信：握手信号• 非互锁：
地址与模式
就绪
应答
2. 异步通信 (续 )
• 全互锁：（四边沿协议）
地址与模式
就绪
应答
2. 异步通信 (续 )
• 3. 半同步方式
地址与模式
CLK
就绪
应答
t5t4t3t2t1t0
例 对于具有图示的操作时序的总线，试计算总线的数据传输速率，假设总线上传输的每个字为32位，总线时钟频率为 50MHz。
解：从图中可见，该总线在 5个时钟周期内传输了一个数据字。总线的数据传输带宽为 :
1/5=0.2 ( 字 /时钟周期 )或者
50×106×4×0.2=40×106 ( 字节 /秒 )
地址与模式
CLK
就绪
应答
t5t4t3t2t1t0
第二节 总线控制• 主模块与从模块• 总线事务
– 请求– 裁决– 地址– 数据– 释放。
一、总线请求和裁决
1. 集中式裁决链式查询
BG: 总线允许BR: 总线请求BS: 总线忙
总线控制器
设备 n设备 2设备 1BG
BR
数据BS
一、总线请求和裁决
1. 集中式裁决 计数器定时
BR: 总线请求BS: 总线忙Count: 计数
总线控制器
设备 n设备 2设备 1
BRBS
数据Count
一、总线请求和裁决
1. 集中式裁决 独立请求
BRx: 总线请求BGx: 总线允许
总线控制器
设备 n…设备 2设备 1
BR1
BG1
BR2
BG2
数据
BRn
BGn
一、总线请求和裁决
• 2. 分布式裁决
设备 4设备 3设备 2设备 1
数据线
TR3TR2TR1TR0
二、控制算法
• 裁决算法：• 1. 静态优先级：如从0计数• 2. 平等算法：如连续计数• 3. 动态优先级：如 LRU• 4. 先来先服务： FIFO• 释放算法：• 1. 用完时释放• 2. 申请时释放• 3. 抢占时释放
第三节 总线接口• 为什么要用总线接口？
一、串行总线接口
•通用异步接收器 /发送器 (UART) ：
1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1
结束位
校验位
起始位
数据位空闲位
高位
低位
串行接收方式• 1. 起始位检测： m倍取样• 2. 数据位取样：隔 m个采样周期后取样一次，共 n
次• 3. 停止位检测：隔 m个采样周期后取样并检测
位时间
第一数据位采样起始位确定起始位检测
采样时刻
串行信号
接口结构
发送寄存器
发送缓存寄存器
接收缓存寄存器
控制逻辑
总线接口
接收寄存器
寄存器选
片选
IO 写
IO 读
数据总线
串行输出 TxD
串行输入 RxD
出错标志• 1. 奇偶错误• 2. 帧错误• 3. 溢出 (丢失 )错误 (overrun error)
• 串行接口实例： EIA-232
二、并行总线接口
• 功能部件。• 1. 系统时钟驱动器。• 2. 电压控制模块。• 3. 总线主设备。• 4. 总线从设备。• 5. 总线请求部件。• 6. 中断处理部件。• 7. 总线仲裁器。• 8. 中断部件。
第四节 总线标准—— PCI 总线
（ peripheral Component Interface Bus)
• 1. 主要特点• 采用猝发传输方式• 速度较高• 64 可扩展• 隐含式裁决• 可靠性高（对地址、命令和数据都进行检查）• 三个地址空间（内存、 I/O和配置）• 自动配置
2. 信号定义
PCI设备
INTD#INTC#INTB#INTA#TRST#TMSTCKTDOTDI
SDONESBO#
SERR#PERR#LOCK#ACK64#REQ64#PAR64
BE#[7:4]
D[63:32]
RST#CLK
GNT#
IDSELREQ#
DEVSEL#STOP#IRDY#TRDY#
FRAME#PAR
C/BE[3:0]
AD[31:0]
AD[31:0] 地址 /数据C/BE[3:0] 命令 /字节许可PAR 校验FRAME# 成帧TRDY# 目标就绪IRDY# 始发就绪STOP# 目标设备请求停止DEVSEL# 设备选择IDSEL 始发设备选择REQ# 总线请求GNT# 总线许可CLK 系统时钟RST# 系统复位D[63:32] 数据BE#[7:4] 字节允许PAR64 高字校验REQ64# 请求 64位传输ACK64# 确认 64位传输LOCK# 资源封锁（设备独占）PERR# 校验错SERR# 系统错SBO# 侦测退出 (snoop back off)，
命中了一个修改过的块SDONE 侦测完成，探测结果为“干净
”TDI 测试输入TDO 测试输出TCK 测试时钟TMS 测试模式选择TRST# 测试复位INTA# 中断请求
3. 命令定义C/BE3# C/BE2# C/BE1# C/BE0#命令类型
0 0 0 0 中断相应0 0 0 1 特殊周期（广播信息）0 0 1 0 I/O读0 0 1 1 I/O写0 1 0 0 保留0 1 0 1 保留0 1 1 0 存储器读（1-2字）0 1 1 1 存储器写1 0 0 0 保留1 0 0 1 保留1 0 1 0 配置读1 0 1 1 配置写1 1 0 0 存储器多个读（13字以上）1 1 0 1 双地址周期（64位地址）1 1 1 0 存储器读行（3-12字）1 1 1 1 存储器写并使 cache无效
4. 传输操作时序
TRDY#
IRDY#
C/BE
AD
FRAME#
CLK
5. PCI的发展
• （ 1） 66MHz时钟。– 在 PCI 2.1中允许总线以最高 66MHz的时钟工作。 PCI规
范 2.1版定义了 66MHz速度下的操作。– 在 64位的 66MHz总线中，可达到的最大数据流量是8B×66M/s=528MB/s
• （ 2） Compact PCI。– Compact PCI 是 PCI工业计算机制造商联盟制订的规范。它定义了更加坚固耐用的 PCI总线，用于工业和嵌入式应用。在电气、逻辑和软件功能方面与 PCI完全兼容，并采用紧固机构，具有良好的抗震性能，支持热插拔。
• 习题： 7， 9
