Upload
teodora-aleksandrova
View
135
Download
0
Embed Size (px)
DESCRIPTION
Цифрова схемотехника
Citation preview
Комбинационни логически схеми Стр. 1
ТЕХНИЧЕСКИ УНИВЕРСИТЕТ – СОФИЯ
Дисциплина: Цифрова Схемотехника
Студент: Теодора Александрова Фак. № 101210035
Специалност: Електроника Група: 33 Дата: 16.11.2012
Ръководител: В. Маноев
ТЕМА: Комбинационни логически схеми
1. Дешифратор с два входа Схема:
Комбинационни логически схеми Стр. 2
Таблица на истинност:
EF1 EF2 LED2 LED3 LED4 LED5
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
Scheme1.ucf
NET "LED2" LOC = B15;
NET "LED2" IOSTANDARD = "LVCMOS33";
NET "LED3" LOC = C15;
NET "LED3" IOSTANDARD = "LVCMOS33";
NET "LED4" LOC = C16;
NET "LED4" IOSTANDARD = "LVCMOS33";
NET "LED5" LOC = D14;
NET "LED5" IOSTANDARD = "LVCMOS33";
NET "EF1" LOC = K3;
NET "EF1" CLOCK_DEDICATED_ROUTE;
NET "EF1" IOSTANDARD = "LVCMOS33";
NET "EF2" LOC = H5;
NET "EF2" CLOCK_DEDICATED_ROUTE;
2. Мултиплексор с два входа Схема:
Комбинационни логически схеми Стр. 3
Таблица на истинност:
EF1 LED2
0 1
1 0
Scheme2.ucf
NET "LED2" LOC = B15;
NET "LED2" IOSTANDARD = "LVCMOS33";
NET "EF1" LOC = K3;
NET "EF1" CLOCK_DEDICATED_ROUTE;
NET "EF1" IOSTANDARD = "LVCMOS33";
3. Едноразреден магнитуден компаратор Схема:
Комбинационни логически схеми Стр. 4
Таблица на истинност:
А/EF1 B/EF2 YA=B/ LED2 YA>B/ LED3 YA<B/ LED4
0 0 0 1 1
0 1 1 0 1
1 0 1 1 0
1 1 0 1 1
Scheme3.ucf
NET "LED2" LOC = B15;
NET "LED2" IOSTANDARD = "LVCMOS33";
NET "LED3" LOC = C15;
NET "LED3" IOSTANDARD = "LVCMOS33";
NET "LED4" LOC = C16;
NET "LED4" IOSTANDARD = "LVCMOS33";
NET "EF1" LOC = K3;
NET "EF1" CLOCK_DEDICATED_ROUTE;
NET "EF1" IOSTANDARD = "LVCMOS33";
NET "EF2" LOC = H5;
NET "EF2" CLOCK_DEDICATED_ROUTE;
4. Пълен едноразреден суматор Схема
Таблица на истинност:
A/ EF1 B /EF2 Ci/ EF3 S/LED2 C0/ LED3
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Комбинационни логически схеми Стр. 5
Scheme4.ucf
NET "LED2" LOC = B15;
NET "LED2" IOSTANDARD = "LVCMOS33";
NET "LED3" LOC = C15;
NET "LED3" IOSTANDARD = "LVCMOS33";
NET "EF1" LOC = K3;
NET "EF1" CLOCK_DEDICATED_ROUTE;
NET "EF1" IOSTANDARD = "LVCMOS33";
NET "EF2" LOC = H5;
NET "EF2" CLOCK_DEDICATED_ROUTE;
NET "EF3" LOC = L3;
NET "EF3" CLOCK_DEDICATED_ROUTE;
Изводи:
Най- важната отличителна черта на комбинационните логически схеми е, че във всеки момент
от логическото ниво на изходите зависи само от комбинацията на логически нива, подадени на
входовете. Комбинационните схеми не съдържат памет, техните изходи зависят единствено от
текущата стойност на входовете им.