5 触发器

5.1 触发器的电路结构与工作原理

5.3 触发器的脉冲工作特性及主要参数

5.2 触发器的功能

教学基本要求教学基本要求 ::1 、熟练掌握不同结构触发器的工作原理及其触发方式。2 、熟练掌握不同功能的触发器的逻辑功能。

3 、正确理解触发器的脉冲工作特性。

1. 从电路结构形式的角度，要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。

2. 从逻辑功能的角度，要求熟练掌握各触发器的逻辑符号（含义）、特性表、特性方程及状态转换图。同样，如果给出输入波形，要求能够正确地画出输出波形。

教学重点教学重点 ::

3. 建立起两个概念：

① 现态和次态的概念；

② 触发器的逻辑功能和电路结构并没有固定的对应关系。

教学重点教学重点 ::

现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示

。

次态：触发器接收输入信号之后的状态，叫做次态，用Qn+1 表

示。

触发器次态输出 Qn+1 与现态 Qn 和输入信号之间

的逻辑关系，是贯穿本章始终的基本问题。如何获得、描述和理解这种逻辑关系，是本章学习的中心任务。

5.1 触发器的电路结构与工作原理


5.2 集成触发器

5.3 触发器功能的转换5.4 触发器“记忆”功能的举例

本章讲授思路：

1 、时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路 -----时序逻辑电路。

时序逻辑电路任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。 2 、触发器：触发器是构成时序逻辑电路的基本逻辑单元。

概述概述

能够存储一位二值信息的基本单元电路

基本概念

触发器特点：

1. 具有两个能够自行保持的稳定状态，用来表示逻辑状态 0 和 1

2. 根据不同的输入信号，可将输出置成 0 或 1 。

3. 输入信号消失后，能将获得的状态保存下来。

重点：触发器外部逻辑功能、触发方式。

我们在学习过程中，只需了解各种触发器的基本工作原理，但要重点掌握它们的逻辑功能，以便能正确使用它们。

3 、触发器的分类

按电路结构分：

基本 RS 触发器

同步 RS 触发器主从触发器

边沿触发器

按逻辑特性分：RS 触发器：置 0 、置 1 、保持、不定JK 触发器：置 0 、置 1 、计数、保持D 触发器：置 0 、置 1

T 触发器：计数、保持

时钟触发器

概述概述

5.1 5.1 触发器的电路结构与工作原理触发器的电路结构与工作原理

5.1.1 基本 RS 触发器

5.1.2 同步 RS 触发器

5.1.3 主从触发器

5.1.4 边沿触发器

5.1.1 5.1.1 基本基本 RSRS 触发器触发器

S & Q

Q &

R

G1

G2

S Q

Q R

反馈输入端

输出端

由两个与非门组成逻辑符号

1. 电路结构与逻辑符号各种触发器各种触发器组成的基本组成的基本

单元电路单元电路

触发器由逻辑门加反馈电路构成，电路有两个互补的输出端 Q 和 , 其中 Q 的状态称为触发器的状态。Q

2 、工作原理

S & Q

Q &

R

G1

G2

1) 无有效电平输入（ S=R=1 ）时，触发器保持稳定状态不变

1

1

S & Q

Q &

R

G1

G2

若初态 Qn = 1 若初态 Qn = 0

1

0

1 0

1

01

1


触发触发器器保持原有保持原有状态不变状态不变，，即原来的状即原来的状态被触发器态被触发器存储起来，存储起来，这体现了触这体现了触发器具有记发器具有记忆能力。忆能力。

S & Q

Q &

R

G1

G2

2) 在有效电平作用下（ S=0 、 R=1 ），无论初态 Q n 为 0或 1 ，触发器都会转变为 1 态。

0

1

S & Q

Q &

R

G1

G2

若初态 Qn = 1 若初态 Qn = 0

1

0

10

1

0

1

1

0


2 、工作原理

这种情这种情况称将触发况称将触发器器置置 11 或置或置位位。。 SS 端端称称为触发器的为触发器的置置 11 端或置端或置位端位端。。

S & Q

Q &

R

G1

G2

3) 在有效电平作用下（ S=1 、 R=0 ），无论初态 Q n 为 0

或 1 ，触发器都会转变为 0 态。

1

0

初态 Qn = x

x

1

0


这种情况这种情况称将触发器称将触发器置置00 或复位或复位。。 RR端端称为触发器称为触发器的的置置 00 端或复端或复位端位端。。

2 、工作原理

4) 当（ S=0 、 R=0 ）时，无论初态 Q n 为 0或 1，触发器状态不定。

S & Q

Q &

R

G1

G2

0

0

初态 Qn = x

1

1


R=0 、 S=0 时： Q=Q=1 ，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的 0同时撤除后，将不能确定触发器是处于 1状态还是 0状态。所以触发器不允许出现这种情不允许出现这种情况况，，这就是基本 RS触发器的约束条件约束条件。。此状态为不定状态。为避免不定状态，对输入信号应加 S+R=1 的约束条件。

2 、工作原理

3 、触发方式

S & Q

Q &

R

G1

G2

01

10

10置 1 端

置 0 端

基本触发器的触发方式属电平触发。


S R

1 1 0 0

1 1 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

0 0 0 不定 0 0 1 不定

4 、逻辑功能逻辑功能表

nQ 1nQ

R+S=1

保持

置 1

置零

不定


触发器的新状态 Qn+1 （也称次态）不仅与输入状态有关，也与触发器原来的状态 Qn （也称现态或初态）有关。


特点：

① 有两个互补的输出端，有两个稳态。

② 有复位（ Q=0 ）、置位（ Q=1 ）、保持原状态三种功能。

③ R 为复位输入端， S 为置位输入端，该电路为低电平有效。

④ 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发”。

4 、逻辑功能

画工作波形的方法： 1. 根据触发器动作特征确定状态变化的时刻； 2. 根据触发器的逻辑功能确定 Qn+1 。

S

R

Q

Q

0

1

1

1

0

1

1

1

0

1

1

1 0

1 1

1

0

0

不

定不变不定置 1 不变置 1 不变置 0 不变

工作波形能直观地表示其输入信号与输出的时序关系。


4 、逻辑功能

5.1.1 5.1.1 基本基本 RSRS 触发器触发器5.5. 用用或非门或非门实现的基本实现的基本 RSRS 触发触发

器器（ a）逻辑图

S

R Q

Q

G1

G2

≥1

≥1

Q

Q

S

R

（ b）逻辑符号

输入高电平有

效

由逻辑图可得逻辑表达式为： QRQ

QSQ

综上所述，基本 RS 触发器具有复位（ Q=0 ）、置位（ Q=1 ）、保持原状态三种功能， R 为复位输入端， S 为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。

6 、应用举例例 1 用基本 RS 触发器

和与非门构成四位二进制数码寄存器。

D3

D2

D1

D0 &

&

&

&

R

S

R

S

R

S

R

S

FF3

FF2

FF1

FF0

Q3

Q2

Q1

Q0

Cr LD

高电平有效低电平有效


数码输入

数码输出

置数控制（ LD ）清零输入

（ Cr ）

D3

D2

D1

D0 &

&

&

&

R

S

R

S

R

S

R

S

FF3

FF2

FF1

FF0

Q3

Q2

Q1

Q0

Cr LD

工作原理：第一步：清零过程

0 01

不变

置 0 S=1 R=0

S=1 R=1

1

1

1

1

1

0

0

0

0

R=1

置 1 Qi=1

不变 Qi=0

第二步：置数过程

Qi=Di

D3

D2

D1

D0S=Di

当 S=Di=0

当 S=Di=110

1

1

1

1

不变 S=1 R=1

保持为 0

置数前先清零


例 2 消除机械开关振动引起的抖动现象

(a) (b)

+5V

R 1k

vo

vo S

+5V

1k

A

B &

& Q

Q

+5V

S 由 B 到 A

S 由 A 到 B

A

B

Q

S

R

S接 B

S 接 A

悬空时间

S接 A振动 S悬空时间接 B振动

S

R


基本 RS 触发器存在的问题：• 由与非门组成的基本 RS 触发器可以实现记忆元件

的功能，但是当 RS 端从“ 00” 变化到“ 11” 时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。

• 由或非门组成的基本 RS 触发器同样存在这一问题。因此，要对触发器的输入加以控制。

• 实际应用的触发器是实际应用的触发器是电平型电平型或或脉冲型触发器脉冲型触发器，电，电路的抗干扰能力差。路的抗干扰能力差。


5.1.2 5.1.2 同步同步 RSRS 触发器触发器

在实际应用中，触发器的工作状态不仅要由 R 、 S 端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端 CP ，只有在 CP 端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。


S

CP

R

&

& &

&

G3

G1

G2

G4

Q4

Q3

Q

Q

1S

C1

1R

Q

Q

CP

逻辑符号

电路结构

1 、电路结构及逻辑符号电路结构：由基本 RS 触发器和时钟脉冲控制门电路组成。

基本基本 RSRS 触发器触发器输入控制电路输入控制电路

2 、工作原理

S

CP

R

&

& &

&

G3

G1

G2

G4

Q4

Q3

Q

Q

• S=0 ， R=0 ： Qn+1=Qn

• S=1 ， R=0 ： Qn+1=1

• S=0 ， R=1 ： Qn+1=0

• S=1 ， R=1 ： Qn+1= Ф

CP=1 ：

CP=0 ：状态不变

01

&

&

&

&

3 、触发方式：为时钟高电平触发方式。

状态发生变化。


同步 RS 触发器的状态转换分别由 R 、 S 和 CP 控制，其中， R 、 S控制状态转换的方向； CP控制状态转换的时刻。

3 、触发器功能的几种表示方法1) 逻辑功能表（ CP=1 ）

nQ1

0

00

0

S R Qn Qn+1 说明

0 0

0 0

0 1

状态不变

0 0

1 1

0 1

状态同 S

1 1

0 0

0 1

状态同 S

1 1

1 1

0 1

－－状态不定

1 1 1

5.1.2 5.1.2 同步同步 RSRS 触发器触发器 -- 触发器功能的几种表示方法

RS 触发器次态卡诺图

2) 特性方程

0 1 0 0

1 1 × ×

S

1

RQn

0

00 01 11 10

1

0

n nQ S RQ

SR

（约束条件）


触发器次态 Qn+1 与输入状态 R 、 S 及现态 Qn

之间关系的逻辑表达式称为触发器的特性方程。

3) 状态转换图

1 0

S=0 R=1

S=1 R=0

S=x R=0

S=0 R=x

逻辑功能表

nQ1

0

00

0

S R Qn Qn+1 说明

0 0

0 0

0 1

状态不变

0 0

1 1

0 1

状态同 S

1 1

0 0

0 1

状态同 S

1 1

1 1

0 1

－－状态不定

1 1 1

任何电路结构的任何电路结构的 RSRS 触发器都有与此相同的功触发器都有与此相同的功能表、特性方程及状态转换图。能表、特性方程及状态转换图。


状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。

5 ）波形图：触发器的功能也可以用输入输出波形图直观地表示出来

CP

S

R

Q

S R Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Ф

同步 RS 触发器真值表

在 CP 为低电平期间，触发器的状态不变。

在 CP 为高电平期间， R 、 S 信号影响触发器的状态。


4、时序电路分析举例例 1 同步 RS 触发器及逻辑门组成的时序电路及输入 CP 、D 端波形如图所示，设触发器初态为 0 ，试画出触发器 Q 端的输出电压波形。〔同步 D锁存器（或称双稳态锁存器），适用于单端输入信号的场合。〕

1

D 1S Q

Q 1R

CP D

CP

Q

C1

解：同步 RS 触发器 S=D ， R= D, 电路只有置 0 、置 1两种逻辑功能。

S(R)


5. 同步 RS 触发器存在的问题： CP

S

R

Q

•在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。


造成空翻现象的原因是同步触发器结构的不完善，下面将讨论的几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。

S

CP

R

G 8

G 7

G 9

G 5

G 6

&

& &

&

&

& &

&

1

Q

Q

G 3

G 1

G 2

G 4

（ 1 ）电路结构和逻辑符号

主触发器从触发器

Q’

Q’

1 S

C1

1R

Q

Q

逻辑符号

1 、由两个同步 RS 触发器组成的主从触发器

5.1.3 5.1.3 主从触发器主从触发器

“┐”表示“延迟输出”

直接接收输入信号接收主触发器

的输出信号

当 CP=1 时：

CP=1

1

1

1 0

Q’ 和 Q’ 的状态由 S 和 R决定

G7被打开

G8被打开

1

1Q 和 Q 的状态保持不变

5.1.3 5.1.3 主从触发器主从触发器（ 2 ）工作原理（内部原理分析）

（ 2 ）工作原理

1S

1R

C1

┐

┐

1S

1R

C1

┐

┐

1

S

R

CP

Q

Q

Q

Q

主触发器从触发器当 CP=1 时

两个同步 RS 触发器都是在CP=1 时有效。

主触发器根据S和 R的状态翻转，而从触发器保持原来的状态不变。

Q’ 和 Q’ 的状态由 S和 R决定

1

0

有效电平

无效电平


Q 和 Q的状态保持不变

1S

1R

C1

┐

┐

1S

1R

C1

┐

┐

1

S

R

CP

Q

Q

Q

Q

主触发器从触发器当 CP 由 1变0时无论 S、 R的状态如何改变，主触发器的状态不再改变。而此时从触发器按照与主触发器相同的状态翻转。

1→0

0→1

无效电平

有效电平

5.1.3 5.1.3 主从触发器主从触发器（ 2 ）工作原理

Q 和 Q的状态按 Q’ 和Q’ 的状态

翻转

Q’ 和 Q’ 的状态不变

1S

1R

C1

┐

┐

1S

1R

C1

┐

┐

1

S

R

CP

Q

Q

Q

Q

主触发器从触发器当 CP=0 时

主触发器被封锁，其状态保持不变；从触发器状态因受主触发器状态影响，此时主触发器状态不变，故从触发器状态也不会再变。

0

无效电平

1

有效电平

Q’ 和 Q’ 的状态不变

Q和 Q的状态也不变

5.1.3 5.1.3 主从触发器主从触发器（ 2 ）工作原理

（ 3 ） RS 触发器功能分析 1) 特性方程

0

1

SR

QRSQ nn

（约束条件）

2) 逻辑功能表

nQ1

0

00

0

状态不定－－

0 1

1 1

1 1

状态同 S 0 1

0 0

1 1

状态同 R 0 1

1 1

0 0

状态不变 0 1

0 0

0 0

说明 Qn+1 Qn R S

1 1

1

3) 状态转换图

1 0

S=0 R=1

S=1 R=0

S=x R=0

S=0 R=x


（ 4）电路特点① 主从 RS 触发器采用主从控制结构，从根本上解决了

输入信号直接控制的问题。具有 CP ＝ 1期间接收输入信号， CP下降沿到来时触发翻

转的特点。在 CP的一个变化周期中触发器输出端的状态只可能改变一次。

② 主从触发器的翻转是在 CP 由 1 变 0 时刻（ CP 下降沿）发生的， CP 一旦变为 0后，主触发器被封锁，其状态不再受 R 、 S 影响，故主从触发器对输入信号的敏感时间大大缩短，只在 CP 由 1变 0的时刻触发翻转，因此不会有空翻现象。

③仍然存在着约束问题。即在 CP＝ 1期间，输入信号 R和 S不能同时为 1。



RS 触发器的特性方程中有一约束条件 SR=0 ，即在工作时，不允许输入信号 R、 S同时为 1。这一约束条件使得 RS触发器在使用时，有时感觉不方便。如何解决这一问题呢？我们注意到，触发器的两个输出端 Q、在正常工作时是互补的，即一个为 1，另一个一定为 0。因此，如果把这两个信号通过两根反馈线分别引到输入端的 G7、 G8门，就一定有一个门被封锁，这时，就不怕输入信号同时为 1了。这就是主从 JK触发器的构成思路。

2 、主从 JK 触发器

Q

S

CP

R

G 8

G 7

G 9

G 5

G 6

&

& &

&

&

& &

&

1

Q

Q

G 3

G 1

G 2

G 4

电路结构


JJ

KK

主从 RS触发器

S

R

（ 2 ）主从 JK触发器的功能分析

电路结构

J

CP

K

&

&

&

&

&

&

&

&

1

&

&

G8

G7

G10

G11

G9

G3

G1

G2 G4

G6

G5

Q

Q

Q

Q

1 ）逻辑功能：特性方程1

0

n nQ S RQ

SR

S JQR = KQ

将

代入上式，得到 JK触发器的特性方程：

1 n nn nQ JQ KQ Q n nJQ KQ


•3 ） JK 触发器的状态转换图

nQ1

0

00

0

J K Qn Qn+1 说明

0 0

0 0

0 1

状态不变

0 0

1 1

0 1

置 0

1 1

0 0

0 1

置 1

1 1

1 1

0 1

翻转

1 1 1

•2 ） JK 触发器的功能表

Qn0 1

1 0

J=X K=1

J=1 K=X

J=X K=0

J=0 K=X

任何结构的 JK触发器都具有与以上相同的功能表、特性方程及状态转换图。

nn1 QKQJQn

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

（ 2 ）功能分析


（ 3 ）工作波形

1J

C1

1K

Q

Q

J

CP

K

CP

J

K

Q

1

0

0

1

1

1

0

0

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

JK触发器真值表

已知CP、 J、 K 信号的波形，触发器的初态为 0 , 画出输出端 Q 的工作波形。

低电平触发

在高电平处接收输入信号

在 CP脉冲的高电平期间将输入信号存储于主触发器。

在 CP脉冲的低电平到来时发生状态变化。


在画主从触发器的波形图时，应注意以下两点：（ 1 ）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。（ 2 ）在 CP=1期间，如果输入信号的状态没有改变，判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。

例 1 主从 JK 触发器的输入信号 CP 、 D 的波形分别如图所示，设触发器的初态为 1 ，试画出输出端 L 的波形。

C1

D

CP

1J

1K & L

Q

Q

1

CP

D

L

Q

Q

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

JK 触发器真值表

J(K)

解： J=D ， K= D, 只有置 0 和置 1 两种功能。

QCPQCPL

在 CP 脉冲的低电平期间将输入信号存储于主触发器。

在 CP 脉冲的高电平到来时发生状态变化。

高电平触发

5.1.3 、主从 JK 触发器

（ a）

C1

J

CP

1J

1K

Q

Q K

5.1.3 主从 JK 触发器存在的问题问题：一次变化主从 JK 触发器如图（ a ）所示，设初始状态为 0 ，已知输入 J 、 K 的波形图如图（ b ），画出输出 Q 的波形图。

CP

J

K

Q

=0

图（ b) 主从 JK触发器的一次变化波形

J

CP

K

&

&

&

&

&

&

&

&

1

&

&

G8

G7

G10

G11

G9

G3

G1

G2 G4

G6

G5

Q

Q

Q

Q

5.1.3 主从 JK 触发器存在的问题

由此看出，主从 JK 触发器在 CP=1 期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。一次变化现象也是一种有害的现象，如果在 CP=1 期间，输入端出现干扰信号，就可能造成触发器的误动作。为了避免发生一次变化现象，在使用主从 JK 触发器时，要保证在 CP=1 期间， J 、 K 保持状态不变。

要解决一次变化问题，仍应从电路结构上入手，让触发器只接收 CP 触发沿到来前一瞬间的输入信号。这种触发器称为边沿触发器。

CP

J

K

Q

=0

图（ b)主从 JK触发器的一次变化波形


边沿触发器不仅将触发器的触发翻转控制在 CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在 CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。

D

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

R

S


1 、电路结构和逻辑符号一、维持 - 阻塞 D触发器

同步 RS 触发器的基础上，再加两个门 G5 、 G6，将输入信号 D变成互补的两个信号分别送给 R 、 S端，即 R= ， S=D，就构成了同步 D触发器。很容易验证，该电路满足 D触发器的逻辑功能，但有同步触发器的空翻现象。

D

D

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

R

S


1 、电路结构和逻辑符号一、维持 - 阻塞 D触发器

为了克服空翻，并具有边沿触发器的特性，在下图电路的基础上引入三根反馈线 L1 、 L2、 L3 。

L3

L2

L1


1 、电路结构和逻辑符号

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

S

1D

R

Q

Q ＞C1

RD

SD

逻辑图逻辑符号

1

0

SD 、 RD 分别为直接置 1 和置 0 信号，低电平有效。

基本 RS 触发器

一、维持 - 阻塞 D触发器


1 、电路结构和逻辑符号

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

S

1D

R

Q

Q ＞C1

RD

SD

逻辑图逻辑符号

预置端

清零端 1

0 1

00

1

111

111

1

0

SD 、 RD 分别为直接置 1 和置 0 信号，低电平有效。

基本 RS 触发器

一、维持 - 阻塞 D触发器

RRDD 和和 SSDD 的作用主要是用来给触发器的作用主要是用来给触发器设置初始状态设置初始状态，或对触发，或对触发器的状态进行器的状态进行特殊特殊的控制。在使用时要注意，任何时刻，只能一的控制。在使用时要注意，任何时刻，只能一个信号有效，不能个信号有效，不能同时同时有效。有效。

2 、工作原理

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

Q5

Q6

Q3

Q4

SD=RD =1

&

&

0

1

1

1

1

Qn+1=Qn

&

&

D

D

CP = 0

DQ 5

DQ 6


CP = 0 期间 D 信号存于 Q6

一、维持阻塞D触发器

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

Q5

Q6

Q3

Q4

CP由 0 变 1 DQn 1 DQn 1

&

&

D

D

D

D D

D

在 CP脉冲的上升沿到来时，触法器的状态改变，且与 D信号相同

SD=RD =1

2 、工作原理

5.1.4 边沿触发器一、维持阻塞D触发器

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

Q5

Q6

Q3

Q4

2 、工作原理

SD=RD =1

CP=1

& D

D

1

若 Q3=0 ， Q4=1

0

1

1

0

置 0维持线，置 1阻塞线

10

1


RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP

Q5

Q6

Q3

Q4

2 、工作原理 CP=1

&

D

D

1

若 Q3=1 ， Q4=0

1

0

0

置 1维持线

1

& 1

SD=RD =1

1



置 0阻塞线

可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在的触发翻转控制在 CPCP 上跳沿到来的一瞬间，并接收上跳沿到来的一瞬间，并接收 CPCP 上跳沿到上跳沿到来前一瞬间的来前一瞬间的 DD 信号。维持—阻塞触发器因此而得名。信号。维持—阻塞触发器因此而得名。

3 、触发方式

维持阻塞D触发器在 CP脉冲的上升沿产生状态变化，属上升沿

触发方式。其次态取决于 CP脉冲上升沿到达前瞬间 D端的信号。

RD

D

SD

&

&

&

&

&

&

G5

G6

G3

G4

G1

G2

Q

Q

CP


S

1D

R

Q

Q ＞C1

RD

SD

逻辑符号


4、逻辑功能逻辑功能表

nQ 1nQ

0 0 0

0 1 0

1 0 1

1 1 1

特性方程 Qn+1=D

状态转换图

D=1

D=0

D=0 D=1 0 1

D


工作波形

S 1D

R

Q

Q

＞

“1” D

CP C1

CP

D

Q

D 触发器的逻辑功能表 nQ 1nQD

0 0 0

0 1 0

1 0 1

1 1 1 维持阻塞 D触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号 D。


二、由传输门组成的 CMOS 主从 D触发器

D

CP

CP

G1 G2

CP

CP

CP

CP QQ

G3 G4

CP

CP

TG1 1 1

TG2 TG4

TG31 1


Q

Q

1D

C1

逻辑符号

用 CMOS 逻辑门和 CMOS传输门组成的主从 D触发器。图中， G1 、 G2 和 TG1 、 TG2 组成主触发器， G3 、 G4和 TG3 、 TG4组成从触发器。 CP和为互补的时钟脉冲。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。


1．电路结构

二、由传输门组成的 CMOS 主从 D触发器

D

CP

CP

G1 G2

CP

CP

CP

CP QQ

G3 G4

CP

CP

TG1 1 1

TG2 TG4

TG31 1


Q

Q

1D

C1

逻辑符号

2. 工作原理： (1) CP正跳变后：

TG1导通， TG2截止——输入信号 D 送入主触发器 Q ，。

TG3截止， TG4导通——从触发器维持在原来的状态不变。


二、由传输门组成的 CMOS 主从触发器

D

CP

CP

G1 G2

CP

CP

CP

CP QQ

G3 G4

CP

CP

TG1 1 1

TG2 TG4

TG31 1


Q

Q

1D

C1

逻辑符号

2. 工作原理：

(2) CP负跳变后：

TG1截止， TG2导通——主触发器维持原态不变。 TG3导通， TG4截止——主触发器的状态送入从触发器使Q 状态变化。


可见，该触发器是在利用可见，该触发器是在利用 44 个传输门交替地开通和关闭将触个传输门交替地开通和关闭将触发器的触发翻转控制在发器的触发翻转控制在 CPCP 下跳沿到来的一瞬间，并接收下跳沿到来的一瞬间，并接收 CPCP 下跳下跳沿到来前一瞬间的沿到来前一瞬间的 DD 信号。信号。

3. 由传输门组成的 CMOS 主从触发器

（ 2 ） D触发器的逻辑功能

逻辑功能表nQ 1nQD

0 0 0

0 1 0

1 0 1

1 1 1

特性方程 Qn+1=D

状态转换图 D=1

D=0

D=0 D=1 0 1

触发方式：在 CP 高电平期间存储信号， CP 的负跳沿触发翻转 .


• （ 2 ） D触法器的逻辑功能

CP

D

Q

5.1.3 主从触发器

3. 由传输门组成的 CMOS 主从触发器

工作波形

Q

Q

1D

C1

逻辑符号

例 1 ：高速 CMOS 边沿 D 触发器 74HC74 电路及输入 CP 、RD 、 SD 和 D 信号波形分别如图所示，设触发器的初态为 1 ，试对应画出输出端 Q 的波形。

S 1D

Q

17474

2

＞

SD D

CP C1

RD

CP SD

RD

1 2 3

D

Q 直接（异步）输入端


1. 集成主从 RS 触发器 (TTL 集成主从 RS 触发器 74LS71 )

＞

Q

Q

SD

RD

C1

S1

S2S3

R1

R2R3

R

S

1CP

1S

1R

&

&

逻辑符号

1

2

3

4

5

6

7 8

9

10

11

12

13

14NC

RD

S1

S2

S3

Q

GND Q

R1

R2

R3

1CP

SD

VCC

引脚分布图

5.2 集成触发器

74LS7174LS71 为多输入端的单为多输入端的单 RRSS 触发器，它有触发器，它有 33 个个 RR 端和端和 33个个 SS 端，端， 33 个个 RR 端之间是与逻端之间是与逻辑关系，辑关系， 33 个个 SS 端之间也是与端之间也是与逻辑关系，逻辑关系， 1R = R1R = R11·R·R22·R·R33 ，，1S = S1S = S11·S·S22·S·S33 。使用中如。使用中如有有多余多余的输入端，应将其接的输入端，应将其接高高电平。该触发器带有直接置电平。该触发器带有直接置 00端端 RRDD 和直接置和直接置 11 端端 SSDD ，都为，都为低低电平有效，不用时应接电平有效，不用时应接高高电电平。平。 74LS7174LS71 为主从型触发器，为主从型触发器，CPCP 下跳沿触发。下跳沿触发。

主从 RS 触发器 74LS71 功能表

＞

Q

Q

SD

RD

C1

S1

S2S3

R1

R2R3

R

S

1CP

1S

1R

&

&

逻辑符号

定不HHHH

HL H LHH

LHLHHH

QnQnLLHH

HL×××LH

LH×××HL

QQ 1R 1S 时钟CP

清零RD

预置SD

输出输入

5.2 集成触发器

76

2. 集成主从 JK 触发器 ---HC76

逻辑符号引脚图

预置输入端

清零输入端

1 ）、逻辑符号和引脚图

高速 CMOS双 JK触发器属于负跳沿触发的边沿触发器

＞

＞

1Q

1Q

1SD

2RD

2Q

1RD

2SD

S

1J

C1

1K

R

1J

1CP

1K

2J

2CP

2K 2Q

1

2

3

4

5

6

7

8 9

10

11

12

13

14

15

16 1CP

1SD

1RD

1J

VCC

2SD

2RD

2Q

2K

GND

1Q

1K

2CP

2J

2Q

1Q

主从 TTL的 7476、 74H76、边沿 TTL74LS76等，功能都一样。

5.2 集成触发器

2)JK 触发器 HC76 的逻辑功能表输入输出

CP J K Q

L H × × × H L

H L × × × L H

H H L L Qn

H H H L H L

H H L H L H

H H H H Qn

DS DR Q

nQ

nQ

2 . 集成主从 JK 触发器 ---HC76

5.2 集成触发器

3 、集成边沿 D 触发器（ 1 ）逻辑符号和引脚图

＞

＞

1SD

1D

1CP

1KD

2SD

2D

2CP

2RD

S

1D

C1

R

1D

C1

R

1Q

1Q

2Q

2Q

逻辑符号引脚图

异步置位端

异步清零端

1RD

5.2 集成触发器

DS

2 、逻辑功能表

DRCP D Qn+1

0 1 1 0

1 1 1 1

× 1 1 Qn

× × 0 1 0

× × 1 0 1

× × 1 1 不用

5.2 集成触发器

5.3 触发器的功能转换

RS 触发器

JK 触发器

T 触发器

D 触发器

RS 触发器：置 0 、置 1 、不变、不定

JK 触发器：置 0 、置 1 、翻转、不变

D 触发器：置 0 、置 1

T 触发器：翻转、不变

1. 用 JK触发器转换成其他功能的触发器

（1） JK→D

分别写出 JK触发器和 D触发器的特性方程

比较得：

画出逻辑图：

nnn QKQJQ 1

DQn 1

)( nn QQD nn DQQD

DJ

DK

1J1K C1

┌ ┌

CP D

QQ

1


（ 2 ） JK→T（ T’）

写出 JK触发器和 T触发器的特性方程：

比较得： J=T， K=T。令 T=1 ，即可得 T’ 触发器。

nnn QTQTQ 1

nnn QKQJQ 1

┌

1JC11K

┌

CP T

QQ

C1

┌

1K

CP

┌

1J

1

QQ


2 ．用 D触发器转换成其他功能的触发器

（ 1 ） D→JK

比较得：

画出逻辑图。

nnn QKQJQ 1

DQn 1

nn QKQJD

C11D ∧

≥1

& &

1

CP

Q Q

J K

写出 D 触发器和 JK 触发器的特性方程：


（ 2 ） D→T

1DC1∧

=1

CP

Q Q

T


DQn 1

写出 D 触发器和 T 触发器的特性方程：

nnn QTQTQ 1

比较得：

画出逻辑图。

nnn QTQTQTD

（ 2 ） D→T’


DQn 1

写出 D 触发器和 T’ 触发器的特性方程：

比较得：

画出逻辑图。

C1∧1D

CP

Q Q

nn QQ 1

nQD

触发器的应用非常广泛，是时序逻辑电路重要的组成部分，其典型应用将在下一章中作较详细的介绍。这里先举一例，使读者体会触发器的“记忆”作用。

5.4 触发器“记忆”功能的举例

例：设计一个 3人抢答电路。 3人 A、 B、 C各控制一个按键开关 KA 、 KB 、 KC 和一个发光二极管 DA、 DB、 DC 。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。


A

R

B

R

C

R

+Vcc+5V KA

KB

KC

DA

DB

DC

330Ω

330Ω

330Ω

GA

GB

GC

OA

OB

OC

&

&

&

V

V

V

1. 用门电路组成的基本电路

开始抢答前，三按键开关 KA、 KB、 KC均不按下， A、 B、 C三信号都为 0， GA 、 GB 、 GC 门的输出都为 1，三个发光二极管均不亮。


A

R

B

R

C

R

+Vcc+5V KA

KB

KC

DA

DB

DC

330Ω

330Ω

330Ω

GA

GB

GC

OA

OB

OC

&

&

&

V

V

V

开始抢答后，如 KA 第一个被按下，则 A=1 ， GA 门的输出变为 VOA=0 ，点亮发光二极管 DA ，同时， VOA 的0信号封锁了 GB 、 GC 门， KB 、 KC 再按下无效。

讨论：该电路有缺陷吗？


开始抢答前，先按一下复位键 KR ，即 3 个触发器的 R 信号都为 0，使 QA 、 QB 、 QC 均置 0，三个发光二极管均不亮。开始抢答后，如 KA 第一个被按下，则 FFA 的 S=0 ，使 QA 置 1 ， GA

门的输出变为 VOA=0 ，点亮发光二极管 DA ，同时， VOA 的 0 信号封锁了 GB 、 GC 门， KB 、 KC 再按下无效。

2. 用基本 RS 触发器组成的电路 R

K

R

Q

R

Q

R

Q

+Vcc

DA

DB

DC

330Ω

330Ω

330Ω

GA

GB

GC

OA

OB

OC

&

&

&

KA

RS

KB

RS

KC

RS

R

R

R

+5V

B

C

A

FFA

FFB

FFC

V

V

VQ

Q

Q

其中 KR 为复位键，由裁判控制。

该电路与门电路功能一样，但由于使用了触发器，按键开关只要按一下，触发器就能记住这个信号。如 KA 第一个被按下，则FFA的 S=0 ，使 QA 置 1，然后松开 KA ，此时 FFA的 S=R=1 ，触发器保持原状态，保持着刚才的 QA=1 ，直到裁判重新按下 KR 键，新一轮抢答开始。这就是触发器的“记忆”作用。

触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器的应用非常重要。

（自学）


本章小结本章小结11 ．触发器有两个基本性质：（．触发器有两个基本性质：（ 11 ）在一定条件下，触发器可）在一定条件下，触发器可维持在两种稳定状态（维持在两种稳定状态（ 00 或或 11 状态）之一而保持不变；状态）之一而保持不变；（（ 22 ）在一定的外加信号作用下，触发器可从一个稳定状）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。这就使得触发器能够记忆二进制态转变到另一个稳定状态。这就使得触发器能够记忆二进制信息信息 00 和和 11 ，常被用作二进制存储单元。，常被用作二进制存储单元。

22 ．触发器的逻辑功能是指触发器输出的次态与输出的现态及．触发器的逻辑功能是指触发器输出的次态与输出的现态及输入信号之间的逻辑关系。描写触发器逻辑功能的方法主要输入信号之间的逻辑关系。描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图有特性表、特性方程、驱动表、状态转换图和波形图 (( 又称又称时序图时序图 )) 等。等。

33．按照结构不同，触发器可分为：．按照结构不同，触发器可分为： (1) (1) 基本基本 RSRS 触发器，为电平触发方式。触发器，为电平触发方式。 (2) (2) 同步触发器，为脉冲触发方式。同步触发器，为脉冲触发方式。 (3) (3) 主从触发器，为脉冲触发方式。主从触发器，为脉冲触发方式。 (4) (4) 边沿触发器，为边沿触发方式。边沿触发器，为边沿触发方式。

本章小结本章小结44 ．根据逻辑功能的不同，触发器可分为：．根据逻辑功能的不同，触发器可分为： (1) RS(1) RS 触发器触发器 RS=0 RS=0 （约束条件）（约束条件） (2) JK(2) JK触发器触发器 (3) D(3) D触发器触发器 (4) T(4) T触发器触发器（（ 55 ）） T’T’触发器触发器 55 ．同一电路结构的触发器可以做成不同的逻辑功能；同一逻．同一电路结构的触发器可以做成不同的逻辑功能；同一逻

辑功能的触发器可以用不同的电路结构来实现；不同结构的辑功能的触发器可以用不同的电路结构来实现；不同结构的触发器具有不同的触发条件和动作特点，触发器逻辑符号中触发器具有不同的触发条件和动作特点，触发器逻辑符号中CPCP端有小圆圈的为下降沿触发；没有小圆圈的为上升沿触发。端有小圆圈的为下降沿触发；没有小圆圈的为上升沿触发。

66 ．利用特性方程可实现不同功能触发器间逻辑功能的相互转．利用特性方程可实现不同功能触发器间逻辑功能的相互转换。换。

nn QRSQ 1

nnn QKQJQ 1

DQ n 1

nnn QTQTQ 1

nn QQ 1

Documents

5 触发器