Embed Size (px)
DESCRIPTION
数字电子技术基础. 信息科学与工程学院 · 基础电子教研室. 第三章 组合逻辑电路. 本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的 分析方法和设计方法 ；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成 组合电路方法。. 内容提要. 第三章 组合逻辑电路. §3.1 组合逻辑电路分析和设计方法 §3.2 编码器和译码器 §3.3 数据选择器 §3.4 加法器 §3.5 组合电路的竞争冒险. § 3.1 组合逻辑电路分析和设计方法. 一、组合逻辑电路的特点. 现时的输出仅取决于现时的输入. - PowerPoint PPT Presentation
Citation preview
数字电子技术基础
信息科学与工程学院 · 基础电子教研室
第三章 组合逻辑电路内容提要
本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。
§3.1 组合逻辑电路分析和设计方法§3.2 编码器和译码器§3.3 数据选择器§3.4 加法器§3.5 组合电路的竞争冒险
第三章 组合逻辑电路
逻辑电路
组合逻辑电路
时序逻辑电路
现时的输出仅取决于现时的输入
除与现时输入有关外还与原状态 有关
§ 3.1 组合逻辑电路分析和设计方法一、组合逻辑电路的特点
1. 由给定的逻辑图写出逻辑关系表达式。分析步骤：
2. 用逻辑代数或卡诺图对逻辑表达式进行化简。3. 列出输入输出真值表并得出结论。
电路 结构 输入输出之间的逻辑关系二、组合逻辑电路的分析方法
【例】分析下图的逻辑功能。
&
&
&
&AB
FBA
ABA
BBA
BBAABAF
BBAABA
BBAABA ）（）（ BABA
EWB仿真
BABAF
0110
【例】分析下图的逻辑功能。 AB
A
BBA
BABA
BABAF BABABABA
&
& &A
B F
1
1
任务要求 最简单的逻辑电路
1. 指定实际问题的逻辑含义 ( 逻辑抽象 ) ，列出真值表。设计步骤：
三、组合逻辑电路的设计方法
(2) 定义逻辑状态的含义。(3) 列出真值表。
(1) 确定输入变量和输出变量。
3. 根据器件类型化简。4. 画出逻辑电路图。2. 写出逻辑表达式，以便于化简。
【例 1 】设计三人表决电路（ A 、 B 、 C ）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。
【例 1 】设计三人表决电路（ A 、 B 、 C ）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.逻辑抽象。 三个按键 A 、 B 、 C 作为输入变量，按下时为“ 1” ，不按时为“ 0” 。输出量为
Y ，多数赞成时是“ 1” ，否则是“ 0” 。2. 根据题意列出真值表。
A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
真值表
3. 画出卡诺图：
000
01
111
m3
m5
m6
m7
7653 mmmmY
用卡诺图化简
ABC
00 01 11 10
0
1
0 0 1 0
0 1 1 1 AB
AC
BC
CABCABY
4. 根据逻辑表达式画出逻辑图。CABCABY
&
1&
&
A
BB
CY
CABCAB CABCAB
&
&
&
&
AB
C Y
CABCABY 若用与非门实现
EWB仿真
【例 2 】设计一个用 3 个开关控制灯的逻辑电路，要求任意一个开关都能控制灯的由亮到灭或由灭到亮。解：用 A 、 B 、 C 分别表示三个开关，作为输入变量，用“ 0” 表示开关“打开”， “ 1” 表示开关“闭合” 。 Y 表示灯，作为输出变量，用“ 0” 表示灯“灭”， “ 1” 表示灯“亮” 。
A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
01101001
m1
m2
m4
m7
7421 mmmmY
用卡诺图化简
ABC
00 01 11 10
0
1
0 1 0 1
1 0 1 0
ABCCBACBACBAY
1. 由给定的逻辑图写出逻辑关系表达式。
分析步骤：
2. 用逻辑代数或卡诺图对逻辑表达式进行化简。3. 列出输入输出真值表并得出结论。
1. 指定实际问题的逻辑含义，列出真值表。
3. 根据器件类型化简。4. 画出逻辑电路图。
设计步骤：
2. 写出逻辑表达式，以便于化简。
3.2.1 编码器§3.2 编码器和译码器
用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号。实现编码操作的电路就是编码器。如计算机的 111 键盘。
编码器普通编码器优先编码器
一、三位二进制编码器--- 八线 - 三线编码器
设八个输入端为 I0
I7 ，八种状态，与之对应的输出设为 Y0 、Y1 、 Y2 ，共三位二进制数（设计编码器的过程与设计一般的组合逻辑电路相同）。 8线
－3线编
码器
I0
Y2
Y1
Y0
I1
I2
I3
I4
I5
I6
I7
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1
真值表
76542 IIIIY 76321 IIIIY
75310 IIIIY
8-3 编码器逻辑图
EWB仿真
76542 IIIIY
76321 IIIIY
75310 IIIIY
优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。如： 74LS148 即为 8
线 -3 线优先编码器。
二、优先编码器
74L
S148
SI7I6I5I4I3
I2I1I0
YS
Y2
Y1
Y0
YEX
状态信号输入端代码输出端
选通输入端
S ---- 选通输入端 ,低电平有效。
（低电平有效）（低电平有效）
74L
S148
SI7I6I5I4I3
I2I1I0
YS
Y2
Y1
Y0
YEX
状态信号输入端代码输出端
选通输入端
YS ---- 选通输出端 ,“电路工作，但无编码输入”时输出低电平。
选通输出端
（低电平有效）（低电平有效）
74L
S148
SI7I6I5I4I3
I2I1I0
YS
Y2
Y1
Y0
YEX
状态信号输入端（低电平有效）代码输出端（低电平有 效）
选通输入端 选通输出端
扩展端
YEX ---- 扩展端 ,“ 电路工作，而且有编码输入”时输出低电平。
74LS148 的功能表
注意： I7的优先级最高
第三章 组合逻辑电路内容提要
本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。
【 】内容回顾
逻辑电路
组合逻辑电路
时序逻辑电路
现时的输出仅取决于现时的输入
除与现时输入有关外还与原状态 有关
§ 3.1 组合逻辑电路分析和设计方法一、组合逻辑电路的特点
【 】内容回顾
1. 由给定的逻辑图写出逻辑关系表达式。分析步骤：
2. 用逻辑代数或卡诺图对逻辑表达式进行化简。3. 列出输入输出真值表并得出结论。
电路 结构 输入输出之间的逻辑关系二、组合逻辑电路的分析方法【 】内容回顾
任务要求 最简单的逻辑电路
1. 指定实际问题的逻辑含义 ( 逻辑抽象 ) ，列出真值表。设计步骤：
三、组合逻辑电路的设计方法
(2) 定义逻辑状态的含义。(3) 列出真值表。
(1) 确定输入变量和输出变量。
【 】内容回顾
3. 根据器件类型化简。4. 画出逻辑电路图。2. 写出逻辑表达式，以便于化简。【 】内容回顾
§3.2 编码器和译码器3.2.1 编码器
编码器普通编码器优先编码器
一、三位二进制编码器
8线－3
线编码器
I0
Y2
Y1
Y0
I1
I2
I3
I4
I5
I6
I7
【 】内容回顾
二进制代码高低电平信号
【 】内容回顾二、优先编码器
优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。
74LS148 的功能表
注意：输出信号为反码输出
YS ---- 选通输出端 ,“电路工作，但无编码输入”时输出低电平。YEX ---- 扩展端 ,“电路工作，而且有编码输入”时输出低电平。
【例】用两片 74LS148 实现 16 线 -4 线编码器 ,其中 A15的优先级最高， A0的优先级最低。
【例】用两片 74LS148 实现 16 线 -4 线编码器。
74LS148 （ 1 ）7I 6I 5I 4I 3I 2I 1I 0I
S SY
EXY 2Y 1Y 0Y
74LS148 （ 2 ）7I 6I 5I 4I 3I 2I 1I 0I
S SY
EXY 2Y 1Y 0Y
15A 13A 11A 9A 7A 5A 3A 1A14A 12A 10A 8A 6A 4A 2A 0A
& & & &
0Z1Z2Z3Z
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。
译码器二进制译码器二－十进制译码器显示译码器
3.2.2 译码器
一、二进制译码器 二进制译码器有 n个输入端 (即 n位二进制码 )，2n 个输出线。 常见的译码器有 2—4译码器、 3—8译码器和 4—16译码器。
3线－8
线译码
器
Y 0A2
A1
A0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
二进制代码 高低电平信号
74LS138 S1 S2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
地址输入端 片选输入端
输出端，低电平有效
3—8译码器
&
&
&
&
&
&
&
Y0
1
1
1
1
1
1
1
· ············
SS1
S2S3
A2
A1
A0
Y1
Y6
Y7
·············
70127
10121
00120
mAAAY
mAAAY
mAAAY
----74LS138为最低位。为最高位，其中
为地址输入端，为片选输入端、、
02
321
AASSS 012 AAA,
&
1S
S1
S2S3
&
1S
S1
S2
S3
321 SSSS
0123210120 AAASSSAAASY
321 SSS
1A Y
1A Y
0S0S1S 321 ，，
：因此，在使用时应注意
74LS138 的功能表
1 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1
1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1× × × 1 × 1 1 1 1 1 1 1 1× × ××0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0S1+S2S1
输出输入
1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1
1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0
二、译码器的应用1. 地址译码在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信号 A……送到译码器的输入，译码器的输出 Y……接相应的地址外设的使能端，则对应于地址信号的一组代码、可选中且仅选中一个地址外设。
例：利用译码器分时将采样数据送入计算机。
0Y1Y 2Y
3Y0A1A
S
2-4 线译码器
A B C D
三态门 三态门 三态门 三态门AE BE CE DE
总线
00
0
全为 1
工作原理：（以 A0A1=00 为例）
数据
0Y1Y 2Y
3Y0A1A
S
2-4 线译码器
A B C D
三态门 三态门 三态门 三态门AE BE CE DE
总线 脱离总线
2. 级联扩展
3 － 8 译码器（ 1 ） S1 S 2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
3 － 8 译码器（ 2 ） S1 S2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
Z0 Z7 Z8 Z15
1
D3
D2
D1
D0
70123
0123217
00123
0123210
mDDDD
AAASSSZ
mDDDD
AAASSSZ
150123
01232115
80123
0123218
mDDDD
AAASSSZ
mDDDD
AAASSSZ
Y0
Y7
Y6
Y1
·
······D
3. 用作多路分配器
0123210 AAASSSY
01210 AAASY 时：当 032 SS
10012
012
000
,1
SYAAA
AAA
时，
即显然：当
11012 SY001AAA 时，
17012 111 SYAAA 时，………
中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。
4. 实现组合逻辑函数
任何一个逻辑函数都可以表示成最小项和的形式，而 3-8 译码器的输出对应于不同的最小项，因此，可用3-8 译码器方便的实现逻辑函数。
【例 1 】 试用 3—8 译码器实现函数：
)3,2,1,0(mY
)7,4,0(mY
2
1
7401 mmm)7,4,0(mY
740 mmm
740 mmm 740 YYY
)3,2,1,0(mY2 3210 YYYY
1A B C
7401 YYYY
74LS138 S1 S 2 S 3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
&Y1
&Y2
32102 YYYYY
【例 2 】设计一个用 3 个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
01101001
最小项
m0
m1
m2
m3
m4
m5
m6
m7
A B C 1
74LS138 S1 S 2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
7421 mmmmY 7421 YYYY
Y
&
EWB仿真
【练习】 试用 3—8 译码器实现函数：
ABCCBCBAF
CBAABCCAF
2
1
1A B C
3 － 8 译码器 S1 S2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
&F2
&F1
7042
5746
YYYY
YYYY
＝
＝
ABCCBACBACBAF
CBAABCCBACABF
2
1
n-2n 线译码器，包含了 n 变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于 n的组合逻辑函数。
三、显示译码器
二 - 十进制编码显示译码器 显示器件
在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。
显示器件 LED 显示器LCD 显示器
真值表
15
14
13
mmm
11m
7m
”表示其他的状态。“上的人同意，”表示有三个或三个以“，作为输出变量
表示不同意；”“”表示同意，“，作为输入变量、、、
题
01 Y
0 1 DCBA3.3
151413117 mmmmmY
0
ABCABD
BCD
ACD
BCDACDABDABC
BCDACDABDABCY
BCDACDABDABCY
0 1
M M CBA 3.4
LS
根据题意列出真值表”表示水泵不工作；” “表示水泵工作，“
，作为输出变量、，作为输入变量、、题
A B C ML MS A B C ML MS
0 0 0
0 0 10 1 0
0 1 1
1 0 0
1 0 11 1 01 1 1
0 0
10× ×
01
× ×
× ×
× ×11
BCA 00 01 11 10
0
1
0 1 0 ×
× × 1 ×
CBAMS
BCA 00 01 11 10
0
1
0 0 1 ×
× × 1 ×
BM L
CBAMS BM L
3线－8
线译码
器
Y 0A2
A1
A0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
二进制代码 高低电平信号
【 】内容回顾译码器
74LS138
地址输入端 片选输入端
输出端 【 】内容回顾
77
00
mY
mY
一、二进制译码器
0 S ,0 S , 32 1S1
注意：
二、 译码器的应用
3 － 8 译码器（ 1 ） S1 S 2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
3 － 8 译码器（ 2 ） S1 S2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
Z0 Z7 Z8 Z15
1
D3
D2
D1
D0
【 】内容回顾1 、 级联扩展
2 、 实现组合逻辑函数 任何一个逻辑函数都可以表示成最小项和的形式，而 3-8 译码器的输出对应于不同的最小项，因此，可用 3-8 译码器方便的实现逻辑函数。
【 】内容回顾
步骤： 1 、首先将逻辑函数表示成最小项和的形式。
2 、将逻辑函数表示成 3-8 译码器的输出 信号的形式。3 、画出电路图，注意译码器的片选端的 连接。
n-2n 线译码器，包含了 n 变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于 n的组合逻辑函数。
【 】内容回顾
三、显示译码器二 - 十进制编码
显示译码器 显示器件
显示器件LED 显示器LCD 显示器
【 】内容回顾
显示器件： 七段 LED 显示器a
b
c
d
fg
e
共阳极 LED
共阴极 LED
LED 显示器具有亮度高、响应时间短、使用寿命长、可靠性高等优点。其缺点是工作电流较大。LCD （液晶）显示器最大优点是低功耗，可在低电压下工作。其缺点是亮度低、响应速度慢。
BCD—七段显示译码器：
二 - 十进制编码显示译码器 显示器件
BCD--七段显示译码器的真值表
a
b
c
d
e
f g
1
14
74LS48
A3
a b c df gUcc
GNDA1 A2 A0RBI
e
LTBI / RBO
A0~A3 : BCD 码输入端；a~g : 七段显示码输出端。
1
14
74LS48
A3
a b c df gVcc
GNDA1 A2 A0RBI
e
LTBI / RBO
: 灯测试端，低电平有效。检查笔 段是否正常发光。LT
1
14
74LS48
A3
a b c df gUcc
GNDA1 A2 A0RBI
e
LTBI / RBO
: 灭 0 输入端，低电平有效。RBI
1
14
74LS48
A3
a b c df gUcc
GNDA1 A2 A0RBI
e
LTBI / RBO
: 灭灯输入 / 灭 0 输出端，低电平有效。BI / RBO
74LS48 与七段显示器件的连接：
为提高显示亮度，可接上拉电阻
b fa c d e g
b fa c d e g
BI D C B A
+5V
+5V
74LS48
0 0 1 0 6 . 8 0 0
0 0 0 0 0 . 6 5 0
2 0 0 3 6 . 8 8 8
1 0 6 . 8
0 . 6 5
无效 0 消隐电路设计：(1) 显示结果直观醒目；(2) 降低功耗。
小结 基本要求：1. 掌握组合电路的分析方法；2. 掌握组合电路的设计方法；3. 了解编码、译码的含义。4. 掌握译码器实现组合电路的方法；5. 了解编码器、译码器的工作原理；6. 了解显示译码器的使用。
从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0 A1
D3
D2
D1
D0
W
地址信号
输入信号输出信
号
数据选择器类似一个多掷开关。选择哪一路信号由相应的一组地址信号控制。
3.3 数据选择器
一、数据选择器 (74LS153) 的工作原理
SAADAADAADAADY )]()()()([ 013012011010
数据输入端
地址输入端控制端
输出端
0
功能表SAADAADAADAADY )]()()()([ 013012011010
D0
D1
D2
D3
输入 输出 A1 A0 Y × 1 0 0 0 0 1 0 1 0 0 1 1 0
S
数据输入端
地址输入端控制端
输出端
数据输入端
控制端 输出端
① 作数据选择，以实现多路信号分时传送；② 级联扩展；③ 实现组合逻辑函数； ④ 在数据传输时实现并—串转换； ⑤ 产生序列信号（第 5章）。
二、数据选择器的应用
1. 用 74LS153 构成八选一数据选择器
① 74LS153 为双四选一数据选择器，需一片即可产生八路输入信号；② 需三位地址线控制八路输入端；③ 用最高位控制芯片的控制端；④ 两个输出端相或产生输出信号
分析：
0 =
=0
D0D3
D0D31
1. 用 74LS153 构成八选一数据选择器
1. 用 74LS153 构成八选一数据选择器
1=
=0
D4D7
D4D
70
2. 用数据选择器设计逻辑电路
类似三变量函数的表达式！
输入 输出 A1 A0 Y 1 0 0 0 0 D0
0 1 0 D1
1 0 0 D2
1 1 0 D3
四选一选择器功能表S
:0时当 S
)()()()( 01312010 0101 AADAADAADAADY
例 1 ：利用四选一选择器实现如下逻辑函数。BCCBACBACBAF
与四选一选择器输出的逻辑式比较)()()()( 01312010 0101 AADAADAADAADY
可以令： 0AB 1AC
ADD 10
AD 2
变换）（）（）（ CBBCABCABCAF 1)(
13 D
BC
F接线图
D0 D1 D2 D3
A0
A1
YS74LS153
A“1”
1
0AB 1AC
ADD 10
AD 213 D
题 3.10
75
75
1
YY
mm
ABCCBAY
7431
2
YYYY
ABCCBABCACBAY
6403 YYYY A B C 1
74LS138 S1 S2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
& & &Y1Y2Y3
从一组数据中选择一路信号进行传输的电路，称为数据选择器。3.3 数据选择器 【 】内容回顾
数据输入端
地址输入端控制端
输出端
数据输入端控制端 输出端
SAADAADAADAADY )]()()()([ 013012011010
0
功能表
D0
D1
D2
D3
输入 输出 A1 A0 Y × 1 0 0 0 0 1 0 1 0 0 1 1 0
S
【 】内容回顾
① 作数据选择，以实现多路信号分时传送；② 级联扩展；③ 实现组合逻辑函数；
二、数据选择器的应用 【 】内容回顾
1 、与四选一选择器输出的逻辑式比较， 选择地址输入端，并将数据输入端 综合为一个输入端。2 、根据上述的分析画出接线图。
步骤 :
【 】内容回顾用数据选择器设计逻辑电路
【例 2】 试用 4选 1数据选择器实现三变量函数： CBABCACBACBAF
分析： 选择地址输入，令 A1A0=AB （可任意选择）
)(0)()()(1
)()()()(
ABBACBACBA
BACBACBACBAC
CBABCACBACBAF
与四选一选择器输出的逻辑式比较)()()()( 01312010 0101 AADAADAADAADY
0,,,1 3210 DCDCDD将 F 与 Y 对照可得 0;;1
;
)()(0)()(1
)()()()(
2310
01
DADDD
CABA
BCACBCBACB
CBABCACBACBA
CBABCACBACBAF
令
0,,,1,, 321001 DCDCDDBAAA
74LS153Y
A0
A1
D1D0 D3D2
S
F
A
B
C1
1
【例 2 】设计一个用 3 个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
01101001
最小项
m0
m1
m2
m3
m4
m5
m6
m7
7421 mmmmY
EWB仿真
CABCBACBACBA
ABCCBACBACBA
)()()()(
CDDCDDBAAA 323001 ，，则，令
74LS153Y
A0
A1
D1D0 D3D2
S
Y
A
B
C 1
用 n 位输入的数据选择器，可以产生任何一种输入变量数不大于 n+1 的组合逻辑函数。设计时采用函数式对照法。地址端作为输入端，数据输入端可以综合为一个输入端。
1 1 0 11 0 0 1+
举例： A=1101, B=1001, 计算 A+B
01
10
10
01
1
3.4 加法器
加法运算的基本规则：（ 1 ）逢二进一。（ 2 ）最低位是两个数最低位的相加，不需考虑进位。（ 3 ）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（ 4 ）任何位相加都产生两个结果：本位和、向高位的进位。
=1
&
AB S
C
一、 1 位加法器
BABABAS
ABC
A B S C 0 0 0 1 1 0 1 1
0001
0110
真值表
A---被加数； B--- 加数；S--- 本位和； C--- 进位。
半加器： 相加过程中，仅考虑被加数、加数。
A
B C
S
全加器：
A---被加数； B--- 加数； CI--- 低位的进位； S--- 本位和； CO---向高位的进位。逻辑真值表见下页
相加过程中，既考虑加数、被加数又考虑低位的进位位。
A B CI S CO
0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
全加器的真值表
【例】用 3-8 译码器和数据选择器实现加法器。
)7,4,2,1(mIABCCIBACIBACIBAS
)7,6,5,3(mABCICIABCIBABCIACO
1A B C
74LS138 S1 S 2 S3A1A2 A0
Y0 Y7Y6Y5Y4Y3Y2Y1
&CO
&S
注意： A、 B、 C的接法
EWB仿真
)7,4,2,1(mABCICIBACIBACIBAS
)7,6,5,3(mABCICIABCIBABCIACO
)()()()( BCIACIBACIBACIBAS
)(1)()()(0 BCICIBACIBACIBCO
BCI
S CO
A1 EWB仿真
1 1 0 10 0 1 1-
举例： A=1101, B=0011, 计算 A-B
0
0
1
1
0
0
1
0
二、 1 位全减器
A B BI D BO
0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
全减器的真值表
A---被减数； B---减数； BI --- 低位的借位D--- 本位差； BO---向高位的借位。
思考：如何用 74LS138实现减法器？
A---A2 ； B--- A1 ； BI --- A0
D--- 本位差； BO---向高位的借位。7421 mmmmD
7321 mmmmBO
三、多位加法器的应用
（ 1）加法运算；（ 2 ）实现码组变换。
bn cn-1
sn cn全加器an bn cn-1
sn cn全加器an
A2 A1B2
B1
D2 D1C
【例】 试采用加法器完成 8421 BCD 码到余 3 码的转换。 十进制数 8421 码 余 3 码
DCBA Y3Y2Y1Y0
0123456789
0000000100100011010001010110011110001001
0011010001010110011110001001101010111100
四位加法器
A2A3 A0A1 B2B3 B0B1
C4
S3 S2 S1 S0
C0
1CD AB
3余 码Y3 Y2 Y1 Y0
8421BCD码0
即： Y3Y2Y1Y0 = DCBA + 0011
【例】分析下面逻辑图的逻辑功能。
BAY2
BABABAYYYYY 21210
BAY1
Y0
&
&
&A
B
Y1
Y2
1
1
;BA,0Y
;BA,0Y
;BA,0Y
0
2
1
时
时
时
数值比较器
BAY2
BABABA
YY
YYY
21
210
BAY1 输入 输出 A B Y2 Y0 Y1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1
多位数值比较器 在比较两个多位数的大小时，必须自高而低地诸位比较，而且只有在高位相等时，才需要比较低位。数据输入端
扩展端
比较结果输出端
3.4 组合逻辑电路中的竞争与冒险
由于竞争而使电路输出发生瞬时错误的现象称为冒险。
在组合电路中，门电路的两个输入信号同时向相反的逻辑电平跳变，这种现象称为竞争。
检查竞争冒险的方法： 1 、如果输出端的逻辑函数在一定条件下能化简成 AAY 或AAY
则可判定存在竞争－冒险。 2 、用实验的方法来检查输出端有因为竞争－冒险而产生的尖峰脉冲。
冒险现象的消除 当电路中存在冒险现象时，必须设法消除它，否则会导致错误结果。常在输出端并联滤波电容 C，来消除其影响。
( a )
R
C U 0
( b )
U 1
U 0
UI
小结基本要求：1. 了解数据选择器的工作原理；2. 掌握数据选择器实现组合电路的方法；3. 掌握全加器真值表。4. 掌握全加法器实现代码转换的方法。
第三章 组合逻辑电路内容提要
本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。
