《数字电子技术基础》（第五版）教学课件清华大学阎石王红

《数字电子技术基础》第五版《数字电子技术基础》第五版

《数字电子技术基础》《数字电子技术基础》（第五版）（第五版）教学课件教学课件

清华大学清华大学阎石王红阎石王红

联系地址：清华大学自动化系联系地址：清华大学自动化系邮政编码：邮政编码： 100084100084

电子信箱：电子信箱： [email protected][email protected]联系电话联系电话：： (010)62792973(010)62792973


第八章可编程逻辑器件第八章可编程逻辑器件

《数字电子技术基础》第五版《数字电子技术基础》第五版第八章可编程逻辑器件第八章可编程逻辑器件（（ PLD, Programmable Logic DevicePLD, Programmable Logic Device ））

8.1 8.1 概述概述一、一、 PLDPLD 的基本特点的基本特点1. 1. 数字集成电路从功能上有分为通用型、专用型两大类数字集成电路从功能上有分为通用型、专用型两大类

2. PLD2. PLD 的特点：是一种按通用器件来生产，但逻辑功能是的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的由用户通过对器件编程来设定的

数字系统


二、二、 PLDPLD 的发展和分类的发展和分类PROMPROM 是最早的是最早的 PLDPLD

1.1. PAL PAL 可编程逻辑阵列可编程逻辑阵列2.2. FPLA FPLA 现场可编程阵列逻辑现场可编程阵列逻辑3.3. GAL GAL 通用阵列逻辑通用阵列逻辑4.4. EPLD EPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件5.5. FPGA FPGA 现场可编程门阵列现场可编程门阵列6.6. ISP-PLD ISP-PLD 在系统可编程的在系统可编程的 PLDPLD


三、三、 LSILSI 中用的逻辑图符号中用的逻辑图符号


8.2 8.2 现场可编程逻辑阵列现场可编程逻辑阵列 FPLAFPLA

组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式A0~An-1

W0

W(2n-1)

D0

Dm


8.2 FPLA8.2 FPLA组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式

“ ”可编程的或阵列“ ”可编程的与阵列


8.3 PAL8.3 PAL （（ Programmable Array LogicProgrammable Array Logic ））8.3.1 PAL8.3.1 PAL 的基本电路结构的基本电路结构一、基本结构形式一、基本结构形式

可编程“与”阵列可编程“与”阵列 ++ 固定“或”阵列固定“或”阵列 ++ 输出电路输出电路最简单的形式为：最简单的形式为：

二、编程单元二、编程单元出厂时，出厂时，所有的交叉点均有熔丝所有的交叉点均有熔丝

《数字电子技术基础》第五版《数字电子技术基础》第五版8.3.2 PAL8.3.2 PAL 的输出电路结构和反馈形式的输出电路结构和反馈形式一一 . . 专用输出结构专用输出结构

用途：产生组合逻辑电路


二二 . . 可编程输入可编程输入 // 输出结构输出结构

用途：组合逻辑电路，

有三态控制可实现总线连接

可将输出作输入用


三三 . . 寄存器输出结构寄存器输出结构

用途：产生时序逻辑电路


四四 . . 异或输出结构异或输出结构

时序逻辑电路

还可便于对“与 -或”输出求反

《数字电子技术基础》第五版《数字电子技术基础》第五版五五 . . 运算反馈结构运算反馈结构

时序逻辑电路

可产生 A、 B的十六种算术、逻辑运算


8.3.3 PAL8.3.3 PAL 的应用举例的应用举例

《数字电子技术基础》第五版《数字电子技术基础》第五版8.4 8.4 通用逻辑阵列通用逻辑阵列 GALGAL

8.4.1 8.4.1 电路结构形式电路结构形式

可编程“可编程“与与”阵列 ”阵列 + + 固定“或”阵列固定“或”阵列 + + 可编程可编程输出电路输出电路

OLMCOLMC编程单元编程单元采用采用 EE22CMOS CMOS 可改写可改写


GAL16V8

《数字电子技术基础》第五版《数字电子技术基础》第五版8.4.2 OLMC8.4.2 OLMC

数据选择器


8.4.3 GAL8.4.3 GAL 的输入和输出特性的输入和输出特性

GALGAL 是一种较为理想的高输入阻抗器件是一种较为理想的高输入阻抗器件


GALGAL 输出缓冲级输出缓冲级

《数字电子技术基础》第五版《数字电子技术基础》第五版8.5 8.5 可擦除的可编程逻辑阵列可擦除的可编程逻辑阵列 EPLDEPLD一、结构特点一、结构特点相当于相当于““ 与与 -- 或”阵列（或”阵列（ PALPAL ）） + OLMC+ OLMC

二、采用二、采用 EPROMEPROM 工艺工艺集成度提高集成度提高

《数字电子技术基础》第五版《数字电子技术基础》第五版8.7 8.7 现场可编程门阵列现场可编程门阵列 FPGAFPGA一、基本结构一、基本结构

1. IOB

2. CLB

3. 互连资源

4. SRAM


1. IOB1. IOB

可以设置为输入 /输出；

输入时可设置为：同步（经触发器）

异步（不经触发器）


2. CLB2. CLB

本身包含了组合电路和触发器，可构成小的时序电路

将许多 CLB组合起来，可形成大系统


3. 3. 互连资源互连资源


4. SRAM4. SRAM分布式分布式每一位触发器控制一个编程点每一位触发器控制一个编程点

《数字电子技术基础》第五版《数字电子技术基础》第五版二、编程数据的装载二、编程数据的装载

1.数据可先放在 EPROM或 PC机中

2.通电后，自行启动 FPGA内部的一个时序控制逻辑电路，将在 EPROM中存放的数据读入 FPGA的 SRAM中

3.“装载”结束后，进入编程设定的工作状态

！！每次停电后， SRAM中数据消失下次工作仍需重新装载

《数字电子技术基础》第五版《数字电子技术基础》第五版8.8 8.8 在系统可编程通用数字开关（在系统可编程通用数字开关（ ispGDSispGDS ））

ispGDS22ispGDS22 的的结构框图结构框图


8.9 PLD8.9 PLD 的编程的编程以上各种以上各种 PLDPLD 均需离线进行编程操作，使用开发系统均需离线进行编程操作，使用开发系统

一、开发系统一、开发系统1.1. 硬件：计算机硬件：计算机 ++ 编程器编程器2.2. 软件：开发环境（软件平台）软件：开发环境（软件平台） VHDL, VerilogVHDL, Verilog

真值表，方程式，电路逻辑图（真值表，方程式，电路逻辑图（ SchematicSchematic ））状态转换图（状态转换图（ FSMFSM ））


二、步骤二、步骤• 抽象（系统设计采用抽象（系统设计采用 Top-DownTop-Down 的设计方法）的设计方法）• 选定选定 PLDPLD• 选定开发系统选定开发系统• 编写源程序（或输入文件）编写源程序（或输入文件）• 调试，运行仿真，产生下载文件调试，运行仿真，产生下载文件• 下载下载• 测试测试


ispisp 器件的编程接口（器件的编程接口（ LatticeLattice ））

开发环境

• 使用使用 ispPLDispPLD 的优点：的优点：

• ** 不再需要专用编程器不再需要专用编程器• ** 为硬件的软件化提供可能为硬件的软件化提供可能• ** 为实现硬件的远程构建提供可为实现硬件的远程构建提供可

能能

Documents

《 数字电子技术基础 》 （第五版） 教学课件 清华大学 阎石 王红

《数字电子技术基础》（第五版）教学课件清华大学阎石王红