计算机原理

计算机原理计算机原理

国防科技大学计算机学院

唐玉华

第六章第六章输入输出输入输出 ((I/O)I/O) 控制控制

第六章输入输出第六章输入输出 ((I/O)I/O) 控制控制

6.3 6.3 程序直接控制传送程序直接控制传送

6.4 6.4 中断系统及程序中断控制传送中断系统及程序中断控制传送

6.5 6.5 直接内存存取直接内存存取 DMADMA

6.6 6.6 I/OI/O 通道通道 ((I/O Channel)I/O Channel)

6.1 6.1 外设简介外设简介

6.2 6.2 I/OI/O 控制的有关问题控制的有关问题

何谓 I/O 控制对 I/O 操作的软、硬件管理本章主要从硬件角度讨论 I/O 控制从软件角度讨论 I/O 控制是操作系统的主要内容之一

作业管理进程管理存储管理设备管理文件管理


面临的挑战之一—— I/O 墙 CPU 性能：每年增长 > 60%

I/O 系统的性能受到机械延迟的限制 ( 磁盘 I/O) ，每年的性能增长 < 10%

I/O 瓶颈削减了高速 CPU 的性能缩短了 CPU 执行程序的有效时间


第第 6.06.0 节节概述概述

输入输出子系统是连接主处理机和I/O 设备的子系统

是计算机系统中最具多样性和复杂性的组成部分最典型地反映了软件与硬件的相互结合其复杂性都隐藏在操作系统中

6.0 6.0 概述概述

6.0 6.0 概述概述输入输出系统的发展概况1. 早期阶段

分散连接CPU 和 I/O 串行工作程序查询方式

2. 接口模块和 DMA 阶段总线连接CPU 和 I/O 并行工作

3. 通道结构阶段4. I/O 处理机阶段

中断方式DMA 方式

CPU I/O MM

MM I/OCPU

通道

以以 CPUCPU 为中为中心心

以主存为中心以主存为中心

主机

接口

设备 1

接口

设备 n

……

总线

输入输出系统的组成1. I/O 软件

I/O 指令

通道指令

CPU 指令的一部分

通道自身的指令指出数组的首地址、传送字数、操作命令、设备码如 IBM/370 通道指令为 64 位

2. I/O 硬件I/O 设备 I/O 接口

操作码命令码设备码

6.0 6.0 概述概述

多个设备控制器多个设备

一个通道如： IBM/360 的一个通道连接 8 个设备控制器，一个设备控制器连接 8台 I/O 设备

I/O 与主机的联系方式1. I/O 编址方式

统一编址：存储器地址与 I/O 地址统一考虑，地址空间的一部分是存储器，另一部分是 I/O ，支持存储器操作的指令都可用于 I/O操作

独立编址：存储器地址与 I/O 地址分开， CPU 具有专用的 I/O 指令，系统总线中具有区别存储器读写和 I/O 操作的控制信号，以此区别地址总线的地址是存储器地址还是I/O 地址

用取数、存数指令

有专门的 I/O 指令

6.0 6.0 概述概述

3. 传送方式串行并行

2. 设备选址用设备选择电路识别是否被选中

6.0 6.0 概述概述 I/O 与主机的联系方式

数据字命令字命令字

0 1 1 0 1 0 0 0

起始位

终止位9.09ms 2× 9.09ms

4. 联络方式立即响应异步工作采用应答信号

“Ready”

“Strobe”

I/O 接口

I/O 设备

CPU

同步工作采用同步时钟

并行

串行

起始

位终止

位9.09ms 2× 9.09ms

6.0 6.0 概述概述

5. I/O 与主机的连接方式辐射式连接

总线连接

外设 Ⅰ

外设 Ⅱ

外设 Ⅲ

主

机

不便于增删设备

便于增删设备

6.0 6.0 概述概述

控制线路和一组信号线每台设备都配有一套

CPUCPU

主存主存 IOCIOC

外设外设

I/O 与主机信息传送的控制方式1. 程序查询方式CPU 和 I/O 串行工作

踏步等待

CPU读 I/O 状态

检查状态未准备就绪出错

从 I/O 接口中读一个字到 CPU

从 CPU 向主存写入一个字

CPU向 I/O 发读指令

CPU读 I/O 状态

检查状态

完成否

未准备就绪

现行程序

是

出错

已准备就绪

否

6.0 6.0 概述概述

1. 程序查询方式（ Polling）

特点何时对何设备进行输入或输出操作完全受

CPU 控制CPU 通过指令对设备进行测试才能知道设备

的工作状态。设备空闲、准备就绪、正在忙等数据的输入和输出都要经过 CPU用于连接低速外围设备，如终端、打印机等

优点灵活性好。可以很容易地改变各台外围设备的优先级

缺点实现处理机与外围设备并行工作困难

6.0 6.0 概述概述

2. 程序中断方式

I/O 工作CPU 不查询

CPU 暂停现行程序

自身准备

与主机交换信息

CPU 和 I/O 并行工作

启动 I/O

现行程序

………

中断服务程

序K

K+1

…

没有踏步等待现象

中断现行程序

6.0 6.0 概述概述

2. 程序中断方式特点CPU 与外围设备能够并行工作能够处理例外事件。例如，电源掉电、非法指

令、地址越界、数据溢出、数据校验错、页面失效等

数据的输入和输出都要经过 CPU灵活性好用于连接低速外围设备

在现代计算机系统中，中断输入输出方式的作用已经远远超出了为外围设备服务的范畴，成为现代计算机系统中非常重要的一个组成部分。

6.0 6.0 概述概述

程序中断方式流程

CPU 向 I/O 发读指令

CPU 读 I/O 状态

检查状态

完成否？

CPU 做其他事情I/O 设备工作

准备就绪

CPU I/O

从 CPU 向主存写入一个字 CPU 主存

从 I/O 接口中读一个字到 CPU I/O CPU

中断请求I/O CPU

出错

是

否

未错

3. DMA 方式主存和 I/O 之间有一条直接数据通道不中断现行程序周期挪用（周期窃取）

CPU 和 I/O 并行工作

存取周期结束CPU 执行现行程序 CPU 执行现行程序

DMA请求启动 I/OI/O 准备 I/O 准备

一个存取周期

实现 I/O 与主存之间的传送

6.0 6.0 概述概述

CPU

I/OMM

特点外围设备访问请求直接发往主存储器不需要 CPU做保存现场和恢复现场等工作在 DMA 控制器中，需要设置数据寄存器、设

备状态或控制寄存器、主存地址寄存器、设备地址寄存器和数据交换个数计数器

在 DMA 方式开始和结束时，需要处理机进行管理在 DMA 方式开始之前对 DMA 控制器进行初始化。传送主存缓冲区首地址、设备地址、数据块的长度等，并启动设备开始工作在 DMA 方式结束之后，向 CPU申请中断，对数据缓冲区进行后处理

数据的传送过程不需要 CPU 的干预

6.0 6.0 概述概述

6.0 6.0 概述概述 DMA 方式工作流程

三种方式的 CPU 工作效率比较

存取周期结束CPU 执行现行程序 CPU 执行现行程序

DMA请求启动 I/O

I/O 准备 I/O 准备

一个存取周期

实现 I/O 与主存之间的传送

CPU 执行现行程序 CPU 查询等待并传输 I/O 数据

CPU 执行现行程序

启动 I/OI/O 准备及传送

指令执行周期结束CPU 执行现行程序 CPU 执行现行程序

启动 I/O 中断请求I/O 准备I/O 准备

CPU 处理中断服务程序实现 I/O 与主机之间的传送

间断

启动 I/O

启动 I/O

I/O 准备中断请求

启动 I/O

I/O 准备

一个存取周期

DMA请求

程序查询方式

程序中断方式

DMA 方式

I/O 准备及传送

第第 6.16.1节节外围设备简介外围设备简介

知识点理解外围设备分类了解外设在计算机系统中的地位与作用重点掌握外围设备分类

6.1 6.1 外围设备简介外围设备简介

外围设备亦称 I/O 设备，简称外设PD/PE(Peripheral Device/Equipment)

何谓外设：安装在主机周围，实现主机与外界联系的设备


外部设备大致分三类键盘鼠标打印机显示器

磁盘光盘磁带

1. 人机交互设备2. 计算机信息驻留设备3. 机机通信设备调制解调器等

外设分类 1.按功能分 (5类 )

输入设备键盘鼠标触摸屏、扫描仪等

输出设备显示器

打印机记录仪、绘图机等

判断哪个键按下并翻译成 ASCII 码 ( 编码键盘法 )机械式、光电式

(1) 字符显示(2) 图形显示(3) 图像显示

字符发生器主观图像客观图像

(1) 击打式(2) 非击打式

点阵式（逐字、逐行）喷墨（逐字）激光（逐页）


外设分类 1.按功能分 (5类 )

外存储器：硬盘、光盘、软盘、磁带等模数转换设备 A/D、 D/A

网络通信及终端设备数传机、调制解调器、网络桥接器、路由器、网关

各种终端设备

汉字处理

模拟 /数字（数字 /模拟）转换器

汉字输入、汉字存储、汉字输出

完成显示控制与存储键盘管理及通信控制

由键盘和显示器组成


外设分类 2.按终端设备分 (2类 )终端设备：用户与计算机通信的 I/O 设备

通用终端简单终端：具有人机对话和简单 I/O功能

通常配有键盘、显示器、打印机智能终端：除具有简单终端的功能外，还具有数据处理功能

通常配有键盘、显示器、打印机和处理机，配备管理软件和用户程序

专用终端：专作某种工作，完成单一功能订票终端、银行取款机等


外设在计算机系统中的地位与作用 1. 外设是计算机系统重要组成部分，相当于计算机的五官四肢

没有，计算机不能运转不全或性能不好，计算机效率低


第一代计算机中，外设在整机中的造价比重不到 5％，第二代机中迅速上升至 30～ 40％。第三代机中已超过 50％，而现在达 80％以上

2. 人机通信和对话的工具了解机器运行状态，进行故障诊断检测，控制、

命令计算机，都要通过外设。如：键盘、鼠标、显示器

3. 不同媒体间信息变换的装置 4. 系统软件及信息资源的驻留地 5. 推广应用的桥梁

计算机的普及应用促进了外设的发展，而新型外设的出现又推动了计算机在不同领域的推广应用

第第 6.26.2节节I/OI/O 控制的有关问题控制的有关问题

6.2 6.2 I/OI/O 控制的有关问题控制的有关问题知识点理解 I/O 设备和 I/O 操作的特点了解四级 I/O 及三级 I/O 子系统理解 I/O 控制的类型了解输入输出 (I/O) 接口了解输入输出 (I/O) 指令重点掌握 I/O 设备和 I/O 操作的特点以及 I/O控制的类型

I/O 设备的特点 1. 慢速性

I/O 是机电、机械设备装置，其速度为ms/μs ，甚至为 s(秒 )级

主机，如 CPU却是 ns级两者速度差异很大，所以 I/O 是影响计算机系统工作效率的两大瓶颈之一

6.2.1 6.2.1 I/OI/O 设备和设备和 I/OI/O 操作的特点操作的特点

I/O 设备的特点 2. 多样性品种多、功能强、涉及学科领域多，如机械、光电、磁、声、自动控制、通信等

3. 复杂性传输速率差异大传输方式不同工作原理相差极大

简单到鼠标，复杂到磁盘、光盘、激光打印机


I/O 操作的特点 1. 异步性

主机与外设、外设与外设速度差异很大，导致CPU对外设的控制，外设对 CPU 的请求都将是随机的、异步的

I/O 设备通常不使用统一的中央时钟，各个设备按照自己的时钟工作，但又要在某些时刻接受处理机的控制

处理机与 I/O 设备之间、 I/O 设备与 I/O设备之间能够并行工作


I/O 操作的特点 2. 实时性

外设速度慢，但一经启动，则以固定速率工作，要求主机在规定的时间内完成信息交换

对于一般外部设备：可能丢失数据，或造成外围设备工作的错误

对于实时控制计算机系统，如果处理机提供的服务不及时，可能造成巨大的损失，甚至造成人身伤害

对于处理机本身的硬件或软件的错误：如，电源故障、数据校验错、非法指令、地址越界等，处理机也必须及时地给予处理


I/O 操作的特点3. I/O 操作的实现与设备的无关性

外设虽多种多样，但 I/O 操作应尽量标准化，使 I/O 操作的实现与设备无关

通过简单的命令即可使用外设并完成I/O 操作

尽可能少地考虑外设的内部细节，让外设的特殊性隐藏在各自的设备控制器和接口的某些可变部分中

计算机系统的使用者，在需要更换外设时，各种不同型号、不同生产厂家的设备都可以直接通过标准接口与计算机系统连接外设已经越来越多地采用了即插即用技术


6.2.2 6.2.2 四级四级 I/OI/O 及三级及三级 I/OI/O 子系统子系统何谓 I/O 子系统：完成 I/O 操作的所有

软件和硬件 I/O 子系统设计的基本方法

自治控制层次结构分类处理

1 、自治控制（针对异步性）功能分散化，使 I/O功能从 CPU 中分离出来，由专门部件完成 I/O 子系统是一个独立于处理机之外的自治系统处理机与外设之间需要有恰当的分工

6.2.2 6.2.2 四级四级 I/OI/O 及三级及三级 I/OI/O 子系子系统统

2 、层次结构（针对实时性）功能按不同的层次分布标准的操作及控制功能放在与 CPU 及主存相连的层次上——系统级接口最靠近处理机的是输入输出处理机或输入输出

通道等中间层是标准接口标准接口通过设备控制器与输入输出相连接

非标准的操作及控制功能放在与设备相连的层次上——设备级接口由设备控制器控制外设工作


3 、分类处理（针对设备无关性）根据不同性质的外设，分类组织 I/O 控制面向字符的设备（ Character-oriented

device）。主要是指工作速度比较低的机电类设备。例如，字符终端、打字机等

面向数据块的设备。主要指工作速度比较高的外围设备。例如，磁盘、磁带、光盘的辅助存储器，行式打印机等


6.2.2 6.2.2 四级四级 I/OI/O 及三级及三级 I/OI/O 子系统子系统

主

机

I/O

通

道

设备

控制器

外

围

设

备

1. 主机只和 I/O 通道打交

道功能发出查询通道或

外设的 I/O 指令发出启停通道的

I/O 指令处理 I/O 通道的请求

四级 I/O 子系统 ( 独立型通道 ) 的结构

2. I/O 通道：它是系统级接口的一种功能：代替 CPU调度、管理和控制外设工作。

即启停 I/O 、接收并寄存 I/O 状态、向 CPU提出I/O 通道请求

控制一台或多台外设实现I/O 的操作 ( 如 : 读、写、打印等 )和 I/O 的辅助操作( 如 :定位、走纸、寻道、归零等 )

不同设备的 DC 不同但都以标准的方式与 I/O 通道连接

3. 设备控制器 DC

4. 外设 PD/PE(Peripheral Device/Equipment) 外设可为 1台 I/O 设备、 1 个终端用户或另 1 台计算机


主

机

I/O

通

道

设备

控制器

外围设备

三级 I/O 子系统 ( 组合型通道 ) 的结构

主

机

I/O

接

口

设备及其控制

器 1. 主机发出启停、查询、使用外设的

I/O 的指令接收并处理接口请求

2.I/O 接口（指程序直接控制传送、程序中断控制传送和 DMA 传送接口）

将 CPU启停、查询、使用外设的 I/O 指令送 PD

控制数据交换接收、寄存 I/O 状态和请求并送 CPU

3. 外设及其控制器PD

控制一台外设实现I/O 操作及辅助操作此子系统中 DC 被分割：标准公共的部分在 I/O 接口中，

非标准的部分在 PD 中。


小结四级 I/O 子系统与三级 I/O 子系统在功能上相似性能不同：前者比后者独立性强、效率高四级 I/O 子系统中的外设是通过 I/O 通道与

CPU 连接的。 I/O 通道代替 CPU 管理、控制和使用外设，通道通过执行通道程序完成数据传送。四级 I/O 子系统对 CPU打扰很小

三级 I/O 子系统中的外设是通过 I/O 接口与CPU 连接的。 CPU 通过 I/O 接口实现对外设的管理、控制和使用，三级 I/O 子系统对CPU打扰较多


6.2.3 6.2.3 I/OI/O 控制的类型控制的类型程序直接控制方式 PDC

(Program Direct Control) 完全通过程序控制主机和外设之间的信

息传送是一种以 CPU 为中心的系统结构采用无条件传送方式或程序查询传送方

式程序中断传送方式 PIT

(ProgramInterrput Transfer) 也是一种以 CPU 为中心的系统结构借助于 I/O 中断控制数据传送

6.2.3 6.2.3 I/OI/O 控制的类型控制的类型直接内存存取方式 DMA(Direct

Memory Access) 在主存和外设间开辟直接的数据交换通

路窃取或挪用一个访存周期，完成主存和

外设之间直接交换数据是一种以主存为中心的系统结构

I/O 通道控制方式 I/O CH(I/O CHannel control)

也是一种以主存为中心的系统结构利用 I/O 通道控制多台外设和主存直接交换数据

6.2.3 6.2.3 I/OI/O 控制的类型控制的类型外围处理机方式 PPU(Peripheral

Processor Unit) 用具有丰富的指令系统和相当容量主存

的小型机作 I/O 控制，称该小型机为 PPU 特点主机专用于高速运算， PPU 专伺于 I/O 控制 PPU除完成 I/O 控制外，还进行码制变换、数据纠检错、控制通信、维护分析完全独立于主处理机工作，计算机系统结构由功能集中的集中式系统发展为分布式系统

如 YH2使用三台小型机：两台 VAX—11/780 用于管理 I/O ，一台 VAX—II 用于维护诊断 I/O

外设与主机的连接方式

何谓 I/O 接口：亦称输入输出系统接口，是连接主机和外围设备之间的接口，包括一个硬件电路及其相应的软件控制

输入输出系统接口

主

机

设备控制器

输入输出设备

6.2.4 6.2.4 输入输出输入输出 ((I/O)I/O) 接口接口

6.2.46.2.4 　输入输出　输入输出 ((I/O)I/O) 接口接口外部设备并不直接挂接在系统总线上，而是通过 I/O 接口作为桥梁实现与系统总线的连接各种外设使用不同的操作方法，由 CPU来直接控制不同的外设，不切实际外设的数据传送速度比存储器和处理器的速度慢得多，使用高速的系统总线与慢速的外设直接连接，不切实际外设经常使用与处理器不同的数据格式和字长

6.2.46.2.4 　输入输出　输入输出 ((I/O)I/O) 接口接口外部设备与系统总线连接

I/O 接口

外部设备

系统总线

数据控制状态标准化 I/O 接口提高计算机系统

的灵活性、可靠性和可扩展性利于外设系列化、标准化与多样化

I/O 接口的功能和组成

(1) 设备选择线

(2) 数据线

(3) 命令线

(4) 状态线

1. 总线连接方式的 I/O 接口电路

6.2.46.2.4 　输入输出　输入输出 ((I/O)I/O) 接口接口

设备

设备

I/O 接口

I/O 接口

数据

线命令

线状态

线

I/O 总线设备选择

线

设备

设备

外设与主机之间数据信息的传送线

传送设备地传送设备地址（码）址（码）

将外设和接口的状态将外设和接口的状态向主机报告的信号线向主机报告的信号线

用于传送用于传送 CPUCPU 向向设备发出的命令信设备发出的命令信

号号

2. I/O 接口的功能和组成功能组成

寻址功能实现通信和控制的功能

数据缓存和传送数据的功能提供设备和接口状态的功能

设备选择电路命令寄存器命令译码器

数据缓冲寄存器设备状态寄存器


数据格式转换的功能串并转换、信号电平变换

完成触发器 D工作触发器 B中断请求触发器 INTR屏蔽触发器 MASK


3. I/O 接口的结构组成

命令寄存器命令译码器

设备选择电路

设备状态寄存器 DSR

数据缓冲寄存器 DBR 控

制逻辑电

路

I/O 接口

外

部

设

备数据线

命令

状态

数据线

命令线

状态线

CPU地址线


接收地址线送来的设备地址，以便选中相应的设备

暂存外设与主机要交换的信息，与数据线相连

存放外设和接口的状态信息，与状态线相连


I/O 接口的分类按接口与设备之间的传输宽度分类并行接口：适合速度高、传输距离短的环境串行接口：适合速度低、传输距离长的环境

按主机与外设通信控制方式分类同步接口：数据传送由一个统一的时钟信号同步控制异步接口：数据传送采用异步应答方式控制

按信息传送的控制方式分类程序直接控制传送接口程序中断控制传送接口 DMA 接口 I/O 通道

按接口的连线方式分类硬线连接并行接口可编程连接并行接口

Intel 8255Intel 8251

Intel 8259

Intel 8257

Intel 8212Intel 8255 、 Intel 8237


影响 I/O 接口结构组成的因素1. I/O 控制的类型 PDC、 PIT、 DMA、 I/O 通道、 IO 处理机传送方式不同，接口组成亦存在很大差别，且其构成的硬、软件将依次变得复杂 2. 数据的传送方式是串行传送还是并行传送，是用数据缓冲存储器还是数据缓冲寄存器，均将导致控制逻辑的不同3. 通信控制方式

同步通信：发送端与接收端有统一的时钟，可同步工作

异步通信：发送端与接收端无统一的时钟，采用应答控制方式工作


影响 I/O 接口结构组成的因素4. 传送信息的种类通过接口传送信息的种类将因外设不同而异

设备地址：外部设备编号，选择设备用 (各外设均有 )

设备内部所需地址：磁盘的柱面、盘面、扇区；磁带组组号 ( 不是所有设备都有）

要读或要写的数据： (各外设均有 )

设备状态信息：忙 /闲、良 /故、检验错、寻道错 ( 不同设备有多有少 )

控制设备的信息：读、写、走纸、走带、寻道 ( 不同设备有多有少 )


I/O 指令： CPU 控制、使用外设的指令 1. 独立编址的 I/O 指令

在 CPU 的指令系统中，专设一类 I/O 指令。该类指令仅供外设使用

通道 I/O 指令：为四级 I/O 子系统设置

设备地址操作码 Reg 通道地址首控制字地址

6.2.5 6.2.5 输入输出输入输出 ((I/O)I/O) 指令指令

操作码：指出执行什么操作，通常操作为查询通道、外设状态或启动、停止通道

首控制字地址：通道程序 (CHP) 首条控制字的地址

Reg ：指出与操作有关的 CPU寄存器。如操作为查询通道状态，则该寄存器用来存放通道的状态信息通道地址：给出通道的编码（号）， CPU依据它选择不同的通道设备地址：给出设备的编码（号）， CPU依据它选择不同的设备

非通道 I/O 指令：为三级 I/O 子系统设置

操作码 Reg 控制命令码设备地址

1. 独立编址的 I/O 指令

操作码：不同的计算机此字段的意义不同。有的指出执行什么操作，如读、写、查询外设状态等；有的只是用来区别是 I/O 指令还是其它类型指令 Reg ：指出与操作有关的 CPU寄存器

操作为查询外设状态，则 Reg 存放外设的状态信息操作为读数据到 CPU ，则该 Reg 存放从外设读入的数

据控制命令码：指出对设备如何控制。若操作码只用来区别是 I/O 指令还是其它类型指令，则外设的所有操作均有该字段指出


2．统一编址的 I/O 指令用访存指令代替 I/O 指令。此时访问的不是主存中的存储单元，而是外设接口或其设备控制器(DC) 中的寄存器，每个寄存器相当于 1 个存储单元，这些单元在主存中是不存在的，是虚设的，但占用主存地址，与主存地址统一编址。通常 1 个设备至少要分配 3 个存储单元：

数据存储单元：接口或设备控制器 (DC) 中的数据寄存器（可读、可写）状态存储单元：接口或 DC 中的状态寄存器（只读）控制存储单元：接口或 DC 中的控制寄存器（只写）


第第 6.36.3 节节程序直接控制传送程序直接控制传送

6.3 6.3 程序直接控制传送程序直接控制传送知识点

了解无条件传送方式理解程序查询传送方式重点掌握程序查询传送方式的工作过程

程序直接控制传送是 I/O 操作完全处于CPU 的指令控制之下， I/O 操作都在 CPU的寄存器与外设及其接口的数据缓冲寄存器之间进行， I/O 设备不直接访问内存。

是一种无需判断 I/O 设备良 /故、忙 /闲与否的操作方式特点

软件只需一条 I/O 指令硬件很简单，仅需一个数据缓冲寄存器在外设各种动作时间固定、已知的条件下才使用，否则易出错。例如定时采样或对控制点的定时控制，也称为程序定时传送方式对 CPU 的打扰大，系统效率低，很少使用适应于个别慢速设备

6.3.1 6.3.1 无条件传送方式无条件传送方式

操作步骤1． CPU把一个设备地址送到地址总线上，经译码选定一台外部设备

2．若为输出操作，则 CPU 向数据总线发送数据；若为输入操作，则 CPU 等待外设的 DBR 中的数据出现在数据总线上

3．输出时， CPU 发出写命令，将数据总线上待输出的数据送往外设的 DBR；输入时， CPU 发出读命令，从数据总线上将输入的数据送往 CPU 的寄存器中

6.3.1 6.3.1 无条件传送方式无条件传送方式

程序查询传送方式在传送数据前，需要查询了解外设的工作状态。只有查询的状态满足条件时，才执行本次传送。这种方式又称之为条件传送或状态驱动传送方式。

6.3.2 6.3.2 程序查询传送方式程序查询传送方式

程序查询方式接口由数据缓冲寄存器 DBR 、设备状态与控制寄存器 SCR 、设备地址译码器及控制逻辑组成


寄存主机发送给外设的命令信息和外设的

状态信息

用来识别外设

特点CPU 的操作可以和外设操作同步接口电路很简单查询程序进入循环时， CPU只能长时间的踏步等待，不能处理其他任务，系统效率很低仅用于 CPU 速度不高、外设配备不多的情况


②

设备选择电路

DBR

Q Q

&

数据线

准备就绪

启动命令

地址线 SEL

输入数据

启动设备

设备工作结束

①

③

④

⑤

⑥

D B

程序查询方式的工作过程

①

②

③

⑤

⑥

101 0

④

以输入为例


6.3.2 6.3.2 程序查询传送方式程序查询传送方式程序查询流程

检查状态标记 1

设备 1 准备就绪？

检查状态标记 N

设备 N准备就绪？

…处理设备 1

是

否

否

处理设备 N

是

1. 查询工作流程

检查状态标记

交换数据

准备就绪 ?

是

否

单个设备

多个设备

测试指令转移指令传送指令


2. 程序实现流程程序查询流程

设置计数值和主存始地

读出状态字否

设备闲良是

启动外设并发操作命令

准备就绪

否

是

传输一个数据

是

修改主存地址和计数值

计数值为零

I/O 传输结束

否

CPU启动外设前的准备工

作

数据传送的一般操作过程

第第 6.6.４４节节中断及程序中断控制传送中断及程序中断控制传送

6.4 6.4 中断及程序中断控制传送中断及程序中断控制传送知识点

理解中断的有关问题了解中断系统的结构组成理解程序中断控制传送及其接口了解可编程中断控制器 8259A 简介

重点掌握中断的基本概念、程序中断控制传送的工作过程

中断系统是现代计算机系统中最重要的组成部分之一。只有采用中断系统，才能使处理机的各个部件之间、处理机与外部世界之间真正并行工作中断系统需要硬件和软件共同来实现

6.4 6.4 中断及程序中断控制传送中断及程序中断控制传送

6.4.1 6.4.1 中断的有关问题中断的有关问题

1. 何谓中断： CPU暂时中止现行程序，转去执行“处理随机发生的紧急事件或特殊请求”的程序，处理完后自动返回被中止的程序继续运行的功能 2. 何谓中断系统 (Interrupt System) ：计算机实现中断功能的软硬件总称

3 个名词术语

3. 中断源 (Interrupt Source) ：引起处理机中断的事件，称之为中断源

存储器

中断的概念


I/O 中断的产生以打印机为例

发中断请

求

空闲接收数据

接收数据

准备发中断请

求打印打印

打印机

执行主程序继续执行主程序继续执行主程序

响应中

断中断返

回响应中

断中断返

回

启动打印机

传送数据

传送数据

CPU

CPU 与打印机并行工作


中断的作用 1. 实现主机与外设，外设与外设的并行工作 2. 实现故障的处理：如掉电、除数为“ 0” ，非法操作码、打印机无纸等 3. 实现多道程序和分时操作：可由中断系统进行程序切换 4. 实现实时控制：受控对象靠中断把有关参数 (炉温、湿度、速度等 ) 和反馈信号送主机 5. 实现人机联系与通信：如了解工作状态等


中断的类型 1. 自愿中断和强迫中断

自愿中断：亦称程序自中断，是在程序中预先安排的由广义指令引起的中断。这种中断是预知的、可重现的

何谓广义指令：由一条特殊的转移指令和若干参数组成如：自愿进管指令，它为操作系统编写通道程序提供必要信息

强迫中断：不是在程序中预先安排的，而是随机产生的中断。这种中断是不可预知的


中断的类型 2. 内中断和外中断

内中断：由主机内部硬件和软件原因引起的中断

硬件故障中断：电源掉电、各种校验错等陷阱 (Trap) ：又称程序性中断。由于程序本身运行的原因引起的中断。如 :非法操作码、阶码溢出、除数为“ 0” 、栈溢出、缺页、地址越界等

注意：操作系统中的异常，包括自愿中断和陷阱外中断：主机以外的部件引起的中断

如： I/O 传输中断、 I/O故障中断、定时中断等


3. 单重中断系统和多重中断系统单重中断系统：执行中断服务程序时，不

能再响应其它中断的系统称单重中断系统多重中断系统：执行中断服务程序时，还

可响应更高优先级中断的系统称多重中断系统——中断嵌套

6.4.1 6.4.1 中断的有关问题中断的有关问题中断的类型

4. 可屏蔽中断和不可屏蔽中断可屏蔽中断：可不响应或暂不响应，或

有条件的响应的中断不可屏蔽中断：必须立即处理的、不能回避和禁止的中断。如断电中断是具有最高优先级的不可屏蔽中断

6.4.1 6.4.1 中断的有关问题中断的有关问题中断的类型

用程序方法有选择性地封锁部分中断，使之不发出中断请求，而允许其余中断发出中断请求并得到响应

6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成中断系统的任务（中断应解决的问

题） 1. 接收并保存中断请求（硬件完成）

2. 进行中断判优（软、硬件均可）

3. 实施中断响应（硬件完成）

4. 实现中断处理（软件完成）

5. 返回被暂停 ( 中止 ) 的程序（软件完成IRET）

1. 接收并保存中断请求的寄存器 (3 个）中断寄存器

寄存随机产生的中断，每个中断源需设 1 位中断触发器，所有中断源的中断触发器组成中断寄存器。触发器为“ 1”表示有中断，“ 0” 表示无中断。称中断寄存器的内容为中断编码或中断字。不可屏蔽中断由中断触发器发出中断请求

中断请求寄存器每个可屏蔽中断源还设 1 个中断请求触发器，所有可屏蔽中断源的中断请求触发器组成中断请求寄存器。触发器为“ 1”表示有中断请求，“ 0” 表示无中断请求。可屏蔽中断由中断请求寄存器发出中断请求

6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成

1. 接收并保存中断请求的寄存器

中断屏蔽寄存器每个可屏蔽中断源又设 1 个中断屏蔽触发器，所有可屏蔽中断源的中断屏蔽触发器组成中断屏蔽寄存器。功能是封锁相应中断触发器发出中断请求。称其内容为中断屏蔽码。“ 1”表示封锁相应位的中断请求，“ 0”表示不封锁即允许相应位发出中断请求


DQ

&

1

INTR 中断请求触发器

INTR = 1 有请求

MASK 中断屏蔽触发器

MASK = 1 被屏蔽

来自 CPU 的中断查询信号

受设备本身控制

INTR D

MASKQ

D 中断触发器

中断请求

1. 接收并保存中断请求的寄存器6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成

2. 中断判优几个名词和术语中断优先权 INTP(INTerrupt Priority) ：中断响应的先后次序中断排队：按中断的性质和请求处理的轻重缓急，给中断源排出中断响应的先后次序中断判优：通过中断排队，从中选出需优先处理的中断源

注意 : 中断优先权在中断系统设计时，就已考虑好。一般在程序运行中不变，但也有个别中断的优先权可在程序运行中由程序员通过改变屏蔽码确定或变更。


中断源分级处于同一级的中断，其优先权为左高右低不同级的中断源由系统决定级别的高低

6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成 2. 中断判优

硬件硬件故障故障中断中断

程序程序性中性中

断断

I/OI/O中断中断

2. 中断判优 1）硬件判优线路

最左判优电路


1

IP1

1

IP2

1

IP3

1

IP4

& & & &INTR1 INTR2 INTR3 INTR4

INTR1 INTR2 INTR3 INTR4

1 & 1 & 1 & 1 &

IP1´ IP2´ IP3´ IP4´

INTR2INTR1

INTR1 INTR2

1

&

IP2

链型排队电路

2. 中断判优1）硬件判优线路


2）软件判优：软件判优是通过执行中断查询程序寻找优先中断源，而后转入相应的中断服务程序


中断服务程序的总入口

保存断点和现场

0 号中断源请求 ?

1 号中断源请求 ?

执行 0 号中断服务程序执行 1 号中断服务程序

否

否

否

是

n 号中断源请求 ?

执行 n 号中断服务程序

恢复现场并返回被暂停现行程序继续执行

是

是

3. 中断响应1）中断响应的条件

CPU允许中断，通常设一个中断允许触发器INT实现

中断允许触发器 INT 为 1 ，允许响应中断 INT 为 0 ，不允许响应中断专设两条指令 : 开中断指令，置“ 1”INT；关中断指令，清“ 0”INT

CPU 的一条指令执行完毕，且无更紧迫的任务或事件

如无 DMA 传送、掉电中断中断源有中断请求


例： 3级，每级 8个中断源的集中式中断请求产生3. 中断响应6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成

3. 中断响应2）中断响应完成的任务

暂停现行程序进入中断服务 ( 处理 ) 程序

注意：中断响应的任务，通常由中断隐指令实现。中断隐指令：响应中断时才由硬件产生以便完成中断响应的各项工作，因它象一条指令，但CPU 指令系统中又无此指令，故称中断隐指令为实现中断隐指令的功能，有的 CPU 控制器特设一个中断 (PI)周期。只要 CPU 响应中断，执行周期结束时，不是进入取指周期，而是进入中断周期，中断周期执行完后，才进入取指周期


3. 中断响应 3）暂停现行程序时需要完成的工作

关中断：进入不可再次响应中断的状态，以便保证保存中断现场的正确性保存断（返回）点：保存程序计数器的内容，即保存被暂停程序要执行的第一条指令的地址保存硬件的其它现场：保存程序状态字中的Flag 、中断码、条件码等撤消当前正被响应的中断请求，防止一次中断被多次响应上述四项工作必须是由中断隐指令完成


3. 中断响应 4）进入中断服务程序的方法寻找中断服务程序的入口地址 a) 硬件法：亦称向量中断法。由中断隐指令完成

中断向量表 :所有中断服务程序入口地址组成的一维表格，存放在一段连续的存储区域中

中断向量 :所有中断服务程序入口地址的有序集合

向量地址 :访问中断向量表所需地址，中断指针经典的向量中断法：响应中断时，由硬件自动产生相应中断源的向量地址。据此访问中断向量表，从中取出中断服务程序的入口地址，转入中断服务程序


4）进入中断服务程序的方法向量地址产生方法

① 中断响应时 ,由硬件直接产生与中断源对应的向量地址


向量地址形成部件

IP0 IP1 IP255

向量地址 . . . .

1020

0

向量地址

4入口地址 0

入口地址 1

入口地址 255

4）进入中断服务程序的方法向量地址产生方法

② 中断响应时，硬件产生的只是相对于中断向量表始地址的偏移量。而向量表始地址已存入向量表基址寄存器，向量地址为该寄存器内容与偏移量之和，中断向量表可存放在主存的任何位置

③ 中断响应时，硬件产生与中断源对应的向量地址的低位，而向量地址的高位存放在 CPU 中断向量寄存器中，二者拼接形成向量地址，中断向量表可存放在主存的任何位置

3. 中断响应6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成

向量地址产生方法④ 在具有多根中断请求线的计算机系统中，可通过对请求线编码产生各中断源的向量地址（见图 6.13），该向量地址就是相应中断服务程序的入口地址

⑤ 中断响应时，硬件直接产生与中断源对应的向量地址，但该地址中存储的不是中断服务程序的入口地址，而是一条无条件转移到中断服务程序的指令


中断判优线路Y

向量地址形成部件（编码器）

向量地址 ( 即入口地址)

IP0

主存

X

AB

IP1IPn-1

INTR0 INTR1 INTRn-1

……

JMP XJMP Y

……

……

……

图 6.13 图 6.14

3. 中断响应

b) 软件法：中断响应后，转到一个处理中断的总入口，通过执行判优先中断源的程序，找到优先中断源。然后转入相应中断服务程序。即判优和中断响应合并为一步（见图 6.10）

4）进入中断服务程序的方法


4. 实现中断处理执行中断服务 ( 处理 ) 程序对每一个中断源都有一个中断服务程序，

执行中断服务程序，就是对相应紧急事件的处理

5. 返回被暂停的程序 ( 即中断返回 )

中断服务程序最后执行的一条指令就是中断返回指令 (IRET)

功能：返回被暂停的程序


中断服务程序的组成① 保存现场：保存凡中断服务程序用到的寄存器② 屏蔽比本级低的中断：送新的屏蔽码③ 开中断：允许响应比本级更高级的中断④ 实现对突发事件的处理：执行相应中断源的处

理程序⑤ 关中断：不允许响应任何可屏蔽中断⑥ 恢复现场：将保存的寄存器内容予以恢复⑦ 开中断：允许响应中断请求⑧ 返回被暂停的程序：中断服务程序最后一条是

中断返回指令 , 系统恢复到被中断程序运行状态

中断服务程序的组成中断隐指令：完成保存断点、关中断、保存 Flag 、撤消本次中断请求，进入中断服务程序


中断响应和中断处理过程


保存断点、状态

关中断 ,清除本次请求

转向中断服务程序

保存现场 , 设新屏蔽字

开中断

执行中断处理程序

关中断

恢复现场和旧屏蔽字

开中断 ,返回暂停程序

执行中断隐指令执行中断服务程序

中断屏蔽技术与多重中断的实现

中断源序号优先级中断屏蔽码12345678

12345678

1111111101111111001111110001111100001111000001110000001100000001

1 ）中断屏蔽技术硬件：设置屏蔽触发器及其相关电路软件：依中断源的优先级为每个中断源预先设 1 个中断屏蔽码。屏蔽码与中断源的优先级别一一对应

进入中断服务程序保护现场之后，通过屏蔽指令送新的屏蔽码达到中断屏蔽目的，实现了多重中断。


现行程序 3级中断服务程序

2级中断服务程序

1级中断服务程序

k l m

k+1 l+1 m+1

2）多重中断的实现借助中断屏蔽寄存器和屏蔽码，通过屏蔽指令实现多重中断1级中断的屏蔽码 111111112级中断的屏蔽码 011111113级中断的屏蔽码 00111111

中断屏蔽与多重中断的实现6.4.2 6.4.2 中断系统的结构组成中断系统的结构组成

中断的全过程（小结）中断请求中断判优

中断响应中断处理

中断返回

软件判优时两步合为一步

软件实现


设备选择电路DBR

DQ

&

数据线

启动命令

地址线SEL

输入数据

启动设备

设备工作结束

&

1

Q Q

DINTR

BQ

Q MASK

设备编码器

排队器

中断查询

来自高一级的排队器

至低一级的排队器

中断响应 INTA

中断请求

命令译码①

②

③

④

⑤

⑥

⑦

⑧ I/O 中断处理过程

① 10&

DBR③

④

⑤

⑦

⑧

⑥

设备选择电路

01

以输入为例

②

中断服务程序流程1. 中断服务程序的流程 (1) 保护现场

(2) 中断服务

(3) 恢复现场(4) 中断返回

对不同的 I/O 设备具有不同内容的设备服务

中断返回指令

中断隐指令完成进栈指令

出栈指令

程序断点的保护寄存器内容的保护


2. 单重中断和多重中断的服务程序流程

中断否？

保护现场

设备服务

恢复现场开中断中断返回

取指令

执行指令

中断服务程

序

中断响应程序断点进栈关中断向量地址 PC

中断周

期

是

中断返回

保护现场

设备服务恢复现场

开中断

开中断

中断隐指

令中断隐指令

否

取指令

执行指令

中断否？否

中断响应程序断点进栈关中断向量地址 PC

中断周

期

是

中断服务程

序

单重

多重

6.4.3 6.4.3 程序中断控制传送及其接口程序中断控制传送及其接口程序中断控制传送的基本思想与特点

1. 基本思想仅在 PD 准备好输入：输入的单位数据已送到接口的 DBR中输出：要输出的单位数据已从 DBR 中取走

向 CPU 发中断请求， CPU 响应中断请求，转中断服务程序进行数据传送

在 PD 未准备好单位数据时， CPU和 PD是并行工作的

2. 特点：以 CPU 为中心，通过中断服务程序完成数据传送。主机、外设；外设、外设有一定的并行度

主机与外设及外设与外设之间并行工作6.4.3 6.4.3 程序中断控制传送及其接口程序中断控制传送及其接口

图 6.17 主机与外设、外设与外设程序中断传送示意

启动外设一

启动外设二

启动

外设一

启动

外设一

启动外设二

启动外设二

启动外设二

启动外设二

外设一工作外设一工作外设一工作

外设二工作外设二工作

外二中断请求

外二中断请求

外二中断请求

外二中断请求

外一

中断请求

外一

中断请求

中响二

中响二

中响二

中响二

中响一

中响一

外设二工作

1 、程序中断控制传送接口框图6.4.3 6.4.3 程序中断控制传送及其接口程序中断控制传送及其接口

2 、程序中断传送 (PIT) 的过程 1）初始化

CPU 设置传送的主存始地和传输长度，查询 PD良 /故和忙 /闲：若闲且良好，由程序对接口初始化。若为输出，还应将首次输出的单位数据送数据缓冲器 (DBR)

2）启动外设工作通过 I/O 指令启动 PD ，外设开始单位数据输出或准备要输入的单位数据。注意此期间 CPU 与外设并行的工作 3）中断请求当外设 1 个单位数据准备好或已完成 1 个单位数据的输出，置忙闲标志 BUSY 为“ 0” ，完成标志 DONE 为“ 1” ，在不屏蔽即 MASK 为“ 0”情况下，形成中断请求信号

INTR

6.4.3 6.4.3 程序中断控制传送及其接口程序中断控制传送及其接口

4）中断判优经过中断排队器，取得优先中断源，并在接口 ( 设备码回送网络 )形成中断类型码 5）中断响应中断响应条件满足， CPU 发中断响应 ( 识别 ) 信号INTA ，从接口取走中断类型码 (由中断类型码再形成向量地址 ) ，从而得到中断服务程序入口地址6）中断处理和中断返回执行中断服务程序。而后返回被暂停的程序注意：每执行 1次中断服务程序，仅交换 1 个单位数据。若交换多个单位数据，则执行多次中断服务程序，除最后 1次不启动外设外，其它次均须启动外设。

2 、程序中断传送 (PIT) 的过程


3、 X-Y记录仪程序中断传送接口组成


B D MASK INTR

0 0 停机 0 0 允许中断，无中断请求 0 1 准备好等待主机传输 1 0 屏蔽中断，无中断请求 1 0 正在准备数据 0 1 允许中断，有中断请求 1 1 无意义 ( 不应出现 ) 1 1 不可能存在

工作状态与控制触发器

①启动 PD B D 0 0

B D 1 0

B D 0 1

①

③

②④

⑤ ②外设 1次传输完成 ③继续传输④故障停机⑤一批数据传输完成停机

X-Y记录仪程序中断传送接口组成 6.4.3 6.4.3 程序中断控制传送及其接口程序中断控制传送及其接口

X-Y记录仪程序中断传送过程 1）初始化

CPU 设置存曲线坐标信息的主存始地及长度。查询 X-Y记录仪是否良好和闲置：若闲良，则对接口初始化，并先向 X-Y记录仪的数据缓冲器发送 1 组数据 X和 Y

2）启动 X-Y记录仪工作 CPU经总线向所有外设接口发送 X-Y仪设备地址码，只有 X-Y记录仪程序中断接口产生的选中信号 SEL 有效。该接口中的 BUSY 被置“ 1”、 DONE 被清“ 0”， X-Y记录仪工作，从 X、 Y两个数据缓冲器取走数据并开始绘图

3）中断请求 X-Y记录仪取走数据时，将 DONE置“ 1”、 BUSY清“ 0” ，表示本次输出完成。产出中断，要求 CPU提供下 1 组数据 X和 Y。 CPU 在每条指令执行之初均发出中断查询信号 RQENB ，如接口未被屏蔽，则将中断请求触发器 INTR置“ 1” ，向 CPU 发出中断请求

以画一曲线为例说明

4）中断判优若开中断且 X-Y 中断接口处于优先， CPU 发中断响应信号 INTA ，准备回送 X-Y记录仪的设备地址码

5）中断响应执行中断隐指令，暂停现行程序，回送 X-Y记录仪的设备地址码，依设备地址码形成向量地址，转入为 X-Y记录仪服务的中断服务程序

6）中断服务和中断返回执行中断服务程序， CPU再向接口发送 1 组数据 X和 Y,再启动 X-Y记录仪工作，并自动返回暂停程序继续执行。 X-Y记录仪再次从 X、 Y两个数据缓冲器取走数据，又一次发出中断，……，如此多次中断，直至整个曲线画完为止

X-Y记录仪程序中断传送过程以画一曲线为例说明

程序中断传送的缺点 PIT以 CPU 为中心，每个单位数据的传送，都中断暂停现行程序，执行中断服务程序实现数据传送

对于慢速外设，单位数据间的时间间隔较长 ( 即准备单位数据的时间长 )， CPU除执行中断服务程序之外，仍有时间执行被暂停的程序

对于高速成组传送的外设，单位数据间的时间间隔很短，就会出现两种可能

CPU 能响应外设中断，进行数据传送，但只能忙于数据传送，很少有时间再执行被暂停的程序 CPU 响应不了频繁的外设中断，导致信息丢失，加之 PIT 传输效率低，为此不得不寻求新的数据传送方式


8259A 的内部结构

内部总线缓冲器

读 / 写控制

级联缓冲器 / 比较器

优先权比较器

( PR )

中断服务寄存器(ISR)

中断请求寄存器(IRR)

中断屏蔽寄存器（ IMR）

控制逻辑

INTINTA

D7~D0

A0

RDWR

CS

CAS0

CAS1

CAS2

SP/EN

IR0IR1IR2IR3IR4IR5

IR6IR7

内部总线

6.4.4 6.4.4 可编程中断控制器可编程中断控制器 82598259AA

（ 1）数据总线缓冲器8 位双向三态缓冲器是系统数据总线与 8259A 的接口，暂存内部总线和系统总线传输的信息

（ 2）读写控制电路负责接收地址信息，选中相应的内部寄存器接收读或写命令以控制读写

6.4.4 6.4.4 可编程中断控制器可编程中断控制器82598259AA

（ 3）中断控制逻辑①中断请求寄存器 IRR(Interrupt Request

Register) ：保存中断信号 IR0~IR7。是否发出中断请求，由中断屏蔽字决定

②中断屏蔽寄存器 IMR(Interrupt Mask Register) ：保存中断屏蔽字，其内容由用户编程决定。当某一位为“ 1” 时，则封锁 IRR 中相应位的中断请求

③中断服务寄存器 ISR(In_Service Register) ：保存正在被服务中断源的优先权编码


（ 3）中断控制逻辑④优先权判别器：选出优先中断源若当前 CPU没有执行中断服务程序，优先权判别器在中断响应周期将其选出的优先权编码送 ISR

若 CPU正在执行某一中断服务程序，同时又有新的有效中断请求，优先权判别器将把新中断请求的优先权编码与 ISR 中的优先权编码比较若优先权级别高于正在被服务的中断源，则中断现行的中断服务程序，响应更高级的中断否则，对新的有效中断请求不予响应


（ 3）中断控制逻辑⑤控制电路

依 IRR、 IMR、 ISR 的状态和优先权判别器的工作情况，由 INT引脚向 CPU 发中断请求信号

接收 CPU 发出的中断响应信号生成优先中断源的中断类型码并送往 CPU

清除正被服务中断源的中断请求位（ 4）级连缓冲器 /比较器：控制多片 8259A


8259A 编程初始化编程：通过程序向 8259A 送初始化命令字ICW(Initialization Command Word) 设有 ICW1、 ICW2、 ICW3和 ICW4四个初始化命令字初始化命令字 ICW 通常是在系统启动时由初始化程序

一次性写入工作方式编程：通过程序设置工作方式命令字OCW（ Operation Command Word) ，以实现对中断过程的动态控制设有 OCW1、 OCW2、 OCW3三个工作方式命令字工作方式命令字 OCW ，只要端口地址能够满足 8259A引脚 A0 要求的条件，可由程序在任何需要得时刻多次写入


8259A 中断优先级选择方式完全嵌套方式：是一种固定优先级方式连到 IR0 的外设中断优先权最高，连到 IR7 的外设中

断优先权最低轮换优先级 A 方式使每个级别的中断保证有机会被处理，它把给定的中

断级别处理完后，立即把它放到最低级别的位置上去轮换优先级 B 方式允许 CPU 在任何时间规定某 IR引脚为最低优先权，然后顺序的确定其它 IR引脚上的优先权

查询方式通过程序查询确定优先中断源，以便修改中断源服务


8259A屏蔽方式简单屏蔽方式提供 8 位的屏蔽字，各位分别对应 IR0～ IR7。屏蔽字

被置“ 1” 的任一位将禁止相应 IR 发出中断请求特殊屏蔽方式：允许低优先权外设中断高优先权外设的中断服务程序当 8 位屏蔽字的某一位被清“ 0” 时，则对应此位的中

断可中断比它优先权高的中断服务程序若屏蔽字为 11101111 ，则中断请求寄存器 IR4对应的

中断可中断任何高级别的中断服务程序两种屏蔽方式的设定：通过向工作方式命令字OCW3的 D6D5 位写入控制信息实现若 D6D5 为 11 ，表示 8259A 处于特种屏蔽方式若 D6D5 为 10 ，表示 8259A 处于简单屏蔽方式


第第 6.56.5 节节内存直接存取内存直接存取 ((DMA)DMA)

6.5 6.5 内存直接存取内存直接存取 ((DMA)DMA)

知识点DMA 概述

DMA 接口的基本组成 DMA 的工作过程DMA 传送接口类型DMA 传送举例重点掌握 DMA 的基本概念及其工作过程

DMA提出程序中断方式为主机和外设操作之间实现了一定程度的并行，提高了系统效率。但每交换一个单位数据就需要中断主机一次，保护现场、开关中断、恢复现场等要花费 CPU 时间程序中断方式适用于慢速外设针对高速外设，单位数据之间的时间间隔是微秒级甚至更短，且数据的交换又是大量的、成批的。如果采用程序中断方式进行数据交换，可能出现：若主机响应请求进行数据传送，因单位数据之间的间隔

短，甚至无法再利用，必须让一批数据交换完，这样交换数据便完全占用主机，又回到完全串行工作状态

若主机一时不能马上响应请求，则由于单位数据不断完成交换的准备，便可能冲掉信息而造成数据丢失

6.5.1 6.5.1 DMADMA 概述概述

主程序和服务程序抢占 CPU 示意

准备工作准备工作准备工作

传送数据传送数据发中断请求发中断请求

I/O

宏观上 CPU 和 I/O 并行工作微观上 CPU 中断现行程序为 I/O 服务

主程序继续执行主程序

启动外设服务程序（传送数据）

服务程序（传送数据）

继续执行主程序CPU


直接存储器服务方式又称为DMA（ Direct Memory Access）方式

以主存为中心，完全用硬件开辟外设和主存之间直接数据传输通路能使 CPU 工作效率更高的一种控制方式DMA 方式主要用来连接高速外围设备。例如，磁盘存储器，磁带存储器等


6.5.1 6.5.1 DMADMA 概述概述 PI 传送、 DMA 传送示意

用于高速成组数据传送的外设，并按照连续地址直接访问主存

DMA 方式的特点DMA 和程序中断两种方式的数据通路


CPU主存

ACC

中断接口

DMA 接口

I/O 设备

中断方式数据传送通路输入指令

输出指令

DMA 方式数据传送通路

DMA 方式的特点外围设备访问请求直接发往主存储器不需要 CPU做保存现场和恢复现场等工作DMA 控制器中，需要设置数据寄存器、设备状态或控制寄存器、主存地址寄存器、设备地址寄存器和数据交换个数计数器DMA 开始和结束时，需要处理机进行管理在 DMA 方式开始前，对 DMA 控制器进行初始化。传

送主存缓冲区首地址、设备地址、数据块的长度等，并启动设备开始工作

在 DMA 方式结束后，向 CPU申请中断，对数据缓冲区进行后处理

DMA 执行中，数据的传送过程不需要 CPU 的干预


6.5.1 6.5.1 DMADMA 概述概述DMA 方式的执行过程

DMA 工作方式1.全串行方式停止 CPU 访问主存，完全让给 DMA访

存 CPU 处于不工作状态或保持原状态未充分发挥 CPU 对主存的利用率

主存工作时间

CPU 不执行程序

DMA 不工作 DMA 不工作DMA 工作

CPU 控制并使用主存

DMA 控制并使用主存

t


1. 停止 CPU 访问主存处理方法 PD需要传送时，发请求信号给 CPU CPU暂停访存 ( 即让出总线控制权 ) ，一批数据传输完毕后， DMA 通知 CPU再继续访存

使用场合 PD 的访存周期 ( 即单位数据的准备时间 ) 接近于主存的存储周期 ( 不大于 3倍 ) ，单位数据准备时间的间隔很小， CPU很难再利用

优缺点控制简单最高速外设的单位数据准备时间再小也都大于 TM ，存储器效率和 CPU 效率均未能充分发挥


2. 周期挪用（或称周期窃取）DMA 要求访问主存有三种可能：

CPU 此时不访存（无冲突） CPU 正在访存（需等待） CPU 与 DMA 同时请求访存（冲突）

DMA必须优先于 CPU访存？ CPU 将总线控制权让给 DMA

主存工作时间

CPU 控制并使用主存 DMA 控制并使用主存

t


2.周期挪用（简单中断）处理方法 PD需要传送时， CPU暂停一个或若干个存储周期让给 DMA PD交换一个单位数据后， CPU继续工作

使用场合 PD访存周期 >> 主存存储周期，单位数据准备时间的间隔大，单位数据准备时间至少四倍于存储周期

优缺点存储器和 CPU 效率均较高，但在数据输入或输出过程中实际上占用了 CPU 的时间控制较复杂

DMA 大多采用这种方式


3.交替访存方式

主存工作时间

DMA 控制并使用主存

CPU 控制并使用主存

t

CPU 工作周期

C1 专供 DMA 访存C2 专供 CPU 访存

所有指令执行过程中的一个基准时间


3.交替访存方式（透明 DMA ）处理方法 CPU 、 DMA 各有自己的 MAR 、 MBR ，两者交替访存

使用场合 CPU 工作周期（机器周期）至少是存储周期的两倍

优缺点 DMA对 CPU无影响， CPU感觉不到 DMA的存在，主机不停止程序运行，效率高硬件控制逻辑复杂，且要求主存速度高


DMA 接口的功能和组成1. DMA 接口功能

(1) 向 CPU 申请 DMA 传送(2) 处理总线控制权的转交(3) 管理系统总线、控制数据传送(4) 确定数据传送的首地址和长度

(5) DMA 传送结束时，给出操作完成信号修正传送过程中的数据地址和长度

6.5.2 6.5.2 DMADMA 接口的基本组成接口的基本组成

DMA 接口

主

存

CPU

2. DMA 接口组成

DMA 控制逻辑

中断逻辑

外部设备

HLDA

ABR

WC

DAR

HRQ中断请

求地址

线

+1

+1

溢出信号

DREQDACK

DBR

6.5.2 6.5.2 DMADMA 接口的基本组成接口的基本组成地址缓冲寄存器寄存主存中需要交换数据的起始地址

字计数器寄存要交换信息的长度设备地址寄存器

寄存 I/O 设备的设备码或表示设备信息存储区的寻址信息

DSR

DCR数据缓冲寄存器寄存要交换的信息

状态寄存器寄存设备接口状态

设备控制寄存器寄存 CPU 控制命令

数据

线

1. DMA 传送过程初始化处理、数据传送、结束处理

(1)初始化处理（ CPU 程序实现）

CPU 通过几条 I/O 指令预置如下信息通知 DMA 控制逻辑传送方向（入 / 出）设备地址 DMA 的 DAR 主存地址 DMA 的 ABR 传送字数 DMA 的 WC

CPU 通过一条 I/O 指令取状态查询外设是否闲置良好

用 I/O 指令启动外设 ,CPU继续执行现行程序

6.5.3 6.5.3 DMADMA 的工作过程的工作过程

初始化处理：主存起始地址设备地址传送数据个数启动设备

DMADMA

DMA

数据传送：继续执行主程序同时完成一批数据传送

结束处理：中断服务程序做 DMA 结束处理

继续执行主程序

CPU

(2) DMA 传送过程示意

允许传送？

主存地址送总线数据送 I/O 设备 (或主存 )主存地址加 1传送个数减 1

数据块传送结束？

向 CPU申请程序中断

DMA请求

否

否

是

是

数据传送

数据传送过程（输入）

DMA 接口

主

存

CPU

DMA 控制逻辑

中断逻辑

外部设备

HLDA

ABR

WC

DAR

HRQ中断请

求地址

线

+1

+1

溢出信号

DREQDACK

DBR

DSR

DCR

数据

线

ABR

WC

+1

+1

DBR

①DREQ②

HRQ③

HLDA④

地址线⑤

DACK⑥

DBR

数据

线

⑦

溢出信号

中断请

求


数据传送过程（输出）

DMA 接口

主

存

CPU

DMA 控制逻辑

中断逻辑

外部设备

HLDA

ABR

WC

DAR

HRQ中断请

求地址

线

+1

+1

溢出信号

DREQDACK

DBR

DSR

DCR

数据

线

ABR

WC

+1

+1

DBR

DREQ②

HRQ③

HLDA④

地址线⑤

DACK⑥

DBR

①

数据

线

⑦

溢出信号

中断请

求


(3) 结束处理

校验送入主存的数据是否正确

是否继续用 DMA

测试传送过程是否正确，错则转错误处理程序

由中断服务程序完成


1. PIT 主要靠软件实现数据传送， DMA 主要靠硬件实现数据传送

PIT 与周期挪用 DMA 传送的区别

2. DMA请求的响应，只要求 CPU暂停 1 个访存周期，实现 1 个单位数据的传送。 PIT则中止现行程序的运行，转去执行中断服务程序，实现 1 个单位数据的传送 3. PIT只适用于慢速外设， DMA适用于高速成组传送的外设 4. PIT 的响应必须在一条指令执行之末，而 DMA原则上可在 CPU 不访存的任何时刻5.PI 的功能强，可处理各种复杂突发事件，而DMA只限于数据传送


DMA 接口与系统的连接方式

DMA接口 1

DMA接口 2

DMA接口 nCPU …主存

DMA 响应

I/O 总线数据线

地址线

DMA请求

1. 具有公共请求线的 DMA 请求

6.5.4 6.5.4 DMADMA 传送接口类型传送接口类型

2. 独立的 DMA 请求

DMA接口 1

DMA接口 2

DMA接口 3

CPU

主存

DMA 响应 1

DMA请求 1

DMA 响应 2

DMA请求 2

DMA 响应 3

DMA请求 3

I/O 总线数据线

地址线


DMA 接口的类型1. 选择型 DMA传送接口

设备地址寄存器

控制状态寄存器

数据缓冲寄存器

主存地址寄存器

时序电路

字计数器DMA 接口

CPU主存

设备 1

设备 2

设备 n

选择线

. . .

系统总线


在物理上连接多个设备在逻辑上只允许连接一个设备

2. 多路型 DMA 传送接口在物理上连接多个设备在逻辑上允许连接多个设备同时工作

设备设备设备DMA 接口CPU主存

…

链式

设备设备设备DMA 接口CPU主存

…

独立请求式


多路型 DMA 接口的工作原理

T4 T6 T7T2为磁盘服务

T5 T8T3为磁带服务

为打印机服务

T1

5μs

DMA 请求打印机 t

DMA 请求 DMA 请求 DMA 请求45μs

磁带 t

DMA 请求 DMA 请求 DMA 请求 DMA 请求30μs磁盘 t


CPU 主存

中断传送标准接口

HLDA HRQ

外设

DCR

ABR

DSR

WC

DBR

中断请求与响应

图 6.24 广义型 DMA 传送接口组成示意

溢出信号

系统总线

DREQ

DACK

DAR时序线路 DMA控制器

DMA接口

DMA控制逻辑

6.5.4 6.5.4 DMADMA 传送接口类型传送接口类型 3.广义型 DMA 传送接口

DMA 进行数据传送时，数据经过 DMA接口与数据总线直接传送DMA只控制数据传输，即负责、接管总线，并将总线控制权转交给 DMA 接口Intel 公司生产的 DMA 控制器

8237 、 8257 和 8258


6.5.5 6.5.5 DMADMA 传送举例传送举例

硬磁盘 DMA 传送子系统由选择型 DMA 传送接口、硬磁盘控制器和硬盘驱动器及盘组三大部分组成

以硬磁盘 DMA 传送子系统为例说明

CPU 主存

图 6.27 硬盘 DMA 传送子系统组成示意

系统总线

选择型DMA传送接口

DBR1(32 位 )

移位数据缓冲寄存器（ DBR2）

硬

磁

盘

适

配

器

字计数扇区号盘面号柱面号

读写启停控制逻辑

按位写

单位数据（ 32 字）

溢出“＋ 1”扇区

按位读

硬磁盘控制器硬盘驱动器及盘组

A硬盘驱动器及盘组

B硬盘驱动器及盘组

C硬盘驱动器及盘组

D


磁盘 DMA 传送的工作过程1.初始化阶段

CPU 读取接口寄存器 DSR 中的磁盘及接口的状态信息，确定磁盘是否闲置良好。若空闲良好，则进行第二步，否则执行其它程序

送台号、柱面号、盘面号和起始扇区号到接口中的 DAR ，供选择磁盘和磁盘定位使用

分别送读写等命令信息、主存始地址和传输的字数到接口中的 DCR、 ABR和WC

若为写盘，应将第 1 个要写入的单位数据(32 位字 ) 送接口中的 DBR

启动磁盘， CPU继续执行其它程序


磁盘 DMA 传送的工作过程6.5.5 6.5.5 DMADMA 传送举例传送举例

2. 数据传输阶段 CPU 主存

系统总线

选择型DMA传送接口

DBR1(32 位 )

移位数据缓冲寄存器（ DBR2）

硬

磁

盘

适

配

器

字计数扇区号盘面号柱面号

读写启停控制逻辑

按位写

单位数据（ 32 字）

溢出“＋ 1”扇区

按位读

硬磁盘控制器硬盘驱动器及盘组

A硬盘驱动器及盘组

B硬盘驱动器及盘组

C硬盘驱动器及盘组

D

3. 结束阶段数据传送完成或传送中出错均要向

CPU 发中断请求 CPU 接到中断请求后，读取接口 DSR

中的状态信息，以确定是错误中断还是正常结束中断

如果是错误中断，则转相应错误处理程序如果是正常结束中断，则转正常结束中断服务程序，或继续下一批数据交换，或交换结束关闭磁盘

磁盘 DMA 传送的工作过程6.5.5 6.5.5 DMADMA 传送举例传送举例

DMA 方式与程序中断方式的比较

(1) 数据传送

(2) 响应时间

(3) 处理异常情况(4) 中断请求

(5) 优先级

中断方式 DMA 方式程序硬件

指令执行结束存取周期结束

能不能

低高

传送数据结束处理

小结小结

第第 6.66.6 节节I/OI/O 通道通道

6.6 I/O6.6 I/O 通道通道6.6.1 I/O 通道概述6.6.2 通道命令字和通道程序6.6.3 通道传送的工作过程6.6.4 外围处理机

采用 DMA 方式处理高速外设存在的问题(1)DMA 传送效率的提高是以配备专用控制硬

件—— DMA 传送接口作为代价的。如果为数量众多的外设都配置 DMA 传送接口，则将大幅度增加硬件

(2) 如众多的外设都采用 DMA 方式，其访存冲突增加，将其 I/O 控制变得十分复杂。况且，接连不断的周期挪用将降低 CPU 执行程序的效率

(3) 每一台外设的 DMA均要采用较多的 I/O指令进行初始化，这样也势必会占用 CPU更多的时间

6.6.1 I/O6.6.1 I/O 通道概述通道概述

让 DMA 控制器能被多台设备共享，以提高附加硬件的利用率

提出 I/O 通道的目的

将 CPU 进一步从 I/O事务中脱离出来，使之具有更多的时间从事计算工作。提高关键部件的利用率


1 、通道计算机系统结构通道（ Channel ，简称 CH）

是一个特殊功能的处理器，它有自己的指令（即通道命令）和程序，专门负责数据输入输出的传输控制把外围设备的管理工作从 CPU 中分离出来是四级 I/O 子系统的核心，代替 CPU 管理、调度、控制使用外设； CPU只是查询通道、外设状态和启停通道

采用通道的机型： IBM 360 系列机， IBM370 系列机采用微通道的机型： IBM公司研制的微型机和工作站


通道处理机与 CPU 、设备控制器、 I/O 设备的关系

四级层次结构

I / O Dev nI / O Dev1I / O Dev nI / O Dev1

设备控制器

通道处理机

设备控制器

CPU

通道处理机

系统总线

标准 I/O 接口

专用接口


CPU 主存系统总线

存控

选择通道数组多路通道字节多路通道

磁盘控制器

磁盘控制器

磁盘

磁盘

磁盘

磁盘

磁带控制器

激打控制器

磁带

磁带

激光打印机

激光打印机

外设

外设

扫描仪

设备控制器

I/O总线

I/O总线

I/O总线

设备控制器

设备控制器

键盘

6.6.1 I/O6.6.1 I/O 通道概述通道概述通道计算机系统结构

6.6.1 I/O6.6.1 I/O 通道概述通道概述通道的特点

（ 1）具有系统总线和通道总线系统总线完成通道与主存、 CPU 与主存之间的

数据传送通道总线即 I/O 总线完成外设与通道之间数据

传送两类总线可分别按各自时序同时工作

（ 2）通道可分为字节多路通道、数组多路通道和选择通道三种一个系统可以兼有三种类型的通道，亦可只有

其中的一种或两种目的 1 ：解决通道的瓶颈问题目的 2 ：分类管理外设，提高效率


通道的特点（ 3）系统中设有存控部件

主要任务是根据预先测定的优先次序，决定下一周期由哪个部件使用存储总线访问主存

当通道与 CPU 同时请求访存时，通道优先于CPU

当多个通道请求同时访存时，选择通道、数组多路通道优先于字节多路通道

通道计算机系统结构

通道的作用传统计算机系统管理外设存在的问题所有外设的输入全部由 CPU来承担， CPU 的输入输出负担很重，不能专心于用户程序的计算

低速设备： CPU 执行一段子程序等高速设备： CPU对 DMA初始化等

大型计算机系统中外设很多，如果为每台设备都配置专用的 DMA 控制器，太浪费

连接 DMA 接口的磁盘等存储器一般并不同时工作 DMA 接口处理速度很快，外设速度较慢或很慢多个设备共享 1个 DMA， DMA 的管理将更加复

杂解决多处理机共享 I/O 设备的难题


通道处理机的作用负担原来 CPU对外部设备的管理、控制和大

部分输入输出工作。是一台同时能够被多台外设共享的 DMA小型专用处理机

管理所有按字节传输方式工作的低速和中速外设管理按数据块传输方式工作的高速外设对 DMA 接口的初始化和后处理在 OS 指挥下，使得多处理机可以共享 I/O 设备设备故障的检测和处理等


2 、 CPU对通道的管理与服务

通过执行通道 I/O 指令、编写通道程序和处理来自通道的中断实现的(1) 通道 I/O 指令是 CPU 指令系统的一部

分，是专门控制输入输出操作的指令。 CPU 通过了解查询通道、外设状态和启停通道的通道 I/O 指令管理通道


2、 CPU对通道的管理与服务(2) 通过运行操作系统的设备管理程序为用户编写通道程序，通过执行通道中断服务程序为通道服务

(3) 通道的中断分为两种，一种为数据传输结束中断，另一种为故障中断。 CPU 响应中断后，通过查询通道、外设状态确定是哪一种中断，以便执行相应中断服务程序，决定通道后续还需做什么工作


3 、通道功能（ 1）接收通道 I/O 指令，并按指令要求向指定通道和外设发出操作命令

（ 2）提供外设内部地址，同时指出与外设交换信息的主存首地址和传输长度

（ 3）执行通道程序，控制外设与主存之间的数据交换，不但提供数据缓冲，而且要完成交换信息的分拆与装配

（ 4）接收并保存外设、子通道 SCH 的状态信息，以便 CPU 查询了解

（ 5）将外设、子通道和通道的传输结束中断和故障中断的请求，排队并按序及时告知CPU

4 、通道的种类（ 1 ）字节多路通道

连接控制多台慢速外设，以字节交叉方式传送数据的通道每个子通道可以接一台或多台同种设备。不同子通道可以同时工作，但同一子通道内的设备只能串行工作分时占用通道与主机交换数据

An An-1 A┅ 5 A4 A3 A2 A1

Bn Bn-1 B┅ 5 B4 B3 B2 B1

Cn Cn-1 C┅ 5 C4 C3 C2 C1

Cn Bn An ┅┅ C1 B1 A1 字节多路通道


主

存

数据缓存

通道控制

字符缓冲器

字节计数器器主存地址计数器

状态与控制寄存器

SCH1

SCH2

SCH n



字符缓冲器

主存地址计数器


字符缓冲器

字节计数器器

字节计数器器

设备控制器

设备控制器

设备控制器

外设

外设

外设

通道

（ 1 ）字节多路通道

4 、通道的种类（ 1 ）字节多路通道

结构特点分为寄存和控制两部分包含多个 SCH ，每个 SCH 连接一个设备控

制器 DC

数据缓冲公用，用来拆装数据 CH 控制共享 , 字符缓冲器、状态控制寄存器、

内存地址计数器、长度（字节）计数器分设


4 、通道的种类（ 2 ）选择通道

连接控制一台或多台同种高速外设，以成批方式顺序传送数据的通道每次只能从所连接的外设中选择一台进行数据交换，直等该设备的整个数据块传送完毕并释放通道，其它设备才可占用通道

An An-1 A┅ 5 A4 A3 A2 A1

Bn Bn-1 B┅ 5 B4 B3 B2 B1

Cn Cn-1 C┅ 5 C4 C3 C2 C1

Cn Cn-1 Cn-2 ┅┅ C2 C1 A1 选择通道

4 、通道的种类（ 2 ）选择通道

结构特点读写数据所需的主存地址计数器，存放外设本次交换所需长度的字计数器，设备内部地址寄存器、数据缓冲寄存器和数据格式变换线路等

主

存

通

道

控

制


字计数器

设备内部地址寄存器


数

据

缓

冲

数据格式变换线路

设

备

控

制

器

外设

外设

外设

4 、通道的种类（ 3 ）数组多路通道

连接控制多台高速外设，以成组方式交叉传送数据的通道每连接一台高速设备，传送一批数据（ k个

字节， k<n）；传送完成后与另一台高速设备连接，再传送一批数据

结构特点是前两种通道的结合控制复杂，导致效率并不是很高，目前采用得较少


三种通道比较A

1A

2A

3…A

n

B1B

2B

3…B

n

C1C

2C

3…C

n

字节多路通道 A

1B

1C

1B

2A

2B

3C

2B

4A

3… B

mA

nC

S

设备Ａ

设备Ｂ

设备Ｃ

Ａ独占Ｂ独占Ｃ独占

寻址Ａ A1A

2 … A

n B1B

2 … B

mC

1C

2 …寻址Ｃ寻址Ｂ

设备Ａ

设备Ｂ

设备Ｃ

A1

A2

… An

B1

B2

… Bn

C1

C2

… Cn

选择通道

寻址Ａ A1 A2 … A n

寻址Ｂ B1 B2 … Bn 寻址 B

寻址Ｃ C1 C2 … Cn

设备Ａ

设备Ｂ

设备Ｃ

三种通道比较字节多路通道 Vs. 选择通道字节多路通道：以字节方式交叉地同时为多台

外设服务。在一段时间内，连接于通道的外设都在工作，它们分时地占用通道并和主机交换数据，所以通道一直处于忙碌状态

选择通道：在一段时间内只为 1 台外设服务，以成组方式顺序传送数据。一旦服务，则不能打断该台设备的传送，直到传送完毕。在不同时间段，可选择不同外设，但一定是同种外设


三种通道比较数组多路通道 Vs. 字节多路通道数组多路通道允许多个设备同时工作，但只允许一个设备进行传输型操作，其他设备进行控制型操作。而字节多路通道允许多个设备同时进行传输型操作

数组多路通道与设备之间数据传送的基本单位是数据块，通道必须为一个设备传送完一个数据块后，才能为别的设备传送数据块。而字节多路通道与设备之间数据传送的基本单位是字节，通道为一个设备传送一个字节后，又可为另一个设备传送一个字节，因此各设备与通道之间的数据传送是以字节为单位交替进行


三种通道特性的比较三种通道特性的比较

通道种类通道“数据宽度”

工作方式适用场合

字节多路通道单字节以字节交叉方式轮

流为多台外设服务大量字符类低速

设备数组多路

通道定长块以成组交叉方式轮流为多台外设服务

多台高速磁盘存储器

选择通道不定长块某台设备被选中，就独占通道

高优先级的高速磁带或磁盘设备


1 、通道命令字亦称通道控制字 CCW ，又称硬控制字规定通道及其连接的外设执行何种操作、如

何执行该操作、及操作所需参数是专用于输入 / 输出且由通道执行的指令 CCW 的格式为：

命令码主存地址

传输长度特征位 CCW

首地址外设内部

地址

6.6.2 6.6.2 通道命令字和通道程通道命令字和通道程序序

1 、通道命令字命令码：指出 CH或 PD 执行什么操作主存地址：指出主存始地传输长度：指出要传输的单位数据个数特征位：指出通道程序的链接方法或操作特点外设内部地址：给出设备内部地址（可选部分，因设备不同而异）CCW 首地址：若是 CCW 串时，给出存放下一个 CCW 的首地址（可选）


通道命令字和通道 I/O 指令的区别CCW （通道执行）

I/O 指令（ CPU 执行）

I/O 指令中的操作码 Vs. CCW 的命令码两者都指出执行什么操作，但操作内容不同，两者是互斥互补的

通道 I/O 指令的操作码：查询通道和外设（即读状态），启停通道（外设），读控制字

CCW 的命令码：读、写、打印、走带、找道等

操作码 Reg 通道地址设备地址首控制字地址

命令码主存地址传输长度特征位外设内部地址


2 、通道程序 CHP (CHannel Program)

通道命令字的有序集合 CH 能独立执行 CHP ，无须 CPU干预。即通道程序与 CPU 的现行程序是并行执行的用户通过自愿进管指令（系统功能调用）向CPU提出通道 I/O请求，并提供参数（软控制字）参数通常包括：外设名称、内存始地、传输长度、

外设内部地址、操作命令等信息操作系统根据用户提供的软控制字，编制通道程序，并存到主存指定区域或通道专设的存储器中


2 、通道程序通道状态字 CSW（ Channel Status Word）给 CPU 反馈 CH、 SCH和 PD 状态的一组二

进制信息 CH、 SCH、 PD 的状态通常有：忙 /闲、良 /故、正传输 / 未传输、传输正确结束 / 传输错误结束、信息丢失与否等

使用外设前需取出 CSW 了解通道状态当 CSW 指示设备错误时，通道向 CPU 发出中

断请求


1 ．通道传送的工作过程传送准备、数据传送、结束处理

传送准备

数据传送

结束处理

6.6.3 6.6.3 通道传送的工作过程通道传送的工作过程

（ 1 ）传送准备工作用户使用通道的外设传送应做两项工作通过访存指令提供传送时所需参数 ( 即软控制字 ) 通过自愿进管指令以系统调用的方式向 CPU提出通道 I/O请求，进入 OS 的设备管理程序

操作系统的设备管理程序要做三项工作根据用户提供的软控制字编制通道程序 CHP ，并

存到主存指定区域在主存中安排数据缓冲区通过了解外设的 I/O 指令，取出 CSW ，依 CSW

的内容判用户所需外设是否良闲？若良闲，则执行启动通道和外设 I/O 指令，进入数据传送阶段


151 机传送准备工作用户提供软控制字

使用 151 机自愿进管指令编CHP

P (标准回答字 ) 设备类型设备地址首字：

第 2 字：

程序名称

命令码 DS ( 主存地址 )

PDA( 外设内部地址 ) WC( 传输长度 )第 4 字：

16 位 8 位 8 位

32 位

第 3 字：

4 位 28 位

12 位 20 位

操作码 L1 Z (20 位立即操作数 ) 8 位 4 位 20 位


操作系统需了解和启动通道和外设 151 机了解通道和外设的 I/O 指令格式为

CM(8位 ) L1(4位 ) L2(4位 )

存 CSW(8位 )

保持原状态不变（ 24 位）

空 (16位 ) PD 地址 (8位 )

CH 地址 (8位 )

LL11

LL22

CM(8位 ) L1(4位 ) L2(4位 )

空 (8 位为零 )

CHP 的首条 CCW 的地址 (24位 )空 (16位 ) PD 地址 (8

位 )CH 地址 (8位 )

LL11

LL22

151 机启动通道和外设的通道 I/O 指令格式为

（ 2）数据传送①通道从内存指定位置取出 CHP ，执行

CHP ，进行数据传送

②数据传送正常结束，或传输中出现错误，通道向 CPU 发中断请求，等待CPU 响应处理

6.6.3 6.6.3 通道的工作过程通道的工作过程

（ 3）结束处理CPU 响应中断，取出 CSW 并判断，若正常结束，执行正常结束服务程序，否则执行错误处理中断服务程序，执行该程序时需使用读回 CCW 的通道 I/O 指令


读回通道控制字的 I/O 指令格式为： CM(8位 ) L1(4位 ) L2(4位 )

L1 ：已读长度 (12位 ) 数据的内存地址 (24位 )

L2 ：空 (24 位为零 ) CH 地址 (8位 )

访管入口OC 设备号OC 交换长度OC 主存起始地址

广义指令和参数

通道程序

置通道地址字启动I/O

通道程序

断开通道指令

用户程序管理程序通道程序

中断处理程序

I/O中断请求I/O中断响应

I/O中断返回

入口

返回

通道完成一次数据传输的主要过程

（ 1）在用户程序中使用访管指令进入 OS 管理程序，由 OS 管理程序组织一个通道程序，并启动通道


在多任务或多用户系统中，输入输出指令属于特权指令，在被访管指令调用的系统管理程序的最后一条执行。用户只能通过广义指令调用操作系统的管理程序来使用设备广义指令由一条访管指令和若干参数组成管理程序根据广义指令提供的参数，如设备号、交换数据长度和主存起始地址等信息：编制通道程序，并存放于主存储器中与这个通道相对

应的通道程序缓冲区中通道程序的入口地址置入主存储器的通道地址单元用一条启动输入输出设备指令来启动通道开始工作


（ 2）通道处理机执行 CPU 为它组织的通道程序，完成指定的数据输入输出工作



通道程序


通道程序

断开通道指令


中断处理程序


I/O中断返回

入口

返回

通道完成一次数据传输的主要过程6.6.3 6.6.3 通道传送的工作过程通道传送的工作过程

（ 3）通道程序结束后向 CPU 发中断请求。 CPU响应这个中断请求后，第二次进入操作系统，调用管理程序对输入输出中断请求进行处理



通道程序


通道程序

断开通道指令


中断处理程序


I/O中断返回

入口

返回

6.6.3 6.6.3 通道传送的工作过程通道传送的工作过程通道完成一次数据传输的主要过程

访管命令

启动 I/O 命令

CPU运行用户程序操作系统运

行管理程序

通道运行存放在主存中的通道程序

编制通道程序

传送结束发 I/O 中断

中断服务子程序

请求输入输出


2 、程序中断控制传送与通道数据传送的区别（ 1） PIT靠中止 CPU 现行程序，转去执行中断服务程序实现； CH 通过执行 CHP实现（ 2） PIT 的中断服务程序与 CPU 的现行程序是串

行工作的； CH的 CHP与 CPU 的现行程序并行工作（ 3） CH 是集中独立的硬件，可连接多台快速或慢速外设； PIT只适用于慢速外设，且每个外设都有自己的 PIT 接口和中断服务程序（ 4） PIT 的功能强，可处理各种突发事件；而

CH只适合于对数据传送的控制（ 5） PIT以 CPU 为中心； CH则以主存为中心


3 、 DMA 与 CH 的区别（ 1） DMA 主要靠专用接口硬件实现数据

传送； CH则靠执行 CHP实现数据传送（ 2） DMA初始化由 CPU 完成， CH则自动取 CHP 执行，无需初始化 (因 CCW包含了初始化信息 )

（ 3） DMA只控制高速 PD 成组传送， CH则高、低速 PD均可控制


在巨型和大型计算机系统中，采用通道处理机仍然存在高性能处理机利用率不高的问题

每调用一次输入输出操作的前处理和后处理仍然要 CPU来完成，需要两次中断方式中断 CPU 的现行程序

当外设或通道处理机出现异常情况时，通道处理机本身不能处理，要通过中断方式请求 CPU来处理

6.6.4 6.6.4 外围处理机外围处理机

文件的管理、设备的管理等操作系统的工作，通道处理机本身无能为力，需要CPU来实现为了解决以上问题，通道处理机就需要象一般的处理机一样具有算术运算和程序控制等功能

通道处理机存在的问题对所有传送数据的格式转换、码制转换、数据块整体的正确性检验等工作仍然要CUP来完成



CPU CPU …… CPU 主存 …… 主存

内部总线 I/ O处理机 …… I/ O处理机

设备控制器 … 设备

控制器设备控制器 … 设备

控制器设备控制器

设备设备设备设备设备设备设备设备

外围处理机方式 PPU(Peripheral Processor Unit)用具有丰富的指令系统和相当容量主存的小型机作为I/O 控制，称该小型机为 PPU ，除了能够完成通道处理机的全部功能之外，还能完成数据库管理、运算功能和程序控制等功能

外围处理机的作用一台外围处理机可以管理多台设备控制器，一台设备控制器可以管理多台同类型的输入输出设备

外围处理机除了完成通道处理机的全部功能之外，还具有以下功能

码制转换、数据校验和校正、故障处理文件管理、诊断和显示 I/O 系统状态

网络或远程终端可以连接到 I/O 处理机上，由I/O 处理机完成远程用户服务工作


处理人机对话

外围处理机的种类

根据是否共享主存储器，可分为与 VLSI 技术发展有关

共享主存储器的外围处理机每个外围处理机具有小容量的局部存储器运行时，管理程序从主存储器加载倒局部存储器

不共享主存储器的外围处理机每个外围处理机具有大容量的局部存储器管理程序放在局部存储器中减少了主存储器的压力


根据是否共享运算部件和指令控制部件，可分为

合用同一个运算部件和指令控制部件的外围处理机

通过公用部件与主存储器连接成本低控制复杂

独立运算部件和指令控制部件的外围处理机具有大容量局部存储器独立性很强是目前的主流

外围处理机的种类6.6.4 6.6.4 外围处理机外围处理机

以外围处理机作为主处理机，除了担负全部输入输出工作外还运行操作系统

一般在并行计算机中采用用一台与中央处理机相同型号的处理机作为外围处理机

输入输出处理机也可参与计算采用廉价微处理器来专门承担输入输出任务

根据计算机系统的具体情况和不同要求，外围处理机的结构的组织方式，可分为

有多个外围处理机，而且从功能上进行分工每个输入输出处理机完成专门的管理

外围处理机的种类

谢谢！2023年4月19日星期三

Documents

计算机原理