工學碩士學位請求論文

AC PDP의 저온에서의 어드레스 방전 지연 시간

개선에 관한 연구

A Study on the Improvement of Address Discharge

Time Lag in AC PDP at Low Temperature

2006년 2월

仁荷大學校 大學院

電氣工學科

金 智 龍

工學碩士學位請求論文

AC PDP의 저온에서의 어드레스 방전 지연 시간

개선에 관한 연구

A Study on the Improvement of Address Discharge

Time Lag in AC PDP at Low Temperature

2006년 2월

指導敎授 李 晳 賢

이 論文을 碩士學位 論文으로 提出함.

仁荷大學校大學院

電氣工學科

金 智 龍

이 論文을 金智龍의 碩士學位論文으로 認定함

2006년 2월

주심

부심

위원

- I -

국문 요약 PDP(Plasma Display panel)가 본격적으로 상업화의 길로 진입할 수 있

었던 계기는 ADS(Address Display period Separated) 구동 방식의 개발

때문이라고 할 수 있다. 어드레스와 서스테인 구간이 분리되어 있는 ADS

구동 방식은 모든 셀에 대하여 동시에 동일한 벽전하를 형성시킬 수 있

다. ADS방식은 패널을 안정적으로 구동하고 벽전하를 제어하는 데에 큰

이점이 있다. 하지만 패널이 고해상도가 될수록 어드레스 구간은 늘어나

면서 서스테인 구간은 줄어들어 휘도의 저하를 일으킨다. 따라서 고속 어

드레싱으로 어드레스 구간에 할당된 시간을 줄이고 이 단축된 시간을 서

스테인 구간이나 서브 필드 추가에 사용함으로서 휘도 향상 및 동화 의사

윤곽 노이즈 저감을 통한 화질 개선이 필요하다. 어드레스 구간을 축소시

키기 위해서는 어드레스 방전 지연 시간(Td)을 줄일 필요가 있다. 그러나

저온 하에서는 어드레스 방전 지연 시간의 급격한 증가로 인해 오방전이

발생하는 문제가 발생하고 있지만 이에 대한 연구는 거의 전무한 실정이

다. 그래서 본 논문에서는 저온 하에서 PDP의 방전지연시간이 증가하는

현상을 실험을 통해서 확인하였고 지연시간을 단축하기 위해 어드레스 전

압을 상승 시킨 경우와 프라이밍 입자공급의 경우를 비교하였다.

- II -

ABSTRACT

ADS(Address Display period Separation) driving method has been

considered to be the most appropriate driving technique for AC PDP.

ADS driving method is composed of reset, address, sustain and erase

period. Therefore, a long time should be allocated to an address period,

which results in a reduction of brightness. To realize a high luminance

and high picture quality, it is necessary to have a high speed

addressing. Also address discharge time lag increases as the

temperature decreases, which induces the misfiring and low picture

quality.

In this paper, the electric field and priming particle effects are

investigated and compared in order to reduce the address discharge

time lag at low temperature. The result shows that the address

discharge time lag was effectively reduced when the priming particles

are provided.

- III -

목 차

국문요약 ······································································································· Ⅰ

Abstract ······································································································· Ⅱ

목 차 ············································································································· Ⅲ

그림 목차 ····································································································· Ⅴ

표 목차 ········································································································· Ⅷ

제 1 장 서 론 ···················································································· 1

제 2 장 이 론적 배경 ·················································································· 3

2.1 PDP(Plasma Display Panel) ······················································· 3

2.2 AC-PDP의 구조 ············································································ 5

2.3 AC-PDP의 발광 원리 ···································································· 7

2.4 AC-PDP의 벽전하 생성 원리와 메모리 효과 ·························· 8

2.5 AC-PDP의 구동 ············································································ 11

2.5.1 ADS(Address Display period Separated) 구동 방식 ···· 12

2.5.2 AWD(Address While Display) 구동 방식 ······················· 14

2.6 AC-PDP의 구동 파형 ·································································· 16

2.7 방전 지연 시간에 대한 이론적 고찰 ········································ 19

- IV -

제 3 장 실 험 장치 및 방법 ································································· 22

3.1 실험에 사용한 패널의 사양 ························································ 22

3.2 실험 장치 ························································································ 23

3.3 구동 파형 ························································································ 25

3.4 방전 지연시간 측정 ······································································ 26

제 4 장 실 험 결과 및 고 찰 ······························································· 27

4.1 상온에서의 방전 광파형 ······························································ 27

4.2 온도별 리셋 광파형의 변화 ························································ 29

4.3 온도에 따른 어드레스 방전 특성 ·············································· 31

4.4 저온에서의 방전 지연시간 개선 실험 ······································ 35

4.4.1 리셋 전압에 따른 어드레스 특성 ······································· 35

4.4.2 경사형 소거펄스의 기울기에 따른 어드레스 특성 ········· 37

4.4.3 전계 효과와 프라이밍 효과의 비교 ··································· 39

제 5 장 결 론 ······················································································ 42

참고 문 헌 ··································································································· 44

- V -

그림 목차그림 1-1 AC-PDP의 기본 구조

Fig. 1-1 The basic structure of an AC-PDP 6

그림 1-2 플라즈마 디스플레이 패널의 발광원리

Fig. 1-2 Luminance principle of a PDP 7

그림 1-3 벽전하의 형성 과정

Fig. 1-3 Formation processes of wall charges 10

그림 1-4 ADS(Address Display period Separated)형

AC-PDP의 구동 파형의 개략도와 시간적인 배치

Fig. 1-4 Schematic diagrams of driving waveform

and timing charts of the ADS scheme in AC-PDP 13

그림 1-5 AWD(Address While Display)형

AC-PDP의 구동 파형의 개략도와 시간적인 배치

Fig. 1-5 Schematic diagrams of driving waveform

and timing charts of the AWD scheme in AC-PDP 15

그림 1-6 Conventional ramp reset waveform 의 개략도

Fig. 1-6 Schematic diagram of conventional ramp reset waveform 18

- VI -

그림 1-7 파형 인가에 따른 벽전하 형성

Fig. 1-7 Wall charge formation by waveform 18

그림 1-8 방전 지연시간의 정의

Fig. 1-8 Definition of address discharge time lag 20

그림 2-1 실험장치의 개략도

Fig. 2-1 Schematic diagram of measurement system 24

그림 2-2 구동 파형의 개략도

Fig 2-2. Schematic diagram of the driving waveform 25

그림 2-3 방전 지연시간의 정의

Fig. 2-3 Definition of discharge time lag 26

그림 3-1 1sub-field의 방전시 광파형

Fig 3-1 Discharge light waveform 28

그림 3-2 온도별 리셋시 방전 광파형의 변화

Fig. 3-2 Discharge light waveform at different temperatures 30

그림 3-3 온도별 어드레스 방전 광파형

Fig. 3-3 Address discharge light waveform at different temperatures

31

- VII -

그림 3-4(a) 온도별 방전 지연시간의 분포도

Fig. 3-4(a) Distribution of address discharge lag 33

그림 3-4(b) 온도별 방전 지연시간

Fig. 3-4(b) Address discharge lag at different temperatures 34

그림 3-5 리셋 전압에 따른 방전 지연시간 (-10℃)

Fig. 3-5 Discharge time lag according to a reset voltage 36

그림 3-6 경사형 소거펄스의 기울기에 따른 방전 지연시간 (-10℃)

Fig. 3-6 Discharge time lag according to a slope rate of erase pulse

38

그림 3-7 전계효과와 프라이밍효과에 따른 방전 지연시간의 비교

Fig. 3-7 Comparison of the electric field and priming particle effect on

the address discharge time lag 40

그림 3-8 전계효과와 프라이밍효과에 따른 어드레스 광파형 변화

Fig. 3-8 Discharge light waveform according to the electric field and

priming particle effect 41

- VIII -

표 목 차

표 1 패널의 사양

Table 1 The specification of panel 22

표 2 Photosensor amplifier의 사양

Table 2 The specification of Photosensor amplifier 23

표 3 패널에서의 전압 조건 및 펄스의 사양

Table 3 Voltage condition and specification of sustain pulse 25

- 1 -

제 1 장 서 론

현대사회는 급속히 정보화 사회로 접어들고 있으며, 정보 전달의 양적인

면에서도 대량화가 되어 가고 있다. 따라서 인간이 정보를 쉽게 접할 수

있는 디스플레이의 역할이 갈수록 증대되고 있다. 현재 가장 널리 이용되

고 있는 Cathode Ray Tube(CRT)는 대형화와 경량화, 평판화 등에 대한

한계로 인하여 이를 대체할 만한 새로운 디스플레이 소자에 대한 연구가

활발히 진행 중이다. 21세기 디지탈 시대를 맞이하여 TV, 컴퓨터, 인터넷

의 기술을 조합한 차세대 디스플레이 중 플라즈마 디스플레이 패널(PDP)

은 기체 방전 시 생기는 플라즈마로부터 나오는 빛을 이용하여 문자 또는

그래픽을 표시하는 소자로서 다른 평판디스플레이 소자에 비해 40∼60인

치급의 대형화가 용이하고, 고해상도, 넓은 시야각, 장수명, 박형화, 경량

화 등 여러 가지 이점을 가지고 있어 차세대 평판디스플레이로서 많이 보

급되고 있다.[1]

그러나 PDP가 고해상도의 HDTV(High-Definition Television) 시장에서

다른 디스플레이 소자에 비해 더욱 경쟁력을 갖추기 위해서는 화질 개선

과 동시에 가격을 낮출 필요가 있다. 다수의 sub-field로 구성된 시간 변

조 방법(Pulse width modulation)으로 영상을 표시하는 PDP에서는

sub-field의 개수를 증가시킴으로서 더 다양한 계조를 표시하여 화질을

개선함은 물론 의사윤곽 문제(Dynamic False Contours)도 해결할 수 있

다.

하지만 리셋과 어드레스 구간은 일정하게 정해져 있으므로 sub-field의

개수가 증가 할수록 영상을 표시하는 유지발광 시간이 줄어들 수밖에 없

다. 이 문제를 해결하기 위하여 어드레스 라인을 반으로 나누어 구동하는

- 2 -

dual scan 방식이 이용되고 있으나, 이 방식은 구동을 위한 data driver

IC의 개수도 두 배로 늘어남에 따라 가격 상승을 초래한다.

고속 어드레싱으로 어드레스 시간을 단축시키면 sub-field의 개수를 증

가할 수 있고 또한 대형 패널에서 single scan을 가능하게 할 수가 있다.

하지만 저온에서는 방전 지연 시간(Td)이 급격하게 늘어나기 때문에 고

속 어드레싱을 하는데 문제가 생기지만 이에 대한 연구는 전무한 실정이

다. 그래서 본 논문에서는 저온에서 어드레스 방전 지연시간을 단축하기

위해 리셋전압 조절과 경사형 소거펄스 기울기 변화로 어드레스 방전 전

에 벽전하 양을 조절해서 지연시간을 줄이고자 하였고 어드레스 전압을

상승시킨 경우와 프라이밍 입자공급의 경우를 비교하였다.

- 3 -

제 2 장 이론적 배경

2.1 PDP (Plasma Display Panel)

Plasma Display Panel(PDP)은 가스방전을 이용한 디스플레이 소자로 일

정한 공간 속에 채워져 있는 가스에 강한 전기적 에너지를 가하면 방전이

발생하여 VUV (Vacuum Ultra-Violet)를 방출시킨다. 이러한 VUV는 형

광체를 여기 시켜 인간이 볼 수 있는 가시광을 발생시켜서 패널에 정보를

표시하는 소자이다. 따라서 기체 방전(Gas Discharge Display)소자라고

할 수 있다. PDP는 전극의 구조에 따라서 크게 직류형과 교류형으로 분

류 할 수 있다.

직류형의 경우방전 전극이 방전 영역에 노출되어 있기 때문에, 전극이

플라즈마에 직접 접하고 있어서 전도 전류(conduction current)가 노출된

전극으로 흐를 수 있는 구조이고, 교류형의 경우에는 방전 전극이 유전체

에 의해 방전 영역으로부터 분리된 구조를 가지므로 전도 전류가 흐를 수

없게 되어 변위 전류(displacement current)가 흐르는 구조이다.

또 셀 내에 설치된 전극의 수에 따라 2전극 구조와 3전극 구조로 분류

할 수 있으며 전극의 배치에 따라서 대향형 전극과 면방전형 전극 구조로

분류될 수 있다. 대향형 전극 구조의 경우 방전을 형성하는 2개의 유지전

극이 각각 전면판과 배면판에 위치하여 방전이 패널의 수직축으로 형성되

는 구조이며, 면방전형 전극 구조의 경우는 방전을 형성하는 2개의 유지

전극이 동일한 기판상에 위치하여 방전이 패널의 한 평면상에서 형성되는

전극 구조를 말한다. [2],[3],[4]

- 4 -

PDP의 전극 구조는 형광체의 도포 위치에 의하여 투과형과 반사형의

구조로 분류할 수 있다. 투과형 전극 구조는 제작하기 쉬운 장점을 가지

고 있으나 형광체의 인쇄 표면 상태에 의해 편차가 큰 단점을 갖으며, 반

사형의 구조는 형광체의 도포 면적을 확대하여 휘도를 증가시킬 수 있는

장점을 갖고 있으나 형광체 도포 기술의 어려움이 있다.

반사형의 전극 구조가 투과형의 전극 구조에 비해 휘도 특성이 높으며,

후막 인쇄기술의 발달로 형광체 도포 문제가 많이 해결되어 현재는 반사

형 전극 구조가 많이 쓰이고 있다. [5],[6]

- 5 -

2.2 AC-PDP의 구조

PDP의 구조는 전극이 방전 공간에 직접 노출되어 있는 직류형

PDP(DC PDP)와 전극이 유전체로 완전히 덮여 있는 교류형 PDP(AC

PDP)로 구분할 수 있다.

DC PDP는 전극에 흐르는 방전 전류를 제한하기 위하여 방전 셀 내에

저항을 삽입하고, 펄스 메모리 구동방식을 적용하기 위해 보조 방전 화소

(Auxiliary discharge cell)를 이용한다.[7]

이에 비해서 AC PDP는 전극 위에 유전체가 덮여 있어서 전류가 흐르

게 되면 전극으로 입사하는 전하들이 유전체 표면에 벽전하(wall charge)

가 쌓여 외부에서 인가되는 전압을 상쇄시켜 스스로 방전전류를 제어하게

된다. 그리고 AC PDP는 구조에 따라 두 개의 방전 유지 전극이 서로 마

주보고 있는 대향형 구조와 두 개의 방전 유지 전극이 하나의 기판에 형

성되어 있는 면방전형으로 나뉘어진다. 현재는 면방전형 구조가 일반화되

어 있다.

그림 2-1은 AC PDP의 기본 방전 셀 구조인 3전극 면방전형 구조를

나타내고 있다. AC PDP의 구조는 크게 상판(전면판)과 하판(배면판)으로

이루어져 있다. 상판유리에는 투명 ITO (Indium-Tin-Oxide) 전극이 일정

간격을 갖고 평행한 방향으로 형성되어 있고, 도전성을 향상시키기 위해

ITO 전극위에 Cr-Cu-Cr이나 Ag 금속 버스 전극을 추가하였다. 그리고

그 위에 유전층을 형성한 다음에 방전으로 인한 유전층의 파괴를 막기 위

해 MgO 보호막을 증착한다. 하판에는 상판 전극과 수직한 방향으로 어

드레스 전극이 형성되어 있고, 각각의 어드레스 전극 사이에는 어드레스

전극과 평행한 방향으로 격벽이 형성되고, 어드레스 전극 위와 격벽의 안

- 6 -

쪽 측면에 형광체가 도포되어 있다. 이렇게 제작된 상판과 하판을 봉착

하고, Ne-Xe이나 He-Xe 등의 기체를 주입하여 PDP 패널을 완성한다.

그림 1-1 AC-PDP의 기본 구조

Fig. 1-1 The basic structure of an AC-PDP

- 7 -

2.3 AC-PDP의 발광 원리

PDP는 글로우 방전의 기체 발광 특성을 이용한 표시소자이다. 외부로

부터 일정 전압 이상을 인가하면 전자는 양극 쪽으로 가속되고, 가속된

전자는 중성입자와 충돌하여 이온화 반응과 여기 반응을 일으킨다. 이 때

여기된 입자들이 기저상태로 천이 되면서 발생한 진공 자외선 VUV(147

㎚, 173㎚)가 형광체를 여기시켜 사람이 볼 수 있는 가시광을 발생시키는

것이다. 셀 내의 방전 가스는 다른 가스와 잘 결합하지 않는 불활성 가스

(He, Ne, Ar, Xe)를 사용한다.[8] 이러한 내용을 그림 1-2에 정리하여 도

식화 하였다.

그림 1-2 플라즈마 디스플레이 패널의 발광 원리

Fig. 1-2 Luminance principle of a PDP

- 8 -

2.4 AC-PDP의 벽전하 생성 원리와 메모리 효과

그림 1-3은 벽전하의 형성 과정을 도식화하였다. 그림 1-4에서 (a)는

최초 벽전하가 없을 때 전압을 인가한 경우이다. 여기서 유전층은 유전분

극 전하가 형성되어 방전 공간에는 인가한 전압이 가해지게 된다. (b)에

서 인가전압에 의한 공간 전압이 방전 개시 전압에 달하면 방전을 개시하

고 생성된 하전입자들은 전극 위 유전체 표면위로 벽전하를 형성하게 된

다. 방전 플라즈마에 있던 이온과 전자는 Coulomb force에 의해 방전 공

간 전압이 저하하여 방전 유지 전압 이하로 되면 방전은 중지하게 된다.

(c)는 방전에 의해 생성된 전하들은 전압이 인가되고 있는 반대 극성의

전극 위 유전층에 쌓이게 되고 벽전하들은 매우 오랜시간 동안 없어지지

않고 존재하게 된다. (d)에서 인가 전압의 극성이 바뀌게 되면 공간전압

은 인가전압과 벽전압의 합으로 나타나게 되어 (e)에서처럼 방전에 의해

또 다시 생성된 전하들이 (f)와 같이 유전층에 쌓이는, 전압의 교번에 따

라 반복적인 현상이 발생함으로써 방전을 유지하게 된다. 이후 소거하기

위해서는 이전에 축적된 벽전압과 새로 인가하게 되는 전압의 합이 방전

을 유지할 수 없을 정도의 공간 전압이 되면 더 이상 벽전하 형성이 어려

워져 차차 소멸해 가게 된다.

이렇게 유전체 층에 누적된 벽전하에 의한 벽전압을 이용하여 방전 개시

전압에 못 미치는 방전 유지 전압을 인가하더라도 방전 공간 전압은 벽전

압과의 합으로 나타나게 되어 방전을 유지할 수 있다는 것을 AC-PDP의

메모리 효과라 한다. 벽전압을 소거하기 위해서는 이전에 축적된 벽전압

과 새로 인가하게 되는 전압의 합이 방전을 유지할 수 없을 정도의 공간

전압이 되면 더 이상 벽전하 형성이 어려워져 차차 소멸해 가게 된다.

- 9 -

AC-PDP에서 메모리 효과를 가능하게 하는 벽전압은 매우 중요하며,

특히 벽전하가 전 화면에 걸쳐 제어되는 초기화(Reset) 기간은 AC-PDP

의 신뢰성과 매우 관련이 깊다. Reset 구간에서 이전에 방전이 되었던 셀

과 방전이 없었던 셀을 모두 초기화 시켜줌으로써 동작마진의 확대를 기

대할 수 있고, 또한 벽전하의 효과적인 제어로 인한 어드레스 방전과 서

스테인 방전의 동작마진도 향상시킬 수 있다. 이것은 곧 AC-PDP의 신뢰

성에 영향을 준다.

- 10 -

그림 1-3 벽전하의 형성 과정

Fig. 1-3 Formation processes of wall charges

- 11 -

2.5 AC-PDP의 구동

AC-PDP의 구동은 벽전하의 메모리 효과를 이용하는지의 유무에 따라

refresh 형과 메모리형으로 나뉘게 된다. 초기 AC-PDP에는 refresh 형이

사용되었지만 이 방식은 계조 표현력에 한계가 있어, 근래에는 대화면 디

스플레이 구동에 적합한 메모리형 구동방식을 사용하고 있다.

PDP는 어드레스 방식에 따라 selective erase와 selective write 방식으

로 나눌 수 있다. selective erase 방식은 전 셀을 켠 다음 원하지 않는 셀

을 선택적으로 소거하는 방식이고, selective write 방식은 전 셀을 꺼주고

원하는 셀만 켜주는 방식이다. selective erase 방식은 짧은 어드레스 구간

에서 낮은 전압으로도 어드레스가 가능한 장점이 있지만 명암비가 낮은

단점이 있고 selective write 방식은 selective erase 방식에 비해 높은 명

암비를 유지하지만 상대적으로 전압이 높은 단점이 있다.

여러 가지 AC-PDP의 구동방식 중에서 대표적인 구동방식으로는 어드

레스 방전 구간과 서스테인 방전 구간이 분리되어 있는 ADS(Address

Display period Separated) 구동 방식과 어드레스 방전과 서스테인 방전이

동시에 일어나는 AWD(Address While Display) 구동 방식이 있다.

- 12 -

2.5.1 ADS(Address Display period Separated) 구동 방식

그림 1-4는 ADS 구동 방식의 파형과 sub-field 구조이다. ADS 구동

방식에서는 각 스캔 전극에 어드레싱이 이루어지는 기간과 유지 방전이

이루어지는 기간이 따로 분리되어 있다. 전 스캔 라인에 걸쳐 순차적으로

어드레스를 실시한 후, 마지막 스캔 라인까지 어드레싱이 끝나면 서스테

인 구간에서 모든 유지 방전이 동시에 진행되도록 시간을 배치한 것이 특

징이다.[9][10] ADS 구동 방식에서는 리셋과 어드레스 구간의 길이가 매

sub-field마다 일정하게 들어가게 된다. 이 때 전 스캔 라인을 어드레스

하기 때문에 스캔의 라인수가 증가하거나, 어드레스 펄스의 width가 넓으

면 1 TV-field(16.67㎳) 안에 sub-field를 모두 구동시킬 수 없게 되거나,

상대적으로 서스테인 구간이 줄어들게 되어 휘도의 감소를 초래한다. 이

를 해결하기 위한 노력으로 스캔을 전 화면에 걸쳐 순차적으로 실시하지

않고 패널을 상하로 나눠 위와 아래에서 동시에 스캔하는 dual scan을 실

시하거나, 고속 어드레스를 위한 여러 가지 연구가 진행 중이다. dual

scan을 하면 어드레스 시간을 single scan을 할 때에 비해 1/2로 줄일 수

있는 장점이 있지만, 어드레스 data driver IC가 두 배로 늘어나게 되어

가격의 상승을 피할 수 없다.

- 13 -

그림 1-4 ADS(Address Display period Separated)형

AC-PDP의 구동 파형의 개략도와 시간적인 배치

Fig. 1-4 Schematic diagrams of driving waveform

and timing charts of the ADS scheme in AC-PDP

- 14 -

2.5.2 AWD(Address While Display) 구동 방식

그림 1-5는 AWD 구동 방식의 서스테인 구조도이다. ADS 구동 방식

은 셀에 표시 데이터를 인가하는 어드레스 기간과 표시 셀들이 유지 방전

을 하는 시간이 분리되어 전체 구동 시간 중 유지 방전을 하는 시간이 작

은 반면, AWD 구동 방법은 어드레스 데이터가 인가되는 시간과 유지 방

전을 하는 시간이 분리되어 있지 않는 구동 방법이다.[11]

이 구동 방법에서는 4 쌍의 유지 펄스가 하나의 블록으로 동작하며, 펄

스의 off 기간 동안에 표시 데이터가 인가되어(어드레싱), 표시 셀의 방전

상태를 결정하고 유지 펄스가 연속적으로 인가되는 형태이다. ADS 구동

방식과는 달리 어드레스 기간과 유지 기간이 시간상 연속적이므로, ADS

구동방식이 유지 기간에 할당되는 시간이 전체 시간의 30% 정도인데 비

하여 AWD 구동방식에서는 90% 이상이 된다. 그러므로 AWD 구동방식

은 낮은 구동 주파수를 사용하더라도 유지 방전 시간을 증가시켜 플라즈

마 표시기의 휘도를 높일 수 있다. 그러나 ADS 구동방식에서와 같이 어

드레스 전 sub-field에 형성된 벽전하를 조절할 수 있는 기간이 없으므로

상대적으로 높은 구동전압이 필요하고, 공정 변수에 따라 조금씩 상태가

다른 방전 셀 들을 동일하게 동작시키는데 어려움이 있다.

- 15 -

그림 1-5 AWD(Address While Display)형

AC-PDP의 구동 파형의 개략도와 시간적인 배치

Fig. 1-5 Schematic diagrams of driving waveform

and timing charts of the AWD scheme in AC-PDP

- 16 -

2.6 AC-PDP의 구동 파형

현재 대부분의 AC-PDP에 ADS 구동 방식이 쓰이고 있으며 리셋에는

램프 리셋 방식을 사용하고 있다. 리셋 방식에는 구형파를 사용하는 강펄

스 리셋 방식, 스윙파 리셋 방식, 경사형 펄스를 이용한 램프 리셋 방식

등이 있지만 벽전하를 안정적으로 제어할 수 있고, 빛 발생을 억제시키기

위한 약방전의 이용으로 인해 현재는 대부분 램프 리셋을 사용한다. [12],

[13] 그림 1-6 와 1-7은 conventional ramp reset 구동 파형의 개략도와

구간에 따른 벽전하의 모습을 나타내었다. 1TV-field는 8개의 서브필드로

나뉘고 각 서브필드는 각각 리셋, 어드레스, 서스테인, 이레이즈 구간으로

나뉘어져 있다.

그림 1-7에 표현되어 있는 벽전하 형성 과정을 설명하면 아래와 같다.

(A) 램프 리셋 상승 구간 후 - Y전극에 인가된 경사형 리셋 펄스에 의

해 방전 공간이 방전 개시 전압에 달하면 Y전극과 X전극 사이에 면방전

이 일어나면서 많은 전자와 이온들이 생겨나며 전자는 Y전극으로, 이온은

X와 A전극으로 이동하게 된다.

(B) 램프 리셋 하강 구간 후 - X전극의 전위를 올려주고 Y전극에 경

사형 리셋을 사용함으로써 Y전극과 X전극간의 벽전하가 지워지게 되고

A전극에는 이온들이 이동하게 된다.

(C) 어드레스 구간 후 - A전극에 펄스를 인가하여 Y전극과 A전극 사

이에 방전을 일으켜, 서스테인 방전이 일어날 수 있도록 Y전극에는 이온

X전극에는 전자가 쌓이게 된다.

(D) 서스테인 구간 - Y전극과 X전극에 교번으로 펄스를 인가함으로써

- 17 -

Y전극과 X전극의 벽전하를 이용하여 면방전을 일으킨다.

(E) 이레이즈 구간 - 서스테인 방전이 끝나고 Y전극에 경사형 펄스를

사용함으로써 Y전극과 X전극에 쌓인 전자와 이온들을 지워 셀 안에 벽전

하들을 없앤다.

Conventional ramp reset 구동 파형은 1TV-field에 이러한 과정을 매

서브필드마다 반복하게 된다. 매 서브필드마다 리셋을 실시하여 안정된

구동과 높은 전압 마진을 가능하게 하지만, 1TV-field 내에 8번의 리셋을

실시하게 되어 배경광이 높아져 명암비가 낮아지게 된다.

- 18 -

그림 1-6 Conventional ramp reset waveform 의 개략도

Fig. 1-6 Schematic diagram of conventional ramp reset waveform

그림 1-7 파형 인가에 따른 벽전하 형성

Fig. 1-7 Wall charge formation by waveform

- 19 -

2.7 방전 지연 시간에 대한 이론적 고찰

모든 방전에 있어서 방전 현상 그 자체는 통계적인 특성을 가진다. 즉,

외부에서 방전 개시 전압 이상의 전압이 인가될 때, 전압이 인가된 후, 항

상 일정한 시간에 방전이 개시되는 것이 아니라 그 셀의 초기 상태에 따

라 방전이 개시되는 시점에 차이가 발생한다.[14]

일반적으로, 방전 개시 전압이 인가되었을 때, 셀 내부에 충분한 하전 입

자가 존재하는 경우는 이 하전 입자가 전계에 의해 가속을 받아 부근의

중성입자와 충돌을 일으키고 이 충돌로 인해 다시 이온화가 일어나서 하

전 입자가 새로이 생성되고 이 새로이 생성된 하전 입자가 다시 전계에

가속되어 다시 이온화를 일으키는 이른바 전자 사태(Electron Avalanche)

라고 불리는 일련의 과정을 통해 마침내 방전이 일어나는 것이다. 그러나

만약 방전 개시 전압이 인가되었을 때, 셀 내부에 충분한 하전 입자가 존

재하고 있지 않은 경우라면 이때는 일정 시간이 지나도 방전이 개시되지

않는다. 즉, 방전이 일어나는 데 필요한 하전 입자의 유무에 따라 외부에

서 전압을 인가한 시점부터 방전이 개시되는 시점까지 걸리는 시간에 차

이가 생긴다. 이렇게 외부에서 전압을 인가하는 시점에서 실제 방전이 개

시되기까지 소요되는 시간을 방전 지연시간(Discharge time lag ; Td)이

라 부르며, 이 시간은 다시 그림 1-8에서와 같이 방전 형성 지연시간

(Formative time lag ; Tf)과 방전의 통계적 지연시간(Statistical time lag

; Tf)[15]으로 구성된다.

- 20 -

그림 1-8 방전 지연시간의 정의

Fig. 1-8 Definition of address discharge time lag

첫 번째로 방전 형성 지연시간(Tf)은 앞서 살펴본 바와 같이 외부로부터

방전 개시 전압 이상의 전압이 걸리고 이때 셀 내부에 충분한 하전 입자

가 존재할 때, 하전 입자가 이 전계에 의해 가속 되어 이온화를 일으키고

이온화를 통해 새로 생성된 전자가 다시 가속되어 다른 중성입자를 이온

화 시키고 이와 같은 과정이 반복되면서 결국 방전이 개시되기까지 소요

되는 시간을 말한다. 두 번째는 셀 내부에 방전을 일으키기 위한 하전입

자가 확률적으로 충분히 존재하기까지 걸리는 시간으로 이를 방전의 통계

적 지연시간(Ts)이라 부른다.

즉, 이 통계적 지연시간으로 인해 그림 1-8에서 볼 수 있듯이 방전 지연

시간의 산포가 발생한다.

- 21 -

방전 지연시간(Td)을 구성하는 방전 형성 지연시간(Tf)과 방전의 통계적

지연시간(Ts)에 대해서는 아래 수식에서 알 수 있듯이 각각 셀 내부에 걸

리는 전계의 세기를 크게 해주거나 하전 입자를 많이 생성해주는 것이 유

리한 것으로 알려져 있다. [16]

여기서 t+ : 이온이 음극면에 도달하기까지 걸리는 시간

te : 전자가 양극에 도달하기까지 걸리는 시간

d : 전극 간격(Gap length)

E : 전장의 세기(Electric field strength)

K+,Ke : 이온 및 전자의 이동도(Mobility of ion and electron)

여기서, n0 : The number of electrons leaving the cathode

Ps : Chance that an electron will produce an avalanche

- 22 -

패널의 크기 7.5 inch

가스 혼합비 Ne-Xe(10 %)

가스 압력 500 Torr

ITO 전극 폭 322.5 ㎛

ITO 전극 간격 65 ㎛

버스전극 폭 90 ㎛

수평 셀 크기 360 ㎛

수직 셀 크기 1080 ㎛

격벽 높이 125 ㎛

격벽 타입 Stripe

제 3 장 실험 장치 및 방법

3.1 실험에 사용한 패널의 사양

본 실험에 사용한 패널은 3전극 면방전형 구조의 VGA급 패널이며, 패

널의 사양은 다음의 표와 같다.

표 1 패널의 사양

Table 1 The specification of panel

- 23 -

Photosensitive area

opening diameterø2.0 ㎜

Photo Sensitivity (λ=830㎚)

H 30 ㎷/㎼

M 3 ㎷/㎼

L 0.3 ㎷/㎼

Frequency bandwidth (-3 dB)

H 1 MHz

M 3 MHz

L 10 MHz

Spectral response range 400 ㎚ to 1060 ㎚

Output noise 10 ㎷P-P

3.2 실험 장치

그림 2-1은 실험에 사용된 장치의 구성도이다. Signal generator로는

Time-98을 사용하였으며, 이를 통해 Power supply에 연결된 Y, X, A 구

동 회로를 제어함으로써 실험을 진행하였다. 전압파형은 오실로스코프로

측정을 하였고, 온도조절은 Cooling Device(Ace tec)을 사용하였다. 광파

형은 Photosensor amplifier를 오실로스코프에 연결하여 측정하였다.

표 2-2에는 Photosensor amplifier(C6386-01)의 사양을 나타내었다.

표 2 Photosensor amplifier의 사양

Table 2 The specification of photosensor amplifier

- 24 -

그림 2-1 실험장치의 개략도

Fig. 2-1 Schematic diagram of measurement system

- 25 -

3.3 구동 파형 그림 2-2는 실험에 사용된 구동 파형을 나타내었으며 표2-3은 파형의

전압 조건 및 펄스의 사항을 보여주고 있다.

그림 2-2 구동 파형의 개략도

Fig 2-2. Schematic diagram of the driving waveform

표 3 패널에서의 전압 조건 및 펄스의 사양

Table 3. Voltage condition and specification of sustain pulse

VRESET 210 V

Vs 210 V

VSB 80 V

Vx 220 V

VA 80 V

서스테인 펄스 주파수 100 KHz

서스테인 펄스 duty ratio 50 %

- 26 -

3.4 방전 지연시간 측정

본 논문에서 방전 지연시간의 측정은 방전 전류대신에 어드레스 방전

시의 출력되는 광을 Photo Detector로 측정하여 사용하였다. 그림 2-3은

인가되는 전압의 파형과 방전으로 출력되는 광파형을 그림으로 표시한 것

으로서 어드레스 펄스가 상승하는 부분의 90 %지점에서 광파형의 상승부

분 90 % 지점까지의 시간을 방전 지연시간으로 정의 하였고 측정은 각

변수별로 300회씩 측정하였고 측정값으로부터 최소값을 형성 지연시간

(Tf), 최대값과 최소값의 차이를 통계적 지연시간(Ts)으로 각각 정의하였

다.

그림 2-3 방전 지연시간의 정의

Fig. 2-3 Definition of discharge time lag

- 27 -

제 4 장 실험결과 및 고찰

4.1 상온에서의 방전 광파형

그림 3-1은 일반적인 ADS 구동방식에서 방전 광파형을 나타내고 있다.

리셋구간은 모든 셀들을 안정적으로 초기화하는 구간이며 약방전으로

scan 전극에는 음의 벽전하가 서서히 쌓이게 하고 address 전극에는 양의

벽전하가 쌓이도록 해서 작은 어드레스 전압 상승으로도 어드레스 방전이

일어날 수 있도록 벽전하를 형성하는 역할을 한다. 리셋구간에서 벽전하

가 충분히 형성되지 않으면 정상적인 어드레스 전압으로는 어드레스 방전

이 일어나지 않게 된다.

- 28 -

그림 3-1 1sub-field의 방전시 광파형

Fig 3-1 Discharge light waveform

- 29 -

4.2 온도별 리셋 광파형의 변화

그림 3-2는 패널의 온도 변화에 따른 리셋 광파형의 변화를 보여주고

있다. Y전극에 램프 파형이 인가되고 방전 개시 전압에 도달하면 방전이

일어나기 시작한다. 경사가 완만한 파형이 인가되기 때문에 방전은 어드

레스 방전이나 서스테인 방전처럼 강방전이 아닌 약방전이 일어나면서 모

든 셀에 균일하고 안정된 벽전하를 형성시킨다. 방전 파형의 변화가 있는

곳이 방전이 시작 되는 지점인데 저온으로 내려 갈수록 방점 시점은 그림

에서와 같이 점점 오른쪽으로 이동하는 것을 볼 수가 있는데 이는 방전

개시전압이 올라가는 것을 의미한다.

리셋 업 구간에서 저온으로 내려갈수록 광파형이 약해지고 방전 개시전

압도 높아져서 리셋 방전이 충분히 일어나지 않고 이에 따라 벽 전하 형

성의 저하를 가져오게 된다.

리셋구간은 약방전을 통해 scan 전극에는 음의 벽전하를 쌓이게 하고

address 전극에는 양의 벽전하를 쌓이게 해서 어드레스 방전이 잘 일어나

도록 하는 역할을 하는데 저온으로 갈수록 충분한 벽전하를 형성 시키지

못하게 되어 Address Failure 증가나 Address Stability 가 감소하게 되는

현상을 예상할 수가 있다.

- 30 -

그림 3-2 온도별 리셋시 방전 광파형의 변화

Fig. 3-2 Discharge light waveform at different temperatures

- 31 -

4.3 온도에 따른 어드레스 방전 특성

그림 3-3는 온도에 따른 어드레스 방전 광파형을 보여주고 있다. 예상한

바와 같이 저온일수록 리셋구간의 약방전의 감소로 인하여 적절한 벽전하

가 형성되지 못해 어드레싱 방전 광파형의 강도가 상온에 비해 약해지면

서 방전 지연시간이 길어지고 불안정한 것을 알 수 있다.

그림 3-3 온도별 어드레스 방전 광파형

Fig. 3-3 Address discharge light waveform at different temperatures

- 32 -

방전 지연 시간을 측정하기 위해 어드레스 방전시 300개의 적외선(IR)광

을 오실로스코프로 측정한 뒤 최소값을 형성 지연시간(Tf), 최대값과 최소

값의 차이를 통계적 지연시간(Ts)으로 각각 정의하였다. 그림 3-4(a)에 온

도별 광 딜레이 값을 300개 샘플링 값의 분포 그래프로 나타내었다.

그림 3-4(b)는 그림 3-4(a)의 결과로 방전 지연시간을 나타냈는데 저온

으로 갈수록 방전 지연 시간이 늘어나는 것을 볼 수가 있고 특히 Ts 가

Tf 에 비해 더 많이 늘어나면서 방전 파형은 약해지고 불안정한 상태를

보여주었다. 저온에서는 리셋구간의 약방전 감소와 함께 어드레스 방전에

서 방전 지연시간이 늘어남이 실험결과로 확인이 되었다.

- 33 -

그림 3-4(a) 온도별 방전 지연시간의 분포도

Fig. 3-4(a) Distribution of address discharge lag

- 34 -

그림 3-4(b) 온도별 방전 지연시간

Fig. 3-4(b) Address discharge lag at different temperatures

- 35 -

4.4 저온에서의 방전 지연시간 개선 실험 4 . 4 . 1 리 셋 전압 에 따 른 어드레스 특 성

우선 어드레스 방전을 개선시키기 위한 방안으로 어드레스 전압 상승 없

이 경사형 소거 펄스 기울기 변화와 리셋전압 변화로 저온 하의 리셋구간

에의 벽전하양을 조절해서 어드레스 방전 지연시간을 줄이고자 하였다.

그림 3-5에 -10 ℃시 리셋구간에서 리셋 전압 변화에 따른 어드레스 방

전지연시간을 나타냈다. 저온에서 방전 개시 전압이 높아지기 때문에 리

셋 상승구간에서 충분한 벽전하가 쌓이지 못할 수 있는데 리셋전압을 상

승시키면 어드레스 전극에 더 많은 양의 벽전하가 쌓이게 된다. 이로 인

해서 어드레스 방전 지연시간이 150 ns 감소했지만 통계적 지연시간은

거의 줄어들지 않아 여전히 불안정한 광파형이 관찰되었다.

- 36 -

그림 3-5 리셋 전압에 따른 방전 지연시간 (-10℃)

Fig. 3-5 Discharge time lag according to a reset voltage

- 37 -

4 . 4 . 2 경 사 형 소 거 펄 스의 기 울 기 에 따 른 어드레스 특 성

그림 3-6은 -10 ℃에서 경사형 소거펄스의 기울기를 조절하며 측정한

결과이다. 이레이지 구간이 끝나고 스캔 전극 쪽에 양의 벽전하가 많을수

록 리셋 상승 구간 시 방전은 더 빨리 일어나게 되고 전극에 더 많은 벽

전하를 형성시켜 어드레스 방전에 영향을 주게 된다. 리셋구간 전인 서스

테인 구간에서 마지막 서스테인 펄스가 스캔전극에 인가되므로 스캔전극

에는 음의 벽전하가 많이 쌓이는데 음의 벽전하를 지우기 위해서 경사형

소거 펄스가 인가된다.[17]

경사형 소거 펄스의 기울기가 증가될수록 더 강한 소거 방전이 일어나고

스캔전극의 전자를 더 많이 지우게 된다. 따라서 리셋 방전 시 방전개시

전압이 낮아지기 때문에 더 많은 양의 벽전하가 어드레스 전극에 쌓인다.

이로 인해 어드레스 방전시간은 약간 줄어들었지만 불안정한 어드레스 광

파형이 계속 측정되며 그리 큰 효과를 보지 못했다.

이 실험에서는 저온에서 리셋구간의 약방전의 감소로 벽전하량이 줄어서

어드레스 방전에 큰 영향을 주리라 가정하고 리셋전압상승과 경사형 소거

펄스 기울기를 조정해서 벽전하 양을 조절해 보았지만 효과적으로 어드레

스 방전 지연시간을 줄이지는 못했다.

- 38 -

그림 3-6 경사형 소거펄스의 기울기에 따른 방전 지연시간 (-10 ℃)

Fig. 3-6 Discharge time lag according to a slope rate of erase pulse

- 39 -

4.4.3 전계효과와 프라이밍효과의 비교

방전 지연 시간 중의 형성 지연 시간은 전계의 세기에 주로 영향을 받

고, 통계적 지연 시간은 프라이밍 입자에 의해 영향을 주로 받는다. 본 논

문에서는 어드레스 방전 지연 시간에 영향을 주는 상기 두 가지 인자의

영향을 조사하여 저온에서 효과적인 방전 지연 시간 감소 방법을 찾아보

았다.

전계의 세기는 어드레스 전압에 인가하는 전압을 조절하였고 프라이밍

효과를 주기 위해서 어드레싱하고자 하는 셀의 인접한 수직 셀에 5 us전

에 미리 프라이밍 방전을 일으켜서 프라이밍 입자를 제공해주었다.[18]

그림 3-7에 전계효과와 프라이밍효과의 실험결과를 나타내었다. 전체적인

방전지연시간은 프라이밍 입자를 공급할 때가 전계효과보다 더 많이 감소

하였고 특히 -10 ℃에서 매우 커진 Ts는 프라이밍효과로 상당히 감소하

였고 0.5 us이내에서 어드레스 방전이 가능해졌다. 그림3-8의 광파형을

보더라도 전계효과로는 저온 하의 불안한 어드레스방전이 약간 개선되었

지만 프라이밍 효과는 저온에서도 상온과 같은 방전 광파형을 보여주게

되었다.

- 40 -

그림 3-7 전계효과와 프라이밍효과에 따른 방전 지연시간의 비교

Fig. 3-7 Comparison of the electric field and priming particle effect on

the address discharge time lag

- 41 -

그림 3-8 전계효과와 프라이밍효과에 따른 어드레스 광파형 변화

Fig. 3-8 Discharge light waveform according to the electric field and

priming particle effect

- 42 -

제 5 장 결 론

PDP(Plasma Display panel)의 구동 방식으로 대부분 채택되고 있는

ADS(Address Display period Separated) 구동 방식은 어드레스 구간이

상대적으로 긴 단점이 있다. 따라서 고속 어드레싱으로 어드레스 구간에

할당된 시간을 줄이고 이 단축된 시간을 서스테인 구간이나 서브 필드 추

가에 사용함으로서 휘도 향상 및 동화 의사 윤곽 노이즈 저감을 통한 화

질 개선이 필요하다. 어드레스 구간을 축소시키기 위해서는 어드레스 방

전 지연 시간(Td)을 줄일 필요가 있다. 그러나 저온 하에서는 어드레스

방전 지연 시간의 급격한 증가로 인해 오방전이 발생하는 문제가 발생하

고 있지만 이에 대한 연구는 거의 전무한 실정이다.

본 논문에서는 저온 하에서 PDP의 방전 지연시간이 증가하는 현상을 실

험을 통해서 확인하였고 지연시간을 단축하기 위해 어드레스 전압을 상승

시킨 경우와 프라이밍 입자공급의 경우를 비교하였다.

저온에서 급격하게 길어지는 방전 지연 시간은 전계효과와 프라이밍 입

자의 공급을 비교 했을 때 프라이임 입자 공급의 경우는 저온에서도 안정

적인 어드레싱이 가능하도록 하였고 특히 저온에서 크게 늘어난 통계적

지연 시간(Ts)을 매우 효과적으로 감소시킴을 보여주었다.

저온일수록 방전 지연 시간이 길어지는 이유로는 MgO 특성 변화로 인

한 2차 전자 방출 계수의 변화 또는 다른 요소의 변화로 추측할 수 있지

만 아직 정확하게 규명되지 않은 문제라서 정확한 해답을 내리기는 힘들

다.

- 43 -

구동 파형을 조절해서 전극 간에 더 많은 벽전하를 형성시키는 것으로는

저온에서 방전 지연시간을 줄이지 못했다. 현재의 ADS 구동방식은 어드

레스 방전 시 거의 하전 입자의 프라이밍 효과를 이용하지 못하는 형태이

다. 만약, 어드레스 구간에서 지속적인 프라이밍 효과를 줄 수 있는 신 구

동법을 개발한다면 저온에서도 획기적으로 어드레스 방전 지연시간을 줄

일 수 있을 것으로 기대된다.

- 44 -

참고 문헌[1] Larry F. Weber, “The Promise of Plasma Display for HDTV”,

Society for Information Display(SID), vol 16, no. 12, pp 16-20, 2000

[2] 서정현, “플라즈마 디스플레이 구조 및 해석”, 인하대학교 플라즈마

디스플레이(PDP) 기술 교육 자료집, 2001

[3] H.Uchiike, S. Mikoshiba, "플라즈마 디스플레이의 모든 것“

[4] 김근수, “교류형 플라즈마 디스플레이의 명암비 개선을 위한 새로운

리셋 파형”, 인하대학교 대학원 석사학위 논문, 2002

[5] 서정현, “플라즈마 디스플레이 구조 및 해석”, 인하대학교 플라즈마

디스플레이(PDP) 기술 교육 자료집, 2001

[6] H.Uchiike, S. Mikoshiba, "플라즈마 디스플레이의 모든 것“

[7] Frank Walters, “DC Gas Discharge Storage Displays", in proc.

SID'74, pp. 126~127, 1974

[8] K. W. Hwang, “Plasma Display Panel”, Seoul national university,

1997

[9] Y. Hashimoto, K. Sahakita, “Characterization of AC-PDPs using

Wall Voltage Transfer Curves”, Proc. Fujitsu, vol. 48, No.3, pp.

203~208, 1988

[10] Larry F. Weber, Kevin W. Warren, “Quantitative Wall Voltage

Characteristics of AC Plasma Displays”, IEEE Trans. Electron

Devices, vol ED-33, pp. 1159~1168, Aug. 1986

[11] M. Ishii, “Reduction of Data Pulse Voltage to 20V by Using

Address-While-Display Scheme for AC-PDPs”, SID'99, pp.

162~165, 1999

- 45 -

[12] K. Sakita, et al. "Analysis of a Weak Discharge of Ramp-Wave

Driving to Control Wall Voltage and Luminance in AC-PDPs"

SID'00, pp 110-113, 2000

[13] H. Gene Slottow, William D. Petty, "Stability of Discharge Series

in the Plasma Display Panel", IEEE Trans. Electron Devices, vol

ED-18, pp. 650-654, Sep. 1971

[14] J.M.Meek and J.D.Craggs, "Electrical Breakdown of Gases, John

Wiley & Sons, 1978,pp655~688

[15] A. Seguin, L. Tessier, H. Doyeux, S. salavin, "Measurement of

Addressing speed in Plasma Display Device", IDW'99, pp699~702

[16] L.B Loeb, "Statistical Factors in Spark discharge Mechanisms",

Reviews of Modern Physics, Vol.20, No.1, pp151~160, 1948

[17] J.H. Ryu, H.J. Lee, D.H. Kim, C.H. Park, "Experiment Observation

and Modified Driving Method to Improve the High-Temperature

Misfiring in AC PDP", IEEE TRANSACTION ON ELECTRON

DEVICES, VOL.51, NO.12, DECEMBER 2004

[18]CJ.S. Kim, J.H. Yang, T.J. Kim, K.W. Wang, "Comparison of

Electric Field and Priming Particle Effects on Address Discharge

Time Lag and Addressing Characteristics of High-Xe content AC

PDP" IEEE TRANSACTIONS ON PLASMA SCIENCE, VOL.31,

NO.5, OCTOBER 2003

목차제1장 서론제2장 이론적배경2.1 PDP(Plasma Display Panel)2.2 AC-PDP의 구조2.3 AC-PDP의 발광원리2.4 AC-PDP의 벽전하 생성 원리와 메모리 효과2.5 AC-PDP의 구동2.5.1 ADS(Address Display period Separated) 구동 방식2.5.2 AWD(Address While Display) 구동 방식

2.6 AC-PDP의 구동 파형2.7 방전 지연 시간에 대한 이론적 고찰

제3장 실험 장치 및 방법3.1 실험에 사용한 패널의 사양3.2 실험 장치3.3 구동 파형3.4 방전 지연시간 측정

제4장 실험 결과 및 고찰4.1 상온에서의 방전 광파형4.2 온도별 리셋 광파형의 변화4.3 온도에 따른 어드레스 방전 특성4.4 저온에서의 방전 지연시간 개선 실험4.4.1 리셋 전압에 따른 어드레스 특성4.4.2 경사형 소거펄스의 기울기에 따른 어드레스 특성4.4.3 전계 효과와 프라이밍 효과의 비교

제5장 결론

표목차표 1 패널의 사양표 2 Photosensor amplifier의 사양표 3 패널에서의 전압 조건 및 펄스의 사양

그림목차그림 1-1 AC-PDP의 기본 구조그림 1-2 플라즈마 디스플레이 패널의 발광원리그림 1-3 벽전하의 형성 과정그림 1-4 ADS(Address Display period Separated)형 AC-PDP의 구동 파형의 개략도와 시간적인 배치그림 1-5 AWD(Address While Display)형 AC-PDP의 구동 파형의 개략도와 시간적인 배치그림 1-6 Conventional ramp reset waveform 의 개략도그림 1-7 파형 인가에 따른 벽전하 형성그림 1-8 방전 지연시간의 정의그림 2-1 실험장치의 개략도그림 2-2 구동 파형의 개략도그림 2-3 방전 지연시간의 정의그림 3-1 1sub-field의 방전시 광파형그림 3-2 온도별 리셋시 방전 광파형의 변화그림 3-3 온도별 어드레스 방전 광파형그림 3-4(a) 온도별 방전 지연시간의 분포도그림 3-4(b) 온도별 방전 지연시간그림 3-5 리셋 전압에 따른 방전 지연시간 (-10℃)그림 3-6 경사형 소거펄스의 기울기에 따른 방전 지연시간 (-10℃)그림 3-7 전계효과와 프라이밍효과에 따른 방전 지연시간의 비교그림 3-8 전계효과와 프라이밍효과에 따른 어드레스 광파형 변화

목차제1장 서론 1

제2장 이론적배경 3 2.1 PDP(Plasma Display Panel) 3 2.2 AC-PDP의 구조5 2.3 AC-PDP의 발광원리 7 2.4 AC-PDP의 벽전하 생성 원리와 메모리 효과 8 2.5 AC-PDP의 구동 11 2.5.1 ADS(Address Display period Separated) 구동 방식 12 2.5.2 AWD(Address While Display) 구동 방식 14 2.6 AC-PDP의 구동 파형 16 2.7 방전 지연 시간에 대한 이론적 고찰 19

제3장 실험 장치 및 방법 22 3.1 실험에 사용한 패널의 사양 22 3.2 실험 장치 23 3.3 구동 파형 25 3.4 방전 지연시간 측정 26

제4장 실험 결과 및 고찰 27 4.1 상온에서의 방전 광파형 27 4.2 온도별 리셋 광파형의 변화 29 4.3 온도에 따른 어드레스 방전 특성 31 4.4 저온에서의 방전 지연시간 개선 실험 35 4.4.1 리셋 전압에 따른 어드레스 특성 35 4.4.2 경사형 소거펄스의 기울기에 따른 어드레스 특성 37 4.4.3 전계 효과와 프라이밍 효과의 비교 39

제5장 결론 42

표목차표 1 패널의 사양 22표 2 Photosensor amplifier의 사양 23표 3 패널에서의 전압 조건 및 펄스의 사양 25

그림목차그림 1-1 AC-PDP의 기본 구조 6

그림 1-2 플라즈마 디스플레이 패널의 발광원리 7

그림 1-3 벽전하의 형성 과정 10

그림 1-4 ADS(Address Display period Separated)형 AC-PDP의 구동 파형의 개략도와 시간적인 배치 13

그림 1-5 AWD(Address While Display)형 AC-PDP의 구동 파형의 개략도와 시간적인 배치 15

그림 1-6 Conventional ramp reset waveform 의 개략도 18

그림 1-7 파형 인가에 따른 벽전하 형성 18

그림 1-8 방전 지연시간의 정의 20

그림 2-1 실험장치의 개략도 24

그림 2-2 구동 파형의 개략도 25

그림 2-3 방전 지연시간의 정의 26

그림 3-1 1sub-field의 방전시 광파형 28

그림 3-2 온도별 리셋시 방전 광파형의 변화 30

그림 3-3 온도별 어드레스 방전 광파형 31

그림 3-4(a) 온도별 방전 지연시간의 분포도 33

그림 3-4(b) 온도별 방전 지연시간 34

그림 3-5 리셋 전압에 따른 방전 지연시간 (-10℃) 36

그림 3-6 경사형 소거펄스의 기울기에 따른 방전 지연시간 (-10℃) 38

그림 3-7 전계효과와 프라이밍효과에 따른 방전 지연시간의 비교 40

그림 3-8 전계효과와 프라이밍효과에 따른 어드레스 광파형 변화 41