工學碩士學位請求論文

A C - P D P의 램프파형에 따른 벽전압 특성

The wall voltage characteristics as a rampwaveform in AC- PDP

2001년 2월

仁荷大學校 大學院

電氣工學科(電氣 에너지 및 材料 專攻)

金 俊 亨

工學碩士學位請求論文

A C - P D P의 램프파형에 따른 벽전압 특성

The wall voltage characteristics as a rampwaveform in AC- PDP

2001년 2월

指導敎授 李 晳 賢

이 論文을 碩士學位論文으로 提出함

仁荷大學校 大學院

電氣工學科(電氣 에너지 및 材料 專攻)

金 俊 亨

이 論文을 金俊亨의 碩士學位論文으로 認定함

2001年 2月

主審

副審

委員

국문 요 약

본 논문에서는 벽전하 생성과 셀 공간에서의 기본적인 방전 원리

를 바탕으로 인가 파형에 대한 벽전압 측정 실험을 하였다. 주 변수

는 램프파형의 상승 시간이며 그에 따른 벽전압은 후에 인가될 파

형을 결정할 수 있는 중요한 요인이 된다. Sustain 방전 중에 램프

파형을 인가하고 그 다음 역극성 파형의 전압을 조절하여 전류를

비교함으로써 램프파형 종료 후의 벽전압 레벨을 측정하였다. 또 상

승 중에 나타나는 전류량을 측정하여 contrast 비에 영향을 줄 수

있는 상승 시간과 각 램프파형의 역할을 함께 해석할 수 있는 영역

을 설정하였다. 주어진 조건하에서 램프 쓰기 펄스의 상승 시간은

약 0.6 2μs의 범위를 가졌으며 램프 소거 펄스의 상승 시간은 약

1.3 2.2μs의 범위를 직접 실험을 통해 알 수 있었다.

- iv -

Abs t r ac t

In this paper , the w all voltage has been measured as the applied

w aveform by using the wall charge formation principle and the

basic discharge principle in cell gap . T he main parameter is the

rising time of ramp waveform and the wall voltage is the

important factor which can decide a sequent w aveform . T he

ramp waveform w as applied on sustain discharge period. T est

pulse was made to change with adjusting current to measure the

w all voltage level. And that , the contrast ratio must be

considered. T otally , we find out that the rising times of ramp

write pulse and ramp erase pulse are about 0.6 2μs and 1.3

2.2μs , respectively .

- v -

목 차

국문요약 ⅰ

Abstract ⅱ

목 차 ⅲ

그림 목차 ⅴ

표 목차 ⅵ

제 1 장 서 론 1

제 2 장 이 론적 배경 3

2.1 AC- PDP의 구조와 방전원리 3

2.2 AC- PDP의 구동 원리 5

2.3 벽전하의 개념 8

2.3.1 벽전하의 생성 원리 8

2.3.2 인가 파형에 따른 벽전하 생성 과정의 비교 10

2.3.3 벽전압 전달 곡선 16

제 3 장 실험 장 치 및 방법 18

3.1 실험 조건 18

3.2 정상 상태의 벽전압 측정 19

3.3 램프 파형의 상승 시간에 따른 벽전압 측정 20

- vi -

제 4 장 실험 결 과 및 고찰 23

4.1 램프 쓰기 펄스의 상승 시간 변화에 대한 특성 23

4.2 램프 소거 펄스의 상승 시간 변화에 대한 특성 27

제 5 장 결 론 31

참 고문헌 33

- vii -

그 림 목 차

그림 2- 1 AC- PDP의 기본구조 4

그림 2- 2 단일 셀의 단면도 4

그림 2- 3 AC- PDP의 ADS 구동 방식 7

그림 2- 4 ADS sub - field의 구동 파형 7

그림 2- 5 벽전하의 형성 과정 9

그림 2- 6 등가회로 다이어그램 11

그림 2- 7 면방전형 구조와 구형파의 상호 관계 12

그림 2- 8 구형파 인가시의 벽전하 분포 12

그림 2- 9 면방전형 구조와 램프파의 상호 관계 14

그림 2- 10 램프파 인가시의 벽전하 분포 14

그림 2- 11 램프 파형 인가시의 벽전하 형성 과정 15

그림 2- 12 벽전압 전달 곡선 17

그림 3- 1 정상 상태 벽전압 측정 파형 19

그림 3- 2 벽전압 측정 회로의 개략도 21

그림 3- 3 벽전압 측정 파형 22

그림 4- 1 램프파형의 상승 시간에 따른 방전 현상 23

그림 4- 2 램프파형의 상승 시간에 따른 벽전압 25

그림 4- 3 램프 이전 상태에 따른 벽전압 비교 26

그림 4- 4 램프 소거 펄스의 상승 시간에 따른 벽전압 28

그림 4- 5 벽전압의 음(- ) 레벨 28

그림 4- 6 램프 소거 펄스의 상승 시간에 따른 벽전압

(pulse width의 변화) 29

- viii -

그림 4- 7 램프 소거 펄스의 상승 시간에 따른 벽전압

(pulse 종료 후 휴지기의 변화) 30

그림 4- 8 램프 소거 펄스의 상승 시간에 따른 address 전압 30

표 목 차

표 3- 1 패널 사양과 실험 변수들의 고정 값 18

표 4- 1 측정 결과 값 25

- ix -

제 1 장 . 서 론

Plasma Display Panel (PDP )는 혼합 기체의 방전원리를 이용한 화

상 장치로서 대형화에 적합한 디스플레이로서 주목을 받고 있다. 뿐

만 아니라 칼라화가 가능하고 광시야각을 가지며 온도나 자기(磁氣)

와 같은 주위 환경에 영향을 받지 않는다는 장점들을 지니고 있다.

현재 국내의 몇 社에서는 양산에 들어간 단계이며 응용 분야 또한

증가하고 있는 추세이다. 하지만 CRT 와 같은 기존의 화상 장치에

비해 화질이나 효율이 떨어지고 고속 스위칭 구동을 함으로써 발생

하는 열 문제 등의 많은 개선점을 안고 있는 실정이다. 양산 시의

비용은 대부분 재료비로 정해지게 되는데 패널의 재료에 비해 구동

회로의 대부분은 고가의 반도체 소자들과 고내압, 고속 스위칭을 할

수 있는 소자들이다. 결국 시간이 지나면서 PDP의 제조 기술이 성

숙하면 할수록 패널의 가격 비율이 낮아지고 회로의 가격 비율은

높아지게 된다. 가능한 고압보다는 저압으로 구동을 하는 방향과 회

로 수를 줄이는 것이 단가 절감에 주된 요인이라 할 수 있겠다. 이

를 위해서 구동 원리의 이해와 적합한 파형 설계가 뒷받침되어야

한다.[1]

PDP는 전계 인가 구동 방법에 따라 직류형과 교류형으로 나뉘게

된다. 이의 큰 차이점은 전극이 방전 공간으로의 노출 유무이며 교

류형 PDP의 경우, 방전에 의해 형성된 하전입자가 유전층에 쌓이게

된다. 이러한 벽전하에 의해 벽전압이 형성되고 외부 전위의 극성을

교번하여 인가하게 되면 벽전압과 합의 공간전압이 되어 방전을 유

지할 수 있다. 이러한 현상을 기억 기능(memory function )이라 하며

- 1 -

AC- PDP의 구동 특성으로서 중요한 역할을 하게 된다.[2] 그러므로

전체적인 구동을 이해하는데 있어 벽전하에 대한 연구는 필수적이

라 하겠다. 현재 많은 분야에서 벽전하에 대한 연구가 수행되고 있

지만 직접적으로 제어하기는 어려운 실정이다.

본 연구에서는 현재 널리 알려진 Fujit su 社의 ADS (Address

Display Separated) 구동 방식을 사용하였다. 이러한 구동에 있어

reset 구간은 새로운 기입을 준비하는 과정으로서 setup 펄스와 소

거 펄스를 포함하게 되고, 순조로운 address 방전을 유도하기 위해

적절한 벽전압의 사용이 요구된다. 좀 더 효율적인 구동 파형을 연

구함에 있어 최근 reset 구간의 setup 펄스와 소거 펄스의 시간에

대해 전압이 상승하는 램프 파형의 적용이 주목을 받고 있다. 이는

램프 파형을 사용함으로써 벽전하를 더욱 효과적으로 사용할 수 있

다는 장점이 있기 때문이다.[3- 4]

본 실험의 주 대상은 램프 파형을 인가하고 t est 펄스를 사용함으

로써 그 상승 기울기에 따른 벽전압을 간접적으로 측정하였다. 여

기서 setup 펄스의 상승 시간에 따른 쓰기와 소거 기능의 영역을 분

류해 봄으로써 벽전압에 대한 분석을 행하였고 최종적으로 이 영역

들과 contrast 비를 함께 살펴봄으로써 제 역할을 할 수 있는 적절

한 rising time 설계를 제시했다.

- 2 -

제 2 장 . 이 론적 배 경

2 .1 A C- PDP의 구조 와 방 전 원 리

AC- PDP의 기본구조는 그림 2- 1과 같이 크게 상판과 하판으로 나

눌 수 있다.[5] 상판은 위에 투명전극인 IT O를 배치하여 방전을 유

지할 수 있도록 하고 그 위로 Cr - Cu- Cr의 금속 버스 전극을 추가

하여 도전성을 좋게 하였다. 이는 방전을 직접 형성하는 유지전극에

있어서 패널이 대형화될 경우 한 라인이 매우 길게 되어 저항이 커

져 이에 의해 발생되는 전압 강하를 최소화하기 위한 것이다. 그 위

로 유전체를 형성하고 방전 시 발생하는 스퍼터링을 방지하기 위해

보호층인 MgO를 형성한다. 하판은 상판의 방전 유지전극과 수직으

로 어드레스 전극을 설치하고 유전체를 형성한 후 그 위로 셀 간의

오방전을 방지하기 위해 격벽을 설치한다. 칼라를 구현하기 위해

RGB의 형광체를 입히고 마지막 상판과 하판을 봉착하게 된다. 기판

의 한쪽에 구멍을 뚫어 배기용 유리관을 부착하고, 이 유리관을 통

해서 가판을 가열하면서 충분히 진공 배기한 후 He, Ne, Xe 등의

가스를 혼합하여 봉입한다.

그림 2- 2는 단일 셀의 단면도로서 셀 내에 이온과 전자가 있으며

외부로부터 전압을 가하면 전자는 양극을 향하여 가속되고 가속된

전자는 중성입자와 충돌면서 이온화 반응과 여기 반응을 일으킨다.

이 과정에서 여기된 입자들이 기저상태로 천이되면서 발생한 진공

자외선 VUV (147nm, 173nm )이 형광체를 여기시켜 가시광을 발생시

키게 된다.[1- 2]

- 3 -

그림 2- 1 AC- PDP의 기본구조

Fig . 2- 1 Basic structure of AC- PDP

그림 2- 2 단일 셀의 단면도

Fig . 2- 2 Cross section of a single cell

- 4 -

2 .2 A C- PDP의 구동 원리

현재 AC- PDP의 구동에 있어서 각 社마다의 차이가 있겠으나 본

논문에서는 Fujit su 3전극 면방전형의 ADS - subfield의 방식에 대하

여 논하기로 한다. 그림 2- 3에 256계조 표시를 위한 sub - field의 구

동 타이밍도를 표시하였으며, 그림 2- 4는 각각의 reset , address ,

sustain 구간을 포함하는 하나의 sub - field의 구동 파형을 표시하였

다. 1 frame을 8개의 sub - field로 나누어 각각의 sub - field의 발광

시간 길이를 20 :21 :22 :23 :24 :25 :26 :27이 되도록 나누어 중첩시키면 원하

는 256계조를 얻을 수가 있다.[6- 7]

(1) Reset period

Reset period은 이전 sustain period에서 켜져있거나 꺼져있던 각각

의 상태로 존재하는 벽전하를 동일화하는 setup 펄스와 전체 셀을

꺼지도록 하여 address period를 시작하기 위한 소거 펄스로 구성이

되어진다. setup은 전체 셀을 한번씩 켜줌으로써 벽전압 상태를 거

의 동일하도록 하지만 기존의 구형파의 전압 레벨에 의한 방법은

불필요한 방전이 발생함으로써 contrast 비를 감소시키는 문제가 발

생하게 되어 현재는 램프 형태의 setup 펄스를 사용하는 추세이다.

소거를 위한 펄스도 폭이 작은 펄스나 낮은 전압 레벨을 이용한 경

우와 setup 펄스처럼 램프 형태의 펄스를 사용하기도 한다.

(2) Address period

- 5 -

화상 표시를 원하는 셀을 선택하는 구간으로서 scan 전극과의 방

전으로 sustain 구간에서의 방전을 유지하도록 벽전하를 생성시키는

과정이다. 가능한 이전 reset 구간에서 잔류한 벽전하를 이용함으로

써 address 전압을 낮추고자 하는 방법들이 연구되고 있다. 이 과정

에서 벽전하를 부족하게 남기거나 과도한 방전으로 인해 자기 소멸

형 벽전하가 기입되면 기입이 실패하게 된다.

(3) Sustain period

Address에서 형성된 벽전압과 sustain 전압의 합으로 방전을 유지

하는 과정이다. sustain 전압은 최초로 한 셀이라도 켜지는 전압보

다는 작고 최초로 꺼지는 전압보다는 큰 전압 레벨로 설정된다. 이

구간에서는 셀의 용량성분에 의한 에너지 손실을 줄이기 위해 에너

지 회수 회로를 사용하기도 한다.

- 6 -

그림 2- 3 AC- PDP의 ADS 구동 방식

Fig . 2- 3 ADS driving method of AC- PDP

그림 2- 4 ADS sub- field의 구동 파형

Fig . 2- 4 Driving waveform of ADS sub - field

- 7 -

2 .3 벽 전하 의 개 념

2 .3 .1 벽전하의 생성 원 리

그림 2- 5는 벽전하의 형성 과정을 도식화하였다.[1,6] (a )는 최초

벽전하가 없을 때 전압을 인가한 경우이다. 여기서 유전층은 유전분

극 전하가 형성되어 방전 공간에는 인가한 전압이 가해지게 된다.

(b)에서 인가전압에 의한 공간 전압이 방전 개시 전압에 달하면 방

전을 개시하고 생성된 하전입자들은 전극 위 유전체 표면위로 벽전

하를 형성하게 된다. 방전 plasma에 있던 이온과 전자는 Coulomb

force에 의해 방전 공간 전압이 저하하여 방전 유지 전압 이하로 되

면 방전은 중지하게 된다. (c)는 방전에 의해 생성된 전하들은 전압

이 인가되고 있는 반대 극성의 전극 위 유전층에 쌓이게 되고 전압

이 계속 유지된다면 벽전하들은 몇 일이라도 없어지지 않고 존재하

게 된다. (d)에서 인가 전압의 극성이 바뀌게 되면 공간전압은 인가

전압과 벽전압의 합으로 나타나게 되어 (e)에서처럼 방전에 의해 또

다시 생성된 전하들이 (f)와 같이 유전층에 쌓이는, 전압의 교번에

따라 반복적인 현상이 발생함으로써 방전을 유지하게 된다. 이후 소

거하기 위해서는 이전에 축적된 벽전압과 새로 인가하게 되는 전압

의 합이 방전을 유지할 수 없을 정도의 공간 전압이 되면 더 이상

벽전하 형성이 어려워져 차차 소멸해 가게 된다.

- 8 -

그림 2- 5 벽전하의 형성 과정

Fig . 2- 5 Formation process of wall charge

- 9 -

2 .3 .2 인가 파형에 따른 벽 전하 생성 과정의 비교

그림 2- 6은 AC- PDP 셀의 등가 회로 다이어그램이다. 이 그림에서

3개의 micro- discharge 셀로 표현했지만 실제로 방전 셀의 수는 무

한하다고 할 수 있다. 각 micro- discharge 셀은 독립적으로 볼 수

있으며 대향형 구조의 방전 갭은 일정하지만 면방전형 구조의 방전

갭은 중앙에서 바깥쪽 방향으로 갈수록 더 길어지게 된다. 면방전형

AC- PDP에서 방전 갭의 차이는 불균일한 전계 분포와 방전 특성을

갖게 됨으로써 micro- discharge 셀의 방전 개시 전압은 방전 갭에

비례하여 증가한다. 여기서 구형 파형과 램프 파형을 인가하여 벽

전압 형성 과정을 비교해 보기로 한다.[8- 9]

(1) 구형파의 쓰기 펄스

그림 2- 7은 구형파가 인가되었을 때의 개념도이다. 이 파형은 실선

A로, 방전 개시 전압은 실선 B로 표현할 수 있으며 점선 C는 A와

B의 전위차이다. 이 때에 인가된 전압은 모든 micro- discharge 셀의

방전 개시 전압보다 훨씬 높다는 가정을 하면 표면 방전은 모든

micro- discharge 셀에 대해 동시에 개시하게 된다. 벽전하는 방전

전류로부터 유전층 위에 축적되고 실제로 인가전압 A와 방전 개시

전압 B의 전위차에 비례하게 된다. 그림 2- 7과 같이 전극의 안쪽

가장자리(X가 작은 중심부)의 벽전하는 전극의 바깥쪽(X가 큰 쪽)

보다 많이 분포하게 된다. 그림 2- 8은 구형파 형태의 전압이 인가되

었을 때 나타나는 벽전하 분포이다.

- 10 -

(a ) 대향형 구조

(b ) 면방전형 구조

그림 2- 6 등가회로 다이어그램

Fig . 2- 6 Diagram of equivalent circuit

- 11 -

그림 2- 7 면방전형 구조와 구형파의 상호 관계

Fig . 2- 7 Mutual relation of coplanar type & square pulse

그림 2- 8 구형파 인가시의 벽전하 분포

Fig . 2- 8 Wall charge distribution on square pulse applied

- 12 -

(2) 램프 쓰기 펄스

그림 2- 9는 램프 파형이 인가될 때의 개념도이다. 램프파는 시간에

대해 실선 A로, 방전 개시 전압은 거리에 대해 실선 B이므로 점선

C는 A와 B의 전위차가 된다. 램프파가 충분한 약방전을 발생시킬수

있는 기울기를 가진다는 가정을 하면 micro- discharge 셀의 인가 전

압은 각각 서로 다르게 된다. 시간에 따라 변화하는 램프 쓰기 펄스

에 대한 전압 레벨이 각각의 micro- discharge 셀의 방전 개시 전압

을 초과하게 되면 방전이 발생한다. V1 전압이 모든 micro-

discharge 셀에 인가되면 셀 C1은 방전하지만 C2와 C3 셀은 V 1보

다 높은 방전 개시 전압을 가지므로 방전되지 않는다. 인가 전압이

V2로 증가되면 셀 C2만 방전하게 된다. C1은 이미 벽전하 축적에

의해 소거가 되었고 VC 3 전압은 V2보다 높기 때문에 C1과 C3은 방

전되지 않는다. 마찬가지로 인가 전압이 V3가 되면 C3만 방전하게

된다. 모든 micro- discharge 셀은 독립적인 방전을 갖는다고 볼 수

있으며 시간이 지남에 따라 micro- discharge 셀은 전극의 안쪽에서

바깥쪽으로 진행하면서 발광을 하게 된다. 벽전하는 방전 전류로부

터 유전층에 축적되고 램프파 A와 방전 개시 전압 B의 전위차에

비례하게 된다. 그래서 벽전하를 형성하는 구동 전압은 점선 C에 비

례하게 된다. 전압 C는 작기 때문에 그 결과로 각 셀의 벽전하도 적

게되고 X 방향에 따른 벽전하는 매우 고르게 분포하게 된다. 그림

2- 11은 램프 쓰기 펄스가 인가되었을 때의 벽전하 생성 과정을 도

식화하였다. 이 때 한번 방전했던 셀은 비록 인가되는 램프 전압이

점차 상승한다하더라고 벽전하 축적에 의해 더 이상 켜지지 않는다.

- 13 -

그림 2- 9 면방전형 구조와 램프파의 상호 관계

Fig . 2- 9 Mutual relation of coplanar type & ramp pulse

그림 2- 10 램프파 인가시의 벽전하 분포

Fig . 2- 10 Wall charge distribution on ramp pulse applied

- 14 -

그림 2- 11 램프 파형 인가시의 벽전하 형성 과정

Fig . 2- 11 Formation process of w all charge

when ramp pulse is applied

- 15 -

2 .3 .3 벽전압 전달 곡선

벽전압 전달 곡선은 AC PDP의 방전 특성 곡선으로 패널과 구동

파형의 설계 해석 및 평가에 적용되고 있다.[7,10] 이 곡선은

(1) 방전공간 전압변화에 대한 벽전압 변화(방전의 크기를 나타내는

양)를 나타내는 곡선으로 방전 현상과 셀 구조의 관계를 정량화 할

수 있다.

(2) 벽전압 전달 곡선에서 구동 조건을 계산해 낼 수 있으며 구동

조건의 최적화 등 구동 파형에 이용할 수 있다.

그림 2- 12의 가로축은 방전 공간 전압 즉 V s +Vw 합의 절대치이고,

세로축은 하나의 V s 펄스가 종료한 시점부터 다음의 역극성 V s 펄

스가 종료한 시점까지의 벽전압 변화분 ΔVw 이다. 그림에서 곡선

OAPBQCD는 방전 공간 전압(V s +Vw )과 그 전압에 의한 벽전하 변

화분 ΔVw 의 관계를 나타낸다. sustain 전압마다 축적 벽전압이 반

전하기 때문에 ΔVw =2Vw 로 된다. 그러므로 V s 점에서 slope 2인 직

선을 그어 벽전압 전달 곡선과 만나는 점이 동작점이 된다. 이 점들

중 A와 C점은 각각 소등상태의 안정점과 점등상태의 안정점이 된

다. 점 B는 불안정한 평형점이다. 만약 방전이 안정한 메모리 동작

을 하기 위해서는 벽전압 전달 곡선은 접하는 두 개의 직선 F 1과 F 2

사이에 있어야 된다.

- 16 -

그림 2- 12 벽전압 전달 곡선

Fig . 2- 12 Wall voltage transfer curve

- 17 -

제 3 장 . 실험 장치 및 방법

3 .1 실 험 조 건

본 실험에서는 램프 파형의 인가 후 다음 펄스 인가 시의 공간 전

압을 방전 유지 기간에서의 방전 시의 공간 전압과 같게 설정함으

로써 그 상대적인 벽전압을 측정하였다. 이와 같이 상대적인 값의

기준 레벨을 정하기 위해서는 설정된 sustain 전압에서의 정상 상태

벽전압을 먼저 측정해 둘 필요가 있다.[10- 12]

다음 표 3- 1은 정상 상태의 벽전압 측정과 램프 파형의 상승 시간

에 따른 벽전압 측정을 위한 변수들의 고정값이다.

표 3- 1 패널 사양과 실험 변수들의 고정 값

T able 3- 1 Panel spec. & the value of variables

패널 사양

가스 혼합비 He- Ne(30%)- Xe(4%)

압력 400 T orr

크기 7.5 inch (3 lines)

sustain frequency 20 KHz

sustain voltage 160 V

ramp voltage 220 V

ramp pulse width 25μsec

- 18 -

3 .2 정 상 상 태의 벽전 압 측 정

정상 상태의 벽전압(Vw s )을 측정하기 위해서 그림 3- 1 과 같은 구

동 파형을 인가하였다.[3,13]

그림 3- 1 정상 상태 벽전압 측정 파형

Fig . 3- 1 Measurement waveform of steady state w all voltage

패널이 켜지지 않은, 즉 벽전하가 없는 상태에서 인가 전압을 상승

시켜 방전을 개시하는 점은 Vf (firing voltage)이다. 벽전하의 축적

이 없는 경우이므로 이 때의 공간 전압은 Vf 만으로 구성된다. 일단

방전 개시 후 방전 유지 전압이 충분한 시간 동안 인가되면 그 때

의 벽전압 레벨도 일정하게 유지하게 되며 이를 정상 상태의 벽전

압이라 한다. 이 레벨에서 test 펄스를 증가시켜 가다 보면 그 부분

에서 방전이 개시됨으로써 sustain 1 구간과 함께 sustain 2 구간도

- 19 -

방전을 하게 된다. 이 때의 공간 전압은 test 펄스 이전 펄스에 의해

생성되었던 정상 상태의 벽전압과 test 펄스의 전압(V t )의 합으로 나

타낼 수 있다. 외부적인 조건들이 고정일 때 방전 공간에서의 방전

개시 전압은 같게 되므로 다음 식과 같이 정상 상태의 벽전압을 구

할 수 있다.

Vg (공간 전압) = Vf (방전 개시 전압) : 벽전하 없을 때

= Vw s (정상상태 벽전압) + V t (인가전압) : 벽전하 있을 때

Vw s = Vf - V t

3 .3 램 프 파 형의 상승 시간 에 따 른 벽 전압 측정

그림 3- 2 는 실제 벽전압을 측정하기 위한 구동 회로의 개략도 이

다. 기본 파형들은 PC를 이용하여 신호 발생기에 입력을 하고 아날

로그 회로에 출력을 한다. 주 변수는 상승 시간이며 이는 P - type

FET 소스를 램프 파형의 전원부로 하고 반대편에는 저항을 삽입하

여 가변함으로써 패널로 인가하도록 하였다.

그림 3- 3은 램프 파형의 상승 시간을 변수로 한 실험 파형이

다.[3- 4] 그림에서와 같이 정상적인 방전을 유지하다가 램프 펄스를

인가하고 바로 후에 인가되는 역극성의 test 펄스의 전압을 조절하

여 상대적인 벽전압 레벨을 측정하였다.

- 20 -

그림 3- 2 벽전압 측정 회로의 개략도

Fig . 3- 2 Schematic diagram of circuit

for measuring wall voltage

- 21 -

그림 3- 3 벽전압 측정 파형

Fig . 3- 3 T he waveform for measuring wall voltage

- 22 -

제 4 장 . 실험 결과 및 고찰

4 .1 램 프 쓰 기 펄 스의 상승 시간 변화 에 대 한 특 성

그림 4- 1은 램프 파형의 상승 시간에 따라 방전 현상이 달라지는

것을 볼 수 있다. 상승 시간이 짧은 경우에는 dv/ dt 값이 크게 되고

그에 따라 전류량도 크게 된다. 반면에 상승 시간이 길어짐에 따라

전류량도 작아지게 되고 setup 펄스로 사용 될 경우 contrast 비를

개선시킬 수 있는 장점이 있다. 하지만 상승 시간이 정도 이상 길어

지게 되면 쓰기 기능을 하지 못하고 후에 방전을 유지할 수 없을

정도로 적은 벽전하를 잔류하게 됨으로써 불안정한 영역으로 천이

하게 된다.

그림 4- 1 램프파형의 상승 시간에 따른 방전 현상

Fig . 4- 1 T he discharge phenomenon of ramp pulse

as rising time

- 23 -

그림 3- 1의 실험 파형으로 몇 가지 상태의 자료를 얻을 수 있다.

160V의 방전 유지 전압에서 정상 상태의 벽전압은 140V 이며 그

때의 공간 전압은 이의 합인 300V가 된다. 또 방전 유지 중에 test

펄스를 점차 줄여가다 패널이 꺼지는 전압은 62V 이며 이 때의 공

간 전압은 202V가 된다. 이상의 값을 표 4- 1에서 요약하였다.

그림 4- 2는 160V의 방전 유지 중에 상승 시간에 따라 220V의 램

프 펄스를 인가했을 때 후 펄스 인가 전의 벽전압의 레벨을 측정한

값과 상승 중에 나타난 전류량을 나타낸다. 방전 유지 중의 공간 전

압은 정상 상태의 벽전압 140V와 방전 유지 전압 160V의 합인

300V의 공간 전압 상태가 된다. 그 때의 전류량과 test 펄스의 전압

을 조절하여 그림 3- 3의 측정 구간에서 나타나는 전류량을 비교함

으로써 같은 공간 전압을 만들어 정상 상태의 벽전압과의 차이분(Δ

Vw )을 측정하였다. 이 ΔVw 값에 그 전에 측정된 Vw s 을 더해줌으

로써 최종적인 벽전압 레벨을 얻을 수 있다. 램프 파형에 의해 방전

을 유지하려면 벽전압은 140V가 적당한 값이 되며 공간 전압 202V

에서 패널은 꺼지게 되므로 방전 유지 전압과의 차인 42V 이하가

되면 그 때의 상승 시간을 가지는 램프 파형에 의해 패널은 깜박임

현상과 같은 불안정한 상태가 되어 방전을 유지할 수 없는 소거 영

역으로 천이하게 된다. 다음과 같은 결과로 램프 파형이 쓰기의 기

능을 하기 위한 범위와 contrast 비로 표현 될 수 있는 전류량을 고

려한다면 적절한 상승 시간은 약 0.6 2μs 의 범위를 가져함을 알

았다. 이 구간 내에서는 구형파의 쓰기 펄스에서 나타나는 큰 방전

전류에 의한 contrast 비의 문제를 개선하고 불안정한 영역이 아닌

쓰기의 제 기능을 유지할 수 있게 된다.

- 24 -

표 4- 1 측정 결과 값

T able 4- 1 T he measured values

방전 개시 전압 (Vf , 초기 방전 시) 250 V

방전 개시 전압 (방전 유지 시) 65 V

방전 유지 전압 160 V

정상 상태의 벽전압 (Vw s ) 140 V

방전 유지 시의 공간 전압 300 V

패널 off시 인가 전압 62 V

패널 off시 공간 전압 202 V

그림 4- 2 램프파형의 상승 시간에 따른 벽전압

Fig . 4- 2 Wall voltage of ramp pulse as rising time

- 25 -

그림 4- 3은 램프파형이 인가되기 전 패널이 꺼져 있는 상태와 켜

져 있는 두 가지의 경우를 비교하여 측정하였다. 그림에서 보는 바

와 같이 두 경우의 벽전압 상태는 큰 차이를 보이지 않았다. 이는

램프파형을 인가함으로써 상승 중에 발생하는 약방전들에 의해 상

태가 각각 다른 셀들의 벽전압 상태를 충분히 동일화 할 수 있는,

reset 구간에서의 setup 펄스의 기능을 할 수 있다고 보여진다.

그림 4- 3 램프 이전 상태에 따른 벽전압 비교

Fig . 4- 3 Comparison of w all voltage

as pre- state of ramp pulse

- 26 -

4 .2 램 프 소 거 펄 스의 상승 시간 변화 에 대 한 특 성

램프 쓰기 펄스의 전압은 일반적으로 방전 개시 전압보다 큰 값임

에 반해 소거 펄스의 전압은 방전 유지 전압 이하의 전압을 설정하

게 된다. 그림 4- 4에서는 램프 소거 펄스의 상승 시간에 따른 벽전

압을 측정하였다. 각 조건은 표 3- 1과 같고 램프 파형의 전압만

160V로 설정하였다. 그림에서 보는 바와 같이 소거 펄스로서의 역

할을 하기 위해서는 후에 인가되는 160V와 합이 되는 공간전압에

해당하는 벽전압 42V 이하의 전압을 가져야 한다. 그러기 위해서는

이 소거 펄스의 상승 시간은 약 1.3μs 이상으로 설정되어야 한다.

이 영역들은 램프 쓰기 펄스에서 나타나는 전류에 의한 contrast 비

의 문제를 발생하는 구간으로부터 충분히 벗어난 구간에 존재하게

된다. 약 2.2μs 부터는 벽전압의 레벨이 음(- )으로 떨어지는 것을

볼 수 있다. 이에 대한 과정은 그림 4- 5에서 표현하듯이 이전 펄스

에 의한 역극성 쪽의 벽전압이 램프 소거 펄스에 의해 다시 반전되

지 못할 정도의 벽전압 레벨로 상승한 경우로서 같은 공간 전압을

유지하려면 그에 해당하는 전압과 음의 벽전압의 합의 전압을 인가

해 주어야 한다. 이는 필요 이상의 전압을 인가해야 하는 불필요한

경우가 되기 때문에 벽전압은 음(- )의 레벨로 떨어지지 않는 상승

시간인 1.3 2.2μs 정도가 적절한 영역이 된다.

- 27 -

그림 4- 4 램프 소거 펄스의 상승 시간에 따른 벽전압

Fig . 4- 4 Wall voltage of ramp erase pulse as rising time

그림 4- 5 벽전압의 음(- ) 레벨

Fig . 4- 5 Negative level of wall voltage

- 28 -

그림 4- 6과 4- 7은 각각 160V의 램프 소거 펄스 전압은 유지하고

상승 시간에 따른 벽전압을 펄스폭과 펄스가 종료된 후 휴지기를

변수로 하여 측정한 결과이다. 상승 시간에 따라 벽전압은 감소하

며, 같은 상승 시간 별로 봤을 때 휴지기가 증가함에 따라 벽전압은

감소하는 일반적인 경향을 볼 수 있다. 그림 4- 7의 경우 ADS 구동

방식에서 램프 소거 펄스 후 address 구간에 들어간다면 첫 번째

scan 시점과 마지막 scan 시점의 벽전압 레벨은 차이가 발생하게

된다. 이와 같이 address 시 나타날 수 있는 문제도 고려되어야 할

부분이다.

그림 4- 6 램프 소거 펄스의 상승 시간에 따른 벽전압

(펄스폭의 변화)

Fig . 4- 6 Wall voltage of ramp erase pulse as rising time

(pulse width change)

- 29 -

그림 4- 7 램프 소거 펄스의 상승 시간에 따른 벽전압

(펄스 종료 후 휴지기의 변화)

Fig . 4- 7 Wall voltage of ramp erase pulse as rising time

(change of pause time after ramp pulse is over )

그림 4- 8 램프 소거 펄스의 상승 시간에 따른 address 전압

Fig . 4- 8 Address voltage as the rising time of ramp erase pulse

- 30 -

그림 4- 8은 reset 구간에서의 램프 소거 펄스의 상승 시간에 따른

address 전압의 레벨을 측정한 도표이다. 상승 시간이 증가함에 따

라, 후에 잔류하는 벽전하의 양은 감소하게 되어 더 높은 address

전압을 요구하게 된다. 약 1μs 이하에서는 낮은 address 전압이 필

요하지만 완벽한 소거가 불가능해 적당한 구간이 될 수 없다. 반대

로 약 2μs 이상에는 거의 완벽한 소거를 하지만 그에 의해 적은

벽전하의 잔류 때문에 높은 address 전압을 요구하게 된다. 현재 이

에 대한 적당한 파형인, 완벽한 소거를 하면서 적절한 벽전하를 남

김으로써 낮은 address 전압을 구현할 수 있는 파형들이 제안되고

있다.

- 31 -

제 4 장 . 결 론

본 연구에서는 램프 파형의 상승 시간에 따른 벽전압을 측정하여

적합한 상승 시간의 설정을 제시하였다. 램프 파형은 시간에 따라

전압이 증가하는 상승 중에 약방전을 유도하는 원리는 같지만 상승

시간에 따라 쓰기 기능과 소거 기능을 하게 되는 영역들이 존재하

게 된다. 각 영역들은 어느 정도의 margin이 존재하며 두 영역으로

분리됨으로써 나타난 결과를 다음과 같이 종합하였다.

(1) 램프 쓰기 펄스

이 펄스에 의해 이전 구간의 벽전하 상태를 동일화하는데 적합함

을 알 수 있었다. 220V의 인가 전압을 사용한 본 실험에서 contrast

비와 연관하여 패널을 켤 수 있는 적합한 상승 시간은 약 0.6 2μs

정도임을 알 수 있었다.

(2) 램프 소거 펄스

다음 펄스는 160V의 전압을 인가하였다. 다음의 방전을 유지할 수

없는 양의 벽전하를 남겨 소거 기능 역할을 하고 contrast 비에 영

향을 끼치지 않는 상승 시간 범위를 가지는 구간은 1.3 2.2μs 정

도였다.

(3) 소거 후 address 전압에 대한 영향

일반적으로 상승 시간이 길어질수록 적은 벽전하가 잔류되고 그

후 address 전압은 더 높은 레벨을 요구하게 된다.

- 32 -

이상에서는 sustain 중에 벽전압을 측정한 결과이다. 실제로 구동

회로나 가스의 혼합비, 압력, 패널의 size등의 외부적인 영향에 따라

그 특성들과 측정된 영역들이 달라지게 된다. 또 ADS 구동방식의

reset 구간에서 적용될 수 있는 setup 펄스와 그와 동시에 address

구간 전에 사용하게 되는 소거 펄스에 대한 연속적인 분석이 요구

된다. 이에 따라 각 파형들을 보다 순조롭고 효율적으로 사용하기

위한 연구를 진행할 예정이다.

- 33 -

참고 문 헌

[1] K. W . Hw ang, Plasma Display Panel", Seoul national univ .,

1997

[2] J . H . Park , "Plasma Display Panel , Pusan national univ .

[3] T . Hashimoto, A . Iwata, M . T anaka, "Discharge

Characteristics of Erasing Pulse in AC- PDPs", Proc. IDW 97,

pp. 571- 574, 1997

[4] E . S . Schlig , G. R. Stilw ell, "Characterization of Voltage and

Charge T ransfer in AC Gas Discharge Displays", IBM j . RES .

Develop, vol 22, No 6, pp. 634- 640, November , 1978

[5] Y. Sano et al., "High- Contrast 50- in . Color ac plasma display

with 1365×768 Pixels", SID 98 Digest , pp . 275- 278

[6] H . Uchiike, S . Mikoshiba, "플라즈마 디스플레이의 모든 것 ,

pp.85- 88

[7] S . H . Lee, "A Study on the Wall Voltage T ransfer

Characteristics as a Driving Waveform of Surface Discharge

T ype AC PDP", T hesis for a master ' s degree, Pusan national

univ ., Febrary , 1999

[8] K. Sakita, K. T akayama, K. Aw amoto, and Y. Hashimoto,

"Analysis of a Weak Dischage of Ramp- Wave Driving to

Control Wall Voltage and Luminance in AC- PDPs", SID 00

Digest , pp . 110- 113, 2000

- 34 -

[9] D. I. Kim et al., "Influences of Applied Writing Pulses on the

Wall Charge Distribution and Light Output in AC Plasma

Display Panels", SID 00 Digest , pp . 706- 709, 2000

[10] Y. Hashimoto, K . Sahakita, "Characterization of AC- PDPs

using Wall Voltage T ransfer Curves", Proc. Fujit su , vol 48, No

3, pp . 203- 208, 1988

[11] Larry F . Weber , Kevin W . Warren, "Quantitative Wall

Voltage Characteristics of AC Plasma Displays", IEEE T rans .

Electron Devices , vol ED- 33, pp. 1159- 1168, aug . 1986

[12] H . Gene Slottow , William D. Petty , "Stability of Discharge

Series in the Plasma Display Panel", IEEE T rans . Electron

Devices , vol ED- 18, pp. 650- 654, Sept . 1971

[13] J . B. Son et al. "Some Micro- discharge Characteristics of the

cells in ac- PDP", pp . 103- 104, KIDS 2000

- 35 -