BAB 2 RANGKAIAN LOGIKA DIGITAL KOMBINASIONALwahyo.web.ugm.ac.id/kuliah/sdg/sisdig-bab2.pdf · Secara teori penggu- ... dan menghasilkan salah untuk kombinasi lainnya. Keluaran dari

BAB 2

RANGKAIAN LOGIKADIGITAL KOMBINASIONAL

Sebelum melangkah lebih jauh, dalam bab ini akan dibahas dasar-dasarlogika digital yang merupakan elemen dasar penyusunan komputer. Pem-bahasan dimulai dengan rangkaian logika kombinasional yang hasil kelu-arannya hanya tergantung pada masukan saat itu, kemudian dilanjutkan de-ngan rangkaian logika sekuensial yang hasil keluarannya tergantung padamasukan saat itu dan hasil keluaran sebelumnya. Dengan memahami prin-sip logika digital, dapat dirancang rangkaian logika digital seperti yang adadalam komputer.

2.1 Unit Logika Kombinasional

Unit logika kombinasional (ULK) adalah unit yang menerjemahkan sederetanmasukan menjadi sederetan keluaran menggunakan fungsi-fungsi tertentu.Keluaran yang dihasilkan hanya merupakan fungsi dari masukan, dan be-gitu nilai masukan berubah maka nilai keluaran akan menyesuaikan. Bentukumum dari unit logika kombinasional tercantum pada Gambar 2.1. Sederetanmasukan i0 in diumpankan ke ULK, yang mengahsilkan sederetan keluaransesuai dengan fungsi f0 fm. Tidak ada umpan balik dari keluaran ke ma-sukan dalam rangkaian logika kombinasional.

Masukan dan keluaran untuk ULK secara normal mempunyai 2 nilaiyaitu: tinggi dan rendah. Jika sinyal (nilai) berupa nilai yang dimabildari anggota himpunan berhingga, rangkaiannya disebut digital. Rangka-ian elektronika digital menerima masukan dan keluaran dalam nilai 0 atau1. Nilai 0 yang berarti 0 volt disebut sebagai nilai rendah dan nilai 1 yangbiasanya mengacu pada 5 volt disebut nilai tinggi. Kesepakatan ini tidak

11

12 2. RANGKAIAN LOGIKA DIGITAL KOMBINASIONAL

i0 f0(i0, i1)i1 unit logika f/qqf1(i1, i3, i4)

... kombinasional...

in fm(i9, in)

Gambar 2.1: Unit logika kombinasi, jika dilihat dari luar

berlaku di semua keadaan.Walaupun sebagian besar komputer digital adalah komputer biner, na-

mun rangkaian yang menggunakan multi-nilai juga ada. Jalur yang men-girimkan data denga multi-nilai menjadi lebih efisien daripada menggunakan2 nilai saja. Rangkaian digital multi-nilai berbeda dengan rangkaian ana-log karena rangkaian digital multi-nilai mempunyai variasi nilai terhinggasedangkan sinyal analog mempunyai nilai kontinu. Secara teori penggu-naan rangkaian digital multi-nilai adalah menguntungkan. Namun dalampratiknya sulit untuk membuat rangkaian multi-nilai yang handal dalammembedakan nilai lebih dari 2 macam. Oleh karena itu, logika multi-nilaisaat ini digunakan secara terbatas.

Dalam buku ini hanya akan dibahas mengenai rangkaian digital biner,yang mempunyai tepat 2 macam nilai yang diperbolehkan untuk masukanmaupun keluaran. Dengan demikian, hanya sinyal binerlah yang digunakandalam pembahasan selanjutnya.

2.2 Tabel Kebenaran

Pada tahun 1854 George Boole mempublikasikan kertas kerjanya dalam ben-tuk aljabar unruk merepresentasikan logika. Boole tertarik dengan pemikiranmatematika untuk menuangkan pernyataan Pintu itu terbuka atau Pintuitu tidak terbuka. Aljabar Boole kemudian dikembangkan oleh Shannondalam bentuk seperti sekarang ini. Dalam aljabar boole, perhitungan di-dasarkan pada variabel biner yang mempunyai satu nilai 0 atau 1. Nilaiini mengacu pada nilai 0 volt dan 5 volt seperti yang ditulis pada bagian se-belumnya. Pengacuan nilai ini dapat tertukar. Artinya nilai 0 mengacu pada+5 V dan nilai 1 mengacu pada 0 V. Untuk memahami kelakukan rangkaiandigital pembahasan dititikberatkan pada nilai simbolis 0 dan 1 saja. Dengankata lain nilai fisik dikesampingkan terlebih dulu.

Sumbangan penting yang diberikan Boole adalah penyusunan tabelkebenaran, yang menyatakan hubungan logis dalam bentuk tabel. Misal-nya ada ruang dengan 2 saklar A dan B yang mengendalikan lampu Z. Salahsatu saklar dapat hidup atau mati, atau kedua saklar dapat hidup atau mati.

Yohanes Suyanto

2.3. Gerbang Logika 13

Masukan Keluaran Masukan KeluaranA B Z A B Z0 0 0 0 0 10 1 1 0 1 01 0 1 1 0 01 1 0 1 1 1

(a) (b)

Gambar 2.2: Tabel kebenaran untuk saklar A dan B serta lampu Z

Jika hanya ada satu saklar yang hidup maka lampu Z akan menyala. Jikakedua saklar hidup semua atau mati semua, lampu Z akan mati. Tabelkebenaran dapat disusun dengan mendaftar semua kemungkinan kombinasikeadaan saklar A dan B serta keadaan lampu Z seperti pada Tabel 2.2.Dalam tabel tersebut nilai 0 menyatakan mati sedang nilai 1 menyatakanhidup atau menyala.

Dalam tabel kebenaran, semua kombinasi biner 0 dan 1 yang mungkinuntuk nilai masukan didaftar dan setiap kombinasi tersebut menghasilkannilai keluaran 0 atau 1. Untuk Gambar 2.2.(a) keluaran Z tergantung padanilai masukan A dan B. Untuk setiap kombinasi masukan menghasilkannilai X 0 atau 1. Kita dapat menentukan tabel lain seperti Gambar 2.2.(b)yang berarti lampu akan menyala jika A dan B kedua-duanya mati ataukedua-duanya hidup. Jumlah kombinasi yang mungkin untuk 2 masukanadalah 22 = 4. Jumlah kombinasi keluaran yang mungkin adalah 24 =16, karena ada 4 kombinasi masukan yang masing-masing baris kombinasimasukan ada 2 kemungkinan nilai keluaran. Secara umum, karena ada 2n

kombinasi masukan untuk masukan sebanyak n, maka ada 22n

kombinasikeluaran dan masukan.

2.3 Gerbang Logika

Jika kita mendaftar semua kemungkinan dari kombinasi variabel 2 masukan,maka didapat 16 macam kombinasi keluaran seperti tampak pada Gambar2.3. Fungsi-fungsi tersebut dinamakan fungsi logika Boolean. Fungsi ANDakan benar (hasilnya 1) hanya jika A dan B keduanya 1, sedang fungsi ORakan benar (nilainya 1) jika A atau B bernilai 1, yang berarti juga jikakeduanya bernilai 1. Fungsi akan menghasilkan salah jika keluaran bernilai0. Oleh karena itu fungsi False selalu menghasilkan 0 sedang fungsi Trueselalu menghasilkan 1.

Fungsi A dan B hanya mengulang nilai masukan A dan B sedang fungsi

Yohanes Suyanto


Masukan Keluaran

A B False AND AB A AB B XOR OR0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 1 1 1 11 0 0 0 1 1 0 0 1 11 1 0 1 0 1 0 1 0 1

Masukan Keluaran

A B NOR XNOR B A + B A A + B NAND True0 0 1 1 1 1 1 1 1 10 1 0 0 0 0 1 1 1 11 0 0 0 1 1 0 0 1 11 1 0 1 0 1 0 1 0 1

Gambar 2.3: Tabel kebenaran untuk semua kemungkinan fungsi dari 2 ma-sukan

A dan B adalah komplemen A dan B yang nilai berkebalikan dengan A danB. Fungsi ini dapat ditulis juga dengan NOTA dan NOTB. Fungsi NANDkependekan dari NOTAND sedang NOR kependekan dari NOTOR. FungsiXOR bernilai benar jika salah satu masuka bernilai benar, dan bukan kedua-duanya benar. Fungsi XNOR adalah komplemen dari XOR. Fungsi lainnyadapat diduga sendiri artinya.

Dari 16 fungsi tersebut, ada 3 fungsi paling dasar dalam gerbang logikaini adalah AND, OR dan NOT . Ke-13 fungsi lainnya dapat disusun dari 3fungsi tersebut. Lihat Gambar 2.4.

Gerbang logika adalah alat fisis yang merupakan implementasi darifungsi Boolean. Fungsi seperti yang tertera pada Gambar 2.3 mempunyaisimbol gerbang logika, dan sebagian dapat dilihat pada Gambar 2.5 danGambar 2.6. Untuk setiap fungsi, masukannya adalah A dan B dan sebagaikeluaran adalah F .

Dalam Gambar 2.5, gerbang AND dan OR sudah dijelaskan sebelumnya.Keluaran dari gerbang AND akan benar jika kedua masukan bernilai benar,dan menghasilkan salah untuk kombinasi lainnya. Keluaran dari gerbang ORadalah benar jika salah satu atau kedua masukan bernilai benar, dan bernilaisalah jika kedua masukan bernilai salah. Gerbang buffer hanya meneruskannilai masukan. Walaupun secara logika gerbang buffer tidak mempunyaiperan, namun dalam praktik ini penting karena dapat mengendalikan sejum-lah gerbang dengan satu sinyal saja. Gerbang NOT (disebut juga pembalikatau inverter) menghasilkan 1 untuk masukan 0 dan menghasilkan 0 un-tuk masukan 1. Sekali lagi, keluaran pembalik ini adalah komplemen dari

Yohanes Suyanto

2.3. Gerbang Logika 15

False = 0

AB = A AND NOT B

A = A

AB = NOT A AND B

B = B

XOR = A AND NOT B OR NOT A AND B

NOR = NOT (A OR B)

XNOR = NOT (A AND NOT B OR NOT A AND B)

B = NOT B

A + B = A OR NOT B

A = NOT A

A + B = NOT A OR B

NAND = NOT (A AND B)

True = 1

Gambar 2.4: Fungsi AND, OR, dan NOT sebagai pembentuk fungsi-fungsilainnya

masukan. Lingkaran kecil di bagian keluaran atau masukan berfungsi jugasebagai komplemen.

Dalam Gambar 2.6, gerbang NAND dan NOR mengahasilkan komplemendari gerbang AND dan OR. Gerbang XOR menghasilkan 1 jika salah satumasukan bernilai 1, tetapi tidak keduanya. Secara umum, gerbang XORmenghasilkan 1 jika masukan yang bernilai 1 berjumlah ganjil. Ini pent-ing untuk diingat karena gerbang XOR tidak selalu mempunyai 2 masukan.Gerbang XNOR menghasilkan komplemen dari gerbang XOR.

Simbol logika seperti gambar 2.5 dan 2.6 hanya merupakan bentuk dasar.Masih banyak variasi simbol yang sering digunakan. Contohnya, dapatberupa AND dengan 3 masukan seperti Gambar 2.7a. Lingkaran kecil se-bagai simbol kompelemen juga dapat dipasang pada bagian masukan sepertipada Gambar 2.7b.

Secara fisis, gerbang logika bukanlah barang ajaib, karena hanya beruparangkaian elektronika yang menghasilkan keluaran tertentu dari masukantertentu. Misalnya pada gerbang NOT, akan menghasilkan logika 1 (+5V)untuk masukan berupa logika 0 (0V). Bagian berikut membahas mekanisme

Yohanes Suyanto


A B F0 0 00 1 01 0 01 1 1

A B F0 0 00 1 11 0 11 1 1

AB F = AB

AB F = A + B

AND OR

A F0 01 1

A F0 11 0

A F = A A F = A

BUFFER NOT

Gambar 2.5: Simbol gerbang logika untuk fungsi Boolean AND, OR, buffer,dan NOT

dasar bagaimana rangkaian gerbang logika bekerja.

2.4 Implementasi Elektronik dari Gerbang

Logika

Secara elektronis, gerbang logika mempunyai terminal untuk dihubungkandengan sumber tenaga yang biasanya tidak ditampilkan. Gambar 2.8amenggambarkan pembalik dengan terminal +5V dan 0V (GND) yangdimunculkan. Sinyal +5V biasanya disebut VCC yang berarti voltagecollector-collector. Pada rangkaian fisis, semua terminal VCC dan GND di-hubungkan dengan sumber tenaga yang cocok.

Gerbang logika tersusun dari alat elektronik yang disebut transistor, yangdapat bersifat sebagai saklar yang mengendalikan sinyal elektronis kuat de-ngan menggunakan sinyal elektronis lemah. Transistor juga bersifat penguatyang dapat menguatkan sinyal masukan sehingga dapat digunakan untuk di-hubungkan dengan banyak gerbang logika. Tanpa penguatan, kita mungkinhanya dapat mengirim sinyal ke sejumlah kecil gerbang logika, sebelum sinyalitu bercampur dengan derau sehingga tidak terdeteksi lagi.

Simbol transistor tampak seperti Gambar 2.8c yang digunakan sebagai

Yohanes Suyanto

2.4. Implementasi Elektronik dari Gerbang Logika 17

A B F0 0 10 1 11 0 11 1 0

A B F0 0 10 1 01 0 01 1 0

AB F = AB

AB F = A + B

NAND NOR

A B F0 0 00 1 11 0 11 1 0

A B F0 0 10 1 01 0 01 1 1

AB F = A B

AB F = A B

Exclusive-OR (XOR) Exclusive-NOR (XNOR)

Gambar 2.6: Simbol gerbang logika untuk fungsi Boolean NAND, NOR,XOR, dan XNOR

A

B

C

F = ABCA

BF = A + B

(a) (b)

Gambar 2.7: Variasi gerbang logika (a) tiga masukan dan (b) masukan de-ngan komplemen

gerbang pembalik. Untuk masukan berupa 0 (0 V) pada basis akan meng-hasilkan keluaran 1 (+5 V) pada kolektor, karena tidak ada arus dari VCCke GND akibat transistor mati. Jika sinyal 1 (+5 V) dimasukkan ke basis,maka akan ada arus listrik dari VCC ke GND karena transistor hidup. Olehkarena itu di kolektor tegangannya cukup kecil untuk dianggap logika 1. Jadikeluaran akan 0 (0 V).

Karena akan selalu ada arus yang mengalir walaupun keluaran menun-jukkan logika 0, maka kita perlu menentukan batas tegangan yang amanuntuk nilai logika 0 dan 1. Jika kita menentukan secara ketat bahwa logika 0adalah 0 V dan logika 1 adalah 5 V, maka kemungkinan rangkaian kita tidakbekerja sebagai mana mestinya jika keluarannya adalah 0.1 V bukan 0 V. Halini dapat terjadi dalam praktiknya. Untuk alasan ini, maka penentuan nilai

Yohanes Suyanto


A F = A

Vcc = +5V

GND = 0V

A

A

R

VCC

(a) (b)

Gambar 2.8: (a) pembalik dengan terminal tenaga dimunculkan dan (b)rangkaian transistor untuk pembalik

tegangan untuk logika 0 dan 1 menggunakan batas ambang. Pada Gambar2.9a logika 0 ditentukan pada tegangan dalam rentang 0 V sampai dengan 0.4V dan logika 1 dalam rentang 2.4 V sampai dengan 5 V. Rentang teganganpada Gambar 2.9a adalah untuk sinyal keluaran. Karena sinyal dapat men-galami pelemahan maka untuk sinyal masukan diberi berselisih 0.4 V sepertitampak pada Gambar 2.9b. Namun demikian rentang nilai tegangan yangtercantum di sini tidak mengikat, tergantung dari keluarga gerbang logikayang digunakan.

Logika 1

Daerahterlarang

Logika 0

0.0 V0.4 V

2.4 V

5.0 V

Logika 1

Daerahterlarang

Logika 0

0.0 V

0.8 V

2.0 V

5.0 V

(a) (b)

Gambar 2.9: Penentuan nilai tegangan untuk logika 0 dan 1 (a) gerbanglogika keluaran, (b) gerbang logika masukan

Gambar 2.10 menunjukkan rangkaian transistor untuk gerbang logikaNAND dan NOR. Untuk rangkaian NAND kedua masukan A dan B harusberada pada daerah tegangan logika 1 untuk menghasilkan keluaran padadaerah tegangan logika 0. Untuk rangkaian gerbang NOR, salah satu ma-sukan A atau B berada pada tegangan logika 1, akan mengakibatkan keluaran

Yohanes Suyanto

2.5. Buffer Tri-State 19

B

A

AB

R

VCC

A

A + B

B

R

VCC

(a) (b)

Gambar 2.10: Rangkaian transistor (a) NAND 2 masukan (b) NOR 2 ma-sukan

berada pada daerah tegangan 0.

2.5 Buffer Tri-State

Buffer Tri-state adalah seperti buffer biasa yang kita bahas sebelumnya, de-ngan pengecualian bahwa ada tambahan masukan untuk mengendalikan kelu-aran buffer. Tergantung dari masukan kendali ini, keluaran dari buffer dapatbernilai 0, 1, atau tak berfungsi. Jadi ada 3 macam keluaran. Dalam Gambar2.11a, jika masukan kendali C bernilai 1 maka buffer bekerja seperti biasa.Namun jika masukan kendali C ini bernilai 0 maka buffer dalam keadaantak berfungsi, tidak ada sinyal keluaran. Simbol digunakan untuk meny-atakan keadaan tak berfungsi ini. Perlu diketahui bahwa keadaan tidakmenunjukkan 0 atau 1, tetapi menyatakan bahwa tidak ada sinyal. Dalamistilah elektronika keadaan ini disebut berimpedansi tinggi high impedance.Buffer tri-state kendali inversi mirip dengan buffer tri-state kecuali masukankendalinya merupakan komplemen. Lihat Gambar 2.11b.

A

C

F = ACatau

F = A

C

F = ACatau

F = (a) (b)

Gambar 2.11: Buffer tri-state dan Buffer tri-state kendali inversi

Keluaran yang secara elektronis tak terhubung berbeda dengan keluaranyang menghasilkan 0. Tidak terhubung secara elektronis berarti tidak ada

Yohanes Suyanto


Relasi Dualisme SifatPostulat AB = BA A + B = B + A Komutatif

A(B + C) = AB + AC A + BC = (A + B)(A + C) Distributif1A = A 0 + A = A IdentitasAA = 0 A + A = 1 Komplemen

Teorema 0A = 0 1 + A = 1 Teorema nol dan satuAA = A A + A = A Idempoten

A(BC) = (AB)C A + (B + C) Asosiatif

A = A InvolusiAB = A + B A + B = A B Teorema DeMorgan

AB + AC + BC (A + B)(A + C)(B + C) Teorema konsensus

= AB + AC = (A + B)(A + C)A(A + B) = A A + AB = A Teorema absorbsi

Tabel 2.1: Sifat-sifat dasar aljabar Boole

sinyal elektronis sedang logika 0 terhubung dengan GND. Dengan buffer tri-state memungkinkan sejumlah keluaran dihubungkan menjadi satu tanpaada risiko hubung singkat, asal dijaga bahwa pada satu saat hanya bolehsatu buffer tri-state yang hidup. Buffer tri-state penting saat implementasiregister.

2.6 Sifat-sifat Aljabar Boole

Tabel 2.1 merangkum sebagian dari sifat-sifat aljabar Boole yang dapat diter-apkan pada ekspresi logika Boole. Postulat (dikenal sebagai postulat Hunt-ington) merupakan aksioma dasar untuk aljabar Boole dan tidak memer-lukan pembuktian. Teorema dapat dibuktikan melalui postulat. Setiap relasidalam tabel mempunyai bentuk AND dan OR sebagai hasil dari prinsip du-alisme. Bentuk dualisme ini memungkinan mengubah bentuk AND menjadiOR dan sebaliknya bentuk OR menjadi AND.

Sifat komutatif menyatakan bahwa urutan kemunculan du avriabel dalamfungsi AND dan OR tidak mengakibatkan hasil yang berbeda. Dengan prin-sip dualisme, sifat komutatif mempunyai bentuk AND (AB = BA) dan ben-tuk OR (A + B = B + A). Sifat distributif menunjukkan bagiaman variabeldidistribusikan melalui operasi AND. Karena prinsip dualisme juga maka adasifat distributif untuk OR.

Sifat identitas menunjukkan bahwa variabel yang di-AND-kan dengan 1atau di-OR-kan dengan 0, menghasilkan nilai variabel itu sendiri. Sifat kom-plemen mengakibatkan bahwa variabel yang dikenakan operasi AND ter-hadap komplemen variabel tersebut, menghasilkan 0 (karena paling tidakpasti ada 1 operan bernilai 0), dan variabel yang dikenakan operasi OR ter-

Yohanes Suyanto

2.6. Sifat-sifat Aljabar Boole 21

A B AB = A + B A + B = A B0 0 1 1 1 10 1 1 1 0 01 0 1 1 0 01 1 0 0 0 0

Gambar 2.12: Pembuktian teorema DeMorgan untuk 2 variabel

hadap komplemennya, menghasilkan nilai 1 (karena pasti ada nilai 1 padaoperannya).

Teorema nol dan satu menyatakan bahwa operasi AND antara variabeldengan 0 akan menghasilkan 0 dan operasi OR antara variabel dengan 1 akanmenghasilkan 1. Teorema idempoten menyatakan bahwa operasi AND atauOR antara variabel dengan dirinya sendiri menghasilkan nilai variabel itusendiri.

Teorema asosiatif menyatakan bahwa urutan operasi AND atau OR tidakmengakibatkan hasil yang berbeda. Teorema involusi menyatakan bahwakomplemen dari komplemen suatu variabel adalah variabel itu sendiri.

Teorema DeMorgan, teorema konsensus, dan teorema absorbsi tidak be-gitu jelas sehingga kita perlu membuktikannya. Teorema DeMorgan dapatdibuktikan dengan induksi yaitu mendaftar semua kemungkinan nilai 2 vari-abel A dan B serta fungsi yang dibuktikan seperti Gambar 2.12. Sisi kiri dankanan dalam ekspresi DeMorgan mempunyai nilai yang sama, inilah buk-tinya. Untuk teorema konsensus dan absorbsi, silakan dicoba sendiri untuklatihan.

Tidak semua gerbang logika dibicarakan secara mendalam karenaberdasarkan 3 himpunan gerbang logika yaitu {AND, OR, NOT}, {NAND},dan {NOR}, satu himpunan dapat disusun dari gerbang-gerbang pada him-punan lainnya.

Sebagai contoh misalnya implementasi OR dengan menggunakan him-punan {NAND}. Teorema DeMorgan dapat digunakan untuk menyusungerbang OR dari gerbang NAND seperti Gambar 2.13 dan 2.14. Penjelasan-nya adalah sebagai berikut:

A + B = A + B Teorema involusi

= A B Teorema DeMorgan

Untuk mendapatkan inversi (NOT) dari gerbang NAND penjelasannyaadalah:

A = A + A Teorema idempoten= A A Teorema DeMorgan

Yohanes Suyanto


AB F = A + B

AB F = A B

Gambar 2.13: Penyusunan NAND menjadi OR

AB A + B A + B

A

B

Gambar 2.14: Implementasi inversi dengan NAND

Fungsi AND dalam {NAND} (Gambar 2.15) dijelaskan sebagai berikut:

AB = AB Teorema involusi

AB F = AB

AB F = AB

Gambar 2.15: Penyusunan NAND menjadi AND

Ekuivalensi di antara fungsi-fungsi logika menjadi penting dalam prak-tik, karena suatu jenis gerbang logika kemungkinan mempunyai karakteristikyang lebih baik daripada yang lainnya.

2.7 Bentuk Sum-of-Product dan Diagram

Logika

Misalnya kita akan membuat fungsi yang lebih kompleks daripada sekedargerbang logika sederhana, seperti fungsi mayoritas yang tertera sebagai tabelkebenaran pada Gambar 2.16. Fungsi mayoritas akan benar jika lebih dariseparo masukan bernilai benar. Fungsi ini sering digunakan pada pembetu-lan kesalahan dengan menganggap bahwa nilai yang paling banyak munculsebagai nilai hasil, atau kadang disebut pula sebagai fungsi voting.

Karena pembahasan sampai di sini belum ada gerbang sederhana yangdapat digunakan secara langsung untuk implementasi fungsi mayoritas,maka kita akan melakukan transformasi dari persamaan AND-OR dua-leveldan mengimplementasikannya dalam bentuk gerbang logika dari himpunan{AND, OR, NOT} (misalnya). Disebut persamaan dua-level karena ada satulevel bentuk AND dilanjutkan dengan satu level bentuk OR. Fungsi Booleanuntuk mayoritas ini bernilai benar jika nilai F pada tabel kebenaran bernilai

Yohanes Suyanto

2.7. Bentuk Sum-of-Product dan Diagram Logika 23

Indeksminterm

A B C F

0 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 14 1 0 0 05 1 0 1 16 1 1 0 17 1 1 1 1

Gambar 2.16: Tabel kebenaran untuk fungsi mayoritas

benar. Dengan demikian F akan benar untuk nilai A = 0, B = 1, dan C = 1,atau A = 1, B = 0, dan C = 1, dan seterusnya seperti dalam tabel.

Salah satu cara untuk menuliskan persamaan logika adalah dengan meng-gunakan bentuk sum-of-product atau SOP, yang merupakan kumpulan ANDdari variabel yang terlibat kemudian dioperasikan dengan OR. Bentuk per-samaan logika untuk fungsi mayoritas tertulis pada Persamaan 2.1. Tanda+ berarti operasi OR dan bukan penambahan secara aritmetika.

F = ABC + ABC + ABC + ABC (2.1)

Dengan mengamati persamaan tersebut kita dapat menentukanbahwa diperlukan 4 buah AND untuk implementasi suku perkalianABC, ABC, ABC, dan ABC. Keluaran dari gerbang AND kemudiandihubungkan ke masukan gerbang OR 4-masukan seperti Gambar 2.17.Rangkaian ini menunjukkan fungsi mayoritas, dan kita dapat mengeceknyadengan memasukkan semua kombinasi yang mungkin untuk masukan danmengamati hasilnya.

Jika setiap suku mengandung tepat masing-masing variabel 1 kali, dalambentuk komplemen atau bukan, maka suku ini disebut minterm. Mintermmempunyai nilai 1 dalam keluaran tabel kebenaran. Dengan demikianminterm adalah minimum term yang menghasilkan benar. Sebagai alternatiffungsi dapat ditulis dalam bentuk jumlahan dari kombinasi yang benar. Per-samaan 2.1 dapat ditulis ulang menjadi persamaan 2.2 dengan indeks adalahminterm indeks seperti Gambar 2.16.

F =

(3, 5, 6, 7) (2.2)

Notasi ini digunakan secara resmi sebagai persamaan Boolean karenahanya berisi minterm saja. Persamaan 2.1 dan 2.2 disebut sebagai notasi

Yohanes Suyanto


A B C

F

Gambar 2.17: Implementasi fungsi mayoritas dengan dua-level AND-OR.Inverter tidak dihitung sebagai level.

resmi untuk bentuk SOP.

2.8 Bentuk Product-of-Sum

Sebagai pasangan dari bentuk sum-of-product, persamaan Boolean dapat di-representasikan dalam bentuk product-of-sum (POS). Persamaan dalambentuk POS berupa koleksi rangkaian OR yang keluarannya dihubungkanbersama dengan gerbang AND. Salah satu cara untuk membentuk POSadalah dengan jalan melakukan komplemen terhadap bentuk SOP, dan ke-mudian diterapkan teorema DeMorgan. Sebagai contoh, lihat kembali fungsimayoritas dalam bentuk tabel kebenaran di Gambar 2.16, bentuk komple-mennya adalah baris-baris yang menghasilkan keluaran 0, seperti persamaan2.3:

F = A B C + A BC + ABC + AB C (2.3)

Dilakukan komplemen pada kedua ruas didapat persamaan 2.4:

F = A B C + A BC + ABC + AB C (2.4)

Penerapan teorema DeMorgan yang berbentuk W + X + Y + Z = W X Y Zdidapat persamaan 2.5:

F = (A B C) (A BC) (ABC) (AB C) (2.5)

Penerapan teorema DeMorgan yang berbentuk WXY Z = W +X+Y +Zpada faktor dalam kurung didapat persamaan 2.6

Yohanes Suyanto

2.8. Bentuk Product-of-Sum 25

A B C

F

Gambar 2.18: Rangkaian OR-AND dua-level implementasi dari fungsi may-oritas. Inverter tidak dihitung sebagai level

F = (A + B + C)(A + B + C) + (A + B + C)(A + B + C) (2.6)

Persamaan 2.6 berbentuk POS, dan berisi 4 maxterms, yang mem-bolehkan setiap variabel muncul tepat 1 kali dalam bentuk komplemenmaupun tidak. Maxterm, misalnya (A + B + C), mempunyai nilai 0 untuksatu baris dalam tabel kebenaran. Persamaan yang hanya berisi maxtermdalam bentuk POS dikatakan sebagai persamaan product-of-sum. RangkaianOR-AND sebagai implementasi dari persamaan 2.5 tampaka pada Gambar2.18.

Salah satu motivasi penggunaan POS daripada SOP adalah jika meng-hasilkan bentuk persamaan Boole yang lebih sederhana. Persamaan Booleyang lebih sederhana dapat menghasilkan rangkaian yang lebih sederhana,namun ini tidak pasti karena ada sejumlah faktor yang tidak tergan-tung langsung pada ukuran persamaan Boole, seperti kompleksitas topologiperkawatan.

Cacah gerbang adalah ukuran kompleksitas rangkaian yang menun-jukkan cacah semua gerbang logika yang digunakan. Cacah masukan ger-bang adalah ukuran lain kompleksitas rangkaian yang menunjukkan jumlahmasukan ke semua gerbang logika. Untuk rangkaian pada Gambar 2.17 danGambar 2.18, cacah gerbang adalah 8 dan cacah masukan gerbang adalah19 untuk bentuk SOP dan POS. Dalam kasus ini tidak ada perbedaan kom-pleksitas rangkaian antara bentuk SOP dan POS, tetapi untuk kasus lainperbedaannya menjadi nyata. Ada banyaj variasi metode untuk mereduksikompleksitas rangkaian digital, beberapa di antaranya dibahas pada Bab 4.

Yohanes Suyanto


2.9 Logika Positif dan Negatif

Sampai saat ini kita berasumsi bahwa tegangan tinggi dan rendahberpadanan dengan logika 1 dan 0, atau BENAR dan SALAH, yang dikenalsebagai active high atau logika positif. Kita dapat membuat pernyataanyang sebaliknya: tegangan rendah untuk logika 1 dan tegangan tinggi un-tuk logika 0. Penggunaan logika negatif kadang-kadang lebih disukai dari-pada logika positif untuk aplikasi yang sifatnya menghalangi daripada mem-bolehkan.

Gambar 2.19 menunjukkan ilustrasi pasangan gerbang AND-OR danNAND-NOR untuk logika positif dan negatif. Logika positif gerbang ANDberlaku seperti logika negatif gerbang OR. Gerbang logika secara fisis samatanpa memperhatikan logika positif atau negatif, hanya interpretasi sinyalnyaberubah.

Level tegangan Level logika positif Level logika negatif

A B F A B F A B Frendah rendah rendah 0 0 0 1 1 1rendah tinggi rendah 0 1 0 1 0 1tinggi rendah rendah 1 0 0 0 1 1tinggi tinggi tinggi 1 1 1 0 0 0

gerbangANDfisis

AB

F AB F = AB

AB F = A + B

Level tegangan Level logika positif Level logika negatif

A B F A B F A B Frendah rendah tinggi 0 0 1 1 1 0rendah tinggi tinggi 0 1 1 1 0 0tinggi rendah tinggi 1 0 1 0 1 0tinggi tinggi rendah 1 1 0 0 0 1

gerbangNAND

fisis

AB

F AB F = AB

AB F = A + B

Gambar 2.19: Logika positif dan negatif untuk pasangan AND-OR danNAND-NOR

Pencampuran logika positif dan negatif dalam satu sistem sebaiknya di-hindari untuk mencegah kerancuan, tetapi kadang-kadang hal ini tidak da-

Yohanes Suyanto

2.10. Data Sheet 27

pat dihindari. Untuk kasus ini, suatu teknik yang dikenal dengan namapencocokan gelembung membantu untuk menjaga agar logikanya berjalandengan benar. Idenya adalah rangkaian logika positif bernilai positif dan di-pasangi gelembung (yang berarti inversi) untuk semua masukan dan kelu-aran untuk dihubungkan dengan rangkaian logika negatif. Dengan demikiansinyal yang keluar dari gelembung adalah komplemen dari sinyal yang mema-sukinya.

Perhatikan rangkaian yang ditunjukkan oleh Gambar 2.20a, 2 rangkaianlogika positif digabungkan dengan gerbang AND dan dihubungkan ke sistemlogika positif. Sistem yang ekuivalen secara logis ditunjukkan pada Gam-bar 2.20b. Dalam proses pencocokan gelembung, gelembung dipasang padasetiap masukan atau keluaran dari rangkaian aktif rendah seperti Gambar2.20c.

Untuk memudahkan analisis rangkaian, gelembung masukan aktif rendahperlu dicocokkan dengan gelembung keluaran aktif rendah. Dalam Gambar2.20c ada gelembung yang tidak cocok karena hanya ada 1 gelembung dalam1 garis. Teorema DeMorgan digunakan untuk konversi dari gerbang ORmenjadi gerbang NAND dengan masukan yang dikomplemenkan. Gambar2.20d menunjukkan gelembung yang sudah cocok.

Logika positif x0Logika positif x1

logikapositif

(a)

Logika negatif x0Logika negatif x1

logikanegatif

(b)


logikanegatif

(c)


logikanegatif

(d)

Gambar 2.20: Proses pencocokan gelembung

2.10 Data Sheet

2.11 Komponen Digital

Desain rangkaian digital tingkat tinggi biasanya menggunakan sekumpulangerbang yang dikemas dalam bentuk komponen bukan gerbang logika tung-gal. Hal ini mengakibatkan bahwa kompleksitas rangkaian dapat dikurangidan pemodelannya menjadi sederhana. Beberapa komponen dibahas dalambagian berikut.

Yohanes Suyanto


2.11.1 Level Integrasi

Sampai saat ini kita membahas desain unit logika kombinasional. Karenakita bekerja dengan gerbang tunggal, maka kita bekerja pada level inte-grasi skala kecil (small scale integration (SSI), yang meliputi chip denganisi 10 - 100 komponen. Pengertian komponen di sini berbeda dengan kom-ponen sebelumnya, yaitu mengacu pada transitor dan elemen diskrit lain.Dalam integrasi skala menengah atau mediam scale integration (MSI), isichip berkisar antara 100-1000 komponen. Integrasi skala besar atau largescale integration (LSI) mengacu pada chip yang berisi 1000-10.000 kompo-nen, dan integrasi skala sangat besar atau very large scale integration(VLSI) berisi komponen yang lebih banyak lagi.

2.11.2 Multiplekser

Multiplekser atau MUX (mutiplexer) adalah komponen yang mempunyaibanyak masukan dan 1 keluaran. Diagram blok dan table kebenaran dariMUX 4-ke-1 ditunjukkan oleh Gambar 2.21. Keluaran F adalah sama denganmasukan pada jalur yang dipilih oleh kendali masukan A dan B. Misalnya,jika AB = 00, maka keluaran F adalah nilai pada masukan D0 (baik 0maupun 1). Rangkaian yang sesuai untuk MUX ini terlihat pada Gambar2.22

00D001D110D011D1

F

A BKendali masukan

Masukan

A B

0 00 11 01 1

D0D1D2D3

F

F = A BD0 + A BD1 + A BD2 + ABD3Gambar 2.21: Blok diagram dan tabel kebenaran untuk MUX 4-ke-1

Saat kita mendesain rangkaian dengan MUX, biasanya kita menggunakanbentuk kotak seperti Gambar 2.21, bukan bentuk terperinci seperti Gambar2.22. Dengan cara ini, gambar rangkaian menjadi lebih mudah dipahami.

Multiplekser juga dapat digunakan untuk implemtasi fungsi Boolean.Gambar 2.23 menunjukkan penggunaan MUX sebagai fungsi mayoritas.Data masukan diambil langsung dari tabel kebenaran fungsi mayoritas, danmasukan kendali dihubungkan langsung ke variabel A, B, dan C. Imple-mentsai fungsi menggunakan MUX adalah dengan memasang 1 pada jalur

Yohanes Suyanto

2.11. Komponen Digital 29

D0

F

D1

D2

D3

A B

Gambar 2.22: Implementasi MUX 4-ke-1 dengan AND-OR

masukan yang merupakan minterm dan mengisi 0 untuk lainnya. Walaupunsebagian masukan tidak digunakan namun penggunakan MUX untuk imple-mentasi fungsi Boolean namun banyak juga fungsi Boolean yang menggu-nakannya, sebab proses desainnya dan implementasinya menjadi lebih seder-hana.

A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

F00010111

00010111

000001010011100101110111

F

BA CKendali masukan

Gambar 2.23: Implementasi MUX 8-ke-1 untuk fungsi mayoritas

Kasus lain penggunakan MUX 4-ke-1 untuk fungsi dengan 3 variabelditunjukkan pada Gambar 2.24. Data msukan diambil dari himpunan{0,1,C, C}, dan pengelompokannya dapat dilihat pada tabel kebenaran. JikaAB = 00 maka F = 0, apapun nilai C, sehingga kita isi 0 untuk jalur ma-sukan 00 pada MUX. Jika AB = 01, maka F = 1 apapun nilai C, sehingga

Yohanes Suyanto


kita isi 1 pada jalur 01 pada MUX. Jika AB = 10 maka F = C, karena untukC = 0 maka F = 0 dan untuk C = 1 maka F = 1, sehingga kita isi C padajalur 10 pada MUX. Akhirnya untuk AB = 11, maka F = C, dan kita isijalur 11 pada MUX dengan C. Dengan cara ini, kita dapat mengimplemen-tasikan fungsi 3 variabel dengan menggunakan MUX 2 variabel.

A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

F00110110

0

1

C

C

00001110C11C

F

A B

Gambar 2.24: Implementasi MUX 4-ke-1 untuk fungsi dengan 3 variabel

2.11.3 Demultiplekser

Demultiplekser atau DEMUX (demultiplexer) adalah kebalikan dari MUX.Diagram blok untuk DMUX 1-ke-4 dengan kendali masukan A dan B sertatabel kebenaran yang sesuai ditunjukkan oleh Gambar 2.25. DEMUX men-girim data masukan D ke salah satu jalur keluaran Fi yang ditentukan olehkendali masukan. Rangkaian DEMUX 1-ke-4 ditunjukkan pada Gambar 2.26.Aplikasi DEMUX digunakan untuk mengirim data dari satu sumber ke salahsatu dari sejumlah tujuan, seperti tombol pada elevator kepada wahana el-evator terdekat. DEMUX tidak biasa digunakan pada implementasi fungsiBoolean umumnya, walaupun cara ini juga bisa dilakukan.

2.11.4 Dekoder

Dekoder menerjemahkan secara logika kode menjadi artinya. Pada satu saattepat hanya satu keluaran yang bernilai 1, yang ditentukan oleh kendali in-put. Diagram blok dan tabel kebenaran dari dekoder 2-ke-4 dengan kendalimasukan A dan B tercantum pada Gambar 2.27. Rangkaian dekoder yangsesuai dengan itu terlihat pada Gambar 2.28. Dekoder dapat digunakanuntuk mengendalikan rangkaian lain, dan menonaktifkan rangkaian lain.Karena alasan ini, kita tambahkan jalur Enable yang kan menghasilkan kelu-

Yohanes Suyanto


00 D001 D110 D011 D1

D

A B

D A B

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

F0F1F2F3

0 0 0 00 0 0 00 0 0 00 0 0 01 0 0 00 1 0 00 0 1 00 0 0 1

Gambar 2.25: Diagram blok dan tabel kebenaran untuk DEMUX 1-ke-4

A B

D

F0

F1

F2

F3

Gambar 2.26: Rangkaian DEMUX 1-ke-4

aran 0 semua jika Enable ini diisi 0, yang secara logika mirip dengan DEMUXdengan masukan 1.

Salah satu aplikasi dekoder adalah untuk menerjemahkan alamat me-mori menjadi lokasi fisis. Dekoder juga dapat digunakan untuk implemen-tasi fungsi Boolean. Karena setiap jalur keluaran berkorespondensi denganminterm yang berbeda, maka fungsi dapat diimplementasikan dengan ope-rasi OR pada keluaran yang berkorespondensi dengan minterm yang berni-lai benar. Contohnya Gambar 2.29 adalah implementasi fungsi mayoritasmenggunakan dekoder 3-ke-8. Keluaran yang tidak digunakan dibiarkan takterhubung.

Yohanes Suyanto


00 D001 D110 D011 D1

AB

Enable

A B

0 00 11 01 1

D0D1D2D3

1 0 0 00 1 0 00 0 1 00 0 0 1

Enable=1A B

0 00 11 01 1

D0D1D2D3

0 0 0 00 0 0 00 0 0 00 0 0 0

Enable=0

D0 = A B D1 = AB D2 = AB D3 = ABGambar 2.27: Diagram blok dan tabel kebenaran dekoder 2-ke-4

Enable

BA

D0

D1

D2

D3

Gambar 2.28: Rangkaian dekoder 2-ke-4

2.11.5 Enkoder Prioritas

Enkoder menerjemahkan sekumpulan masukan menjadi kode biner, dan da-pat dipahami sebagai kebalikan dari dekoder. Enkoder prioritas adalah salahsatu bentuk enkoder yang memperhatikan urutan masukan. Diagram blokdan tabel kebenarannya ada pada Gambar 2.30. Prioritas dalam enkoderini maksudnya adalah bahwa masukan Ai mempunyai prioritas lebih tinggidaripada Ai+1. Keluaran berupa nilai 00,01,10, atau 11 tergantung dari jalurmasukan yang aktif dengan prioritas tertinggi. Jika tidak masukan yang ak-tif, keluaran menghasilkan nilai bawaan A0 (F1F0 = 00).

Enkoder prioritas digunakan untuk memilih dari sejumlah alat yangberkompetisi untuk menggunakan jalur yang sama, misalnya jika sejum-lah pengguna secara serentak berusaha menggunakan sistem komputer yangsama. Rangkaian enkoder prioritas 4-ke-2 tampak pada Gambar 2.31.

Yohanes Suyanto


000001010011100101110111

BA

CM

Gambar 2.29: Implementasi fungsi mayoritas dengan dekoder 3-ke-8

2.11.6 PLA

Larik logika dapat diprogram atau programmable logic array (PLA) adalahkomponen yang berisi matriks AND diikuti dengan matriks OR. PLA de-ngan 3 masukan dan 2 keluaran ditunjukkan oleh Gambar 2.32. Tiga ma-sukan A, B, dan C dan komplemennya tersedia sebagai masukan untuk 8gerbang AND yang menghasilkan 8 suku perkalian. Keluaran dari gerbangAND dihubungkan ke masukan semua gerbang OR yang menghasilkan kelu-aran fungsi F0 dan F1. Sekering yang dapat diprogram diletakkan padasetiap persilangan pada matriks AND dan OR. PLA diprogram untuk fungsitertentu dengan memutus sekering pada matriks. Pada saat sekering dipu-tus pada gerbang AND, maka masukan tersebut terhubung ke nilai logika1. Demikian juga jika sekering diputus pada gerbang OR, maka masukanterhubung ke logika 0.

Sebagai contoh bagaiamana penggunaan PLA, kita lihat implementasifungsi mayoritas dengan memakai PLA 3 2 (fungsi dengan 3 masukanvariabel 2 keluaran). Untuk keperluan penyederhanaan ilustrasi, bentukseperti Gambar 2.33 yang dipergunakan, bukan 2.32. Dengan catatan bahwajalura tunggal pada masukan gerbang AND mewakili 6 jalur masukan, danjalur tunggal pada setiap gerbang OR mewakili 8 jalur masukan. Tanda bu-latan kecil pada persimpangan menunjukkan tempat koneksi dibuat. DalamGambar 2.32 fungsi mayoritas hanya menggunakan setengah dari PLA, dansisanya dapat dipergunakan untuk fungsi lain.

PLA adalah komponen yang banyak gunanya sebagai rangkaian digitalumum. Keunggulan dari penggunaan PLA adalah karena hanya ada sedikitmasukan dan keluaran, dan ada banyak gerbang logika di antara masukandan keluaran. Proses minimisasi jumlah koneksi dalam rangkaian menjadipenting untuk modularisasi sistem menjadi komponen. PLA sangat ideal un-

Yohanes Suyanto


00A001A110A211A3

F0

F1

F0 = A0 A1 A3 + A0 A1 A2

F1 = A0 A2 A3 + A0 A1

A0A1A2A3

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

F0F1

0 01 11 01 00 10 10 10 10 00 00 00 00 00 00 00 0

Gambar 2.30: Diagram blok dan tabel kebenaran enkoder prioritas 4-ke-2

tuk keperluan ini, dan banyak program otomatisasi desain PLA untuk fungsi-fungsi tertentu. Untuk menjaga konsep modularitas sering PLA dinyatakansebagai kotak hitam seperti pada Gambar 2.34, dan diasumsikan bahwa isiPLA dengan mudah dapat dibuat menggunakan program secara otomatis.

2.11.7 Penggunaan PLA untuk Penjumlah Ripple-carry

Sebagai contoh lain implementasi PLA dalam rangkaian digital, kita akanmendesain rangkaian untuk menjumlah 2 bilangan. Penjumlahan secarabiner mirip dengan penjumlah desimal menggunakan tangan. Bilangan bineryang dijumlahkan dari kanan ke kiri, menghasilkan hasil dan sisa (carry) disetiap bit. Dua bit dan sisa sebelumnya dijumlahkan pada setiap posisi bit,sehingga kemungkinan masing-masing nilai serta hasil jumlahan dan sisanyadapat disusun seperti pada Gambar 2.35.

Tabel kebenaran pada Gambar 2.35 menjelaskan mengenai elemen yangdisebut sebagai penjumlah penuh (full adder), dan gambar simbolnya adadisebelahnya. Penjumlah setengah (half adder), dapat digunakan padabagian penjumlah paling kanan yang menjumlahkan 2 bit dan menghasilkanjumlah dan sisa. Penjumlah penuh di lain pihak menjumlah 2 bit beserta sisa

Yohanes Suyanto


A0

F0A1

A2

A3F1

Gambar 2.31: Rangkaian enkoder prioritas 4-ke-2

pada proses sebelumnya dan juga menghasilkan jumlah dan sisa. Penjum-lah setengah tidak digunakan pada kasus ini untuk meminimumkan macamkomponen. Dengan 4 penjumlah penuh yang dipasang berjenjang dapatdihasilkan penjumlah biner 4 bit, seperti nampak pada Gambar 2.36. Pen-jumlah paling tetap menggunakan penjumlah penuh dengan menghubungkanmasukan c0 dengan 0.

Perlu diperhatikan bahwa nilai jumlah belum dapat dihitung sampai sisadari penjumlah penuh sebelumnya dihitung. Rangkaian disebut penjum-lah ripple carry karena nilai yang benar seperti bergeser dari kanan ke kiri.Walaupun gambar yang diperlihatkan nampak seperti paralel, namun sebe-narnya penjumlahan bit dilakukan secara serial dari kanan ke kiri. Hal inilahyang merupakan kelemahan dari rangkaian ini. Pendekatan desain penjum-lah penuh menggunakan PLA, nampak pada Gambar 2.37

Pendekatan desan dengan cara PLA adalah hal yang umum, dan alatbantu desain menggunakan komputer untuk VLSI biasanya lebih suka meng-gunakan PLA daripada MUX atau yang lain karena PLA berbentuk keser-agamannya.

Yohanes Suyanto


A B C

F0 F1

Gambar 2.32: PLA 3 masukan 2 keluaran

Yohanes Suyanto


A B C

F0 F1

ABC

ABC

ABC

ABC

Gambar 2.33: Penyederhanaan PLA

PLAABC

F0F1

Gambar 2.34: PLA dalam bentuk kotak hitam

AiBiCi

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

SiCi+1

0 01 01 00 11 00 10 11 1

Fulladder

AiBiCi

Si

Ci+1

Gambar 2.35: PLA dalam bentuk kotak hitam

Yohanes Suyanto


Fulladder

a0b0 c0

s0

Fulladder

a1b1 c1

s1

Fulladder

a2b2 c2

s2

Fulladder

a3b3 c3

s3

c4

Gambar 2.36: Implementasi penjumlah 4 bit menggunakan penjumlah penuhberjenjang

A B Cin

Sum Cout

Gambar 2.37: Penjumlah penuh menggunakan PLA

Yohanes Suyanto

Documents

BAB 2 RANGKAIAN LOGIKA DIGITAL KOMBINASIONALwahyo.web.ugm.ac.id/kuliah/sdg/sisdig-bab2.pdf · Secara teori penggu- ... dan menghasilkan salah untuk kombinasi lainnya. Keluaran dari