第9章位相同期ループ（ - Keio University...H. Ishikuro System LSI Design 2018/11/9 1 of total32 第9章位相同期ループ（PLL）システムLSI設計 2018 11/9 石黒

1 of total32H. Ishikuro System LSI Design 2018/11/9

第９章位相同期ループ（PLL）

システムLSI設計

2018 11/9

石黒


基本概念

◼ 位相比較器

I型PLL

◼ VCO位相の調整

◼ 簡単なPLLの解析

◼ ループのふるまい

◼ 周波数逓倍

II型PLL

◼ 位相/周波数比較器

◼ チャージポンプ型PLL

◼ 過渡応答

PLLにおける位相雑音

内容


変調とは

元の低周波信号を使って、搬送波の変数（振幅、位相、周波数）を変化させる

元の低周波信号（ベースバンド信号）を搬送波（wc）近傍の信号（パスバンド信号）にシフトする

周波数空間では、


デジタル多値変調（QPSK：線形）

A（同相成分 I）

A（直交成分 Q）

（+1,+1）（-1,+1）

（+1,-1）（-1,-1）

1 0 1 1 0 0 1 0 1 1

シリアル・パラレル変換(SP変換)で2bitで対を構成

同相信号と直交信号で表現

各信号は1/2のレートとなり帯域は半分に


QPSKの変復調


エラーベクトルマグニチュード（EVM）

ノイズ無しの場合

ノイズ有りの場合

EVMの定義

EMV

eNV

EVMN

j

j

rms

log20

11

1

2

、デシベル表記の場合は

=

=


位相比較器

出力が二つの入力信号の位相差に比例（比例係数KPDを利得と呼ぶ）

排他的論理和(XOR)による位相比較器


基本概念

◼ 位相比較器

I型PLL




◼ 周波数逓倍

II型PLL



◼ 過渡応答


内容


I型PLL

VCOの位相を瞬時に変化させることはできない位相遅れがある場合、⇒ 一旦、周波数を上げ、位相を早め、位相が合ったら周波数を初期値に戻す

位相誤差をフィードバックPD出力のパルス信号が不連続な周波数変調をもたらす

LPFにより平滑化


位相ロックと周波数ロック

dt

td

dt

td

tt

inout

inout

)()(

)()(

=

=− 一定

一定=− )()( tftf inout

位相は必ずしも一致しないが（定常誤差）、周波数は一致

周波数は必ずしも一致しない（定常誤差）


PLLの構成例

KVCO KPD


PLLの応答

入力周波数がステップ的に上昇→ 入出力周波数差により位相誤差が増加→ LPFの時定数遅れののちVCO周波数が上昇し位相誤差が減り始める


ループのふるまい

位相変化が早いとき、フィードバックループが追随できなくなる


I型PLLの位相領域モデル

VCOPD

VCOPD

in

out

KKssCR

KKssH

++==

2

11

)()(

LPFVCOPDn

VCOPD

LPF

nn

n

KKKK

sssH

www

ww

w

==

++=

,2

1

2)(

22

2

KVCOを大きくすると誤差が減るが位相余裕が減る

リップルを抑制するためにwLPFを下げると、

位相マージンが減る（安定性とスプリアスのトレードオフ）。


周波数逓倍

inout

inout

VR

RRV

VVRR

R

2

21

21

2

+=

=+

inout

inout

M

M

ww

ww

=

=1

M分周比


基本概念

◼ 位相比較器

I型PLL




◼ 周波数逓倍

II型PLL



◼ 過渡応答


内容


位相周波数比較器（PFD）

周波数が異なるときは周波数差に比例した出力

周波数が一致し位相差があるときは、位相差に比例した出力

PFDの状態遷移


PFDの構成


I型PLL内でのPFDの使用

前節の説明と同様、リップルを抑制するためにwLPFを下げると、位相マージンが減る（安定性とスプリアスのトレードオフ）。


チャージポンプ

位相が遅れている、あるいは周波数が低い場合は、Up信号生成され、Voutが上昇し、VCOの周波数が高くなる

位相が進んでいる、周波数が高い場合は、Down信号が生成され、Voutが下降し、VCO周波数が下がる


PFD/CP従属接続回路

1

1

C

ITVout =

位相差がC1により積分される。


CP型PLLの構成


PFD/CP/容量回路のステップ応答

1

0

2 C

ITV

p

incont

=

sC

Is

V

tutC

IV

pcont

p

cont

1

2)(

)(2

10

1

0

=

VCOp

VCOp

VCOp

VCOp

KIsC

KI

s

K

sC

I

s

K

sC

I

sH

+=

+

=

2

1

1

1

2

21

2)(

=0より振動する


抵抗挿入（ゼロ点形成）による安定化

( )

1

11

1

1

2

11

1

1

1

10

1

0

2,

22

22

12

)(

1

2)(

)(2

)(2

)(

C

KIKCIR

KC

IsRK

Is

sCRC

KI

sH

RsC

Is

V

tuRItutC

ItV

VCOp

n

VCOp

VCO

p

VCO

p

VCOp

pcont

p

p

cont

w

==

++

+

=

+=

+

=


ゼロ点の有無によるボード線図

ゼロ点の形成で位相が回復


抵抗挿入によるリップル発生

パルス電流がR1を流れる際に、Voutがパルス的に変化周波数変調によるスプリアス発生


高次のループ

パルス電流を一旦、C2に充電することで、Vcontのパルス的な電圧変動を抑制。CPパルス電流が止まったら、C2からR1を介してC1に電荷移動


ループフィルタ/VCOの構成について

(a), (b)のどちらの構成が良いか？


基本概念

◼ 位相比較器

I型PLL




◼ 周波数逓倍

II型PLL



◼ 過渡応答


内容



22

2

1

1

2

1

2

nnVCO

out

outVCOVCOp

out

ss

s

s

K

sCR

I

ww

++=

=+

+−

原点に二つのゼロ点を有する（VCOとループフィルタによる積分動作）VCO発振周波数のゆっくりとした揺らぎ（低周波位相雑音）は、PLLが周波数を基準信号の周波数に合わせようとするフィードバック制御の機能により抑制される


PLLによる位相雑音の抑制

( )

( ) 222222

2

23222222

42

4

4

wwww

w

w

w

wwww

w

wnn

smallout

nn

out

+−

+

+−=

( ) 222222

2

arg

2

4 wwww

w

wnn

elout

+−


おわり

Documents

第9章位相同期ループ（ - Keio University...H. Ishikuro System LSI Design 2018/11/9 1 of total32 第9章位相同期ループ（PLL） システムLSI設計 2018 11/9 石黒

第9章位相同期ループ（ - Keio University...H. Ishikuro System LSI Design 2018/11/9 1 of total32 第9章位相同期ループ（PLL）システムLSI設計 2018 11/9 石黒