7/22/2019 Clase11 PLL

1/28

Malla asegurada en fase

(Phase Locked Loops)

Pr. Fernando Cancino

7/22/2019 Clase11 PLL

2/28

Introduccin

El PLL (Phase Lock Loop, o Lazo de Enganche de Fase) es undispositivo muy verstil, que se utiliza en muchas aplicacionestales como discriminacin de frecuencia, conversin devoltaje a frecuencia, control de velocidad de motores,

sincronizacin de datos, sntesis y multiplicacin defrecuencia, etc.;

La aplicacin ms comn es la demodulacin de seales defrecuencia modulada (FM), estando el PLL presente en lainmensa mayora de receptores de radio modernos.

Desarrollado en los aos 30 y se trata de una malla cerradaque en esencia genera una seal proporcional a la diferenciade frecuencia o fase entre la seal de entrada y la sealinterna que proviene de un oscilador controlado por voltaje.

7/22/2019 Clase11 PLL

3/28

Diagrama de bloques de un PLL

7/22/2019 Clase11 PLL

4/28

Modo de Operacin El oscilador controlado por voltaje (VCO) es un simple oscilador

cuya frecuencia es proporcional a un voltaje externo aplicado.

Cuando la malla est enganchada con la seal peridica de entradala frecuencia del VCO es exactamente igual a la de la seal deentrada.

El detector de fase produce un DC o seal de baja frecuenciaproporcional a la diferencia de fase entre la entrada y la seal desalida del VCO.

La seal sensitiva de fase pasa a travs de un filtro de malla (loop),un amplificador, y luego aplicada a la entrada de control del VCO.

Si la frecuencia de la seal de entrada est desfasada ligeramentede la del VCO, la seal de entrada incrementara la seal de controldel VCO hasta que el VCO tome el mismo valor que la seal deentrada.

La malla se mantiene enganchada cuando el voltaje de entrada alVCO es proporcional a la frecuencia de la seal de entrada.

7/22/2019 Clase11 PLL

5/28

Terminologa empleada

RANGO DE SEGUIMIENTO: Rango de frecuencias de la sealde entrada sobre el cual la malla puede mantenerseenganchada. Tambin es llamado: LOCK RANGE.

FRECUENCIA DE OSCILACION LIBRE (Frecuencia central):

frecuencia a la que corre el VCO en condicin de desenganchey que corresponde al voltaje de control DC aplicado de 0voltios.

PROCESO DE CAPTURA: proceso mediante el cual la malla vadesde el desenganche o condicin de oscilacin libre (FREE

RUNNING), al enganche de la seal de entrada. Cuando setiene una frecuencia cercana a la frecuencia de oscilacinlibre la malla puede o no engancharse dependiendo de unnmero de factores. El proceso de captura es de naturaleza nolineal.

7/22/2019 Clase11 PLL

6/28

Terminologa empleada (Cont.)

RANGO DE CAPTURA (Capture range):es el rango defrecuencias de entrada para la cual la malla pasa del

desenganche a una condicin de enganche.

TIEMPO DE CAPTURA (Pull - in):es el tiempo requerido para

que la malla capture la seal de entrada. El rango y tiempo de

captura dependen de la ganancia de la malla y el ancho de

banda del filtro de malla.

Salida tpica del detector de fase durante el transiente de captura

7/22/2019 Clase11 PLL

7/28

PLL en condicin de enganchado

(Locked)

Bajo condicin de ENGANCHADO existe una relacin lineal

entre la salida del detector de fase y la diferencia de fase

entre el VCO y la seal de entrada.

Una representacin del sistema en diagrama de bloques es:

7/22/2019 Clase11 PLL

8/28

Funcin de transferencia del PLL (1)

() |=0

0()

Esta integracin es representada por el bloque 1/s de la figura.

Por razones prcticas, el VCO es diseado de tal forma que cuando elvoltaje de entrada al VCO (V0), la frecuencia del VCO, no es cero.

La relacin entre la frecuencia de salida del VCO y V0es:

0 00 Donde:0 = frecuencia oscilacin libreLa funcin de transferencia en malla cerrada es:

0()()

1

0()()

7/22/2019 Clase11 PLL

9/28

Funcin de transferencia del PLL (2)

0()() ()1 0()

Regularmente interesa la respuesta de la malla a las

variaciones de frecuencia en la entrada, de tal forma que la

variable de entrada es frecuencia en lugar de fase.

Puesto que: ()

0 1 0()() () 0()Regularmente interesa la respuesta de la malla a las variaciones de frecuencia en

la entrada, de tal forma que la variable de entrada es frecuencia en lugar de fase.

7/22/2019 Clase11 PLL

10/28

Funcin de transferencia del PLL (3)

Puesto que:

()0

1

0()

() ()

0()

7/22/2019 Clase11 PLL

11/28

Malla de primer orden

Cuando el filtro de malla es removido por completo y F(s)=1.

En este caso se tiene:

0

1

0

Donde Kv = KDK0A = ancho de banda de la malla (seg.-1)

Si la malla es enganchada sobre una seal portadora, y la

frecuencia de esa portadora se hace variar sinusoidalmente

en el tiempo con una frecuencia m

, esta se observar en la

salida de la malla.

7/22/2019 Clase11 PLL

12/28

Lugar de las races y respuesta en

frecuencia de un PLL de primer orden

El lugar de las races y la respuesta en frecuencia de un PLL de

primer orden es el siguiente:

7/22/2019 Clase11 PLL

13/28

Respuesta de la malla a variaciones

de la frecuencia de entrada

0 = frecuencia de oscilacin

libreKD= ganancia del detector de

fase

Kv= Ancho de Banda de la

malla

7/22/2019 Clase11 PLL

14/28

Malla de segundo orden

Es la configuracin ms comn para circuitos integrados PLL

donde F(s) es un filtro pasabajos de 1 polo simple (una

resistencia y un condensador):

Filtro F(s): Es un filtro RC como se muestra en la Figura:

11

Donde:

7/22/2019 Clase11 PLL

15/28

Funcin de transferencia del PLL de

2do orden

V0i s 1K0

11 sKv

sKv

Cuyas races son: 1 1 4

7/22/2019 Clase11 PLL

16/28

Lugar de las races y respuesta en

frecuencia de un PLL de 2 orden

7/22/2019 Clase11 PLL

17/28

Funcin de transferencia en el caso

del PLL de 2do. orden

0 10

1

2 1

Donde:

= Factor de amortiguacin.

7/22/2019 Clase11 PLL

18/28

Mxima respuesta plana

Para mxima respuesta plana debe ser igual a :

Consideracin para el diseo con mxima respuesta plana es:

2Mientras que la frecuencia de -3dB de la funcin de

transferencia (V0/1)(j) es:

3 2Una desventaja de la malla de 2 orden es el ancho de banda en

-3db que est bsicamente determinado por Kv.

7/22/2019 Clase11 PLL

19/28

Diseo con un Filtro F(s) con polo

simple y cero simple

Funcin de transferencia de este filtro que

ahora contiene 1 polo y 1 cero:

1

1

Cero: Polo:

+

7/22/2019 Clase11 PLL

20/28

Lugar de las races y respuesta en

frecuencia del PLL de 2 orden

Lugar de las races y respuesta en frecuencia del PLL de 2

orden con un cero adicional se muestran en la Figura:

7/22/2019 Clase11 PLL

21/28

Rango de seguimiento de la malla =

L

(LOOP LOCK RANGE = TRACKING RANGE = HOLD IN RANGE)

Es el rango de frecuencias de entrada alrededor de la

frecuencia central para la cual la malla se mantiene

enganchada.

En la mayora de los casos, L es limitado por el comparador

de fase. Una vez que la diferencia de fase entre la seal de

entrada y el VCO alcanza ms de 90 el comparador de fase

cesa de tener un comportamiento lineal.

7/22/2019 Clase11 PLL

22/28

Caracterstica de transferencia de un

comparador de fase tpico

La magnitud del voltaje DC a la salida del

comparador de fase es:

0 2

Este voltaje es amplificado A veces y elresultado es aplicado a la entrada del VCO,

produciendo un desplazamiento de frecuencia

respecto a la frecuencia de oscilacin libre de:

0

2

2

El rango de seguimiento (LOCK RANGE), L, es dado por:

2 Este es un parmetro que solo depende de la ganancia de la malla y es

independiente de las propiedades del filtro de malla.

7/22/2019 Clase11 PLL

23/28

El rango de captura=

Es el rango de frecuencias de entrada para la cual la malladesenganchada inicialmente, se engancha a una seal de

entrada, donde < El rango de captura es difcil de predecir analticamente.

La Figura muestra una grfica donde se relaciona el Voltaje desalida del PLL vs. la frecuencia de la seal de entrada:Ciclo de

Histresis de un PLL

El rango de captura puede ser estimado

con la siguiente ecuacin:

< 2 0 0

7/22/2019 Clase11 PLL

24/28

PLL - Circuitos Integrados

El NE

560/561/562: primeros PLL monolticos prcticosque llegaron a ser comercialmente disponibles en 19701971.

Caractersticas:

El detector de fase: es del tipo celda de Gilbert El VCO es un multivibrador astable emisor acoplado y

compensado en temperatura.

El Filtro de malla es un circuito RC externo.

El 4046es un PLL con tecnologa CMOS

Caractersticas: Dispone de 2 detectores de fase:

La Compuerta OR EXCLUSIVA genera un sistema dedeteccin en cuadratura.

7/22/2019 Clase11 PLL

25/28

OR-EXCLUSIVA como comparador de

fase

La Figura muestra las caractersticas de la compuerta: la tabla

de la verdad y las seales de entrada y salida.

7/22/2019 Clase11 PLL

26/28

Memoria FF como comparador de

fase

La Memoria FF: mantiene una diferencia de fase de 0 entre la

seal de entrada y el VCO. Ver Figura:

7/22/2019 Clase11 PLL

27/28

Sintetizador de frecuencias con PLL

La caracterstica ms relevante del PLL que lo hace

insustituible en diversas aplicaciones es su capacidad de

generar seales de frecuencia superior a la seal de entrada

que se le introduce. Ac se utilizar el PLL para construir un

multiplicador de frecuencia

7/22/2019 Clase11 PLL

28/28

Sintetizador de frecuencias

Una vez elegido el rango de frecuencias, a partir defminse

fijan los valores de R2y C1, utilizando la figura de la hoja de

datos. En este ejemplo,fmin= 10 kHz. Suponiendo una

polarizacin VDD= 5 V, una posibilidad sera R2= 100 ky

C1= 50 pF. (Obsrvese que la eleccin de R2y C1no es nica).

A partir del cocientefmax/fminse fija el cociente R2/ R1,

utilizando la figura de la hoja de datos. Puesto que R2ya est

fijada, se obtiene el valor de R1. En nuestro ejemplo,

fmax/fmin= 3. De la curva correspondiente a VDD= 5 V, seobtiene R2/ R12.7. Por lo tanto R1= R2/ 2.7 = 37 k.