KIẾN TRÚC MÁY TÍNH Chương VI: Tổchức vào radlib.ptit.edu.vn/bitstream/123456789/238/6/KTMT Ch6.pdf · KIẾN TRÚC MÁY TÍNH Chương VI: ... Computer I/O control Sense

Hà nội, 17 December 2009

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNGPosts and Telecommunications Institute of Technology

KIẾN TRÚC MÁY TÍNH

Chương VI: Tổ chức vào ra

Giảng viên: TS. Nguyễn Quý Sỹ

Email: [email protected]

Generated by Foxit PDF Creator © Foxit Softwarehttp://www.foxitsoftware.com For evaluation only.

Hà nội, 17 December 2009 Học viện Công nghệ Bưu chính Viễn thông

1. Các thiết bị ngoại vi

2. Giao diện Vào/Ra

3. Chuyển giao dữ liệu không đồng bộ

4. Các chế độ chuyển giao

5. Bộ xử lý vào-ra

Nội dung



• Phân hệ vào ra cung cấp chế đột truyền thông hiệu quả giữa hệ thống trung tâm và môi trường bên ngoài

• Bàn phím

• Thiết bị vào quang– Đầu đọc thẻ

– Đầu đọc băng giấy

– Đầu đọc mã vạch

– Đầu đọc số hoá

– Đầu đọc điểm quang

• Các thiết bị vào từ tính– Đầu đọc băng từ, đĩa từ

• Thiết bị vào màn hình– Màn hình sờ

– Bút chiếu sáng

– Chuột

• Các thiết bị vào tương tự

1. Các thiết bị ngoại vi-Thiết bị vào



• Máy đục lỗ thẻ

• Máy đục băng giấy

• Màn hình

• Máy in (Impact, Ink Jet, Laser, Dot Matrix)

• Plotter

• Âm thanh

• ....

1. Các thiết bị ngoại vi-Thiết bị ra








Nội dung



• Cung cấp một phương pháp để chuyển giao thông tin giữa bộ lưu trữnội bộ (bộ nhớ và các thanh ghi CPU) và các thiết bị I/O bên ngoài

• Giải quyết sự chênh lệch giữa các thiết bị máy tính và các thiết bịngoại vi– Ngoại vi-Các thiết bị cơ điện– CPU hoặc bộ nhớ-Thiết bị điện tử

• Tốc độ chuyển giao dữ liệu– Ngoại vi - thường chậm hơn– CPU hoặc bộ nhớ-Thường nhanh hơn ngoại vi

• Có thể cần tới một số kiểu cơ chế đồng bộ– Khối thông tin

• Ngoại vi – Byte, Khối, …• CPU hoặc bộ nhớ – Từ

– Biểu diễn dữ liệu có thể khác nhau

2. Giao diện vào ra



• Mỗi giao diện có một mô đun giao diện liên quan

• Giao diện– Giải mã địa chỉ thiết bị (mã thiết bị)

– Giải mã lệnh (tác vụ)

– Cung cấp các tín hiệu cho bộ điều khiển ngoại vị

– Đồng bộ luồng dữ liệu và giám sát tốc độ chuyển giao dữ liệu giữa ngoại vi và CPU hoặc bộ nhớ

2. Giao diện vào ra-Bus I/O và các mô đun giao diện

Processor

Interface

Keyboardand

displayterminal

Magnetictape

Printer

Interface Interface Interface

Data

Address

Control

Magneticdisk

I/O bus



2. Giao diện vào ra-Kết nối của I/O Bus



• Kết nối của bus I/O bus tới CPU

• Kết nối của bus I/O tới một giao diện

2. Giao diện vào ra-Kết nối của I/O Bus (t)

I/Obus

Device address

Commanddecoder

Function code

Data lines

Buffer register

Peripheralregister

Statusregister

Sense lines

Outputperipheral

deviceand

controller

AD = 1101 InterfaceLogic

I/Obus

Op.code

Deviceaddress

Functioncode

Accumulatorregister

ComputerI/O

control

Sense lines

Data lines

Function code lines

Device address lines

CPU



• Bus bộ nhớ là để cho chuyển giao các thông tin giữa CPU và MM

• Bus I/O là để chuyển giao thông tin giữa các thiết bị CPU và thiết bị I/O thông qua giao diện I/O

• Nhiều máy tính sử dụng một hệ thống bus chung duy nhất cho cả hai khối bộ nhớ và khối giao diện I/O– Sử dụng một bus chung nhưng các đường điều khiển tách biệt

cho từng chức năng

– Sử dụng một bus chung với các đường điều khiển chung cho cảhai chức năng

2. Giao diện vào ra-Chức năng Bus I/O và bus bộnhớ



• Một số máy tính sử dụng hai bus tách riêng, một trao đổi thông tin với bộ nhớ và một với các giao diện I/O– Trao đổi thông tin giữa CPU và tất cả các khối giao diện là qua

một bus I/O chung

– Một giao diện nối tới một thiết bị ngoại vi có thể có một số thanh ghi dữ liệu, 1 thanh ghi điều khiển và 1 thanh ghi trạng thái

– Một lệnh được chuyển tới ngoại vi bằng cách gửi tới một thanh ghi giao diện thích hợp

– Không cần tới các đường mã chức năng và đường cảm ứng (chuyển giao thông tin điều khiển dữ liệu và thông tin trạng thái luôn qua một bus I/O chung)

2. Giao diện vào ra-Chức năng Bus I/O và bus bộnhớ (t)



• I/O riêng biệt– Tách riêng các đưòng điều khiển đọc/ghi I/O ngoài các đường

điều khiển đọc/ghi bộ nhớ

– Tách riêng không gian địa chỉ bộ nhớ và không gian địa chỉ I/O

– Các lệnh vào và ra riêng biệt

• I/O được ánh xạ vào bộ nhớ– Một tập duy nhất các đường điều khiển đọc/ghi (không tách

riêng giữa chuyển giao bộ nhớ và I/O

– Các địa chỉ bộ nhớ và I/O sử dụng chung không gian địa chỉ -> giảm được khoảng địa chỉ bộ nhớ có thể sử dụng

– Lệnh vào hoặc ra không xác định->các lệnh tương tự tham chiếu bộ nhớ có thể sử dụng để chuyển giao I/O

– Khá linh hoạt trong các tác vụ giám sát I/O

2. Giao diện vào ra-Chức năng Bus I/O và bus bộnhớ (t)



• I/O riêng biệt– Tách riêng các đưòng điều khiển đọc/ghi I/O ngoài các đường

điều khiển đọc/ghi bộ nhớ

– Tách riêng không gian địa chỉ bộ nhớ và không gian địa chỉ I/O

– Các lệnh vào và ra riêng biệt

• I/O được ánh xạ vào bộ nhớ– Một tập duy nhất các đường điều khiển đọc/ghi (không tách

riêng giữa chuyển giao bộ nhớ và I/O

– Các địa chỉ bộ nhớ và I/O sử dụng chung không gian địa chỉ -> giảm được khoảng địa chỉ bộ nhớ có thể sử dụng

– Lệnh vào hoặc ra không xác định->các lệnh tương tự tham chiếu bộ nhớ có thể sử dụng để chuyển giao I/O

– Khá linh hoạt trong các tác vụ giám sát I/O

2. Giao diện I/O-I/O được ánh xạ vào bộ nhớ và độc lập



2. Giao diện I/O (t)

CS RS1 RS0 Register selected

0 x x None - data bus in high-impedence1 0 0 Port A register1 0 1 Port B register1 1 0 Control register1 1 1 Status register

Chip select

Register select

Register select

I/O read

I/O write

CS

RS1

RS0

RD

WR

Timingand

Control

Busbuffers

Bidirectionaldata bus

Port Aregister

Port Bregister

Controlregister

Statusregister

I/O data

I/O data

Control

Status

Inte

rna

l b

us

CPU I/ODevice



• Giao diện có thể lập trình– Thông tin trong mỗi cổng có thể được ấn định một ý nghĩa phụ

thuộc vào chế độ hoạt động của thiết bị I/O

→ Port A = Data; Port B = Command; Port C = Status

– CPU khởi tạo (nạp) từng cổng bằng cách chuyển một byte vào thanh ghi điều khiển

→ Cho phép CPU có thể định nghĩa chế độ hoạt động của mỗi cổng

→ Cổng có thể lập trình được: Nhờ thay đổi các bit trong thanh ghi điều khiển, nó có thể thay đổi các đặc tính giao diện

2. Giao diện I/O (t)



• ISA - Industrial Standard Architecture:– Khe gắn card mở rộng trên Mainboard.

– Card mở rộng chuẩn ISA: Card âm thanh, card màn hình vàcác thiết bị ngoại vi khác.

– Băng thông của ISA là 8-16 bits, tần số 8-10Mhz.

– ISA là chuẩn kênh truyền mở rộng chính trên máy tính IBM AT nên thường được gọi là "kênh AT"

– “Trước hay và nay it”

• Micro Channel - MCA (Micro Channel Architecture)– Kênh truyền 32-bit (máy PS/2, RS/6000 và một số đời của

ES/9370).

– Hỗ trợ 15 mức Bus Mastering cho phép truyền dữ liệu từ tốc độ 20Mbytes/s đến 80 Mbytes/s.

– Vào cuối năm 1996, IBM ngưng hỗ trợ công nghệ MCA vàchuyển qua sử dụng PCI.

2. Giao diện I/O-Một số giao diện điển hình



• EISA - Extended ISA:– Phiên bản mở rộng của kênh truyền ISA (Kênh truyền AT - AT

bus) 16-bit thành kênh truyền 32-bit.

– Chuẩn EISA được công bố năm 1988

– Một sự lựa chọn 32-bit thay thế cho MCA

– Card mở rộng loại ISA có thể gắn vào khe gắn EISA dễ dàng do cả hai cùng sử dụng tốc độ 8-10Mhz.

– Chuẩn EISA sau này được thay thế bởi chuẩn PCI.

• VL-Bus-Vesa Local Bus:– Được phát triển bởi VESA và sử dụng phổ biến ở các đời máy

486.

– VL-Bus là loại kênh truyền 32-bit, hỗ trợ bus mastering và họat động ở tốc độ 40Mhz.

2. Giao diện I/O-Một số giao diện điển hình (t)



• EISA - Extended ISA:– Phiên bản mở rộng của kênh truyền ISA (Kênh truyền AT - AT

bus) 16-bit thành kênh truyền 32-bit.

– Chuẩn EISA được công bố năm 1988

– Một sự lựa chọn 32-bit thay thế cho MCA

– Card mở rộng loại ISA có thể gắn vào khe gắn EISA dễ dàng do cả hai cùng sử dụng tốc độ 8-10Mhz.

– Chuẩn EISA sau này được thay thế bởi chuẩn PCI.

• VL-Bus-Vesa Local Bus:– Được phát triển bởi VESA và sử dụng phổ biến ở các đời máy

486.

– VL-Bus là loại kênh truyền 32-bit, hỗ trợ bus mastering và họat động ở tốc độ 40Mhz.




• PCI - Peripheral Component Interconnect– Là một loại kênh ngoại vi trên Mainboard -Intel thiết kế vào

năm 1993.

– Dùng để gắn các card mở rộng cung cấp các đường truyền tốc độ cao giữa CPU và các thiết bị ngoại vi (màn hình, mạng, đĩa cứng ngoài...).

– Cung cấp khả năng "cắm và chạy" (plug and play) là khả năng tự nhận dạng và cài đặt các card PCI rất tốt.

– PCI cho phép chia sẻ "tài nguyên" IRQ (Interrupt Request-Ngắt hệ thống) giữa các card PCI với nhau.

– Đặc điểm này rất quan trọng trong khi các card ngoại vi phục vụ nhiều thiết bị ngoại vi và ứng dụng ngày càng nhiều còn số lượng các IRQ được hỗ trợ thì lại giới hạn.

– Thiết bị PCI hoạt động ở tần số 33Mhz với các đường truyền dữliệu có băng thông 32 hoặc 64 bits (PCI version 2.1 họat động ởxung nhịp 66Mhz).




• AGP - Accelerated Graphics Port– Chuẩn của khe gắn card mở rộng chuyên dùng cho card màn

hình tốc độ cao.

– Cung cấp kết nối trực tiếp giữa card màn hình và bộ nhớ.

– Có màu nâu, ngắn hơn và được thiết kế hơi thụt vào một chút so với khe gắn PCI.

– AGP có băng thông 32-bits.

• Chuẩn AGP nguyên thủy (AGP 1X) cung cấp tốc độ truyền dữliệu 264Mbytes/s,

• AGP 2X là 528 Mbytes/s,

• AGP 4X là 1Gbytes/s,

• AGP 8X là 2Gbytes/s.




• CNR-Communications and Networking Riser– Là chuẩn khe gắn cho phép gắn bổ xung mạch hỗ trợ các chức năng

như âm thanh (audio), modem (communications) và mạng (networking).

• AMR - Audio/Modem Raiser– Là một chuẩn khe gắn cho phép gắn các card mở rộng chứa mạch xử lý

âm thanh (audio) và bộ điều biến (modem) lên Mainboard.

– Được thiết kế bởi hãng Intel,

– AMR cung cấp khe cắm 46-pin giao diện kỹ thuật số (digital interface) lên Mainboard.

– Card mở rộng chuẩn AMR hỗ trợ tất cả các chức năng xử lý tương tự(analog functions - codecs) theo yêu cầu xử lý âm thanh và truyền thông dạng tương tự.

– Cùng với chuẩn cắm CNR, AMR là các lựa chọn cho các nhà sản xuất Mainboard. Hiện nay, AMR và CNR chưa hỗ trợ khả năng tương thích rộng rãi như các chuẩn khe cắm công nghiệp khác trước đây.




• USB - Universal Serial Bus:– Giao diện kết nối phần cứng dùng cho các thiết bị ngoại vi có tốc

độ thấp như: keyboard, mouse, cần chỉnh hướng (dùng cho game), máy in và các thiết bị điện thoại.

– Nó còn hỗ trợ video kỹ thuật số như MPEG-1 và MPEG-2.

– USB 1.1 có băng thông (bandwidth) lớn nhất là 12 Mbits/sec (tương đương với 1.5 Mbytes/sec) và có thể gắn được tới 127 thiết bị.

– Các thiết bị USB được mắc nối tiếp tạo thành chuỗi thiết bịUSB.

– Các thiết bị cần tốc độ cao thì sử dụng tòan bộ băng thông còn những thiết bị tốc độ thấp thì có thể truyền dữ liệu ở các kênh truyền con là 1.5 Mbits/sec.

– Khả năng hoán đổi nóng của USB cho phép mọi thiết bị được gắn vào hoặc tháo ra mà không cần phải tắt máy.




• USB - Universal Serial Bus: (t)– Các cổng USB đã có trong các máy tính cá nhân từ năm 1997, và

Windows 98 hỗ trợ đầy đủ cho giao diện này.

– USB 2.0 tăng dung lượng đột ngột lên đến 480 Mbits/sec. Nó được xem là mạch ghép nối tuần tự cho tương lai và là "đối thủ" của chuẩn giao tiếp FireWire (IEEE1394).

– Các thiết bị USB có thể được gắn trực tiếp vào ổ cắm 4-chân (4-pin socket) trên PC, gắn vào hub có nhiều cổng được nối vào PC hoặc gắn vào thiết bị có chức năng như là hub cho các thiết bịkhác.

– Bus USB:

– Phân phối 0.5 amps (500 milliamps) cho mỗi cổng.

– Bổ sung nguồn: sử dụng adapter nguồn AC rời.

– Hub (USB) có thể lấy nguồn điện từ đường truyền USB (gọi là Bus powered - được cung cấp nguồn qua kênh truyền dữ liệu),









Nội dung



• Các hoạt động đồng bộ và không đồng bộ– Đồng bộ - Tất cả các thiết bị lấy thông tin thời gian từ một CLK

chung

– Không đồng bộ - Không dùng CLK chung

• Chuyển giao dữ liệu không đồng bộ– Chuyển giao dữ liệu không đồng bộ giữa hai khối độc lập yêu

cầu các tín hiệu điều khiển phải phát đi giữa các khối thông tin để chỉ thị dữ liệu đang được phát đi

• Hai phương pháp chuyển giao dữ liệu không đồng bộ– Strobe pulse (xung nháy): Một xung strobe được cung cấp bởi

một khối để chỉ thị khối khác khi chuyển giao xảy ra

– Bắt tay: Một tín hiệu điều khiển được cung cấp cùng với dữ liệu




• Sử dụng một đường điều khiển duy nhất cho mỗi lần chuyển giao

• Strobe có thể được kích hoạt hoặc bằng khối nguồn hoặc khối đích

3. Chuyển giao dữ liệu không đồng bộ-STROBE

Sourceunit

Destinationunit

Data bus

Strobe

Data

Strobe

Valid data

Block Diagram

Timing Diagram

Sourceunit

Destinationunit

Data bus

Strobe

Data

Strobe

Valid data

Block Diagram

Timing Diagram

Strobe được nguồn kích hoạt Strobe được đích kích hoạt



• Các phương pháp Strobe-hạn chế– Nguồn khởi tạo

• Khối nguồn khởi tạo chuyển giao không có cách nào để biết được khối đích đã thực sự nhận được dữ liệu hay không

– Đích khởi tạo

• Khối đích khởi tạo chuyển giao không có cách nào để biết được nguồn đã thực sự đặt dữ liệu lên bus hay không

• Để giải quyết vấn đề này, phương pháp bắt tay đưa ra một tín hiệu điều khiển thứ hai để cung cấp một phản hồi (Reply) cho khối khởi tạo ra chuyển giao

3. Chuyển giao dữ liệu không đồng bộ (t)-Bắt tay



• Cho phép trễ tuỳ ý từ trạng thái này sang trạng thái khác

• Cho phép mỗi khối phản hồi theo tốc độ chuyển giao dữliệu của nó

• Tốc độ chuyển giao được xác định bởi khối chậm hơn

• Bắt tay cung cấp một mức độ mềm linh hoạt và độ tin cậy cao do hoàn toàn thành công chuyển giao dữ liệu dựa trên sự tham gia tích cực bởi cả hai khối

• Nếu một khối bị lỗi, chuyển giao dữ liệu sẽ không được hoàn thành

-> Có thể phát hiện được bằng các cơ chế timeout

3. Chuyển giao không đồng bộ-Bắt tay-khối nguồn khởi tạo chuyển giao



3. Chuyển giao không đồng bộ-Bắt tay-khối nguồn khởi tạo chuyển giao (t)

Block Diagram

Timing Diagram

Accept data from bus.Enable data accepted

Disable data accepted.Ready to accept data(initial state).

Sequence of EventsPlace data on bus.Enable data valid.

Source unit Destination unit

Disable data valid.Invalidate data on bus.

Sourceunit

Destinationunit

Data bus

Data accepted

Data bus

Data valid

Valid data

Data valid

Data accepted

Block Diagram

Timing Diagram

Accept data from bus.Enable data accepted

Disable data accepted.Ready to accept data(initial state).

Sequence of EventsPlace data on bus.Enable data valid.


Disable data valid.Invalidate data on bus.

Sourceunit

Destinationunit

Data bus

Data accepted

Data bus

Data valid

Valid data

Data valid

Data accepted



3. Chuyển giao không đồng bộ-Bắt tay-khối đích khởi tạo chuyển giao (t)

Block Diagram

Timing Diagram

Sourceunit

Destinationunit

Data bus

Ready for data

Data valid

Sequence of Events

Place data on bus.Enable data valid.


Ready to accept data.Enable ready for data.

Disable data valid.Invalidate data on bus(initial state).

Accept data from bus.Disable ready for data.

Ready for data

Data valid

Data busValid data

Block Diagram

Timing Diagram

Sourceunit

Destinationunit

Data bus

Ready for data

Data valid

Sequence of Events

Place data on bus.Enable data valid.


Ready to accept data.Enable ready for data.

Disable data valid.Invalidate data on bus(initial state).

Accept data from bus.Disable ready for data.

Ready for data

Data valid

Data busValid data



• Bốn dạng chuyển giao– Chuyển giao nối tiếp không đồng bộ

– Chuyển giao nối tiếp đồng bộ

– Chuyển giao song song không đồng bộ

– Chuyển giao song song đồng bộ

3. Chuyển giao không đồng bộ-Nối tiếp



• Chuyển giao nối tiếp không đồng bộ– Sử dụng các bit đặc biệt chèn vào 2 đầu của mã ký tự

– Mỗi ký tự chưa 3 phần: Start bit; Data bits; Stop bits.

• Một ký tự có thể được máy thu phát hiện theo 4 quy tắc– Khi dữ liệu không có, đường được duy trì ở trạng thái 1 (trạng

thái rỗi)

– Khởi tạo truyền ký tự được phát hiện bởi Start Bit, luôn là 1 số0

– Các bit ký tự luôn luôn theo sau Start Bit

– Sau kỹ tự cuối cùng, một Stop Bit được phát hiện khi đường trảlạ trạng thái 1 ít nhất 1 lần

• Máy thu biết trước tốc độ chuyển giao bit và số lượng bit thông tin dự kiến

3. Chuyển giao không đồng bộ-Nối tiếp (t)



• Giao diện trao đổi thông tin không đồng bộ thông thường (sử dụng cho IC)

3. Chuyển giao không đồng bộ-Bộ thu phát không đồng bộ phổ biến (UART)

CS RS Oper. Register selected

0 x x None1 0 WR Transmitter register1 1 WR Control register1 0 RD Receiver register1 1 RD Status register

Chip select

Register select

I/O read

I/O write

CS

RS

RD

WR

Timing

and

Control

Bus

buffers

Bidirectionaldata bus

Transmitterregister

Controlregister

Statusregister

Receiverregister

Shiftregister

Transmittercontrol

and clock

Receivercontrol

and clock

Shiftregister

Transmitdata

Transmitterclock

Receiverclock

Receivedata

Inte

rna

l B

us



• Thanh ghi phát – Chấp nhận một byte dữ liệu (từ CPU)

– Chuyển tới một thanh ghi dịch để truyền nối tiếp

• Nhận– Nhận thông tin nối tiếp vào một thanh ghi

– byte dữ liệu hoàn thành được gửi tới thanh ghi nhận

• Các bit thanh ghi trạng thái – Được dùng cho các cờ I/O và cho các lỗi ghi

• Các bit thanh ghi điều khiển– Định nghĩa tốc độ baud, số lượng bit trên mỗi ký tự

– Tạo ra và kiểm tra parity, và số lượng các bit dừng

3. Chuyển giao không đồng bộ-UART (t)



• Dữ liệu vào và ra ở hai tốc độ khác nhau

• Dữ liệu ra luôn luôn có cùng thứ tự với dữ liệu vào bộ đệm

• Hữu ích trong một số ứng dụng khi dữ liệu được chuyển giao không đồng bộ

• Bộ đệm FIFO 4x4 (4 thanh ghi Ri 4-bit),

• 4 thanh ghi điều khiển (flip-flops Fi, kết hợp với Ri)

3. Chuyển giao không đồng bộ-Bộ đệm FIFO



3. Chuyển giao không đồng bộ-Bộ đệm FIFO (t)

4-bitregister

S

R

F

F'

1

1

4-bitregister

S

R

F

F'

2

2

4-bitregister

S

R

F

F'

3

3

4-bitregister

S

R

F

F'

4

4

F

F

S

R

F

F'

S

R

Clock Clock Clock Clock

Dataoutput

Outputready

Delete

Datainput

Insert

Input ready

Master clear

R1 R2 R3 R4








Nội dung



• 3 chế độ chuyển giao dữ liệu giữa máy tính trung tâm (CPU hoặc bộ nhớ) và các ngoại vi; – I/O được điều khiển bằng chương trình

– I/O được điều khiển bằng ngắt

– Truy cập bộ nhớ trực tiếp (DMA)

– Bộ xử lý (kênh) I/O

4. Chế độ chuyển giao



• I/O được điều khiển bằng chương trình

4.1 I/O được điều khiển bằng chương trình

Polling or Status Checking

• Continuous CPU involvement• CPU slowed down to I/O speed• Simple• Least hardware

Read status registerCheck flag bit

flag

Read data registerTransfer data to memory

Operationcomplete?

Continue withprogram

= 0

= 1

yes

no

CPU

Data bus

Address bus

I/O read

I/O write

Interface

Data register

Statusregister F

I/O bus

Data valid

Data accepted

I/Odevice



• Bầu chọn (điều khiển I/O bằng chương trình) làm mất thời gian quý giá của CPU

• Mở trao đổi thông tin chỉ khi một số dữ liệu đã được chuyển -> Ngắt.

• Giao diện I/O thay cho CPU, giám sát thiết bị vào ra.

• Khi giao diện xác định rằng thiết bị I/O đã chuyển giao dữliệu, nó tạo ra một yêu cầu ngắt cho CPU

• Khi phát hiện 1 ngắt, CPU dừng tức thời nhiệm vụ mà nó đang thực hiện, rẽ nhánh tới thủ tục dịch vụ ngắt để xử lý chuyển giao dữ liệu, và sau đó chuyển trả về nhiệm vụ nó đang thực hiện trước đó

4.2 I/O khởi tạo ngắt



• Ưu tiên ngắt– Xác định ngắt nào được phục vụ trước khi có nhiều hơn 2 yêu

cầu đồng thời

– Cũng xác định ngắt nào được phép ngắt khi ngắt khác đang được phục vụ

– Các ngắt ưu tiên cao hơn có thể thực hiện các yêu cầu ngắt khi máy tính đang phục vụ ngắt ưu tiên thấp hơn

• Ngắt ưu tiên bằng phần mềm (bầu chọn)– Sự ưu tiên được thiết lập theo thứ tự bầu chọn thiết bị (các

nguồn ngắt)

– Linh hoạt bởi vì được thiết lập bằng phần mềm

– Chi phí thấp vì nó cần phần cứng tối thiểu

– Rất chậm

4.2 I/O khởi tạo ngắt (t)



• Ngắt ưu tiên bằng phần cứng– Yêu cầu một bộ quản ngắt ưu tiên, bộ quản lý ngắt chấp nhận

tất cả các yêu cầu ngắt để xác định yêu cầu ưu tiên cao nhất

– Nhanh vì nhận dạng yêu cầu ngắt có độ ưu tiên cao nhất được nhận dạng bằng phần cứng

– Nhanh vì mỗi nguồn ngắt có một vector ngắt để truy cập trực tiếp tới thủ tục dịch vụ ngắt của nó

4.2 I/O khởi tạo ngắt (t)



• Chức năng ưu tiên ngắt theo chuỗi

• Đường yêu cầu ngắt – Đường chung duy nhất

• Đường xác nhận ngắt– Vòng hoa cúc: Một phương pháp nối vài ba thiết bị với nhau dọc

theo bus và quản lý các tín hiệu đối với từng thiết bị. Các thiết bị dùng giao diện SCSI, như CD-ROM, ổ đĩa cứng, và máy quét hình có thể được ghép chuỗi cánh hoa vào cùng một cổng SCSI.

4.2 I/O khởi tạo ngắt-Ưu tiên ngắt bằng phần cứng



• Yêu cầu ngắt từ thiết bị bất kỳ (>=1)

-> CPU phản hồi bằng INTACK <- 1

-> Bầt kỳ thiết bị nào nhận được tín hiệu (INTACK) 1 tại PI đưa VAD lên bus

• Trong số các thiết bị yêu cầu ngắt, chỉ 1 thiết bị gần CPU nhất nhận được INACK=1 và nó chặn INTACK truyền tới thiết bị tiếp theo

4.2 I/O khởi tạo ngắt-Ưu tiên ngắt bằng phần cứng (t)

Device 1

PI PO

Device 2

PI PO

Device 3

PI PO

INT

INTACK

Interrupt request

Interrupt acknowledge

To nextdevice

CPU

VAD 1 VAD 2 VAD 3



• Một chặng của sắp xếp ưu tiên “daisy chain”

4.2 I/O khởi tạo ngắt-Ưu tiên ngắt bằng phần cứng (t)

PI RF PO Enable0 0 0 00 1 0 01 0 1 01 1 1 1

S

R

QInterruptrequest

from device

PIPriority in

RF

Delay

Vector address

VAD

POPriority out

Interrupt request to CPU

Enable



• IEN: Đặt hoặc xoá bởi các lệnh ION hoặc IOF

• IST: Biểu diễn một ngắt không che đã xảy ra. INTACK cho phép bộ đệm 3 trạng thái nạp VAD do logic ưu tiên tạo ra

• Thanh ghi ngắt: – Mỗi bit được kết hợp với một yêu cầu ngắt từ nguồn ngắt khác -

mức ưu tiên khác

– Mỗi bit có thể được xoá bởi một lệnh của chương trình

• Thanh ghi mặt nạ:– Thanh ghi mặt nạ kết hợp với thanh ghi ngắt

– Mỗi bit có thể được đặt hoặc hoá bằng một lệnh

4.2 I/O khởi tạo ngắt-Ngắt ưu tiên song song



4.2 I/O khởi tạo ngắt-Ngắt ưu tiên song song (t)

Maskregister

INTACKfrom CPU

Priorityencoder

I0

I1

I 2

I 3

0

1

2

3

y

x

ISTIEN0

1

2

3

0

0

0

0

0

0

Disk

Printer

Reader

Keyboard

Interrupt register

Enable

Interruptto CPU

VADto CPU

BusBuffer



• Xác định ngắt ưu tiên cao nhất khi nhiều ngắt cùng yêu cầu

• Bảng chân lý mã hoá mức ưu tiên

4.2 I/O khởi tạo ngắt-Ngắt ưu tiên song song (t)

1 d d d0 1 d d0 0 1 d0 0 0 10 0 0 0

I0 I1 I2 I30 0 10 1 11 0 11 1 1d d 0

x y IST

x = I0' I1'y = I0' I1 + I0’ I2’(IST) = I0 + I1 + I2 + I3

Inputs Outputs

Boolean functions



• Cuối mỗi chu kỳ lệnh– CPU kiểm tra IEN và IST

– Nếu IEN và IST = 1, CPU -> Chu kỳ ngắt

• SP ← SP – 2 Giảm con trỏ ngăn xếp (đối với 8086)

• M[SP] ← PC Cất PC vào ngăn xếp

• INTACK ← 1 Cho phép xác nhận ngắt

• PC ← VAD Chuyển giao địa chỉ vector vào PC

• IEN ← 0 Cấm các ngắt khác

• Tới lấy lệnh Để thi hành lệnh đầu tiên trong thủ tục dịch

vụ ngắt

4.2 I/O khởi tạo ngắt-Mã hoá ưu tiên ngắt



4.2 I/O khởi tạo ngắt-Thủ tục dịch vụ ngắt

• Các hoạt động bắt bđầu và kết thúc: Mỗi một thủ tục dịch vụ ngắt phải có một tập các hoạt động bắt đầu và kết thúc để điều khiển các thanh ghi trong hệ thống ngắt phần cứng

[1] IEN <- 0

[2] Khôi phục các thanh ghi CPU

[3] Xoá bit trong thanh ghi ngắt

[4] Đặt các bit mặt nạ mức thấp hơn

[5] Khôi phục địa chỉ trở về, IEN <- 1

[1] Xoá các bit thanh ghi mặt nạmức thấp hơn

[2] IST <- 0

[3] Lưu nội dung của các thanh ghi CPU

[4] IEN <- 1

[5] Tới thủ tục dịch vụ ngắt

Trình tự kết thúcTrình tự bắt đầu



4.2 I/O khởi tạo ngắt-Thủ tục dịch vụ ngắt (t)

address Memory

JMP PTR

JMP RDR

JMP KBD

JMP DISK0

1

2

3

I/O service programs

Program to servicemagnetic disk

Program to service

line printer

Program to servicecharacter reader

Program to servicekeyboard

DISK

PTR

RDR

KBD

255256

750

256750

Stack

Main program

current instr.749KBDinterrupt

2

VAD=00000011 3

4

Diskinterrupt

5

6

7

8

9 10

11

1



• Các khối dữ liệu lớn được chuyển giao với tốc độ cao tới/từ các thiết bị tốc độ cao như trống từ, đĩa từ, băng từ...

• Giao diện bộ điều khiển DMA: cung cấp chuyển giao dữliệuI/O trực tiếp tới/từ bộ nhớ và các thiết bị I/O

• CPU khởi tạo bộ điều khiển DMA bằng cách phát đi một địa chỉ bộ nhớ và số lượng các từ được chuyển giao

• Chuyển giao dữ liệu được thực hiện thực sự trực tiếp giữa thiết bị và bộ nhớ thông qua bộ điều khiển DMA

-> Trả tự do cho CPU thực hiện các nhiệm vụ khác

4.3 Truy cập bộ nhớ trực tiếp-DMA



• CPU khởi tạo bộ điều khiển DMA bằng cách phát đi một địa chỉ bộ nhớ và số lượng các từ được chuyển giao

• Các tín hiệu bus CPU cho chuyển giao DMA

4.3 Truy cập bộ nhớ trực tiếp (t)

}High-impedence

(disabled)when BG is

enabled

Address bus

Data bus

Read

Write

ABUS

DBUS

RDWR

Bus request

Bus granted

BR

BGCPU



• Sơ đồ khối của bộ điều khiển DMA

4.3 Truy cập bộ nhớ trực tiếp (t)

Address bus

Data bus

DMA select

Register select

Read

Write

Bus request

Bus grant

Interrupt

DS

RS

RD

WR

BR

BG

Interrupt

Data busbuffers

Address busbuffers

Address register

Word count register

Control register

DMA request

DMA acknowledge to I/O device

Controllogic

Inte

rna

l B

us



• Khởi động một I/O– CPU thi hành lệnh để

• Nạp thanh ghi địa chỉ bộ nhớ

• Nạp bộ đếm từ

• Nạp chức năng (đọc hoặc ghi) để được thực hiện

• Phát ra một lệnh GO

• Ngay khi nhận được một lệnh GO, DMA thực hiện các hoạt động (slide tiếp theo) độc lập với CPU

4.3 Truy cập bộ nhớ trực tiếp (t)-Hoạt động vào ra của DMA



• Vào

– [1] Thiết bị vào <- R (Tín hiệu điều khiển đọc)

– [2] Bộ đệm (Bộ điều khiển DMA) <- Byte vào; và ghép byte này vào một từ cho tới khi từ đầy

– [4] M <- địa chỉ bộ nhớ, W(tín hiệu điều khiển ghi)

– [5] Thanh ghi địa chỉ <- Thanh ghi địa chỉ+1; WC (bộ đếm từ <- WC - 1

– [6] Nếu WC = 0, thì thực hiện xác nhận ngắt, nếu không quay lại [1]

• Ra

– [1] M <- Địa chỉ bộ nhớ, Thanh ghi địa chỉ bộ nhớ <- Thanh ghi địa chỉ bộnhớ + 1, WC <- WC - 1

– [2] Tách từ

– [3] Bộ đệm <- 1 byte; Thiết bị ra <- W, cho tất cả các byte được tách ra

– [4] Nếu WC = 0, thực hiện xác nhận ngắt, nếu không quay lại [1]

4.3 Truy cập bộ nhớ trực tiếp (t)-Hoạt động vào ra của DMA (t)



• Khi DMA I/O xảy ra, CPU cũng đang thi hành các lệnh

– Bộ điều khiển DMA và CPU cùng truy cập bộ nhớ -> Xung đột truy cập bộ nhớ

• Bộ điều khiển bus bộ nhớ

– Điều phối các hoạt động của tất cả các thiết bị yêu cầu truy cập bộ nhớ

– Hệ thống ưu tiên

• Các truy cập bộ nhớ của CPU và Bộ điều khiển DMA đan xen nhau, với mức ưu tiên cao nhất dành cho bộ điều khiển DMA

-> Trộm chu kỳ

– CPU thường thường nhanh hơn rất nhiều I/O(DMA), vì vậy CPU sử dụng hầu hết các chu kỳ bộ nhớ

– Bộ điều khiển DMA trộm các chu kỳ bộ nhớ của CPU

– Đối với các chu kỳ bị trộm, CPU giữ ở trạng thái rỗi

– Đối với CPU chậm, bộ điều khiển DMA có thể trộm hầu hết các chu kỳ bộnhớ, dẫn tới CPU giữ ở trạng thái rỗi trong thời gian dài

4.3 Truy cập bộ nhớ trực tiếp (t)-Trộm chu kỳ



4.3 Truy cập bộ nhớ trực tiếp (t)-Chuyển giao DMA

BG

BRCPU

RD WR Addr Data

Interrupt

Random-accessmemory unit (RAM)

RD WR Addr Data

BR

BG

RD WR Addr Data

Interrupt

DS

RS DMAController

I/OPeripheral

device

DMA request

DMA ack.

Read control

Write control

Data bus

Address bus

Addressselect



• Bộ xử lý (Kênh) có khả năng truy cập bộ nhớ trực tiếp vàcó khả năng trao đổi thông tin với thiết bị vào ra

• Kênh truy cập bộ nhớ bằng cách trộm chu kỳ

• Kênh có thể thi hành chương trình kênh– Được lưu trữ trong bộ nhớ chính

– Bao gồm Từ ra lệnh kênh (CCW)

– Mỗi CCW xác định các tham số cần cho kênh để điều khiển các thiết bị I/O và thực hiện các hoạt động chuyển giao dữ liệu

• CPU khởi tạo kênh bằng cách thi hành một lệnh lớp I/O kênh và sau khi khởi động kênh hoạt động độc lập với CPU

4.4 Bộ xử lý (Kênh) vào ra



• Bộ xử lý (Kênh) có khả năng truy cập bộ nhớ trực tiếp vàcó khả năng trao đổi thông tin với thiết bị vào ra

• Kênh truy cập bộ nhớ bằng cách trộm chu kỳ

• Kênh có thể thi hành chương trình kênh– Được lưu trữ trong bộ nhớ chính

– Bao gồm Từ ra lệnh kênh (CCW)

– Mỗi CCW xác định các tham số cần cho kênh để điều khiển các thiết bị I/O và thực hiện các hoạt động chuyển giao dữ liệu

• CPU khởi tạo kênh bằng cách thi hành một lệnh lớp I/O kênh và sau khi khởi động kênh hoạt động độc lập với CPU

4.4 Bộ xử lý (Kênh) vào ra (t)



4.4 Bộ xử lý (Kênh) vào ra (t)

PD PD PD PD

Peripheral devices

I/O bus

Input-outputprocessor

(IOP)

Centralprocessingunit (CPU)

Memoryunit

Mem

ory

Bu

s



4.4 Bộ xử lý (Kênh) vào ra (t)-Trao đổi thông tin giữa kênh IO và CPU

Phát lệnh để kiểm tra đường dẫn kênh IOP

Nếu trạng thái OK, thì phát lệnh khởi động I/O tới IOP

CPU tiếp tục với chương trình khác

Chuyển từ trạng thái tới bộ nhớ

Yêu cầu các trạng thái IOP

Chuyển giao từ trạng thái tới vị trí bộ nhớ Kiểm tra từ trạng thái

để chuyển giao đúng

Tiếp tục

Hoạt động của CPU Hoạt động kênh IO

Hướng dẫn các chuyển giao I/O, sử dụng DMA, chuẩn bị báo cáo trạng thái

Hoàn thành chuyển giao I/O ngắt CPU

Truy cập bộ nhớ cho chương trình IOP



• Sự khác biệt giữa bộ xử lý I/O và bộ xử lý truyền dữ liệu– Bộ xử lý I/O: trao đổi thông tin với ngoại vi qua một bus I/O chung (dữ

liệu, địa chỉ, điều khiển)– Bộ điều khiển truyền số liệu: trao đổi thông tin với mỗi thiết bị đầu cuối

qua một cặp dây duy nhất

• Modem ( = Dữ liệu ghép với âm thanh thoại)– Chuyển đổi tín hiệu số thành các tone tín hiệu thoại và truyền đi trên các

đường dây điện thoại– Nhiều phương thức điều chêếkhác nhau được sử dụng (FM, AM, PCM)

• Chuyển giao khối– Toàn bộ một khối ký tự được phát đi theo dạng truyền đồng bộ– Máy phát phát thêm một ký tự (kiểm tra lỗi) sau khi toàn bộ khối đã phát

• Error Check– LRC (Kiểm tra dư dọc) : XOR– CRC (Mã vòng dư) : Đa thức

• 3 Transmission System– Simplex : Chỉ một hướng– Half-duplex : Cả hai hướng nhưng mỗi lúc chỉ có 1 hướng– Full-duplex : Cả hai hướng đồng thời

5. Truyền thông nối tiếp



• Liên kết dữ liệu– Các đường truyền thông, các modem và các thiết bị khác được sử

dụng trong truyền thông tin giữa hai hoặc nhiều trạm

• Giao thức liên kết dữ liệu– 1) Giao thức định hướng ký tự

– 2) Giao thức định hướng bit

5. Truyền thông nối tiếp (t)



• Liên kết dữ liệu– Các đường truyền thông, các modem và các thiết bị khác được sử

dụng trong truyền thông tin giữa hai hoặc nhiều trạm

• Giao thức liên kết dữ liệu– 1) Giao thức định hướng ký tự

– 2) Giao thức định hướng bit

5. Truyền thông nối tiếp (t)



Kết thúc bài 6


Documents

KIẾN TRÚC MÁY TÍNH Chương VI: Tổchức vào radlib.ptit.edu.vn/bitstream/123456789/238/6/KTMT Ch6.pdf · KIẾN TRÚC MÁY TÍNH Chương VI: ... Computer I/O control Sense