Câu 1 Bộ đồng xử lý toán học có chức năng trợ giúp CPU xử lý A) các phép toán số học và logic với tốc độ nhanh và độ chính xác cao

B) các phép toán số học với số dấu chấm động với tốc độ nhanh C) các phép toán lượng giác với độ chính xác cao D) các phép toán số học với số dấu chấm động, các phép tinh logarit và lượng giác

Câu 2 Trong chế độ thực địa chỉ vật lý của ô nhớ trong bộ nhớ vật lý được xác định từ địa chỉ logic như sau

A) Địa chỉ vật lý = địa chỉ nền đoạn+Địa chỉ offset

B) Địa chỉ vật lý = địa chỉ đoạn*10002+Địa chỉ offset C) Địa chỉ vật lý = địa chỉ đoạn*16h+Địa chỉ offset D) Địa chỉ vật lý = địa chỉ đoạn*10+Địa chỉ offset

Câu 3 Địa chỉ nền đoạn nhớ

A) là địa chỉ vật lý của ô nhớ có địa chỉ vật lý cao nhất trong đoạn nhớ đó B) là địa chỉ vật lý của ô nhớ có địa chỉ vật lý thấp nhất trong đoạn nhớ đó

C) được xác định bằng Địa chỉ đoạn*10 D) được xác định bằng Địa chỉ đoạn *10002

Câu 4 Chọn ý đúng nhất: Trong máy vi tính, RAM A) là bộ nhớ chính trong máy tính B) có chức năng chứa các phần mềm hệ thống (hệ điều hành)

C) có chức năng chứa dữ liệu của Chuong trình ứng dụng D) là viết tắt của cụm từ Random Access Memory

Câu 5 Lệnh chuyển dữ liệu MOV [2345h], AX thực hiện công việc A) chuyển giá trị 2345 vào thanh ghi AX

B) chuyển giá trị trong ô nhớ DS:[2345h] vào AX C) chuyển giá trị trong AX vào ô nhớ DS:[2345h]

D) chuyển giá trị trong ô nhớ SS:[2345h] vào AX Câu 6 Kết quả của lệnh chuyển dữ liệu MOV [2345h],[72h] là:

A) Lỗi vì không chuyển trực tiếp giá trị từ ô nhớ sang ô nhớ B) Chuyển giá trị ô nhớ [72 h] vào ô nhớ [2345h]. C) Chuyển giá trị ô nhớ [72 h] vào ô nhớ DS:[2345h].

D) Hoán đổi giá trị của 2 ô nhớ : 2345h và 72h Câu 7 Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI

A) trỏ đến ô nhớ trong đoạn dữ liệu B) trỏ đến ô nhớ trong đoạn dữ liệu đích

C) trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu D) trỏ đến ô nhớ chứa xâu ký tự

Câu 8 Trong kiến trúc CPU 16bits cặp thanh ghi nào quản lý sự hoạt động của đoạn ngăn xếp

A) SS:SP B) CS:IP

C) BP:SP D) DS:SI

Câu 9 Thanh ghi IP

A) dùng để xác định địa chỉ toán hạng B) chứa địa chỉ offset của toán hạng

C) kết hợp với thanh ghi đoạn để xác định địa chỉ ô nhớ D) kết hợp với CS để xác định địa chỉ ô nhớ

Câu 10 Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật đường ống

A) tốc độ xử lý lệnh của CPU tăng lên 5 lần B) tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng

C) tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế đơn nhiệm D) tốc độ xử lý lệnh của CPUchỉ tăng lên thực sự khi thực hiện ở cơ chế đa nhiệm

Câu 11 Với lệnh được thực hiện theo 5 giai đoạn thì theo kỹ thuật đường ống

A) tốc độ xử lý lệnh sẽ tăng lên 5 lần B) trong một chu kỳ máy CPU thực hiện được 5 giai đoạn lệnh khác nhau của 5 lệnh

C) trong một chu kỳ máy CPU thực hiện được 5 giai đoạn của 5 lệnh khác nhau D) trong một chu kỳ máy CPU có thể thực hiện được tối đa 5 giai đoạn lệnh khác nhau

của 5 lệnh

Câu 12 Với lệnh được thực hiện theo 5 giai đoạn và CPU có 2 đường ống thì theo kỹ thuật xử lý song song mức lệnh

A) tốc độ xử lý lệnh sẽ tăng lên 10 lần B) trong một chu kỳ máy CPU thực hiện được 5 giai đoạn của 2 lệnh khác nhau

C) trong một chu kỳ máy CPU có thể thực hiện được 2 giai đoạn lệnh giống nhau của nhau của 2 lệnh

D) Câu trả lời khác Câu 13 Để thực hiện chương trình đã có trong bộ nhớ thì

A) CPU nạp toàn bộ các lệnh từ bộ nhớ rồi giải mã ,thực hiện B) CPU nhập tuần tự các lệnh từ bộ nhớ, giải mã và thực hiện

C) Bộ nhớ chủ động gửi lệnh và dữ liệu liên quan cho CPU thực hiện D) Các lệnh của chương trình đã được giải mã sẵn ở bộ nhớ, CPU chỉ việc nhập và thực

hiện Câu 14 Thành phần quan trọng nhất của máy tính số là:

A) Bộ nhớ trong B) CPU

C) Bộ nhớ ngoài D) Các thiết bị vào/ra dữ liệu

Câu 15 Bus nào dùng trong việc điều khiển đọc/ghi dữ liệu giữa CPU và bộ nhớ A) Bus dữ liệu và bus điều khiển

B) Bus điều khiển C) Bus điều khiển và bus địa chỉ D) Bus dữ liệu

Câu 16 Để thực hiện việc đọc/ghi dữ liệu giữa CPU và bộ nhớ cần sử dụng đến A) chỉ Bus dữ liệu là đủ

B) Bus dữ liệu để truyền dữ liệu và bus điều khiển để điều khiển việc truyền dữ liệu C) Bus dữ liệu và bus địa chỉ

D) Cả bus dữ liệu bus điều khiển và bus địa chỉ

Câu 17 Trong máy vi tính PC địa chỉ vật lý của các thiết bị vào/ra do: A) Hệ điều hành gán cho thiết bị

B) Người sử dụng gán cho thiết bị C) Nhà sản xuất gán cho thiết bị D) Trình điều khiển gán cho thiết bị

Câu 18 Chương trình đầu tiên máy tính PC thực hiện khi khởi động là: A) Chương trình kiểm tra hệ thống POST

B) Chương trình điều khiển các thiết bị chuẩn C) Chương trình đọc cung khởi động

D) Chương trình quét ROM mở rộng

Câu 19 Trong PC bộ phận phần cứng nào sau đây đóng vai trò điều khiển hầu hết các thiết bị khác:

A) Bộ nhớ

B) Ổ đĩa cứng C) Bản mạch chính

D) Vi xử lý trung tâm

Câu 20 Với 24 đường địa chỉ vi xử lý trung tâm có thể quản lý được bộ nhớ vật lý với dung lượng tối đa là:

A) 24MB

B) 24KB C) 242Bytes

D) 224 Bytes Câu 21 Những chương trình đầu tiên được thực hiện khi khởi động máy vi tính PC nằm ở:

A) Bộ nhớ RAM B) ổ đĩa khởi động

C) Bộ nhớ ROM D) Thiết bị CMOS

Câu 22 Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa chỉ đoạn được hiểu là:

A) Địa chỉ của đoạn nhớ B) Địa chỉ vật lý của ô nhớ nền đoạn

C) 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn D) Địa chỉ logic của ô nhớ nền đoạn

Câu 23 Máy tính không thể chạy được các chương trình được khi không có: A) Bộ nhớ B) Bàn phím

C) Màn hình D) Chuột

Câu 24 Khẳng định nào là SAI trong các khẳng định sau: A) Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện

B) Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều khiển, trạng thái C) Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó

D) Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ làm việc của thiết bị ngoại vi ngang bằng với tốc độ làm việc của CPU

Câu 25 Bus địa chỉ trong máy tính A) Truyền các tín hiệu địa chỉ từ bộ nhớ tới CPU

B) Truyền các tín hiệu địa chỉ từ CPU tới bộ nhớ và tới các thiết bị vào ra(1) C) Dùng đề truyền các tín hiệu địa chỉ từ DMAC tới bộ nhớ, từ DMAC tới các thiết bị

vào/ra(2) D) Kết hợp (1) và (2)

Câu 26 Bus điều khiển A) Điều khiển hoạt động của máy tính

B) Truyền các tín hiệu điều khiển phục vụ hoạt động của máy tính C) Truyền các tín hiệu điều khiển từ CPU tới bộ nhớ D) Truyền các tín hiệu điều khiển từ CPU tới các thiết bị vào/ra

Câu 27 Mã lệnh là: A) Mật mã cho biết lệnh cần thực hiện nằm ở đâu trong bộ nhớ

B) Chuỗi số nhị phân chứa thông tin về các thao tác cần thiết để thực hiện lệnh C) Chuỗi số nhị phân chỉ ra lệnh nằm ở đâu trong bộ nhớ

D) Là chuỗi số nhị phân do người lập trình gán cho câu lệnh Câu 28 Khả năng quản lý bộ nhớ vật lý của CPU phụ thuộc vào

A) Số đường bus địa chỉ B) Số đường bus dữ liệu

C) Các đường địa chỉ và đường dữ liệu D) Số lượng đường địa chỉ và đường dữ liệu

Câu 29 Trong một đoạn chương trình viết bằng ASM có đoạn mã sau: MOV Ax,[Bx] ;Ý nghĩa của lệnh trên là

A) Đưa nội dung của BX vào Ax B) Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax

C) Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax D) Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ offset nằm trong Bx vào

Ax Câu 30 Trong cơ chế quản lý phân đoạn chế độ bảo vệ, bộ mô tả đoạn nằm trong

A) Bảng LDT, GDT hoặc IDT B) Chỉ nằm trong LDT

C) Chỉ nằm trong GDT D) Nằm ở GDT và LDT

Câu 31 Hoạt động đa nhiệm trong PC được hiểu là A) các nhiệm vụ được thực hiện song song tại cùng một thời điểm B) các nhiệm vụ được thực hiện xen kẽ nhau

C) các nhiệm vụ được thực hiện tuần tự, thực hiện xong nhiệm vụ này rồi chuyển sang thực hiện nhiệm vụ khác

D) CPU có thể thực hiện được nhiều nhiệm vụ

Câu 32 Thực hiện lệnh theo cơ chế đường ống A) Làm tăng tốc độ thực hiện lệnh lên nhiều lần so với cách thực hiện tuần tự hết các

giai đoạn của lệnh rồi mới chuyển sang lệnh khác (1) B) Chỉ thực hiện được với vi xử lý intel pentium trở đi (2)

C) Cũng có trường hợp làm giảm tốc độ thực hiện lệnh (3)

D) Kết hợp (1) và (3) Câu 33 Trong kỹ thuật song song mức lệnh ILP

A) các lệnh được thực hiện song song bởi 2 CPU B) Các lệnh được thực hiện đồng thời trên nhiều đường ống khác nhau C) trong bất kì trường hợp nào cũng thực hiện được song song các lệnh trên các đường

ống

D) chỉ có các lệnh có liên quan đến nhau mới có thể được thực hiện song song trên các đường ống

Câu 34 Trong cơ chế quản lý bộ nhớ trong chế độ thực ES : OFFSET trỏ tới A) ô nhớ trong đoạn mã lệnh

B) ô nhớ trong đoạn dữ liệu C) ô nhớ trong đoạn mở rộng

D) ô nhớ trong đoạn ngăn xếp Câu 35 Khẳng định nào là đúng

A) Thời gian để truy xuất dữ liệu từ bộ nhớ ROM ngắn hơn so với thời gian để truy xuất dữ liệu từ bộ nhớ RAM

B) Người lập trình có thể thay đổi nội dung bộ nhớ ROM qua chương trình C) Không nhất thiết phải cần đến nguồn nuôi khi muốn đọc dữ liệu từ ROM

D) Tốc độ đọc dữ liệu từ bộ nhớ ROM chậm hơn so với tốc độ đọc dữ liệu từ bộ nhớ RAM

Câu 1 Trong chế độ thực ô nhớ có địa chỉ logic 3ACFh:1000h có địa chỉ vật lý là

A) 4BCF0h B) 3BCE0h

C) 3BCF0h D) 3BDF0h

Câu 2 Trong chế độ thực ô nhớ có địa chỉ logic 3001h:A599h có địa chỉ vật lý là A) 3A5A9h

B) 3A609h C) D59Ah

D) 3A59Ah

Câu 3 Trong chế độ thực ô nhớ có địa chỉ vật lý là 4BCE0h có thể tương ứng với địa chỉ logic:

A) 4ACEh:1010h

B) 4ACEh:1100h C) 4BCEh:0010h

D) 4 BCDh:0010h Câu 4 Trong chế độ thực 2 ô nhớ có địa chỉ logic 3000h:A599h và 3001h:A589h là 2 ô nhớ

A) có địa chỉ vật lý liền kề

B) có cùng địa chỉ vật lý C) thuộc 2 đoạn nhớ và có địa chỉ vật lý khác nhau

D) có địa chỉ vật lý sai khác nhau 10h

Câu 5 Khi chạy đoạn chương trình

for i:= 1 to length(st) do writeln(st[i])

với st là xâu ký tự thì nội dung thanh ghi A) DI và SI tăng lên 1sau mỗi lần lặp

B) DI và SI giảm đi 1 sau mỗi lần lặp C) SI tăng lên 1 sau mỗi lần lặp D) DI tăng lên 1 sau mỗi lần lặp

Câu 6 Khi chạy đoạn chương trình

for i:=length(st) down to 1 do writeln(st[i]) với st là xâu ký tự thì nội dung thanh ghi

A) DI và SI tăng lên 1sau mỗi lần lặp B) DI và SI giảm đi 1 sau mỗi lần lặp

C) SI giảm đi 1 sau mỗi lần lặp D) DI giảm đi 1 sau mỗi lần lặp

Câu 7 Khi CPU thực hiện phép tính 10012 – 10112 thì kết quả thực hiện phép tính sẽ tác động lên bit cờ

A) CF B) AF

C) SF D) ZF

Câu 8 Khi CPU thực hiện lệnh với số lần lặp là 10 thì giá trị bắt đầu của A) thanh ghi CX=000Ah

B) thanh ghi CX=10h C) byte cao của thanh ghi CX bằng 0000 1010b

D) byte thấp của thanh ghi CX bằng 00001010b

Câu 9 Khi CPU thực hiện lệnh vào ra dữ liệu với thiết bị có địa chỉ là 301h thì giá trị các bit trong thanh ghi DX là

A) 00000011000000012

B) 0011000000012 C) 11000000012

D) giá trị khác với các giá trị đã nêu trên

Câu 10 Giả sử CPU có 24 bits địa chỉ và bộ mô tả đoạn nhớ trong chế độ bảo vệ có giá trị XXXX789100006000h thì địa chỉ nền của đoạn nhớ sẽ là

A) 006000h

B) 891000h C) 910000h

D) 789100h

Câu 11 Khi CPU thực hiện lệnh theo kỹ thuật song song mức lệnh thì cách viết lệnh nào sau đây là hợp lý hơn

A) a:= x + 10; b:=a + 10; (1)

B) a:= x + 10; b:=x + 20; (2) C) b:= x + 20; a:=b -10; (3)

D) Cả (1) (2) (3) đều không thể thực hiện được theo kỹ thuật song song mức lệnh

Câu 12 Khi thiết kế một máy tính trong một số trường hợp đặc biệt có thể bỏ qua (các) thành phần sau:

A) Bộ nhớ(ROM,RAM)

B) CPU C) Thiết bị nhập dữ liệu

D) ROM Câu 13 Khi AH có giá trị là 12, AL có giá trị là 13 thì Ax có giá trị là

A) 1234

B) 1234h C) 0C0Dh

D) 0D0Ch Câu 14 Phép cộng nào sau đây không thực hiện được

A) Phép cộng AH và AL B) Phép cộng BH và DL

C) Phép cộng CX và AL D) Phép cộng CX và AX

Câu 1 Trong máy tính số, bộ nhớ DRAM được coi là A) bộ nhớ bán dẫn tĩnh

B) bộ nhớ bán dẫn động C) bộ nhớ Cache

D) bộ nhớ bán dẫn Câu 2 Trong máy tính số, bộ nhớ SRAM được coi là

A) bộ nhớ bán dẫn tĩnh B) bộ nhớ bán dẫn động

C) bộ nhớ Cache D) bộ nhớ bán dẫn

Câu 3 Trong tổ chức bộ nhớ phân cấp thì tốc độ truy xuất hệ thống bộ nhớ tăng theo trình tự

A) thanh ghi – cache – bộ nhớ chính – bộ nhớ phụ B) bộ nhớ ngoài – bộ nhớ trong – thanh ghi

C) bộ nhớ chính – cache – thanh ghi D) DRAM – SRAM – Thanh ghi Registers

Câu 4 Cấu trúc một khối Cache gồm các phần A) Số hiệu thẻ - bit cờ F – khối dữ liệu B) Số thứ tự khối cache – bit cờ F – khối dữ liệu

C) Vị trí khối trong Cache – bit cờ F – khối dữ liệu D) Khối dữ liệu – số thứ tự khối cache - Vị trí khối trong Cache

Câu 5 Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang gồm các phần:

A) Thư mục trang, bảng trang và trang B) Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang và trang

C) Lối vào thư mục trang PDE, lối vào bảng trang PTE và trang D) Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang

Câu 6 Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định

A) từ địa chỉ nền của trang và địa chỉ offset

B) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và 12 bit thấp là địa chỉ offset C) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến

tính D) từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính

Câu 7 Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A) 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache B) 2 bit địa chỉ đưa vào thanh ghi địa chỉ bộ nhớ MAR

C) các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR D) 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập

Câu 8 Mục đích tổ chức bộ nhớ phân cấp là A) phối hợp nhịp làm việc của CPU và bộ nhớ

B) tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ C) phối hợp nhịp làm việc của CPU và bộ nhớ và tăng độ tin cậy của quá trình truy xuất

bộ nhớ D) tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ và tăng dung lượng nhớ

Câu 9 Cơ sở để tổ chức bộ nhớ phân cấp là A) tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước

nhỏ

B) trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

C) CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình

D) kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển Câu 10 Khẳng định nào sau đây là đúng

A) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache B) Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi

của CPU

C) Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau D) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp

Câu 11 Trong mô hình tổ chức bộ nhớ theo phân cấp thì A) DRAM chiếm phần dung lượng lớn nhất B) Cache chiếm dung lượng lớn hơn DRAM

C) Bộ nhớ thứ cấp chiếm dung lượng lớn nhất D) DRAM và bộ nhớ thứ cấp chiếm dung lượng bằng nhau

Câu 12 Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A) Giảm thời gian trung bình truy nhập bộ nhớ B) Tăng khả năng lưu trữ của hệ thống nhớ

C) Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D) Giảm tải cho bộ nhớ DRAM

Câu 13 Bộ nhớ cache được sử dụng để

A) Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong quá trình thực hiện chương trình

B) Lưu trữ những chương trình có tần suất sử dụng cao C) Lưu trữ những chương trình quan trọng của hệ điều hành

D) Bổ sung dung lượng nhớ cho DRAM khi cần thiết Câu 15 Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:

A) 100% B) Nhỏ hơn 50%

C) Rất cao D) Rất thấp

Câu 16 Về mặt logic một khối trong bộ nhớ cache

A) Chỉ chứa dữ liệu B) Chứa số hiệu thẻ, bit cờ và khối dữ liệu

C) Chứa khối dữ liệu và bit cờ D) Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng

Câu 1 Trong máy tính PC bộ nhớ cache

A) được cấu tạo từ bán dẫn B) có dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính

C) có vị trí trung gian giữa CPU và bộ nhớ chính D) có tốc độ truy xuất nhanh hơn

Câu 2 Bit cờ F trong khối Cache

A) dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật ghi xuyên

B) dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật sao lưu

C) dùng để xác định sự thay đổi nội dung của dữ liệu trong Cache

D) có giá trị bằng 1 khi có sự thay đổi dữ liệu trong Cache

Câu 3 Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là

A) 567A8123h

B) 56788541h C) 95415678h

D) 56789541h

Câu 4 Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng

A) 4 bit để xác đinh vị trí khối cache

B) 8 bit thấp để xác định vị trí khối cache C) 3 bit để xác định vị trí khối cache

D) 3 bit A23A22A21 để xác định vị trí khối cache Câu 5 Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì

A) thời gian ghi bộ nhớ giảm B) thời gian ghi bộ nhớ tăng

C) cần phải sử dụng bit cờ trong khối cache D) nội dung bộ nhớ chính có thể thay đổi

Câu 6 Bộ nhớ thứ cấp chiếm A) Toàn bộ dung lượng ổ đĩa cứng vật lý B) Toàn bộ dung lượng phân vùng có cài đặt hệ điều hành

C) Một phần (nhỏ) dung lượng của phân vùng cài đặt hệ điều hành D) Một phần (nhỏ) dung lượng ổ đĩa cứng vật lý

Câu 7 Trong mô hình tổ chức bộ nhớ theo phân cấp thì A) Dung lượng của bộ nhớ cache lớn hơn bộ nhớ DRAM thì càng tốt

B) Dung lượng của bộ nhớ cache càng nhỏ càng tốt C) Dung lượng của bộ nhớ cache nên chiếm 50% dung lượng bộ nhớ DRAM

D) Dung lượng của bộ nhớ cache đảm bảo theo một tỷ lệ thích hợp với các thành phần nhớ khác theo mô hình phân cấp mà người thiết kế đưa ra

Câu 8 Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào A) Dung lượng của cache

B) Tỷ lệ dung lượng của cache so với dung lượng của DRAM C) Thuật toán nạp dữ liệu vào cache của hệ điều hành

D) Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi Câu 9 Khẳng định nào sau đây là đúng

A) Khi số lượng các thanh ghi của CPU tăng lên thì sự có mặt của cache trong mô hình phân cấp là không cần thiết

B) Khi dung lượng của DRAM tăng lên đến mức đủ lớn thì không cần đến bộ nhớ thứ cấp trong mô hình phân cấp

C) Mô hình tổ chức bộ nhớ theo phân cấp chỉ thực sự cần thiết khi dung lượng của DRAM nhỏ

D) Việc tổ chức bộ nhớ theo phân cấp hiện đang được sử dụng phổ biến

Câu 10 Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào

A) Địa chỉ tuyến tính của ô nhớ B) Địa chỉ logic của ô nhớ

C) Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí trang

D) Địa chỉ tuyến tính, nội dung của CR3

Câu 11 Số lượng thẻ trong cache là bao nhiêu khi bộ nhớ có 224 ô nhớ, cache có 22 vị trí chứa khối cache:

A) 222 thẻ

B) 224 thẻ

C) 24 thẻ D) 22 thẻ

Câu 1 Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A) 0101011001111010001110010101010100012

B) 0101011001111010001110010101011000012

C) 0111110000111100001110010101010000012 D) 0101011001111010001110010101110000012

Câu 2 Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A) 100011100000000100100011010001002 B) 100011110000000100100011010001012 C) 100011100000000110100011010001012

D) 100011100000000100110011010001012

Câu 3 Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng

A) 24 bit để xác đinh số hiệu thẻ của khối cache cần truy nhập B) 40 bit để xác định khối cache cần truy nhập C) 29 bit để xác định số hiệu thẻ của khối cache cần truy nhập

D) 8 bit để xác định vị trí khối cache cần truy nhập

Câu 4 Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

A) 24 bits B) 27 bits

C) 3 bits D) 21 bits

Câu 1 Trong máy vi tính PIC 8259 có chức năng A) gửi tín hiệu yêu cầu ngắt INT tới CPU và nhận tín hiệu trả lời INTA

B) nhận tối đa 8 yêu cầu ngắt từ các thiết bị C) thực hiện chương trình con phục vụ ngắt tương ứng với số hiệu ngắt nhận được

D) nhận các yêu cầu ngắt từ các thiết bị, xác định ngắt ưu tiên, cung cấp số hiệu ngắt cho CPU và cho phép/cấm các yêu cầu ngắt kích hoạt hệ thống ngắt cứng

Câu 2 Hệ thống ngắt cứng trong máy vi tính A) sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC thợ được nối với

chân IRQi của PIC chủ

B) sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC chủ được nối với chân IRQi của PIC thợ

C) có thể nhận được tối đa 16 yêu cầu ngắt IRQi D) gửi các tín hiệu yêu cầu ngắt tới CPU

Câu 3 Hệ thống DMA trong máy vi tính A) sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của

DMACsố 2 B) sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của

DMACsố 2

C) sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2

D) sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2

Đáp án C Câu 4 Trong máy vi tính DMAC8237

A) nhận các yêu cầu DRQi từ thiết bị và gửi tín hiệu DACK tới thiết bị B) gửi tín hiệu HOLD tới CPU và nhận tín hiệu trả lời HLDA C) nhận tín hiệu yêu cầu DRQi và điều khiển quá trình vào ra trực tiếp giữa bộ nhớ và

thiết bị ngoại vi sau khi nhận được tín hiệu HLDA

D) hỗ trợ CPU thực hiện quá trình vào ra dữ liệu trực tiếp giữa bộ nhớ và CPU khi có tín hiệu DRQi

Câu 5 DMAC8237 có thể hoạt động theo 1 trong A) 2 kiểu truyền dữ liệu

B) 3 kiểu truyền dữ liệu C) 4 kiểu truyền dữ liệu

D) 5 kiểu truyền dữ liệu Câu 6 Phương pháp vào/ra dữ liệu có thăm dò

A) có độ tin cậy cao hơn phương pháp vào ra theo định trình và phương pháp vào/ ra theo ngắt cứng do CPU có thăm dò trạng thái sẵn sàng của thiết bị

B) là phương pháp vào ra dữ liệu do thiết bị vào ra chủ động khởi động quá trình vào ra C) là phương pháp có tốc độ vào/ra dữ liệu chậm do phải kiểm soát trạng thái làm việc

của CPU

D) phương pháp vào ra mà quá trình vào ra dữ liệu chỉ thực sự được thực hiện sau khi CPU đã thăm dò trạng thái sẵn sàng của thiết bị

Câu 7 Phương vào ra dữ liệu theo ngắt cứng A) làm tăng hiệu quả làm việc của CPU

B) có độ tin cậy cao hơn các phương pháp vào ra dữ liệu khác C) do CPU chủ động và điều khiển việc thực hiện quá trình vào ra dữ liệu

D) được kích hoạt do thiết bị ngoại vi gửi yêu cầu IRQ tới CPU Câu 8 Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ

A) là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ B) do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình

vào ra C) là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển

D) có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có thăm dò và theo ngắt cứng

Câu 9 Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin qua A) thiết bị giao diện vào ra nối tiếp

B) thiết bị giao diện vào ra song song C) thiết bị giao diện vào ra nối tiếp-song song

D) thiết bị giao diện vào ra song song- nối tiếp Câu 10 Chuẩn RS-232 quy định

A) kích thước cáp nối giữa DTE và DCE là 20 mét B) mức tín hiệu là 25V

C) sử dụng loại đầu nối 9 chân DB9 D) phương pháp truyền dữ liệu là không đồng bộ về pha

Câu 11 Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu

A) Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus B) Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện

C) trong một số trường hợp thiết bị giao diện là không cần thiết D) thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống

bus để tiện trao đổi dữ liệu Câu 12 Thanh ghi trạng thái của thiết bị giao diện:

A) Chứa các bit thông tin phản ánh trạng thái kết quả thực hiện các lệnh vào/ra dữ liệu B) Chứa các bit thông tin phản ánh trạng thái có hỏng hóc hay không của thiết bị vào/ra

C) Chứa các bit thông tin phản ánh trạng thái làm việc của thiết bị giao diện và thiết bị ngoại vi

D) chứa các bit thông tin phản ánh trạng thái làm việc của CPU Câu 13 Trong việc vào/ra dữ liệu khi CPU muốn đưa dữ liệu ra thiết bị vào/ra thực chất là:

A) CPU đưa dữ liệu ra thanh ghi dữ liệu B) CPU đưa dữ liệu ra thanh ghi dữ liệu và thanh ghi điều khiển

C) CPU đưa dữ liệu ra thanh ghi dữ liệu, thanh ghi trạng thái D) CPU đưa dữ liệu ra thanh ghi dữ liệu, trạng thái, điều khiển

Câu 14 Trong việc vào/ra dữ liệu khi thiết bị ngoại vi gửi một dữ liệu cho máy tính dữ liệu này được đưa vào:

A) Thanh ghi trạng thái(1) B) Thanh ghi dữ liệu(2)

C) Thanh ghi điều khiển(3) D) Cả (1),(2),(3) đều đúng

Câu 15 Để CPU có thể thực hiện trao đổi thông tin với các thiết bị vào\ra với độ tin cậy cao thì

A) Chỉ cần kết nối tốt về mặt vật lý giữa thiết bị vào/ra và CPU B) Kết nối về mặt vật lý không quan trọng mà quan trọng ở phương pháp vào/ra dữ liệu

C) cần kết nối vật lý một cách thích hợp giữa CPU và thiết bị vào/ra D) ngoài kết nối vật lý thích hợp cần pahỉ áp dụng các phương pháp vào/ra dữ liệu

thích hợp Câu 16 phương pháp vào/ra dữ liệu theo định trình

A) thuộc nhóm phương pháp vào/ra do CPU chủ động B) thuộc nhóm phương pháp vào/ra do các thiết bị vào/ra chủ động

C) không thuộc nhóm nào trong 2 nhóm trên D) có thể xếp vào một trong các nhóm trên

Câu 17 Hai phương pháp nào sau đây thuộc cùng một nhóm các phương pháp vào/ra dữ liệu:

A) Vào/ra theo định trình và vào/ra theo ngắt cứng B) Vào/ra có thăm dò và vào/ra theo kiểu DMA

C) Vào/ra theo ngắt cứng và vào/ra theo kiểu DMA D) Vào/ra theo kiểu DMA và vào/ra theo định trình

Câu 18 Phương pháp vào ra theo thăm dò có ưu điểm là A) Tốc độ vào/ra dữ liệu cao

B) Tăng hiệu quả làm việc của CPU C) có độ tin cậy cao

D) chi phí thấp Câu 19 Phương pháp vào/ra theo ngắt cứng có ưu điểm là

A) độ tin cậy rất cao và việc sử dụng phương pháp này làm tăng hiệu quả làm việc của CPU(1)

B) độ tin cậy rất cao, nhanh chóng, kịp thời(2) C) tốc độ vào/ra dữ liệu cao, an toàn, chính xác(3)

D) Kết hợp (1),(2),(3)

Câu 20 khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:

A) tốc độ vào/ra dữ liệu chậm(1)

B) độ tin cậy của phương pháp giảm đi rất nhiều(2) C) độ tin cậy cao nhưng tốc độ vào/ra dữ liệu chậm

D) Kết hợp (1) và (2) Câu 21 Ngắt cứng là

A) sự ngắt quãng làm việc đột ngột của CPU do trục trặc về phần cứng B) sự kiện CPU tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình

phục vụ ngắt C) sự ngắt quãng làm việc luân phiên của các thiết bị để tránh tình trạng phải làm việc

trong khoảng thời gian dài liên tục

D) sự kiện CPU bị tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình phục vụ ngắt

Câu 22 Trong cấu trúc của hệ thống ngắt cứng PIC báo ngắt cho CPU thông qua: A) Tín hiệu INT

B) Tín hiệu INTA C) Tín hiệu IRQ

D) Tín hiệu INT và INTA Câu 23 Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:

A) INT B) INTA C) IRQ

D) INT và IRQ Câu 24 ưu điểm nổi trội của phương pháp vào/ra dữ liệu theo kiểu DMA là

A) độ tin cậy cao B) tốc độ trao đổi dữ liệu cao(1)

C) lượng dữ liệu trao đổi mỗi lần lớn(2) D) Kết hợp cả hai phương án (1) và (2)

Câu 25 Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:

A) DRQ B) DRQ và HOLD

C) DACK và HOLD D) DRQ và DACK

Câu 26 Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị DMAC bắt tay với CPU thông qua tín hiệu:

A) HOLD B) DACK và HOLD

C) DRQ và HOLD D) HOLD và HLDA

Câu 27 Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì

A) dữ liệu được chuyển trực tiếp từ thiết bị vào/ra vào bộ nhớ dưới sự điều khiển của CPU

B) dữ liệu được chuyển trực tiếp giữa thiết bị vào/ra và bộ nhớ dưới sự điều khiển của DMAC

C) dữ liệu được CPU đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại

D) dữ liệu được DMAC đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại Câu 28 Chương trình con phục vụ ngắt có đặc điểm

A) Hầu hết đã được viết sẵn và được phép sử dụng(1) B) Địa chỉ của các chương trình này phải được đặt ở một vùng xác định là bảng vector

ngắt nằm trong bộ nhớ chính(2) C) Là những chương trình ngắn gọn đơn giản

D) Kết hợp cả 2 phương án (1) và (2) Câu 29 Trong chế độ thực mỗi vector ngắt trong bảng vector ngắt chứa

A) Địa chỉ đoạn của đoạn nhớ chứa chương trình con phục vụ ngắt B) Địa chỉ vật lý của 1 chương trình con phục vụ ngắt

C) địa chỉ logic của 1 chương trình con phục vụ ngắt D) Địa chỉ offset của ô nhớ đầu tiên trong chương trình con phục vụ ngắt

Câu 30 Hệ thống ngắt cứng trong PC/AT được xây dựng trên A) 2 PIC 8259 mắc song song B) 1 PIC 8259

C) 2 PIC 8259 mắc nối tầng với nhau theo kiểu chủ-thợ D) 2 PIC 8259 mắc nối tiếp với nhau

Câu 31 Trong hệ thống ngắt cứng ở chế độ ưu tiên cố định thì: A) IRQ0 có mức ưu tiên cao nhất

B) IRQ7 có mức ưu tiên cao nhất C) các IRQ có mức ưu tiên ngang nhau

D) Phương án trả lời khác Câu 32 Chức năng nào sau đây không thuộc về PIC 8259 trong hệ thống ngắt cứng của PC/AT

A) Ghi nhận được 8 yêu cầu ngắt B) Cho phép chọn và phục vụ các yêu cầu ngắt theo mức ưu tiên C) Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQi

D) Cho phép hoặc không cho phép các yêu cầu ngắt IRQi kích hoạt hệ thống ngắt

Câu 1 Thiết bị giao diện trong hệ thống máy tính A) có 3 thanh ghi: điều khiển, dữ liệu và trạng thái

B) có nhiều hơn 3 thanh ghi C) bao gồm thiết bị giao diện màn hình, thiết bị giao diện bàn phím, thiết bị giao diện

đĩa cứng, đĩa mềm D) có các thanh ghi đều được gán địa chỉ xác định

Câu 2 Để hệ thống máy tính không thực hiện yêu cầu ngắt IRQi từ thiết bị vào/ra thì A) đặt bít thứ i của thanh ghi mặt nạ ngắt IMR i=1 và xóa bit cờ ngắt IF của thanh ghi cờ

trong CPU=0 B) đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 hoặc xóa bit cờ ngắt IF của thanh ghi

cờ trong CPU=0

C) đặt bít thứ i của thanh ghi mặt nạ ngắt IMR i=1 và thiết lập bit cờ ngắt của thanh ghi cờ trong CPU=1

D) đặt bít thứ i của thanh ghi mặt nạ ngắt IMR i=1 hoặc thiết lập bit cờ ngắt của thanh ghi cờ trong CPU=1

Câu 3 Trong hệ thống ngắt cứng biết yêu cầu ngắt của thiết bị UART 8250/16450 tương ứng với tín hiệu IRQ4 của PIC 8259 “chủ”, để cấm IRQ4 kích hoạt hệ thống ngắt cứng thì

A) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0 B) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1

C) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1 và các bit còn lại được đặt bằng 0 D) bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0 và các bit còn lại được đặt bằng 1

Câu 4 Thiết bị giao diện nối tiếp UART8250/16450 có chức năng A) chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp…

B) nhận 1 byte dữ liệu nối tiếp và chuyển thành dạng song song … C) nhận 1 byte dữ liệu dạng nối tiếp chuyển thành dạng song song và ngược lại chuyển

1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp D) nhận 1 byte dữ liệu nối tiếp chuyển thành dạng song song và ngược lại chuyển 1

byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp và tạo, nhận các tín hiệu bắt tay theo chuẩn RS-232

Câu 5 Trên sơ đồ ghép tầng 2 PIC 8259 để nhận biết PIC chủ có thể căn cứ vào các chân tín hiệu:

A) INTA của PIC(1) B) INT của PIC (2)

C) -SP/-EN(3) D) Kết hợp (2) và (3)

Câu 6 Tổng số chân tín hiệu địa chỉ và dữ liệu của DMAC8237 là A) 24 chân tín hiệu B) 24 chân tín hiệu với 8 chân tín hiệu dữ liệu, 16 chân tín hiệu địa chỉ

C) 16 chân tín hiệu D) 16chân tín hiệu với 8 chân tín hiệu dữ liệu

Câu 7 Biết DLAB là bit D7 của thanh ghi LCR vậy để thiết lập tốc độ truyền cho thiết bị UART8250/16450 thì nội dung của thanh ghi LCR có thể là

A) 69h B) 70h

C) 79h D) 80h

Câu 8 Biết kích thước dữ liệu truyền trong khuôn dạng dữ liệu truyền theo chuẩn RS -232 có thể là 5 bit, 6 bit, 7 bit, 8 bit vậy trong thanh ghi điều khiển đường truyền của thiết bị UART8250/16450 cần

A) 8 bit để xác định kích thước dữ liệu truyền B) 4 bit để xác định kích thước dữ liệu truyền

C) 3 bit để xác định kích thước dữ liệu truyền D) 2 bit để xác định kích thước dữ liệu truyền

Câu 9 Trong quá trình vào/ra dữ liệu theo ngắt cứng

A) CPU chủ động khởi động quá trình vào/ra B) Thiết bị ngoại vi chủ động khởi động quá trình vào/ra

C) Thiết bị vào/ra chủ động khởi động quá trình vào/ra D) CPU hoặc thiết bị vào/ra chủ động khởi động quá trình vào/ra

Câu 10 PIC truyền số ngắt(con số đại diện cho địa chỉ chương trình con phục vụ ngắt) cho CPU bằng:

A) Bus dữ liệu B) Bus địa chỉ

C) Bus điều khiển D) Bus dữ liệu và bus địa chỉ

Câu 11 Trên sơ đồ ghép tầng 2 PIC 8259 để nhận biết PIC thợ có thể căn cứ vào các chân tín hiệu:

A) INT của PIC(1) B) IRQ của PIC (2)

C) -SP/-EN(3) D) Kết hợp (1),(2),(3)

Câu 12

Giả sử nội dung của thanh ghi LCR(line control register) trong UART là : D7 D6 D5 D4 D3 D2 D1 D0 x x x x x x 1 1

thì trong khung dữ liệu truyền có

A) 5 bits dữ liệu B) 6 bits dữ liệu

C) 7 bits dữ liệu D) 8 bits dữ liệu

Câu 13

Giả sử nội dung của thanh ghi LCR(line control register) trong UART là : D7 D6 D5 D4 D3 D2 D1 D0 x x x x x x 0 1

thì trong khung dữ liệu truyền có

A) 4 bits dữ liệu B) 5 bits dữ liệu

C) 6 bits dữ liệu D) 7 bits dữ liệu

Câu 14

Giả sử trong UART #1(có địa chỉ 3F8h), nội dung của thanh ghi LCR(line control register) là :

D7 D6 D5 D4 D3 D2 D1 D0

1 x x x x x 0 1 thì thanh ghi có địa chỉ 3f8h chứa

A) dữ liệu truyền B) dữ liệu nhận

C) byte cao hệ số chia tốc độ truyền D) byte thấp hệ số chia tốc độ truyền

Câu 15

Giả sử trong UART #1(có địa chỉ 3F8h), nội dung của thanh ghi LCR(line control register) là :

D7 D6 D5 D4 D3 D2 D1 D0

0 x x x x x 0 1 thì thanh ghi có địa chỉ 3F8h chứa

A) dữ liệu

B) byte cao của hệ số chia tốc độ truyền C) byte thấp của hệ số chia tốc độ truyền

D) hệ số chia tốc độ truyền

Câu 1 Cho nội dung thanh ghi mặt nạ ngắt của PIC 8259 là 80h nghĩa là A) cấm yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng

B) cho phép yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng C) cấm yêu cầu ngắt IRQ7 và cho 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng

D) cho phép yêu cầu ngắt IRQ7 và cấm 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng

Câu 2 Trong hệ thống ngắt cứng biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu IRQ4 vậy để cho phép hệ thống bàn phím và cấm các yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng thì giá trị trong thanh ghi mặt nạ ngắt IMR của PIC số 1 là

A) EFh B) F7h

C) 10h D) 08h

Câu 3 Trong hệ thống máy tính để vào ra dữ liệu với bàn phím thường sử dụng A) phương pháp vào ra do CPU chủ động

B) phương pháp vào ra do thiết bị ngoại vi chủ động C) phương pháp vào ra có độ tin cậy cao D) phương pháp vào ra có thăm dò (kiểm tra trạng thái phím nhấn)

Câu 4 Trong hệ thống ngắt cứng biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu IRQ1 và giả sử bàn phím có tín hiệu yêu cầu vào ra theo ngắt cứng thì giá trị trong thanh ghi nhận yêu cầu ngắt IRR của PIC số 1 có thể là

A) E0h B) 1Fh

C) 11h hoặc E0h D) 11h hoặc F1h

Đáp án B Câu 5 Thanh ghi phục vụ ngắt ISR trong thiết bị PIC8259 có thể có các giá trị

A) 01h,04h,08h B) 01h,02h,03h,04h

C) 02h,04h,06h,08h D) 01h

Câu 6 Thiết bị giao diện nối tiếp UART8250/16450 có chức năng

A) chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp... B) nhận 1 byte dữ liệu dạng nối tiếp và chuyển thành dạng song song ..

C) nhận 1 byte dữ liệu dạng nối tiếp chuyển thành dạng song song và ngược lại chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp..

D)

Câu 7 Khi sử dụng máy tính để ghép nối với hệ đo nhiệt độ môi trường ta sử dụng phương pháp vào/ra sau là hợp lý:

A) Phương pháp vào/ra theo định trình

B) Phương pháp vào/ra có thăm dò C) Phương pháp vào/ra theo kiểu DMA

D) Phương pháp vào/ra theo ngắt cứng

Câu 8 Khi sử dụng máy tính để ghép nối điều khiển mô hình đèn giao thông ta sử dụng phương pháp vào/ra sau là hợp lý:

A) Phương pháp vào/ra theo kiểu DMA

B) Phương pháp vào/ra theo ngắt cứng C) Phương pháp vào/ra theo định trình

D) Phương pháp vào/ra có thăm dò

Câu 9 Khi sử dụng máy tính để ghép nối với hệ thống đếm số người qua lại ta sử dụng phương pháp vào/ra dữ liệu sau là hợp lý:

A) Phương pháp vào/ra theo kiểu DMA B) Phương pháp vào/ra theo ngắt cứng C) Phương pháp vào/ra theo định trình

D) Phương pháp vào/ra có thăm dò

Câu 10 Khi ghép nối để truyền dữ liệu giữa hai máy tính qua cổng COM, phương pháp vào/ra hợp lý là :

A) Phương pháp vào/ra theo định trình(1) B) Phương pháp vào/ra theo kiểu DMA(2)

C) Phương pháp vào/ra có thăm dò(3) D) Kết hợp cả (1),(2),(3)

Câu 11 Khi trong hệ thống ngắt cứng có các PIC 8259 nối tầng với nhau thì từ điều khiển khởi động nào sau đây liên quan trực tiếp

A) ICW1 B) ICW2

C) ICW3 D) ICW4

Câu 12 Giả sử 5 bits cao của ICW2 là :00001 hãy cho biết số ngắt tương ứng với IRQ 5 là bao nhiêu trong các phương án dưới đây

A) 09h B) 0Ah

C) 0Bh D) 0Dh

Câu 13 Giả sử nội dung của OCW1 là AA(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC A) IRQ7, IRQ5, IRQ3, IRQ1 B) IRQ6, IRQ4, IRQ2, IRQ0

C) Tất cả các IRQ D) IRQ1, IRQ2, IRQ3

Câu 14 Giả sử nội dung của OCW1 là 55(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC A) IRQ7, IRQ5, IRQ3, IRQ1 B) IRQ6, IRQ4, IRQ2, IRQ0

C) Tất cả các IRQ D) IRQ1, IRQ2, IRQ3

Câu 15 Giả sử nội dung của OCW1 là FF(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC A) IRQ7, IRQ5, IRQ3, IRQ1

B) IRQ6, IRQ4, IRQ2, IRQ0 C) Tất cả các IRQi

D) Không IRQi nào bị cấm

Câu 1 Mạch điện tử quét phím trong kiến trúc bàn phím theo phương pháp tạo mã quét có

A) bộ đếm nhị phân và mạch mã hóa B) bộ đếm nhị phân và mạch giải mã 2-4

C) mạch giải mã D) mạch mã hóa và giải mã

Câu 2 Mã quét bàn phím máy tính (có ma trận phím là 8x13) là A) 8 bit B) 13 bit

C) 16 bit D) 21 bit

Câu 3 Hệ thống bàn phím máy tính gồm A) bàn phím và thiết bị giao diện bàn phím

B) ma trận phím và mạch điện tử quét phím C) ma trận phím và thiết bị giao diện bàn phím

D) ma trận phím, mạch giải mã và bộ đếm nhị phân Câu 4 Phương pháp truyền dữ liệu giữa bàn phím và máy tính là

A) đồng bộ B) nối tiếp không đồng bộ C) song song đồng bộ

D) nối tiếp đồng bộ

Câu 5 Ổ đĩa cứng và ổ đĩa mềm thực hiện việc ghi đọc thông tin dựa trên cơ sở của hiện tượng vật lý

A) Cảm ứng điện B) Cảm ứng từ C) Quang điện

D) Cảm ứng điện từ

Câu 1 Mã quét của 4 phím ở 4 góc của bàn phím 16 phím là A) 1111102,1111012,1110112,1101112

B) 0001112,1110002,1111002,0000112

C) 0001112,0011102,1101112,1111102 D) 0011112,0011102,1111002, 1110112

Câu 2 Mã quét của 4 phím trên cùng 1 cột của bàn phím 16 phím có thể là A) 1111102,1011102,0111102,0011102 B) 0001112,1110002,1111002,0000112

C) 1011102,1011012,1010112,1011102 D) 0101112,0100112,0111112,0101102

Câu 3 Mã quét của 4 phím trên cùng 1 hàng của bàn phím 16 phím là A) 0010112,1010112,1110112,0010112

B) 0101112,0100112,0111112,0110112 C) 0010112,1010112,1110112,0110112

D) 1011102,1011012,1010112,1011102 Câu 4 Các dây cột của ma trận phím 16 phím lần lượt có giá trị

A) 00012,00102,01002,10002

B) 11112,11102,11002,10002 C) 01112,11102,11102,01112

D) 11102,11012,10112, 01112

Câu 5 Truyền tin giữa bàn phím và thiết bị giao diện bàn phím là kiểu truyền

A) Nối tiếp không đồng bộ B) Nối tiếp đồng bộ C) Song song

D) Nối tiếp không đồng bộ theo chuẩn RS-232

Câu 6 Khi thực hiện việc đọc thông tin từ đĩa từ vào máy tính thì xảy ra hiện tượng vật lý sau:

A) biến đổi từ thành điện(1) B) biến đổi điện thành từ(2)

C) cả hai hiện tượng trên D) không hiện tượng nào trong (1) và (2)

Câu 1 Kiến trúc bàn phím 24 phím theo phương pháp tạo mã quét tạo ra mã quét của phím được nhấn có kích thước mã quét là

A) 7 bits

B) 8 bits C) 9 bits D) 12 bits

Câu 2 Biết lệnh gọi ngắt là INT và số hiệu ngắt cứng của bàn phím là 09h và ngắt mềm là 16h vậy có thể gọi ngắt bàn phím bằng các lệnh

A) mov AH, 09 Int 09h

B) mov AL, 16 Int 16h

C) mov AH, 16 Int 09h

D) mov AH, 01 Int 16h

Câu 3 Khi thiết kế bàn phím đơn giản với ma trận phím 16 hàng x 8 cột bộ đếm được sử dụng là:

A) Bộ đếm nhị phân 8 bits

B) Bộ đếm nhị phân 4 bits C) Bộ đếm nhị phân 3 bits D) Bộ đếm nhị phân 24 bits

Câu 4 Khi thiết kế bàn phím đơn giản với ma trận phím 8 cột x 16 hàng bộ giải mã được sử dụng là loại có:

A) 3 đầu vào

B) 4 đầu vào C) 8 đầu ra D) 3 đầu vào, 8 đầu ra

Câu 1 Trong máy tính CPU là viết tắt của cụm từ nào sau đây

A) Central Proccesing Unit B) Computer Processor Unit

C) Central Processing Unit D) Center Processing Unit

Câu 2 Các thành phần chức năng cơ bản của máy tính số là A) CPU, Mainboard, RAM và ROM, Màn hình, Bàn phím, Chuột

B) CPU, Mainboard, RAM và ROM, Màn hình, Bàn phím C) CPU,thiết bị giao diện, thiết bị nhập/xuất, bộ nhớ D) CPU,thiết bị nhập, thiết bị xuất, bộ nhớ

Câu 3 Các thông tin về cấu hình hệ thống máy tính chứa trong A) ROM

B) RAM C) Đĩa từ

D) RAM-CMOS Câu 4 Chương trình xác lập cấu hình hệ thống máy tính chứa trong

A) ROM B) RAM

C) Đĩa từ D) RAM-CMOS

Câu 5 Trong hệ thống máy tính, KC8042 (keyboard controller) là

A) thiết bị giao diện B) thiết bị điều khiển

C) thiết bị vào/ra D) thiết bị ngoại vi

Câu 6 CPU 80286 được cấu thành từ A) đơn vị thực hiện, đơn vị lệnh và đơn vị địa chỉ

B) ALU, CU và các thanh ghi C) 3 đơn vị chính là IU, EU và AU

D) 4 đơn vị chính EU, IU, AU,BU Câu 7 Chức năng của khối EU trong kiến trúc CPU Intel 80286 là

A) thực hiện các phép tính B) giải mã các lệnh đã đọc vào từ bộ nhớ C) thực hiện các phép tính số học và logic

D) thực hiện các lệnh đã được giải mã Câu 8 Chức năng của khối IU trong kiến trúc CPU intel 80286 là

A) thực hiện các phép tính B) giải mã các lệnh đã đọc vào từ bộ nhớ

C) thực hiện các phép tính số học và logic D) thực hiện các lệnh đã được giải mã

Câu 9 Trong kiến trúc CPU intel 80286 chức năng tạo địa chỉ vật lý từ địa chỉ logic được thực hiện tại

A) đơn vị AU B) đơn vị ALU

C) đơn vị IU D) đơn vị BU

Câu 10 Trong chế độ thực cặp địa chỉ segment :offset của một ô nhớ được quan niệm là A) địa chỉ lệch của ô nhớ trong đoạn

B) địa chỉ logic của ô nhớ C) địa chỉ vật lý của ô nhớ D) địa chỉ của một đoạn nhớ chứa ô nhớ

Câu 11 Địa chỉ segment của một ô nhớ được quan niệm là

A) địa chỉ lệch của ô nhớ trong đoạn

B) địa chỉ logic của ô nhớ C) địa chỉ vật lý của ô nhớ

D) địa chỉ đoạn của đoạn nhớ chứa ô nhớ Câu 12 Địa chỉ offset của một ô nhớ được quan niệm là

A) địa chỉ logic của ô nhớ B) địa chỉ vật lý của ô nhớ

C) địa chỉ của một đoạn chứa ô nhớ D) mang thông tin về độ lệch của địa chỉ ô nhớ so với địa chỉ nền đoạn nhớ

Câu 13 Địa chỉ offset nền của ô nhớ trong đoạn nhớ dữ liệu thường được xác định trong thanh ghi

A) SI B) DI

C) BX D) AX

Câu 14 Các thanh ghi SS,CS,DS,ES A) chứa địa chỉ đoạn của các đoạn ngăn xếp, mã lệnh, dữ liệu, mở rộng của Chương

trình đang thực hiện B) chứa địa chỉ đoạn của các đoạn mã lệnh, dữ liệu, mở rộng và ngăn xếp của Chương

trình đang thực hiện

C) thuộc nhóm các thanh ghi đoạn vì có chức năng chứa địa chỉ đoạn của các đoạn nhớ

D) chứa địa chỉ đoạn của các đoạn nhớ tương ứng của Chương trình đang thực hiện trong chế độ thực

Câu 15 Các thanh ghi trong CPU16 bit có thể truy nhập như là các thanh ghi 16 bit hoặc 8 bit là

A) các thanh ghi đa năng

B) các thanh ghi đoạn C) các thanh ghi địa chỉ

D) các thanh ghi điều khiển Câu 16 Trong thanh ghi cờ của CPU, khi bit cờ DF=1 thì

A) DI giảm khi thực hiện các lệnh thao tác xâu ký tự B) SI tăng khi thực hiện các lệnh thao tác xâu ký tự C) SI, DI tăng khi thực hiện các lệnh thao tác xâu ký tự

D) SI tăng, DI giảm khi thực hiện các lệnh thao tác xâu ký tự Câu 17 Trong thanh ghi cờ của CPU, khi bit cờ hướng DF=0 thì

A) SI giảm khi thực hiện các lệnh thao tác xâu ký tự B) DI tăng khi thực hiện các lệnh thao tác xâu ký tự

C) SI, DI giảm khi thực hiện các lệnh thao tác xâu ký tự D) SI giảm, DI tăng khi thực hiện các lệnh thao tác xâu ký tự

Câu 18 Trong chế độ bảo vệ với cơ chế quản lý bộ nhớ theo phân đoạn thì thanh ghi đoạn A) chứa địa chỉ đoạn của đoạn nhớ

B) dùng để xác định địa chỉ tuyến tính của ô nhớ trong đoạn C) là bộ mô tả đoạn nhớ cần truy nhập D) dùng để xác định thông tin về bộ mô tả đoạn nhớ trong bảng bộ mô tả

Câu 19 Bảng bộ mô tả GDT bao gồm A) các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục

B) các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục, bộ mô tả LDT C) các bộ mô tả đoạn nhớ trong không gian nhớ toàn cục, bộ mô tả GDT

D) câu trả lời khác Câu 20 Trong chế độ bảo vệ theo cơ chế phân đoạn, bộ chọn đoạn

A) dùng để xác định vị trí bộ mô tả đoạn trong bảng bộ mô tả B) chứa 3 thông tin về bộ mô tả đoạn

C) chứa thông tin xác định vị trí bộ mô tả đoạn trong bảng bộ mô tả D) chứa thông tin về loại bảng bộ mô tả cần truy nhập

Câu 21 Trong chế độ bảo vệ theo cơ chế phân đoạn, một bộ mô tả đoạn nhớ

A) chứa các thông tin về các đoạn nhớ B) dùng để xác định vị trí của ô nhớ cần truy nhập trong đoạn nhớ

C) chứa thông tin xác định vị trí đoạn nhớ trong bảng bộ mô tả D) có chứa thông tin về quyền truy nhập đoạn nhớ

Câu 22 Đối với người sử dụng, chức năng cơ bản của máy tính số là: A) Thực hiện chương trình

B) Xử lý các phép tính số học C) Xử lý các phép tính số học và logic

D) Xử lý tín hiệu số

Câu 23 Trong chế độ thực các thanh ghi đoạn dùng để:

A) Chứa các đoạn nhớ

B) Chứa địa chỉ vật lý đoạn nhớ C) Chứa địa chỉ đoạn

D) Chứa một đoạn thuộc chương trình Câu 35 Trong cơ chế quản lý bộ nhớ trong chế độ thực DS:OFFSET trỏ tới

A) ô nhớ trong đoạn dữ liệu B) ô nhớ trong đoạn mở rộng C) ô nhớ trong đoạn ngăn xếp

D) ô nhớ trong đoạn mã lệnh Câu 36 Khẳng định nào sau đây là KHÔNG đúng

A) Có thể sử dụng từng nửa của CX như một thanh ghi. 8 bits cao là thanh ghi CH, 8 bits thấp là thanh ghi CL

B) Có thể sử dụng từng nửa của AX như một thanh ghi. 8 bits cao là thanh ghi AH, 8 bits thấp là thanh ghi AL

C) Có thể sử dụng từng nửa của DX như một thanh ghi. 8 bits cao là thanh ghi DH, 8 bits thấp là thanh ghi DL

D) Có thể sử dụng từng nửa của các thanh ghi đoạn như một thanh ghi Câu 37 Khẳng định nào sau đây là SAI

A) Toán hạng của lệnh có thể nằm ở bộ nhớ ngoài

B) Toán hạng của lệnh có thể nằm ở trong thanh ghi C) Toán hạng của lệnh có thể nằm ở bộ nhớ trong

D) Toán hạng của lệnh có thể nằm ngay trong câu lệnh Câu 38 80286 là

A) Vi xử lý trung tâm 8 bits B) Vi xử lý trung tâm 16 bits

C) Vi xử lý trung tâm 24bits D) Vi xử lý trung tâm 32 bits

Câu 39 Trong chế độ bảo vệ A) Bộ nhớ được bảo vệ chặt chẽ nhờ phần cứng B) Các đoạn nhớ được bảo vệ dựa trên mức đặc quyền và luật về quyền truy nhập

C) Mức đặc quyền được gán cho cả chương trình D) Mức đặc quyền được gán cho từng ô nhớ

Câu 40 Trong chế độ bảo vệ bộ mô tả đoạn A) Chứa các thông tin về chương trình

B) Chứa các thông tin mô tả về mức đặc quyền của đoạn nhớ C) Chứa các thông tin về vị trí đoạn nhớ, quyền truy nhập và giới hạn đoạn

D) Mô tả sơ lược về đoạn nhớ Câu 41 Bảng các bộ mô tả

A) Nằm trong bộ nhớ chính B) Nằm trong bộ nhớ ngoài C) Có thể nằm ở bộ nhớ chính hoặc bộ nhớ ngoài

D) Chỉ xuất hiện khi chạy chương trình