CONTADORES SECUENCIALES

CURSO: Sistemas Digitales II DOCENTE: Lenin Llanos León

NESTOR PLASENCIA PARADOLunes 01 de Octubre del 2012

INFORME LABORATORIO 4 (PRACTICA CALIFICADA)

Diseñar un circuito que muestre la siguiente secuencia en un Display de 7 Seg haciendo uso de maquinas de estado.

7→4→1→6→3→5→2

PASO 1 Diagrama de Estados.- En primer lugar, se describe el contador mediante un diagrama de estados, que muestra la progresión de estados por las que el contador avanza cuando se aplica una señal de reloj. Este circuito (Figura 1) particular no tiene ninguna entrada aparte de la del reloj y ninguna salida más que la del flip-flop del contador.

Figura 1. Diagrama de estados

PASO 2 Tabla de Estado Siguiente.- Una vez que se define el circuito secuencial mediante un diagrama de estados, el segundo paso consiste en elaborar una tabla del estado siguiente, la cual muestra cada estado de la secuencia con su respectivo estado siguiente al cual pasara al realizarse un pulso en el reloj.NOTA: Teniendo en cuenta que los flip-flops al iniciarse no poseen un estado anterior direccionamos los demás estados restantes no pertenecientes a la sucesión (en nuestro circuito solo no pertenece el estado 0) estado que nosotros consideramos inicial en este caso 7.

Figura 2.

111 (7)

100 (4)

001 (1)

110 (6)011 (3)

101 (5)

010 (2)

111 (7)000 (0)

Tabla 1. Tabla de estados Presente y SiguientePresente Siguiente

Num Qc Qb Qa Num Qc Qb Qa0 0 0 0 7 1 1 11 0 0 1 6 1 1 02 0 1 0 7 1 1 13 0 1 1 5 1 0 14 1 0 0 1 0 0 15 1 0 1 2 0 1 06 1 1 0 3 0 1 17 1 1 1 4 1 0 0

PASO 3 Tabla de Transición de los flip-Flops. En este caso utilizaremos el flip-flop tipo J-K cuya Lógica se muestra en la Tabla 2 de la cual podremos completar una Tabla 3 donde las estradas será un estado presente y siguiente y las salidas los valores de J y K para los cuales se producirá el cambio de las entradas Qi y Qi+1.

Tabla 2. Lógica Flip-Flop JKJ K CLK Q Q'X X ↓ Qo Qo'0 0 ↑ Qo Qo'0 1 ↑ 0 11 0 ↑ 1 01 0 ↑ Qo' Qo'

Tabla 3. Definición de entradas de Flip-Flop

Transiciones de Salida Entradas Flip-FlopQi Qi+1 J K0 0 0 X0 1 1 X1 0 X 11 1 X 0

PASO 4 Mapas de Karnaugh. Para la realización de los mapas de Karnaugh generamos una tabla que contenga como entradas al Estado Presente y como salida los valores de J y K de nuestros Tres Flip-Flop (C, B, A) que utilizaremos.

Tabla 5. Configuración de Entradas para los Flip-FlopsPresente Siguiente C B A

Qc Qb Qa Qc Qb Qa J K J K J K0 0 0 1 1 1 1 X 1 X 1 X0 0 1 1 1 0 1 X 1 X X 10 1 0 1 0 1 1 X X 0 1 X0 1 1 1 1 0 1 X X 1 X 01 0 0 0 0 0 X 1 0 X 1 X1 0 1 0 1 1 X 1 1 X X 11 1 0 0 0 1 X 1 X 0 1 X1 1 1 0 1 0 X 0 X 1 X 1

Realización de mapas de Karnaugh para cada J y K de cada uno de los Flip-Flops

Jc -Qb Qb

-Qc 1 1 1 1Qc X X X X

-Qa Qa -QaJc = 1

Kc = -Qa + -Qb

Kc -Qb Qb-Qc X X X XQc 1 1 0 1

-Qa Qa -Qa

Jb -Qb Qb-Qc 1 1 X XQc 0 1 X X

-Qa Qa -QaJb = -Qc + Qa

Kb -Qb Qb-Qc X X 1 0Qc X X 1 0

-Qa Qa -QaKb = Qa

Ka -Qb Qb

-Qc X 1 0 XQc X 1 1 X

-Qa Qa -Qa

Ka = Qc + -Qb

CLC -Qb Qb

-Qc 0 1 1 1Qc 1 1 1 1

-Qa Qa -Qa

CLC = Qa + Qb +Qc

PASO 5 Implementación con del Contador. Basados en las expresiones Lógicas configuramos las entradas de los Flip-Flops.

Primeramente configuramos un Reloj basado en el modo Astable de un Timer 555 con una configuración de componentes externos que nos permitan visualizar como por ejemplo una frecuencia de 1 segundo.

Flip-Flop C

Para evitar mostrar el posible 0 inicial realizamos un circuito que evitara que se muestre este estado en el display a continuación mostramos el Mapa de Karnaugh para esta operación

Ja -Qb Qb

-Qc 1 X X 1Qc 1 X X 1

-Qa Qa -Qa

Jc = 1 Kc = -Qa + -QbFlip-Flop B

Jb = -Qc + Qa Kb = QaFlip-Flop A

Ja = -Qa Ka = Qc + -Qb

Conectando las salidas Q a un Codificador 74LS48 para generar las salidas al display 7 Seg. En el codificador ira el circuito CLC que impedirá la presentación del estado 0.

RETO

Como reto se planteo realizar esta misma secuencia cuando una entrada sea Qd = 0 y invierta el sentido cuando el valor de Qd = 1

Figura 1. Diagrama de estados

Tomando Como iniciales de la secuencia Qd = 0 a el estado 7 y Qd = 1 al estado 2

Para la entrada Qd realizamos la siguiente implementación

A continuación presentamos la tabla utilizada para generar los Karnaugh tomamos la siguiente tabla.

111 (7)

100 (4)

001 (1)

110 (6)011 (3)

101 (5)

010 (2)

1

1

11

1

1

1

0

0

00

0

0

0

111 (7)000 (0)010 (2)

01

PULS

Presente Siguiente C B A

CLC

Qd Qc Qb Qa Qc Qb Qa J K J K J K0 0 0 0 1 1 1 1 X 1 X 1 X 00 0 0 1 1 1 0 1 X 1 X X 1 10 0 1 0 1 1 1 1 X X 0 1 X 10 0 1 1 1 0 1 1 X X 1 X 0 10 1 0 0 0 0 1 X 1 0 X 1 X 10 1 0 1 0 1 0 X 1 1 X X 1 10 1 1 0 0 1 1 X 1 X 0 1 X 10 1 1 1 1 0 0 X 0 X 1 X 1 11 0 0 0 0 1 0 0 X 1 X 0 X 01 0 0 1 1 0 0 1 X 0 X X 1 11 0 1 0 1 0 1 1 X X 1 1 X 11 0 1 1 1 1 0 1 X X 0 X 1 11 1 0 0 1 1 1 X 0 1 X 1 X 11 1 0 1 0 1 1 X 1 1 X X 0 11 1 1 0 0 0 1 X 1 X 1 1 X 11 1 1 1 0 1 0 X 1 X 0 X 1 1

De los mapas de Mapas se construye las implantaciones para cada uno de los Flip-Flops.

FLIP-FLOP A

FLIP-FLOP B

FLIP-FLOP C

Circuito de eliminación

Display y Decodificador 74LS48