PERMANENTNE MEMORIJE Permanentne memorije se koriste za uskladištenje podataka čije trajanje nije ovisno od napajanja. Danas se koriste:

• magnetne, • poluprovodničke i • optičke permanentne memorije.

Poluprovodničke permanentne memorije Osnovna logička šema poluprovodničke permanentne memorije je prikazana na slici 1.

U1

DCD_3TO8

Y0Y1Y2Y3Y4Y5Y6Y7

ABC

~G

U2OR8

U3OR8

U4OR8

U5OR8

10011110110010101000111010011100

D0D1D2D3

Slika 1. Osnovna logička šema poluprovodničke permanentne memorije Poluprovodničke permanentne memorije s obzirom da imaju fiksan sadržaj koji se u radu samo čita zovu se ROM prema engleskom nazivu Read Only Memory. Prema načinu programiranja razlikujemo:

• Neprogramirljive (ROM), • Programirljive (PROM), • Izbrisive programirljive (EPROM), • Električki izbrisive programirljive (EEPROM), • Blokovski organiziran EEPROM (Flash ROM, FE2PROM).

Neprogramirljive poluprovodničke memorije (ROM) Osnovna ćelija je zasnovana na MOSFET tranzistorskom prekidaču. Neprogramirane ćelije imaju logičku jedinicu, tako da se programiraju samo logičke nule spajanjem vrata MOSFETa na liniju odgovarajuće riječi na izlazu iz adresnog dekodera. Programiranje se izvodi tako što se prilikom formiranja zadnje maske u postupku proizvodnje definiraju metalni kontakti u poljima sa nulama. Ove memorije se nemogu programirati od strane korisnika nego se programiraju u tvornici po narudžbi korisnika. Isplative su samo za velike serije. Slika 2. prikazuje memorijsku matricu MOSFET ROMa 3x2.

Vdd

Y0

Y1

D0D1D2

prva rijec 010

druga rijec 001

Slika 2. Matrica MOSFET ROMa

Programirljivi ROM (PROM) Nemogućnost programiranja od strane korisnika kod memorija tipa ROM ćini ih pogodnim samo za velike serije. Zato se prave fiksne memorije tipa PROM koje može programirati sam korisnik. Ovakva memorija se kupuje kao gotov neprogramiran čip u koji dosta jednostavnim tehnikama korisnik upisuje potreban sadržaj. Osnovni elemenat ovakvih memorija jeste bipolarni tranzistor u čijem emiteru se nalazi osigurač. Osigurač predstavlja tanki metalni provodnik načinjen od lako topljivog metala (hrom-nikal) koji se nanosi naparavanjem u emitere tranzistora prilikom proizvodnog procesa, zajedno sa ostalim vodovima (aluminij ili bakar). Programiranje se svodi na pregaranje osigurača u emiteru tranzistora na mjestu gdje treba upisati 0. Ovo pregaranje se izvodi toplinskim efektom koji stvara strujni impuls trajanja do 200 ms i inteziteta do 5mA. Ovakva struja će teći kroz tranzistor i izazvati topljenje vodiča u dijelu gdje je naparen nikl-hrom. Dva su načina realiziranja ovakvih memorija:

• s jednim tranzistorom po bitu i • s višeemiterskim tranzistorom.

Kod prve varijante za svaki bit realizira se po jedan tranzistor i po jedan osigurač, te onoliko otpora koliko bita ima riječ (8 ili 16). Kod druge varijante za svaku riječ realizira se po jedan tranzistor koji ima onoliko emitera koliko bita ima memorijska riječ (8 ili 16). Jasno je da je u integriranoj tehnologiji ovakva realizacija moguća, jer su kolektori svih tranzistora spojeni na

plus napon napajanja, a baze tranzistora pojedinačne riječi su kratko spojene na adresne linije, jedino se emiteri razdvajaju na svaki bit riječi po jedan.

Vcc Vcc

Vcc Vcc

Y0

Y1

D0D1

Slika 3. PROM sa jednim tranzistorom po bitu

Slika 4. PROM sa višeemiterskim tranzistorima

Vcc

Vcc

Prva riječ

Druga riječ

D0

D1

Izbrisivi programirljivi ROM (EPROM) Osnovnu ćeliju EPROMa čini n-kanalni MOSFET sa lebdećom elektrodom slika 5.

Slika 5. MOSFET s lebdećom elektrodom

Upisivanje se izvodi tako što se na upravljačku elektrodu dovodi impuls relativno visoka napona (oko 20V) i trajanja od nekoliko mikrosekundi do nekoliko milisekundi. Za to vrijeme uvod (S-Source) se spaja na masu. Ovaj naponski impuls će formirati električno polje u području izolatora SiO2 veće od 106V/cm tako da će elektroni iz kanala lavinskom injekcijom napuniti prostor plivajuće elektrode. Plivajuća elektroda je realizirana od polisilicija koji je dobar vodić. Pošto se ova elektroda nalazi izolirana sa SiO2 ovaj naboj će ostati očuvan i poslije nestanka naponskog impulsa. Tipično vrijeme trajanja ovog naboja je reda 10 godina (neki proizvođači u svojim katalozima daju vrijeme i od 40 godina). Ovaj negativni naboj će podići prag vođenja MOS tranzistora iznad napona napajanja tako da dovođenje logičke jedinice na upravljačku elektrodu neće otvoriti ovaj tranzistor. Brisanje sadržaja EPROMa se izvodi ultraljubičastim zracima. Osvjetljavanje plivajuće elektrode ultraljubičastim zracima izvršiće jonizaciju SiO2 gdje se stvaraju parovi elektron-šupljina koji će izazvati pražnjenje naboja prisutnog u programiranoj plivajućoj elektrodi. Ovo osvjetljavanje traje od nekoliko minuta do desetak minuta. Tom prilikom briše se kompletan sadržaj memorijskog modula (čipa). Na EPROM čipovima nalazi se stakleni prozorčić kroz koji se vrši osvjetljavanje prilikom brisanja. Brisanje sadržaja EPROMa se izvodi u posebnim uređajima te je EPROM potrebno izvaditi iz sistema prilikom brisanja. Električni izbrisivi programirljivi ROM (EEPROM) Ako se širina izolatora između lebdeće elektrode i odvoda smanji na manje od 0,02 µm onda je i upisivanje i brisanje sardžaja memorijske ćelije moguće izvesti električnim putem. Punjenje nabojom plivajuće elektrode se izvodi dovođenjem visokog napona ( 20V) između upravljačke elektrode (plus napona) i odvoda (minus napona) u određenom vremenskom intervalu. Pražnjenje se izvodi obrnutom polarizacijom navedenog napona. Za vrijeme punjenja i pražnjenja plivajuće elektrode uvod je odspojen. Slika 6 pokazuje EEPROM memorijsku ćeliju. Mogućnost i punjenja i brisanja električnim putem se zasniva na smanjenju debljine oksida tako da električno polje koje stvara napon programiranja naraste na 10MV/cm tako da dolazi do deformacije energetskih nivoa na spoju SiO2-Si što dovodi do tunelovanja elektrona iz plivajuće elektrode kroz tanki sloj izolatora u odvod.

n+ n+

p

Uvod (S) Odvod (D)

Vrata (G)-upravljačka elektrodaPlivajuća elektrodaSiO2

Slika 6. EEPROM memorijska ćelija

Flash ROM Osnovni nedostatak EEPROM-a jeste dvotranzistorska struktura njegove memorijske ćelije. Jedan tranzistor se koristi za selekciju (običan MOSFET), a drugi za memorisanje (MOSFET sa plivajućom elektrodom (FLOTOX, FLOating – gate Tunneling OXide)). Ovaj nedostatak se ogleda u smanjenoj gustini memorije po jedinici površine korištenog silicija i povećanju vremena programiranja (prilikom svakog programiranja izbriše se prethodni sadržaj). Brisanje se izvodi istim postupkom kao i upisivanje sadržaja odnosno paralelno za sve bite unutar jedne memorijske riječi (osam bita odjednom). Ovo programiranje se izvodi pilastim naponskim impulsom tako da nedođe do prevelike struje prilikom tunelovanja. Trajanje ovog impulsa se sastoji od vremena porasta (1.6ms) i vremena programiranja (koje iznosi oko 1ms). Ovaj nedostatak nadoknađuje se jednotranzistorskim memorijskim ćelijama koje se koriste kod FE2PROM (Flash ROM). Kod Flash ROMa prilikom programiranja signalni gejt i drejn tranzistora se drže na povećanom pozitivnom naponu (10-15V), a sors je na masi. Kod brisanja drejn i signalni gejt su na masi, a sors je na povećanom pozitivnom naponu (10 – 12V). Tako se brišu sve ćelije EEPROMa istovremeno, a elektroni odvode u zapreminu podloge (koja je spojena sa sorsom). U principu kljućna razlika između EEPROMa i FEEPROMa je u načinu adresiranja memorije prilikom brisanja. FEEPROM ima mogućnost istovremenog adresiranja svih memorijskih ćelija ili nekog bloka tako da se sve brišu unutar istog vremenskog intervala, s druge strane EEPROM korištenjem selekcionih tranzistora dozvoljava brisanje samo jedne memorijske lokacije (jedne riječi) u jednom trenutku. Ovaj nedostatak EEPROMa se koristi tamo gdje želimo memoriju sa selektivnom promjenom sadržaja, tako da se danas koriste oba tipa memorije. Tabela.Uporedne karakteristike EPROM, EEPROM i Flash ROM memorija

Tip ROM memorije Karakteristika EPROM EEPROM Flash ROM

Kapacitet memorije/tehnologija 16Mbit/0.6µm 1Mbit/0.8 µm 16Mbit/0.6 µm Površina čipa 7.18x17.39mm2 11.8x7.7mm2 6.3x18.5mm2

Površina ćelije 3.8 µm2 30 µm2 3.4 µm2

Vrijeme pristupa 62ns 120ns 58ns Vrijeme brisanja minute - - Vrijeme programiranja/riječ 5 µs 8ms/riječi, 4s/čip 5 µs Ciklusa brisanja/upisivanja 100 105 103-105

n+ n+

p

Uvod (S) Odvod (D)

Vrata (G)-upravljačka elektrodaPlivajuća elektrodaSiO2

PROGRAMLJIVA LOGIČKA KOLA –PLD (Programmable Logic Devices) Programljiva logička kola predstavljaju integrirane krugove koji sadrže standardna elementarna logička i sekvencijalna kola u TTL, CMOS ili ECL tehnologiji koja se mogu proizvoljno organizirati (povezivati) na nivou silicija od strane korisnika sa ciljem postizanja odgovarajuće funkcije. Broj osnovnih logičkih krugova (ćime se mjeri složenost IC tipa PLD) danas se mjeri desetinama i stotinama hiljada, a njihova cijena ne prelazi nekoliko dolara. Programiranje odgovarajuće funkcije unutar ovakvih kola svodi se na korištenje dosta jednostavnih i cijenom pristupačnih softverskih paketa ćiji izlaz predstavlja kod koji se odgovarajućim programatorom upiše u prazan čip. Navedeni kod predstavlja u principu memorijsku matricu koja izvrši interna povezivanja logičkih kola i/ili funkcionalnih blokova sa ciljem postizanja tražene funkcije. Memorijske čelije unutar ove memorijske matrice u principu predstavljaju EEPROM čelije. Broj izvoda ovakvog IC je takođe bitna karakteristika. On se danas kreće od 8 do 144 (ili više). Ovi izvodi na neprogramiranom IC se dijele na fiksne (naponski, namjenjeni za programiranje) i programirljive. Korisnik prema zahtjevu aplikacije programirljivim izvodima daje odgovarajuća značenja, što se takođe uprogramira. Projektovanje logičkih funkcija danas je sigurno najjednostavnije i najisplativije primjenom PLD-a. Struktura PLD-a Osnovni koncept strukture PLD zasnovan je na činjenici da se bilo koja logička funkcija može realizirati sumom logičkih proizvoda (Primjer 1). Zato se PLD kola sastoje od I i ILI mreža. Mreže sa I kolima se koriste za formiranje logičkih proizvoda, a mreže sa ILI kolima se koriste za formiranje logičkih suma.

Primjer 1. Logička funkcija sa tri ulaza i dva izlaza. A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

∑∑

=+++=

=+++=

),,,(2

),,,(1

7653

7421

PPPPABCCABCBABCAY

PPPPABCCBACBACBAY

Ako je funkcija zadata tabelarno, onda nije potrebno vršiti njenu minimizaciju nego je prikažemo u potpunoj formi. Ako je funkcija prikazana analitički u sažetoj formi onda je potrebno izvršiti proširenje funkcije članovima koji ne mijenjaju vrijednost funkcije sa ciljem da se dobije potpuna forma. Primjer 2. Logička funkcija prikazana u sažetom obliku. Recimo da je gornja funkcija prikazana u sažetom obliku. Tada bi bilo:

.2,1

ACBCABYCBACBACBAABCY

++=+++=

Izvršimo proširivanje navedenih izraza članovima koji neće promjeniti njihove vrijednosti: za logički proizvod to je XX + . Tako ćemo Y2 proširiti tako da prvi član pomnožimo sa CC + , a drugi sa AA + , a treči sa

.BB + Y1 nećemo mijenjati jer je već napisana u potpunoj formi (nemože se sažeti). Uoćimo da smo svaki član proširili varijablom koja nedostaje. Dobili smo:

.

)()()(2

CBABCACABABCCBAABCBCAABCCABABC

BBACAABCCCABACBCABY

+++=+++++=

=+++++=++=

Kao što vidimo dobili smo isti izraz kao u prvom primjeru. Sada ćemo navedene funkcije realizirati u PLD tehnologiji.

A

B

C

P0P1P2P3P4P5P6P7

Y1

Y2

Slika 1. PLD realizacija logičke funkcije sa tri ulaza i dva izlaza. Kao što vidimo programiranje se svodi na definiranje veza unutar I i ILI mreže. Principijelno svi logički proizvodi mogu biti unaprijed isprogramirani, jer mi funkciju formiramo logičkom sumom onih proizvoda koje izraz treba. Praktično potrebno je samo ostvariti odgovarajuće veze izlaza iz I kola i ulaza u ILI kola. Te veze unaprijed postoje ili ne postoje. Ako postoje onda se programiranje svodi na raskidanje tih veza, što se može izvesti recimo pregaranjem osigurača. Ako veze ne postoje onda se one uspostavljaju programiranjem, što se može izvesti otvaranjem MOSFETa koji povezuje dvije navedene linije. U ovisnosti od tipa PLD ili proizvođača prisutna je i jedna i druga tehnologija. Sa stanovišta korisnika to nije ni bitno, jer se projektovanje ionako izvodi unutar softverskih paketa a programator odradi potrebne aktivnosti u ovisnosti od tipa PLDa koji se programira. Da bi apikacije na bazi PLDa bile upotrebljive pored polja sa logičkim kolima ovakvi krugovi su opremljeni i: -mogućnosti definiranja tipa izlaza: aktivna logička nula, aktivna logička jedinica,

komplementarni izlaz; -mogućnosti definiranja smjera pina (izvoda na čipu) (ulazni ili izlazni)

Vdd

PIN

MOSFET koji se programira

A

y

Slika 2. Principijelna šema definiranja smjera pina.

-flip-flopovi na izlazu. (pored logičkih kola PLD se opremaju i sekvencijalnim kolima kao što su flip-flopovi) Flip flopovi mogu biti korišteni pojedinačno tako da se njima formira određena sekvencijalna struktura ili da se pridruže ulaznim odnosno izlaznim pinovima. Kada se flip flopovi pridružuju ulazima/izlazima onda dobijemo registarske pinove (PORTovi). Danas se PLD kola opremaju flip-flopovima organiziranih u grupe (registre) koje odgovaraju dužinama memorijskih riječi (recimo 8 ili 16) tako da se mogu koristiti za memorijske module unutar funkcionalne strukture koju želimo postići. Neki tipovi PLD PROM PROM ima fiksirane veze u I mreži tako da imamo unaprijed formirane sve logičke proizvode čiji je broj vezan za broj promjenjivih. Programira se polje sa ILI kolima sa ciljem postizanja odgovarajuće funkcije. Ako se broj izlaza odabere 8 onda se može formirati fiksna memorija gdje ulazi predstavljaju adrese, veze u I mreži adresni dekoder, programirane veze u ILI mreži sardžaj memorije, a izlazi sabirnicu podataka. PLA Programljiva logička mreža PLA (Programmable Logic Array) ima I i ILI programljive mreže. Za razliku od PROM tipa PLA nema sve produktne članove nego je njihov broj manji od maksimalnog. Time se postiže ušteda u prostoru. Nedostatak svih produktnih čkanova se nadoknađuje mogućnošću programiranja i I i ILI polja. PAL Kod PAL kola ILI kola su fiksna a I programirljiva (Programmable And Logic).

GAL Opšta logička mreža GAL (Generic Array Logic) prestavlja PAL mrežu sa programirljivom izlaznom makroćelijom . Makroćelija prestavlja D flip flop sa dva multipleksera i trostatičkim invertorom. Na taj način je moguće formirati registarske izlaze (pinove čipa) sa različitim karakterom. Multiplekseri i trostatički invertor se koriste za definisanje tipa izlaza. PGA (FPGA) Programirljiva gejtovska mreža PGA (Programable Gate Array) predstavlja istu strukturu kao GA (Gate Array) s tim što korisnik može vršiti programiranje ovakvih GA. Naime standardni GA predstavlja jednu vrstu ASIC (Aplikacijski dizajniranih integriranih kola) koji se sastoji od međusobno nepovezanih gejtova. U procesu proizvodnje zadnjom maskom se definiraju veze koje obezbjeđuju zahtjevanu funkciju. Ove veze kod PGA formira korisnik. Za PGA se često koristi i oznaka FPGA (Field Programmable Gate Array) jer se programiranje izvodi od strane korisnika tj. u polju primjene. Zadaci za vježbanje.

1. Koristeći PROM realizirati memoriju 8x8 koja memoriše koeficijente jedinične sinusoide. (8 uzoraka na periodu).

2. Koristeći PLD realizirati dvobitni komparator. 3. Koristeći PLD realizirati BCD-7 segmentni konvertor. 4. Strujni izvor se sastoji od programirljivog dijela (OP u invertorskom spoju i grupa od 8

otpornika) i fiksnog dijela. Otpornici u programirljivom dijelu se mogu programski uključiti ili isključiti. Potrebno je realizirati šemu strujnog izvora tako da se struja može mijenjati od 0 do 10mA sa korakom od 10mA/256. Prekidače realizirati sa EEPROM ćelijama. Proračunati sve vrijednosti korištenih otpora. Ono što treba realizirati je označeno sa ? u šemi ispod. Veza između struje I i napona U je data sa:

1RUI −=

?

R1

R1

R2

R2

R

U

I