MS_MECATRONIQUE

[MS_MECATRONIQUE]1er janvier 2015

SommaireI-Introduction:2II-Reprsentation de projet :3III-Le fonctionnement de chaque composantet son description VHDL:3III-1) Bascule JK:3III-2) Dcodeur 4 vers 8:6III-3) Compteur JOHNSON:9VI-Assembler les blocs constituant le systme:10V-Conclusion:12

I-Introduction: L'lectronicien a toujours utilis des outils de description pour reprsenter des structures logiques ou analogiques. Le schma structurel que l'on utilise depuis si longtemps et si souvent n'est en fait qu'un outil de description graphique. Aujourd'hui, l'lectronique numrique est de plus en plus prsente et tend bien souvent remplacer les structures analogiques utilises jusqu' prsent. Ainsi, l'ampleur des fonctions numriques raliser nous impose l'utilisation d'un autre outil de description. Il est en effet plus ais de dcrire un compteur ou un additionneur 64 bits en utilisant l'outil de description VHDL plutt qu'un schma.Le deuxime point fort du VHDL est d'tre un langage de description de haut niveau.D'autres types de langage de description, comme l'ABEL par exemple, ne possdent pas cette appellation. En fait, un langage est dit de haut niveau lorsqu'il fait le plus possible abstraction de l'objet auquel ou pour lequel il est crit. Dans le cas du langage VHDL, il n'est jamais fait rfrence au composant ou la structure pour lesquels on l'utilise. Ainsi, il apparat deux notions trs importantes :De portabilit des descriptions VHDL, c'est--dire, possibilit de cibler une description VHDL dans le composant ou la structure que l'on souhaite en utilisant l'outil que l'on veut (en supposant, bien sr, que la description en question puisse s'intgrer dans le composant choisi et que l'outil utilis possde une entre VHDL) ;De conception de haut niveau, c'est--dire qui ne suit plus la dmarche descendante habituelle (du cahier des charges jusqu' la ralisation et le calcul des structures finales) mais qui se limite une description comportementale directement issue des spcifications techniques du produit que l'on souhaite obtenir.

II-Reprsentation de projet :Dans ce projet, on se propose dtudier un systme qui allume 8 lampes la sortie avec un dcalage de la droite vers la gauche ou inversement, selon les commandes lentre du systme.

Une bascule JKLes principaux blocs constituant le systme sont:

Un dcodeur bits

Un compteur Johnson 4 bitsLe systme sera dcrire en VHDL.Le travail sera effectu sous logiciel Quartus .VHDL signifie : langage de description matriel s'appliquant aux circuits intgrs trs forte intgration.III-Le fonctionnement de chaque composantet son description VHDL:III-1) Bascule JK:La bascule JK est une bascule synchrone (le plus souvent sur front) qui possde une entre J de mise 1, une entre K de mise 0, une entre dhorloge H, une sortie Q et une sortie complment de Q. Son fonctionnement diffre de celui dune bascule RST pour la situation ambigu R=S=1. Dans le cas J=K=1, la sortie est inverse.

Figure 1: Bascule JK.Toutes les bascules synchrones commercialises possdent des entres asynchrones de forage de mise 0 (R ou Clear) et de mise 1 (S ou Preset) prioritaires sur toutes autres entres.RCLKJKQ

0XXX0

1

00Q-1

1

101

1

010

1

11Q\-1

11XXQ-1

Figure 2: Table de vrit X :Etat quelconque (0 ou 1) Q-1 :Etat prcdent de Q J et K :Entre de mode Q\:Inverse de Q CLK :Broche HorlogeChronogramme de Bascule JK:

Figure 3: Chronogramme de bascule JK.

Figure 4: Description VHDL de bascule JKIII-2) Dcodeur 4 vers 8: Un dcodeur 4=>8 est un circuit 4 entres et 8 sorties. Cest un circuit qui, a un instant donn, na quune seule sortie active parmi les 4 ou les 8. Cest la sortie dont lindice correspond la valeur dentre.

Figure 5: Dcodeur 4 vers 8.Table de vrit:E3E2E1E0L1L2L3L4L5L6L7L8

000000000001

000100000010

001100000100

011100001000

111100010000

111000100000

110001000000

100010000000

Figure 6: Table de vrit dun dcodeur 4 vers 8.

Chronogramme:

Figure 7: Chronogramme dun dcodeur 4 vers 8.

Description VHDL :

Figure 8: Description VHDL dun dcodeur 4 vers 8.

III-3) Compteur JOHNSON:

Figure 9: Compteur Johnson.Description VHDL:

Figure 10:Description VHDL de compteur Johnson.Chronogramme:

Figure 11:Chronogramme de compteur Johnson.VI-Assembler les blocs constituant le systme: La description finale de systme dans un seul fichier, avec lutilisation de linstruction component et port map pour Linstanciation (lappel) dun composant, cest parce que aprs Analyse current file de chaque description vhdl dun composant, ce dernire devient connue pour la librairie.Description top VHDL:

Figure 12:Description Top Level de systme(projet complet).Aprs la compilation de code vhdl on peut suivre les dmarches suivants afin de voire le schma complet de systme:Tools => Netlist viewers => RTL viewer.

Figure 14:Reprsentation de systme comme un boite noire.

Figure 13:Description Top Level de systme(projet complet).

Figure 13:Description Top Level de systme(projet complet).V-Conclusion:Le langage de description VHDL offre de nombreux avantages pour la conception des circuits et des systmes. Ce pendant les outils de synthse et les technologies cibles imposent souvent certaines contraintes ou limitations quil faut prendre en compte pour aboutir une description.

Logique programmable (FPGA et VHDL)Page 11