國立中山大學電機工程學系

National Sun Yat-Sen University

Department of Electrical Engineering

碩 士 論 文

指導教授：陳遵立 博士

以數位訊號處理器為基礎之不斷電並聯運轉系統

Research and Development for DSP-based ON-Line

Uninterruptible Power Supply with Parallel Operation

研究生 ： 曾 國 棟 撰

中華民國九十一年六月

誌 謝

兩年的研究所生活是我在求學生涯中收穫最多的階段。在朝

著研究目標努力的路上，搜尋資料並處理接踵而來的問題，讓我

體驗到從事科學研究的艱辛以及突破研究瓶頸的喜悅。在此謹向

我的指導教授陳遵立博士致上崇高的敬意，感謝老師對我在專業

上的指導以及使我了解研究人員應有的執著與努力。

感謝所有曾經教導過我的師長，讓我的論文能順利完成。感

謝各位口試委員不吝指教，使得整篇論文能更周全完整。更感謝

連強、耿魁、仁裕、仁傑、福剛、南億、宏榮、宜德等學長們以

及詠宜學姊，由於你們的經驗傳承，使我能順利完成研究；同我

一起奮鬥的同學富存、盈州、育和、偉智、松琳、平峽、睿余、

証賀以及人偉、彥光、家銘、嘉宏、芳易、凱文、億晉等學弟們，

在實驗室一同努力的過程和西灣的點點滴滴將是最好的回憶，謝

謝大家。

最後，謝謝我的父親曾忠先生、母親林月嬌女士與妹妹冠

華、筱玲，感謝你們對我完全的支持和無怨無悔的付出，讓我順

利完成這段求學歷程，使得這一切得以實現。

僅以本篇論文獻給所有關注、協助過我的人士。

曾國棟 于西灣

2002，七月

學年度：90

學期：2

校院：國立中山大學

系所：電機工程學系研究所

論文名稱（中）：以數位訊號處理器為基礎之在線式不斷電並聯運轉系統

論文名稱（英）：Research and Development for DSP-based On-Line

Uniterruptible Power Supply with parallel Operation 學位類別：碩士

語文別：chi

學號：8939608

提要開放使用：是

頁數：71

研究生（中）姓：曾

研究所（中）名：國棟

研究生（英）姓：Tseng 研究生（英）名：Kuo-Tung

指導教授（中）姓名：陳遵立

指導教授（英）姓名：Tzuen-Lih Chern

關鍵字（中）○1 ：不斷電電源裝置

關鍵字（中）○2 ：數位信號處理器

關鍵字（中）○3 ：並聯

關鍵字（英）○1 ：UPS

關鍵字（英）○2 ：DSP 關鍵字（英）○3 ：Parallel

以數位訊號處理器為基礎之不斷電並聯運轉系統

研究生：曾國棟 指導教授：陳遵立 博士

國立中山大學電機工程學系

摘要

本論文設計並製作兩組以 DSP為控制器，結合電壓控制與電流控

制之在線式不斷電電源裝置，以達成並聯運轉的目的。並聯運轉的變

流器各模組皆具有相同控制方式。系統中利用比例控制器設計內迴路

電流控制器，並利用比例-積分(PI controller)設計外迴路電壓控制

器，使系統能降低因正弦波脈衝寬度調變(SPWM)在零電壓附近所引起

波形交越失真及負載變動所造成的影響。在系統參數相同的前提下，

經由數位鎖相迴路的控制，達到相位與頻率的同步控制以消除循環電

流的產生。

關鍵詞：不斷電系統、數位訊號處理器、並聯

Research and Development for DSP-based ON-Line Uninterruptible Power Supply with Parallel Operation

Postgraduate: Kuo-Tung Tseng

Advisor: Dr. Tzuen-Lih Chern

Department of Electrical Engineering

National Sun Yat-Sen University

Abstract

The thesis is accomplished two DSP-based On-Line UPS using voltage and current

control to implement the parallel operation. Each inverter in the parallel operation system

has the same control method. The system can reduce the zero crossover distribution

causing by SPWM and the influence causing by load variation with inner current and

outer voltage loop control which are taking advantage of P and PI control respectively.

On the premise of the same system parameters, the two system can achieve the

synchronous between phase and frequency by the control of digital PLL circuit to

eliminate the circulation current.

Keywords: UPS, DSP ,Parallel

目錄

第一章 緒論 1

1.1 研究動機與目的 1

1.2 論文大綱 2

第二章 在線式UPS系統架構 3

2.1 UPS種類及動作原理 3

2.2在線式UPS的優點 5

第三章 UPS換流器控制原理與並聯架構 6

3.1換流器基本架構 6

3.2正弦波脈衝寬度調變 7

3.2.1單極性切換 10

3.2.2低損失單極性切換 11

3.2.3雙極性切換 11

3.3交流穩壓控制 13

3.4並聯架構 15

第四章 實驗系統架構(1)─硬體電路 17

4.1交直流轉換器 18

4.2昇壓電路 22

4.2.1動作原理與驅動IC 22

4.2.2推挽式架構優缺點 24

4.2.3變壓器設計 24

4.2.4運用磁性元件軟體設計變壓器及電感 27

4.3換流器 28

4.3.1閘級驅動電路 29

4.3.2緩衝電路 30

4.3.3濾波器設計 33

4.4電路佈局 35

4.4.1電路元件的擺置 35

4.4.2電路板地線佈局 36

4.4.3電源線的佈局 38

4.4.4其它事項 39

第五章 實驗系統架構(2)─迴授電路 42

5.1電壓迴授 43

5.2電流迴授 44

5.3電池電壓偵測 45

5.4市電相位同步偵測 46

5.5市電頻率同步偵測 48

第六章 實驗系統架構(3)─數位控制級 50

6.1 DSP硬體架構 51

6.1.1 ON-Chip部分 52

6.1.2 OFF-Chip部分 52

6.2 DSP軟體架構 54

6.2.1系統檔規劃 54

6.2.2程式組譯與連結 55

6.2.3 UPS系統控制流程 56

6.2.4類比轉數位訊號格式 57

6.2.5數位脈波調變 59

第七章 實驗結果與討論 61

第八章 結論與未來展望 69

參考文獻 70

圖目錄

圖2.1 離線式(OFF-Line)UPS 3

圖2.2 在線式(ON-Line)UPS 4

圖2.3 線互動式(Line-Interactive)UPS 4

圖3.1 換流器架構圖 6

圖3.2 正弦波脈波寬度調變 7

圖3.3 ma與輸出電壓關係 8

圖3.4 正弦波脈衝寬度調變法能量等效圖 10

圖3.5 PWM單電壓極性切換示意圖 10

圖3.6 低損失單極性切換驅動示意圖 11

圖3.7 雙極性切換 12

圖3.8 UPS控制系統方塊圖 13

圖3.9 阻抗不匹配將有循環電流產生 15

圖3.10 耦合電感並聯架構示意圖 15

圖3.11 調整輸出阻抗並聯架構示意圖 16

圖3.12 額外建立控制中心架構示意圖 16

圖4.1 UPS單機系統發展示意圖 17

圖4.2 並聯系統示意圖 17

圖4.3 功因修正電路系統方塊圖 18

圖4.4. PFC迴授控制示意圖 19

圖4.5(a) 整流倍壓輸入電壓電流波形(180W電阻性負載、PF=0.68) 21

圖4.5(b) PFC輸入電壓電流波形 (60W電阻性負載、PF=0.95) 21

圖4.5(c) PFC輸入電壓電流波形 (130W電阻性負載、PF=0.98) 21

圖4.5(d) PFC輸入電壓電流波形 (200W電阻性負載、PF=0.99) 21

圖4.6 推挽式電源供應器電路 22

圖4.7 SG3525 PWM-IC應用方塊圖 23

圖4.8 變壓器設計流程圖 25

圖4.9 換流器與 DSP控制訊號示意圖 28

圖4.10 並聯系統換流器連接示意圖 28

圖4.11 閘級驅動訊號經由光耦合隔離後輸出 29

圖4.12 MOS安全工作區間 30

圖4.13 Snubber電路種類 31

圖4.14 Snubber電路示意圖 31

圖4.15(a) Vds切換波形，無 Snubber 32

圖4.15(b) Vds切換波形，加入 Snubber(R=68Ω，C=480pF) 32

圖4.15(c) Vds切換波形，加入 Snubber(R=68Ω，C=1nF) 33

圖4.16 類比與數位元件擺置應予區隔 35

圖4.17 類比與數位訊號走線減少跨越 36

圖4.18 佈局較佳的角度 37

圖4.19(a) 接地時的注意事項 37

圖4.19(b) 接地時的注意事項 38

圖4.20 避免電容效應產生 39

圖4.21 晶體震盪器(包地)與 DSP距離 40

圖4.22 高速 IC周圍以及直流大電端的去耦合電容 40

圖4.23 驅動訊號引線過長以及驅動訊號受干擾波形圖 41

圖4.24 加裝珠粒以修正引線過長缺失及修正後的驅動訊號 42

圖 5.1 系統迴授示意圖 42

圖 5.2 電壓迴授電路圖 43

圖 5.3 霍耳元件示意圖 44

圖 5.4 霍耳元件電壓-電流轉換圖 44

圖 5.5 電池電壓偵測電路圖 45

圖 5.6 相位同步示意圖 46

圖 5.7 市電波形圖與輸出波形圖 47

圖 5.8 ETU Timer中斷服務示意圖 49

圖6.1 DSP發展系統示意圖 50

圖6.2 ADMC401硬體架構示意圖 51

圖6.3 ADMC401程式運算方塊圖 51

圖6.4 哈佛架構示意圖 52

圖6.5 DSP中斷向量表 54

圖6.6 程式組譯流程 55

圖6.7 燒 ROM流程 55

圖6.8 系統初始化流程 56

圖6.9 ETU中斷服務程式 56

圖6.10(a) ADC中斷服務流程 57

圖6.10(b) ADC中斷服務流程 57

圖6.11(a) ADC的輸入範圍 58

圖6.11(b) ADC的擷取訊號模式 58

圖6.12 正規劃訊號與三角載波示意圖 59

圖6.13 由 DSP產生的正弦波示意圖與實際波形 60

圖6.14 正弦波調變與未濾波前的電壓波形 60

圖7.1 UPS換流器一、二實作圖 62

圖7.2 昇壓電路一、二實作圖 62

圖7.3 數位控制中心一、二實作圖 62

圖7.4 並聯系統實作圖 62

圖7.5 實驗室市電波形、諧波失真 63

圖7.6 無載系統一輸出電壓、總諧波失真 63

圖7.7 無載系統二輸出電壓、總諧波失真 63

圖7.8 系統一輸出電流、總諧波失真(50Ω電阻性負載) 64

圖7.9 系統二輸出電流、總諧波失真(50Ω電阻性負載) 64

圖7.10 無載系統一、二並聯運轉輸出電壓、總諧波失真 65

圖7.11 系統一、二並聯運轉輸出電壓、總諧波失真(50Ω電阻性負載) 65

圖7.12 系統一、二並聯運轉輸出電流(50Ω電阻性負載) 66

圖7.13 系統一、二並聯運轉輸出電流(電腦負載) 66

圖7.14 單機運轉時，瞬間加入第二台的運轉情形 67

圖7.15 電腦加載瞬間電壓電流波形圖 68

圖7.16 斷電復電瞬間與昇壓波形圖 68

表目錄

表 3.1單極性電壓切換模式開關狀態表 11

表 4.1採用推挽式架構與半橋式架構的比較 24

表 7.1系統一參數值 61

表 7.2系統二參數值 61

1

第一章 緒論

1.1 研究動機與目的

隨著個人電腦與工作站的普及、電腦網路與通訊設備的快速發展，以

及 處 於 公 共 電 力 不 甚 穩 定 的 情 況 下 ， 不 斷 電 電 源 供 應 系 統

(Uninterruptible Power System)的需求正快速成長。電腦及周邊新產品

的快速成長，高容量的不斷電供電系統有使用上的方便，但成本可能大為

提高。若能依使用者需求將不斷電系統並聯使用，將可降低其成本。此外，

若有單組設備故障時，尚可經由其餘系統補足負載所需電流，維持負載運

轉的可靠度也能因此提昇。

有鑑於此，本論文即是製作以數位信號處理器（DSP）為主控器之在

線式（ON-Line）不斷電系統，並且在單機模組化後，完成系統並聯運轉

的可行性。近年來 DSP的技術迅速進步，運算速度大幅提昇，使得控制理

論得以藉軟體實現。隨著半導體產業的進步以及 IC 價格的逐漸滑落，以

DSP 控制中心的 UPS產品將在市場中更具競爭性。

並聯運轉方式可以擴充系統的容量、增加系統的效率與可靠度，但並

聯運轉的困難度為同步操作問題。本論文採取數位鎖相迴路的控制方式來

加以解決。DSP 有提供事件觸發機制供使用者使用。使用在模組化且系統

參數相同的不斷電系統中，可消除循環電流的產生以及不危害變流器的運

轉。【1,2】

本系統是以整合型 DSP ADMC401為主控器來發展【3~5】，其中包含了

類比轉數位信號（ADC）電路、數位脈波調變（PWM）輸出電路、數位可規

劃 I/O port等 UPS常用的週邊應用電路，使用 ADMC401來作為 UPS的主

控器可以說是非常的方便。

2

1.2 論文大綱

論文中內容共分成八章，第一章序論，說明研究動機與研究主題。第

二章在線式 UPS 系統架構，介紹整個不斷電電源系統之實驗架構。第三

章控制器設計。說明本系統使用的控制架構以及並聯系統的模型【6~10】。

第四章為硬體電路部分，介紹變壓器設計，電池之昇壓電路、換流器等相

關硬體電路。並說明電路實作中，電路佈局的注意事項與重要的參考準

則。第五章為迴授電路，介紹電壓迴授及電流迴授，相關電路之設計技巧。

第六章為數位控制級，介紹 DSP的硬體架構及撰寫軟體程式的設計流程，

控制變流器頻率同步輸出的方法，數位 PWM以及迴授信號類比轉數位信號

之運算方式。第七章實驗結果，將實驗中單機以及並聯實驗結果波形呈

現。第八章則是結論。

3

第二章 在線式 UPS系統架構

2.1 UPS種類及動作原理

UPS依輸出容量可分為微型、小型、中型及大型等種類，從幾百 VA

到幾 KVA輸出容量均有，可依設備之需求電力選用。若依動作形式則可分

為離線式(OFF-line)、在線式（ON-line）及線互動式(Line-interactive)

三種，針對這三種 UPS運作情形及優缺點說明如下：

圖 2.1所示為離線式 UPS或稱待機式 UPS。此類 UPS當市電正常時，

直接由市電供應負載，換流器(Inverter)處於待命狀態。當市電中斷，立

刻改由換流器輸出交流電力繼續供應負載。

Inverter LoadCharger

Battery

AC

AC normal

AC off

圖 2.1 離線式(OFF-line)UPS

優點：價格最低。

缺點：電力品質不良問題無法完全改善。

圖 2.2為在線式 UPS。此類 UPS在市電正常時，利用市電整流成直流

再切換成交流電力，重新製造一個比市電更純淨更穩定的電源，以供應負

載。而當市電中斷時，則由電池昇壓提供換流器所需的直流大電，繼續輸

出交流電力供應負載。其中只有當 UPS故障時，才會由旁路(Bypass)提供

電力。

4

AC PFC Inverter

Battery

Load

AC normal

AC off

Bypass

圖 2.2在線式（ON-line）UPS

優點：能提供純淨的交流電力輸出，電力品質不良的情況能完全改善。

缺點：價格高，換流器持續運轉，故障可能性較離線式 UPS 高。

圖 2.3所示為線互動式 UPS。此種 UPS乃是將換流器設成可逆的。換

流器在市電正常時當作充電器用，而在市電中斷時則當發電機用，此時需

一個切換開關將系統與市電電源分開，否則 UPS就會把電力反送回市電線

上而導致過載。

AC

Battery

Filter

ChargerAC/DCInverterDC/AC

Load

AC normal

AC off

圖 2.3線互動式(Line-interactive)UPS

5

優點：亦能改善部分電力品質不良之影響，價格介於在線式與離線式之間。

缺點：控制複雜。

2.2 在線式 UPS的優點

在線式 UPS於市電正常時，經由濾波器、整流器再經過換流器產生一

純淨而穩定的交流電源，使得電力品質不良、諸如電力突昇(Surge)、突

降(Sag)、高壓突波(High Voltage Spikes)、電力線雜訊(Electrical Line

Noise)、 減 弱 (Brownout)、 中 斷 (Breakout)、 頻 率 異 變 (Frequency

Variation)等情況，皆可得到改善。此外，因為經過多級交直流的轉換，

會多付出額外的靜態功率損失，但可經由切換技術以及電路佈局技術加以

改善。再者，使用電子儀器時，電力品質對於儀器壽命具關鍵的影響。所

以在先進已開發國家中，在線式 UPS常用於保護重要設備或對電源品質要

求較高之儀器設備。

6

第三章 UPS換流器控制原理與並聯架構

3.1 換流器基本架構

單相換流器電路一般可分為半橋式 (half bridge)和全橋式 (full bridge)架

構，本論文為單相全橋式換流器，如圖 3.1所示。其優點為在相同輸入電

壓下，其最大輸出電壓為半橋式的兩倍。因此在相同功率下，全橋式換

流器之輸出及開關電流僅為半橋式之一半，此對高功率用途是一大優

點，因其可降低元件並聯的使用。

圖 3.1換流器架構圖

全橋式換流器的基本動作原理為 T1 和 T4 同時導通時 Vm=+Vdc，反

之 T2和 T3同時導通時，Vm=-Vdc，藉由控制開關元件的導通與截止，我

們可以將直流電源轉換成大小及頻率均可調整之交流電源。

功率元件開關並非理想，若同一臂的功率開關尚未完全截止前，另

一功率開關已經導通，會造成同一臂開關同時導通而短路的現象。因此

必須在功率開關的驅動訊號中，加入一短路保護時間 (dead time)，以避免

短路的情況發生。保護時間將影響輸出波形諧波振幅的大小，時間過長

會造成輸出電壓低次諧波的增加，過短可能無法達到短路保護的效果。

本文將此時間設定為 3μ s。

7

3.2 正弦波脈衝寬度調變

ON-Line的UPS系統由於換流器需將直流大電切換成正弦波以提供負

載，一般以正弦波脈衝寬度調變技術 (Sinusoidal Pulse Width Modulation，

SPWM)來達成【11,12】。換流器的 SPWM切換技術如圖 3.2 所示。由一

正弦波控制信號 Vcontrol與一三角波 (又稱載波 ) Vtri做比較。三角波之振幅

為∧

Vtri，頻率為 fs， fs決定換流器開關的切換頻率，亦即取樣頻率，正弦

波控制電壓 Vcontrol之基頻 f1決定換流器之輸出電壓頻率，而其振幅則決

定換流器輸出電壓的大小。定義振幅調制指數 ma為∧

∧

Vtri

controlV(其中 controlV

∧

為 Vcontrol之振幅 )，而頻率調制指數 mf為1f

fs

圖

圖 3.2正弦波脈波寬度調變

其中若載波維持一定 (意即∧

Vtri為一定值 )，根據 ma 大小的變化會有下列

三個工作區，如圖 3.3所示：

1. 線性調變區 (0＜ma＜1)

輸出電壓的基本波振幅 01V∧

為 Vd的 ma倍 (Vd為換流器兩端之輸入電

壓 )，亦即 VdmaV 01 ×=∧

(3.1)

2. 過調變區 (ma＞1)

輸出電壓波形無法維持正弦波形，且會產生較多的諧波成分，其輸出

8

電壓的基本波振幅與 ma 呈非線性關係，2

Vd4V

2Vd

01π

<<∧

，在不斷電電源

裝置中應盡量避免使用，因其會使輸出濾波器的要求增加。

3. ma增加為定值

此時將使輸出電壓波形變成方波，此時基本波之峰值成為定值，

2Vd4

V 01π

=∧

。

圖 3.3 ma與輸出電壓關係

在線性區操作，有下列兩點值得注意：

1. 參考圖 3.4，假設 mf=N，若以能量的觀點來看，則上下兩圖之斜線部

分面積要相等，因此：

∫ ⋅=×∧

N

2

N

1)-(i2 d sincontrolVVdπ

π θθδ ，各等效矩形脈衝波的寬度 δ為：

∫⋅=

∧i

N2

N1)-(i2 d sin

VdcontrolV

π

π θθδ =

−

∧

Ni2

cosN

1)-(i2cos

VdcontrolV ππ

= N

sini sinVd

controlV2

πβ ⋅

∧

= N

sini sinma2πβ ⋅⋅ (3.2)

其中N

-i2i

ππβ = ， i = 1,2,3… … N

9

此方波若用傅立葉級數展開

=f(i)N

sini sinma2πβ ⋅⋅ ，i = 1,2,3… … N，f( π2i + )=f(i) (3.3)

因為 f(i) 之傅立葉級數為 f(i) ~ Ao+∑∞

=

+1n

Bnsin(ni)Ancos(ni) ，

其中 Ao= ∫−

π

ππf(i)di

21

=0；

An= ∫−

π

ππ)dif(i)cos(ni

1=0;

Bn= ∫−

π

ππ)dif(i)sin(ni

1

將之展開可得 ∑∞

=

=1n

(ni)cos2

i ncos

2n

sinnVd4

f(i)βπ

π，n = 1,3,5 (3.4)

其優點為 01V 僅含有奇次諧波。

2.輸出電壓在其切換頻率的整數倍左右會行成一個側頻 (Side Bands)，諧

波頻率理論上可以下式表示：

1h k)f(jmff ±= 且 k(jmf)h ±= (3.5)

採用正弦波脈波寬度調變法的載波頻率通常為 8k~40kHz，而 UPS的基本

波輸出要求頻率為 50或 60Hz，mf的值會介於 133~800之間，所以換流器

電壓輸出波形中，實際上不包含低次諧波，它們所包含的最低次諧波的

頻率通常都在幾 kHz以上，因此在正弦波輸出的 UPS 裝置中，換流器所

需的濾波電容尺寸可以有效減小，一般為 10μ~20μF。

10

圖 3.4 正弦波脈衝寬度調變法能量等效圖

運用正弦波脈衝寬度調變於全橋式換流器時，一般可分為單極性電

壓切換，低損失單極性電壓切換，雙極性電壓切換。

3.2.1 單極性切換

PWM 單極性切換方式為全橋式變流器兩臂開關之切換信號分別由

Vcontrol、 Vcontrol- 與 Vtri比較產生，如圖 3.5所示。

圖 3.5 PWM單電壓極性切換示意圖

11

根據四個開關狀態，共有以下的輸出電壓之組合：

表 3.1 單極性電壓切換模式開關狀態表

T1 T3 T2 T4 Vout

On Off Off On +Vd

Off On On Off -Vd

On Off On Off 0

Off On Off On 0

由於輸出電壓在 0及 Vd+ 或 0及 Vd− 作切換，故此方式稱為單電壓極性切

換。其優點為輸出電壓變動為 Vd，而非雙極性切換之 2 Vd。

3.2.2 低損失單極性切換

圖 3.6 低損失單極性切換驅動訊號示意圖

此種調變方法於正半週或負半週時，只有兩個功率開關進行切換，

其損失約為傳統單極性切換方式的一半。故此種切換法可提升變流器的

效率。

3.2.3 雙極性切換

使用 PWM雙電壓極性切換的優點為只需一組互補的驅動訊號且可減

低空白時間 (Dead time)對 PWM換流器電壓的影響，從圖 3.5 中可看出，

若採用 PWM單電壓極性切換，則在零電壓附近的交越失真較 PWM雙電壓

12

極性切換大。但缺點為開關的切換損失較單電壓極性切換大。圖 3.5 中，

採用 PWM單電壓極性切換乃是利用兩組相位差 180�的正弦波參考信

號，將與三角波比較而得的兩組 PWM開關信號，經由 DSP的 AH、AL、BH、

BL四組輸出，分別用來驅動 T1、T3、T2、T4四組開關。從圖中可知，

T1、T4只有在正半週導通；T2、T3只有在負半週導通，因此其開關切換

損是採用 PWM雙電壓極性切換的一半。不過此一缺點可藉由箝位電位

(Snubber Circuit)來加以改善，將在第四章中說明。

圖 3.7 雙極性切換

在正弦波輸出的 UPS中，由於使用 SINPWM切換技術，其載波頻率決

定後，因其基本波頻率不是 50Hz 就是 60Hz，所以表示其頻率調制指數

mf(1f

fs )亦 為 定 值 ， 也 就 是 說 換 流 器 的 輸 出 電 壓 頻 率 為 定 值 (約

1%60Hzor 1%50Hz ±± )，這也是一個理想 UPS最基本也最重要的要求。但

若考慮 UPS換流器的輸出與市電同頻率同相位，因而在電源切換時，將

電源顫動 (power line chattering)的現象降至最低，則因為市電受到發電設備

與傳輸線干擾等影響，頻率可能會有些許的變動，這時換流器的輸出頻

率也必須跟著做些微的改變，此種鎖頻控制可交由數位式 PLL(Phase

Lock Loop)頻率合成器來加以實現，此將在第五章中加以說明。

13

3.3 交流穩壓控制

一個 UPS系統可能連接電阻性、電容性與電感性負載，具有先天上

的不確定性與大負載波動性，為解決此一問題而達到交流穩壓控制的目

的，本論文採用電壓與電流迴路雙迴路控制系統如圖 3.8所示【13】。

GpwmKpc 1/sL 1/sCPIVref+

-

-

Icom

VC

-

+

iO-

+

current feedback

voltage feedback

PI控制器 電流迴授比例控制器

圖 3.8 UPS控制系統方塊圖

其中輸出濾波器是由一個電感和一個電容所組成 LC filter，其關係如

下：

CLi vLiv +=•

CC iC

v1

=•

i i iC L O= −

整理可得動態方程式如下：

iCL vL

vL

i11

+−=•

OLC iC

iC

v11

−=•

14

其中

L=電感值

C=電容值

iL =電感電流

vC=電容電壓

iO =負載電流

電流迴路的目的在於加強系統對於突發性負載發生時的反應速度。

我們將負載電流 oi 視為一干擾源，而電流控制的目的即在於控制電感電

流 Li 使得迴授之電容電流 ci 會追隨輸入命令 comcI _ ，藉以調節電感器上的

電流以控制輸出電容器之充放電。透過圖 3.8的方塊圖，我們可得到 ci 與

comcI _ 的轉移函數為：

LCs

L

GKs

sL

GK

sI

si

pwmpc

pwmpc

comc

c

1)(

)(

2_ ++= （3.6）

其中 C為輸出濾波電容值

L為輸出濾波電感值

pwmG 為橋式功率級之線性放大增益，maxD

VdcGpwm =

其中 Vdc為換流器兩端之直流大電壓

maxD 為 SINPWM信號的最大責任週期比

我們只要適當調整 pcK 的值，即可以達到電流內迴路的控制目的。

電壓控制迴路的目的在於加強系統輸出的強健性與穩定性，藉著電

壓迴授計算出電壓誤差量送入 PI控制器並據以產生電流修正命令，得對

電感上的電流加以調節，使得電感電流可以針對輸出電壓的波動做出迅

速的反應，以達到穩壓迴授的目的。

15

3.4 並聯架構

並聯架構所需考慮的為各輸出電壓大小與相位不相同時，所產生的

循環電流問題。輸出功率的不相等將會造成變流器的損壞。克服單機之

間的循環電流問題後系統將能順利並聯運轉。

LOADSystemOutput

1

SystemOutput

2

I1 I2

圖 3.9 阻抗不匹配將有循環電流產生

並聯運轉方法約有以下幾種：

(1)以耦合電感的方式並聯

以耦合電感方式來作並聯架構時，系統變流器輸出的相位差範圍約

10 度時也可正常運轉。系統較有彈性，成本低。但無法掌握變流器之間

的差異。

Load

Inverter2Inverter1

M 1 M 2

圖 3.10耦合電感並聯架構示意圖

(2)調整輸出阻抗

藉由調整各別變流器的輸出阻抗，以達到消除循環電流的產生。控

制方式簡單，看會有額外的功率消耗在阻抗上。

16

Load

Inverter1 Inverter2

Z1 Z2

圖 3.11調整輸出阻抗並聯架構示意圖

(3) 額外建立一控制中心控制各單機輸出電壓大小與相位

此方式是建立一額外的負載分配中心，控制不同變流器的輸出電

壓，電流與相角等數據。此方式可以有效的消除循環電流，並且精準控

制相位角度。但需額外付出一控制中心的成本。

I n v e r t e r 1

I n v e r t e r 2

I n v e r t e r 3

L o a d

C o u n t e rC e n t e r

B u s

圖 3.12 額外建立控制中心架構示意圖

本論文在單機模組化的情況下，使每一變流器的參數一致，並以前

一節所述的控制架構，以市電為參考基準，對系統輸出電壓相位，頻率

與振幅作控制，降低系統循環電流的產生且使並聯系統正常運轉。由實

驗結果得知在單機運轉，並聯運轉分流狀況都有不錯的效果。

17

第四章 實驗系統架構 (1)─硬體電路

在線式不斷電系統與並聯架構如圖 4.1與圖 4.2所示，可分為四個部

分：提供換流器所需的直流大電有昇壓式直流→交流轉換器、直流→直流

轉換器，此外有直流→交流的換流器，以及系統的 DSP 控制中心，本章

將詳細說明。迴授電路以及數位控制級將於第五章及第六章介紹。

AC-DC Converter(PFC)

DC-AC Inverter

Digital Signal ProcessorADMC401

DC-DC Converter

AC

Battery

Control signal

PCControl signal

LOAD

圖 4.1 UPS 單機系統方塊圖

S y s t e m 1

S y s t e m 2

L o a d 1

L o a d 2

A C

P L L

P L L

圖 4.2 並聯系統示意圖

18

4.1交直流轉換器

傳統的交/直流轉換器由一個橋式整流器和一個大的濾波電容所組

成，具有架構簡單及成本低的優點。但其缺點為輸入電流之諧波失真大，

功率因數低，且輸出電壓不可控。為了要通過 IEC555-2及 IEEE519等規

定，提高功率因數並降低諧波電流是必要的。本論文採用主動式功率因數

修正電路，利用 PFC_PWM IC UC3854完成功因修正的目的，如圖 4.3所示。

主動式功因修正電路是一個具有規劃電流波形的預調器，能夠強迫電源電

流追隨線電壓的波形，使得功率因數達到 0.95以上【14】。

圖 4.3 功因修正電路系統方塊圖

本文中的功因修正電路可分為兩部分來討論：

1. 功率級部份

參考圖 4.3，此部份為一 Boost converter 的架構，其輸入電流為連

續且輸出電壓須大於輸入峰值電壓。若以一般 110V之市電為例，輸出電

壓大多高於 156V，通常是 200V以上，因此必須使用高耐壓耐流之功率開

關及快速二極體。

19

2. 控制電路部份：

通常主動式功率因數的修正主要是電流模式(current mode control,

CMC)，也就是直接迴授輸入電流並跟隨電流命令(current command)的波

形。常見的電流控制模式有三種；平均電流模式(average current mode

control) 、峰值電流模式(peak current mode control)、以及電壓控制

模式(voltage control mode) 。而 UC3854即是一顆專門為平均電流模式

控制所設計的 IC，參考圖 4.4。此部份之原理是：由三個控制迴路作用產

生一個與輸入電壓同相之 Imo，再與 PWM之參考電壓比較而控制功率電晶

體開關的切換，調整電感上之能量使得輸入電流(Iin)追隨此參考波形，

因此便可使電壓電流能同相位，得到高的功率因數。

圖 4.4 PFC 迴授控制示意圖

此部分所包含的三個控制迴路如下：

a. 輸入電流前饋迴授：

將市電整流後的線電壓經過一電阻 vacR 後，形成電流訊號前饋迴授，作

20

為電流輸出命令的基準。

b. 輸入電壓前饋迴授：此迴路取輸入電壓均方值做前饋迴授，可使輸入

功率不受輸入電壓變化的影響，因而使得電壓誤差放大器控制了輸入

功率。

c. 輸出電壓反饋迴授：為了防止因負載的變動而影響到輸出電壓的變

動，且可抑制線電流諧波失真，並可控制輸入功率與決定輸出電壓大

小。控制方法︰如圖 4.4所示，其基本原理為乘法器(MULT)的輸出命令

Imo=Iac×Vvea，亦即輸出電流命令等於 Iac 乘以輸出電壓迴授值。然而

Iac 是由 Vin 得來，其為一整流後的正弦波型。而 Vvea 可視為隨輸出

電壓而變動的一個大小比例值，因此輸出電流命令將追隨輸入電壓 Vin

產生同相之正弦波，達到功因修正的目的，而其平均振幅則控制了輸

出電壓大小。至於輸入電壓前饋迴授的目的即如上所示，舉例來說，

當系統的額定輸出功率一定時，迴授值 Vvea 為一定值，這時若輸入電

壓變為兩倍，則輸出電流命令也會變為兩倍，但由於平方器 (SQUARE)

和除法器 (DIV)的作用，它會除以輸入前饋電壓的平方，也就是四倍的

輸入電壓，因此會造成電流輸出命令減半。輸入功率等於兩倍的輸入

電壓乘以 1/2 的輸入電流，總功率維持一定。所以只要在系統的容許輸

入電壓範圍內，輸入功率將不受輸入電壓變化的影響。圖 4.5 為實驗波

形圖，由此可看出功率因數的改善。

21

圖 4.5(a) 整流倍壓輸入電壓電流波形 (180W 電阻性負載、PF=0.68)

圖 4.5(b) PFC 輸入電壓電流波形 (60W 電阻性負載、PF=0.95)

圖 4.5(c) PFC 輸入電壓電流波形 (130W 電阻性負載、PF=0.98)

圖 4.5(d) PFC 輸入電壓電流波形 (200W 電阻性負載、PF=0.99)

22

4.2昇壓電路

在市電中斷或異常時，UPS需將電池組 24V的電壓升至 250V直流大

電壓以提供換流器切換成交流電源，維持負載的正常運作。本論文用推挽

式 (PUSH-PULL)交換電源線路，如圖 4.6 所示，以下將說明其動作原理及優

缺點等【15】。

G1

G2

+

-

+

-

Vo

Q1

Q2S2

VI

D1S1

D2

Np1

Np2Ns2

Ns1

D1

D2

D3

D4

Lo

Co

Ci

圖 4.6 推挽式電源供應器電路

4.2.1 動作原理與驅動 IC

【狀態一】當功率電晶體 Q1 導通，則一次側繞組 Np1 會有電壓降產

生，其值等於 VI。這時所有繞組之起始端 (極性相同的端點 )都會感應一個

正電位，所以二極體 D1 會導通，電流經由電感 Lo 流至輸出負載與輸出

電容 Co 中，同時能量會儲存在電感 Lo 中。值得注意的是，由於電晶體

Q2 此時是在不導通的狀態，所以這時電晶體集極與射極兩端的耐壓為

VNP2+VI=2VI，也就是說在選擇電晶體時必須承受兩倍的輸入電壓，否則

會有燒毀之餘。

【狀態二】在狀態一的期間，流經一次側的電流會因一次側電感值和

輸出電感值的影響，而呈線性增加 (dtdi

LV = )。當 Q1 截止而 Q2尚未導通

23

前，兩功率電晶體皆處於 OFF的狀態，儲存在一次側與漏電感的能量會使

繞組的極性反轉，所以電晶體 Q2 的集極會變成負電位， D4 二極體導通，

返馳能量經由 D4 傳回至電源輸入線上；同時返馳能量將 D2 二極體導通，

並將能量傳至輸出端。

【狀態三】當 Q2 導通 Q1 截止時，D2 二極體會導通，電流經由輸出

電感 Lo 流經負載與 Co，同時將能量儲存在 Lo 中。

【狀態四】當 Q2 截止而 Q1 尚未導通前，其情況如同狀態二，因變

壓器極性反轉之作用，使得 D3 二極體導通，將返馳能量傳回電源輸入線

上；同時返馳能量將二極體導通，並將能量傳遞至輸出端，完成整個週期

的動作。

控制 IC 採用 SG3525 PWM調變 IC，如圖 4.7 所示。此 IC 具有 RC 震

盪器，可用來設定 PWM 的切換頻率；截止時間比較器可設定最大工作週

期；此外尚有兩組 PWM 輸出、軟啟動及完全截止 (SHUTDOWN)的功能。

迴授控制為電壓模式 (Voltage Mode)，因此在設計上比較容易掌握參數的

變動。

圖 4.7 SG3525 PWM-IC 應用方塊圖

24

4.2.2 推挽式架構優缺點

表 4.1 採用推挽式與半橋式電路的比較

優點 缺點

功率電晶體所需承受的

電流為半橋式一半 功率電晶體必須承受兩倍的輸入電壓

驅動電路的負端相連，在

電路設計上較簡單

若兩功率電晶體的特性不一樣，會在 B-H曲線上

的一個方向發生磁通擺動，易使變壓器鐵心飽和

推挽式電路架構一次側為低電壓高電流，特別適合應用於升壓電路；至於

變壓器鐵心飽和的問題可藉由 SNUBBER電路、良好的驅動電路和變壓器設

計來加以改善，將於後幾節中說明。

4.2.3變壓器設計

變壓器的設計在電力電子中扮演著非常重要的角色，它對於整個電路

的性能有著極為重要的影響。尤其是在設計高頻變壓器時，必須具備很多

相關的知識，諸如材料、物理、電學、磁學等，使得近來高頻變壓器的設

計技術越來越受重視。圖 4.8 為一般較為普遍的變壓器設計流程。【16,17】

25

圖 4.8 變壓器設計流程圖

茲說明如下 :

1. 定出變壓器的規格

包括輸入電壓、輸出電壓、輸出瓦數、操作頻率等。

2. 決定鐵心材質與大小

目前幾乎都是使用陶鐵磁 (Ferrite)材料來做為高頻變壓器的鐵蕊，至

於外型則有很多種，如 POT CORE、E CORE、PQ CORE、TOROID等，其優點

有：成本低、外型多、磁阻高、操作頻率範圍寬 (5kHz~200kHz)、穩定度

高等。我們可根據下列公式決定所需鐵蕊大小：

810K

DPoutAP ∗

∗∗∆∗∗∗

=fJBη

Pout：輸出瓦數

D：責任週期

K：繞線因子 (k=0.6，如 POT、E、U、 I 等鐵蕊；k=0.4，如 Totoid 鐵蕊 )

η：效率，一般約 0.8

26

B∆ ：允許之工作磁通密度

J：電流密度

f：工作頻率

3. 決定圈數

BeAetVin

Np∆∗∆∗

=(min)

t∆ ：最大工作週期

Ae：鐵心的鐵窗面積

至於初極與次級的圈數比則由基本變壓器定理VsVp

NsNp

= 即可決定。

4. 選擇線徑粗細

JIin

Ain =∗== 且IinVinPout

Pinη

由此便可決定所需的線徑粗細。變壓

器所使用的繞線線徑粗細非常重要，它決定可通過電流的大小，亦即所能

提供的瓦數大小，如果選用不當則有使變壓器燒毀的危險。

5. 選擇繞線架構

通常的繞線架構有簡易繞法及三明治繞法等。所謂三明治繞法是將次

級夾在初級內，若二次側攜有大電流則因二次側接近鐵蕊，可減少一次側

耦合至鐵蕊的高頻雜訊，降低銅損等。

6. 性能評估

變壓器的性能評估即檢視所設計的變壓器是否有達到要求，是否有符

合整體電路的性能等，一般會評估的項目有變壓器的頻寬 ( 10fBw ≥ ，f為

工作頻率 )、溫升 (為滿足安規之要求，溫升不宜超過 65℃ )、損失等。

變壓器的設計非一朝一夕就能上手的，往往需花上很多的時間，累積一定

的經驗後才能設計出較理想的變壓器。吾人可利用 Magnetics Designer

專業變壓器電感器設計軟體來設計，至於不同鐵蕊的參數、特性等則由它

們的 Data Sheet 中便可得知清楚的資訊。

27

4.2.4運用磁性元件設計軟體設計變壓器及電感

Intusoft 公司發行一套磁性元件設計軟體 (Magnetics Designer) 【18】，

可以幫助所有形式的變壓器與電感。可依電性規格完成變壓器與電感設

計。內建資料庫擁有上千種磁蕊與多種形式之材質。使用者亦可以在

EXECL環境建構自己的磁蕊與材質資料庫。這些磁蕊資料均由製造廠提

供包含：TDK，Magnetics，Philips，Micrometals，Ferrite international等

廠商，內容含有相關材質與尺寸等專用型號資料。

使用者亦可使用 H.F.與 S.F.magnet wire，square或 double square magnet

wire，Litz wire，pcb traces 或 foil等各種繞線，特別的繞線形式可自行加

入。Magnetics Designer可預估漏抗、繞組電容、峰值磁通密度、直流繞

組電阻、高頻交流電阻、銅損、鐵心損、重量、溫昇等數值，作為設計之

依據。

本論文所設計之推挽式昇壓電路之變壓器，一次側圈數為 53圈，電

壓為兩顆電池所提供的 24V，二次側圈數為 3 圈，輸出電壓為直流電壓

250V。

28

4.3換流器

換流器 (Inverter)需將前及提供的直流電壓切換成振幅、頻率、相位相

同於市電的正弦波，下圖說明系統的換流器架構。

圖 4.9 換流器與 DSP 控制訊號示意圖

圖 4.10 並聯系統換流器連接示意圖

29

4.3.1 閘級驅動電路

閘極驅動電路的設計關係著整個換流器操作的好壞，亦即整個在線式

UPS的好壞。首先根據系統規格的要求(MOS的端電壓大小、流經 MOS的電

流大小等 )選擇符合成本的功率原件。本實驗中的 Power MOS為 IRF460，

其耐壓 500V、耐流 20A(25℃ )、切換時間只需約 60ns，可以滿足設計的要

求。

基本電壓型 Power MOS 只需 Vt >GSV 即可控制 MOS的 ON/OFF，不過為

保護數位控制級 ADMC401並隔離控制信號和驅動信號，在設計上必須透過

一驅動電路設計將訊號隔離且將功率放大，如圖 4.11 所示，以防止干擾發

生。

TLP-250

Vcc1=12V

R1

+5V

ControlInput

Buffer

R2

圖 4.11 閘級驅動信號經由光耦合隔離後送出

每一個 Power MOS都必須用一個光耦合器隔離，本論文中採 TLP-250，

它具有快速響應以及高抗雜訊的功能。此外，在驅動電源使用上，橋式換

流器的上臂電源必須獨立，以避免 MOS切換時造成短路的現象，下臂則可

共用一組電源。

30

4.3.2 緩衝電路 (snubber)

功率元件在切換時，電壓與電流重疊會對元件本身造成相當大的功率

損耗，尤其是電路中的雜散電感會在切換時造成相當大的突波變壓與電

流，如果元件的工作點超出其安全工作區(SOA)，功率元件會因此而損壞。

改善此現象的一個簡單方法，就是採用 SNUBBER緩衝電路，以下將分幾點

說明。

1. 安全工作區 (Safety Operation Area)

對 Power MOS 而言，決定其 SOA有三個因素：最大汲極電流 ID、汲

-源極之崩潰電壓 (BVDS)、以及內部半導體 PN 接面的溫度 (Tj)。圖 4.13

為一增強型 N 通道 MOS 的 SOA示意圖。圖中可看出這三個因素的對應

關係，若功率元件在切換時的工作點超出了此 SOA的範圍，則有燒毀之

餘。

脈波

直流

ID

VDS

ID(max)

BVDS

Tj(max)

圖 4.12 MOS 安全工作區間

2. SNUBBER電路

大凡可以用來保護功率元件的電路設計都可稱為 SNUBBER電路，因此

其種類繁多，可細分如圖 4.13 所示。

31

SNUBBER緩衝電路

主動式(線路複雜,成本高)

被動式(線路簡單,成本低)

導通型(Turn ON SNUBBER)

截止型(Turn OFF SNUBBER)

RC截止型RCD截止型

圖 4.13 Snubber 電路種類

一般而言，功率元件在截止時所造成的切換損較大，故本論文中採用

截止型 RC SNUBBER電路，如圖 4.14 所示，其動作原理如下：當 MOS 截

止時，Vds 電壓開始上升，電容器 C 經由電阻 R充電；當 MOS 導通時，

儲存於電容 C 的能量經電阻 R及 MOS 放電。緩衝電路會消耗一些功率，

而使消耗在 MOS 上的功率減少，達到保護的目的。截止型 RC SNUBBER

的電路中，由於充電與放電的時間常數是由 R 和 C 所決定，所以在設計

上 R、C 值的選擇較為困難，一般 R 值約幾十至幾百Ω；C 值約幾百 pF

至幾十 nF。

圖 4.14 Snubber 電路示意圖

32

Snubber 效果說明：

0

200

400

600

800

-200

-400

-600

-800

Vds(Volts)

圖 4.15(a) Vds切換波形，無 SNUBBER

0

200

400

600

800

-200

-400

-600

-800

Vds(Volts)

圖 4.15(b) Vds切換波形，加入 SNUBBER

(R=68Ω，C=480pF)

33

0

200

400

600

800

-200

-400

-600

-800

Vds(Volts)

圖 4.15(c) Vds切換波形圖

(R=68Ω，C=1nF)

圖 4.15(b)雖然加入 Snubber 電路，仍有高突波，但可藉由加大電容值來改

善。將電容值調大可改善 MOS turn off時的高突波，但須注意如果電容值過大，

會使 MOS切換時的上升時間與下降時間過長而導致上下臂同時導通，燒毀 MOS。

4.3.3 濾波電路設計

設計變流器時，輸出濾波電感與電容選擇與變流器之切換頻率、輸出

基本波頻率及輸出電壓諧波失真有關。較小電感值與較大電容值會產生較

低的諧波阻抗值，變流器會有較佳的暫態響應【19】。

為了從切換後的高頻信號得到基本波，電感電容諧振頻率選擇小於切

換頻率的十倍，截止波約大於基本波的十倍為宜。

102

1*10 switch

ff

output

f

CLf ≤≤

π

電感大小與輸出電流漣波以及換流器動態響應有關。電感值太小將使

34

電流漣波過大而增加功率消耗，過小會使動態響應不佳。電感上電壓為

dtdi

LV LfL *=

假設最大電感漣波電流值需小於 maxI∆ ，因此可導出

max

*I

TVL sL

f ∆≥

其中 lV 為電感端電壓， sT 為電感電流導通時間。

而電容器的選擇根據最大操作電流以及切換頻率而定。假設電感上漣

波電流為電容所吸收，電容兩端電壓即為輸出電壓，可表示為

∫=2

1

1 t

tco dti

CV

ci 為流入電容之電流值

假設一個切換週期內電感漣波電流最大平均值為 max21

I∆ ，則輸出電容

值為

o

sf V

ITC

∆∆

≥*2

max

正確選擇換流器的輸出濾波電感及電容值，將會對系統的穩定度有很大影

響。

35

4.4電路佈局

在電路設計的過程中，一般會先以手焊板測試電路的雛形檢測其動作

原理是否如預期中正確，之後再經由 Layout 的過程轉移到 PCB板上，達

到產品化的要求。將動作正確的系統轉移到 PCB板的過程，可能因為元

件的擺置亦或訊號的走線方式造成動作錯誤的情形。以下討論必須遵守的

原則以及雜訊解決之道。【20~22】

4.4.1 電路元件的擺置

要將電路圖轉換成為PCB電路板首先要對電路元件的位置做適當的安

排，適當的位置不但對於系統的 EMI雜訊有改善的效果，元件擺置是一個

重要關鍵，不良的元件擺置將使得 EMI雜訊很高，而且難以改善。

一般電路中都包含有數位訊號及類比訊號，而較佳的設計是將類比元

件和數位元件分做成幾個個別的區域。數位元件及類比元件分成不同的區

域置放，可以將彼此間互相干擾降低，因為數位元件通常有著相當高的時

脈 (Clock)，會有較多高頻諧波造成干擾。而數位元件的電壓、電流是屬於

較小的能量振幅，若類比元件相對於數位高頻雜訊很近，則因類比訊號通

常會有放大的功能，使得這些高頻雜訊的振幅會放大，更增加了 PCB板

上 EMI修改的困難度。將不同特性的元件特性區別並擺置，會減低諧波

及干擾的影響並加以放大的可能。

AD

A DD

DA

AD

A

D

DD A

圖 4.16 類比與數位元件擺置應予區隔

36

再來要注意的元件間的擺置影響元件間相連接的線路問題，在電路板

的特性中數位元件通常會和數位元件連接，而類比元件也會和類比元件相

連接，一開始元件的擺置若不正確，則可能會將彼此間的走線拉的很長，

而使得雜訊更有可能經由線路而進入系統，若元件擺置拉近，則元件間走

線則可能會縮短，進而使 EMI的影響減少，由圖 4.17 可發現對於擺置對

走線的影響。一般在元件擺置位置時，一個元件通常不只跟一個元件相連

接，可能與許多的元件都有互相連接到，雖然有將數位元件擺在一起，但

因為沒有考慮到數位元件的彼此關係，也有可能拉長走線。所以還要考慮

到元件與哪一個元件連接線較多，就將優先的放置在一起。另外要特別注

意的是電路圖中是否有繼電器、高電流開關及時序震盪器等容易產生 EMI

干擾的元件放置，以降低 EMI的干擾。

A

D

A

D

D

A

A

D

A

D

DD

A

圖 4.17 類比與數位訊號走線減少跨越

4.4.2電路板地線佈局

在電路板中最重要的為接地佈局，良好的接地 PCB設計將有效減低

共模雜訊的生成。一般電路中有高頻數位電路及低階類比電路，以及易產

生雜訊的電路其中包含繼電器或高電流元件，這些電路應予以分隔且接地

迴路不能混雜一起。在高速數位電路中設計接地要儘可能包含有多個平行

接地線路，這樣會減少電路中的電感，最好是有接地平面，最能有效降低

接地雜訊，一般是使用多層板，但價格卻會提高。且一般電路板導線佈局

時會盡量不用 90度走線以減低傳輸反射，建議使用 45度或以圓形來佈局。

37

最差(90度)

較佳(45度)

最好(圓形)

圖 4.18 佈局較佳的角度

佈局彎角的產生代表傳輸線的有效寬度突然增加，將導致嚴重雜散電

容效應，有如在傳輸線突然增加一個電容負載，對於需要上升時間較快的

電路而言，產生誤動作的情況。

接地要領簡單可分為兩點：一是地的配線越短越好，以免形成天線。

二是地之電阻越低越好，以免形成電位差。

圖 4.19(a) 接地時的注意事項

38

+

Didital CircuitryAnalog Circuitry

+ -

+ -

圖 4.19(b) 接地時的注意事項

在製作一兼具數位與類比兩種不同電路之基板佈局時，將數位部分與

類比部分予以分離成一完整區域，然後分別以接地銅箔將其包圍。最重要

的是數位電路地之銅箔與類比電路地之銅箔只能在基板的一點會合。

4.4.3 電源線的佈局

一般電源線的雜訊可用適當的電容器濾波，所以應先考慮地線的佈

局，再考慮電源線的佈局，在佈完接地線及電源線後，就是訊號線的佈局，

訊號線的佈局以最敏感的線路最先考慮，並去除電路間的耦合路徑。而通

常是與數位電路或雜訊產生電路介面的低階類比訊號電路最容易受到干

擾，並注意到在印刷電路版的正面與反面的電源線與接地線盡量避免有重

疊的現象，以免產生電源線與接地線之間有電容的產生，如圖 4.20 所示。

39

圖 4.20 避免電容效應產生

而數位板與類比板雜訊的來源也不一樣，類比電路的雜訊通常來自於

電路板的外部，而數位板的雜訊通常由內部所產生，因此降低數位板內部

雜訊是數位板重要的考量因素，數位電路最敏感的訊號為時序電路，其線

路盡量不要和高電流線路平行，以防止電磁互耦合。

4.4.4其它事項

以下為佈局時需注意的經驗，有助於系統的實現：

1. 震盪器的放置與包地

並且數位電路中的振盪器是一種 RF 電路，繞線時必須減少其對其他

電路的干擾，所以盡量將振盪電路的盡量靠近其所需要的元件 (如：數位

訊號處理器、微控制器等 )，且震盪器底下盡量包裝接地如下圖，且其它

線路盡量不要太近，但是若無法避免數位元件與類比元件必須混雜在一起

時，最好能將彼此的線路以 90 度相交，以降低互相耦合，而印刷電路板

40

的正面線路及反面電路最好也是呈 90 度互相交錯。

圖 4.21 晶體震盪器 (包地 )與 DSP距離

2. 旁路電容的放置

在每個 IC 封裝的電源接腳與地接腳端加裝一個旁路電容，將能提供

一低阻抗的路徑給高頻的電流脈波，使的高頻的電流脈波迴路面積減小。

為了維持旁路電容不產生傳導阻抗，可根據電流波的頻率決定旁路電容的

大小。在主電源裝置約可選擇 100μ的電容。至於高速的數位 IC 則適合採

用約 0.1μ的晶片電容 (接腳電容也可 )，適合用於高頻暫態能量的去耦合工

作。底下為實體的佈局圖。

圖 4.22 高速 IC 周圍以及直流大電端的去耦合電容

41

3. 驅動訊號的距離

在設計驅動 MOSFET 的電路有以下準則需注意。一是減少進入

MOSFET端點的引線長度，尤其是閘級的引線，否則會產生震盪的現象。

如果無法使用較短引線，可使用陶鐵磁珠粒 (Ferrite bead)，與 MOSFET串

聯使用，以減少寄生震盪的現象。其二是驅動級的阻抗需降低，以避免正

迴授的產生。如此可有效避免開關切換時上下臂瞬間同時導通的情況，可

降低系統燒毀的危險並減少功率靜態散逸。

圖 4.23 驅動訊號引線過長以及驅動訊號受干擾波形圖

圖 4.24 加裝珠粒以修正引線過長缺失及修正後的驅動訊號

在進行電路佈局設計時，僅可能考慮以上所述的注意事項，系統的效

果才會如預期般理想。否則只能在外部加上補強措施改善了。

42

第五章 實驗系統架構 (2)─迴授電路

在整個控制系統中，控制器藉由迴授訊號來得知系統的實際情況，如

果迴授電路設計不良、穩定性不佳或是精確度不夠等，將直接影響 DSP的

判斷，輸出錯誤的控制命令而造成誤動作。因此一個好的迴授電路設計在

控制系統中扮演著重要的角色，本章將說明 UPS系統中幾個主要的迴授控

制電路。

ACDSP

AMDC401LOAD

Inverter

Battery

Voltage detcet

Frequency

Phase angle

SPWMInductance current

Output voltage

AC Output

圖 5.1 系統迴授示意圖

43

5.1 電壓迴授

論文中的電壓迴授電路如圖 5.2 所示，將 UPS換流器的輸出比例縮小

後再經光耦合器 HP7820 隔離，但由於此時增益太小，故需用一差動放大

器將訊號放大再送入 DSP。本論文中將換流器所輸出的電壓依一定的比例

送進 ADMC401的 A/D介面 ADC，再透過內部的運算得到實際的電壓值，帶

入電壓控制外迴路，完成電壓迴授控制，並執行過電壓或低電壓保護【註

一】。

+

-

+

-

CMR SHIELD

Vout

HCPL-7820

2K

2K

150pF

10K

10K150pF0.1uF

+15V

-15V

0.1uF

0.01

uF

+5V

Vin

+ -

+

圖 5.2 電壓迴授電路圖

【註一：根據美國電腦事業設備工會(CBEMA)所擬定的電腦設備電力品質

需求規範指出，一般電腦能接受的穩態輸入電壓範圍在正常電源的+6%與

-13%之間，以輸入電壓方均根值為 110 V的電腦設備為例，所能接受之輸

入電壓的合理範圍為 95.7 V到 116.6 V，如果供給的電源超出這個範圍，

一般電腦不保証能完全正常工作，必須做過電壓和低電壓保護的動作； 另

一方面，如果電力完全中斷超過 8.33ms，則電腦有當機的可能。】

44

5.2 電流迴授

電流迴授乃是應用霍耳原理，亦即電流流過一磁場將產生一與電流呈

正比的電壓，如圖 5.3 所示。其電壓與電流之間的比例關係可參考不同元

件的 Datasheet。本論中之電流迴授透過 LEM所生產的霍耳感測器(Hall

Sensor)LTS-25-NP，其電壓與電流比依接腳設定不同而定，輸出電壓範圍

為 V625.05.2 ± ，相當具有彈性且精確度非常高。本論文將所輸出之電壓送

進 ADC4，經 DSP做運算及判斷後，完成電流迴授控制。

ＶH I

fI

c

霍耳效應元件

待測電流

磁鐵蕊

B磁場

定電流

圖 5.3 霍耳元件示意圖

圖 5.4 霍耳元件電流 -電壓轉換圖

45

5.3 電池電壓偵測

在市電中斷時，UPS的供電時間長短主要依賴蓄電池的容量而定。此

時電池開始進行放電的工作，一般在放電過程中，若蓄電池的電壓放電至

10.8V即可視為完全放電【註二】，這時需停止放電的動作以保護蓄電池，

增加電池的壽命。本論文蓄電池組採兩顆 12V/7AH的鉛酸電池串聯使用。

二顆串聯使用的好處可提昇蓄電池之直流供電電壓，以及提昇 UPS之整體

有效備載時間。因此在電池電壓偵測電路上，若電壓低於 21.6V就必須將

UPS關掉，以停止放電動作。實際電路如圖 5.5 所示，電池的電壓經由光

耦合器隔離後，只要選擇適當的操作點，即可將輸出電壓送入 ADC，以完

成電池電壓偵測的目的。

LTV-817

BatterySET

Vc

ADC1+

-24V

圖 5.5 電池電壓偵測電路圖

【註二：此值乃參考電池供應廠商所提供的充電建議】

46

5.4 市電相位同步偵測

當在線式 UPS發生故障時，才會由旁路 (Bypass)供應電力，此時負載

由 UPS轉移至電力線。若原先由換流器所輸出的交流電力與市電不同步，

在負載轉移時，由於相位急變，負載機器內的變壓器或電容等會流過電

流，產生電源顫動的現象而使電壓低下，可能會造成電腦當機或電子設備

的永久性損壞，所以 UPS輸出相位必須與市電同一相位同一頻率。此節先

就與市電同一相位加以說明。本論文中利用 ADMC401所提供的 ETU TIMER

中斷服務功能來實現相位同步。首先市電經過一比較器後產生與市電同步

的方波，再送入 ETU0 Channel，這時可設定 ETU0為正緣觸發產生中斷。

當中斷發生時再致能 (ENABLE)SINPWM的命令，此命令即為換流器之輸出電

壓命令，此時輸出電壓即與市電同步，整個流程如圖 5.6所示，而實測電

壓波型如圖 5.7 所示。【23】

市電OP

-

+

比較器

與市電同步的方波

ETU0正緣觸發產生中斷

ENABLESINPWM 與市電同步的UPS輸出

1 2

34

5 6

圖 5.6 相位同步示意圖

47

圖 5.7 市電波形圖及輸出波形圖

零交越點電路亦受到雜訊干擾，會造成 DSP 誤動作的產生。可加入

一磁滯電路來避免偵測錯誤的情形。並在後級加入緩衝電路可以有足夠的

電流以驅動 DSP 的輸入腳位，以使相位同步電路正常動作。

48

5.5 市電頻率同步偵測

除了確認 UPS換流器的輸出與市電同相位外，尚需注意是否與市電保

持同一頻率，以將電源顫動的現象降至最低。正常而言，理想的輸電系統

應提供頻率穩定 (60Hz)的交流電力，但可能因發電機切換等許多因素造成

電力的不穩定。一般 UPS系統所允許的輸入頻率 (即市電頻率 )變動為

5%60Hz ± ，在此正常範圍內，UPS換流器的輸出必須跟市電頻率同步，但

為防止瞬間同步所造成的電源波動，其頻率調節必須有所限制，一般線上

同步範圍為 0.5Hz± 即變化速率 (Slew Rate)為 0.5Hz/秒。當市電頻率異常或

是發生中斷，這時 UPS必須維持標準的輸出 (60Hz)而不能再隨市電做頻率

改變。在此同樣是利用 ETU TIMER中斷服務功能來實現，如圖 5.8所示，

茲說明如下：

1. 將市電經過比較器後所產生的同步方波分別送進 ETU0 Channel。

設定 ETU0 Channel為正緣觸發產生中斷，吾人將之稱為 B事件 (EVENT B)，

其中斷時會將所讀到的值放在專屬的 ETUB0暫存器。【註三】

2. 設定 ETU TIMER為 1μ sec(可調 )，當每兩個中斷產生時，將 ETUB0所讀到

的值與前一次所紀錄的值相減，即可求得頻率的精準值。(以 60Hz而言，

其一個週期約等於 16.667msec，則相減所得到的值為sec1

sec667.16µ

m =16667 )。

3. 若市電頻率＞60Hz，則 UPS換流器輸出做+0.5Hz/秒的變化率遞增；若

市電週期＜60Hz，則做 -0.5Hz/秒的變化率遞減。

若市電異常，則 UPS週期做 Hz5.0± /秒的變化率向 60Hz增減。

49

S e t C H 0、 EVENTRising Edge

o n e cyc le

圖 5.8 ETU TIMER中斷服務示意圖

【註三：ADMC401的 ETU TIMER中斷服務程式有兩種觸發的方式，正緣觸

發 (rising edge)或是負緣觸發 (falling edge)，對兩個 Channel (CH0＆CH1)

而言都一樣。而一個事件(ENENT)可以定義為正緣或是負緣，所以總共有兩

個 EVENT，稱為 EVENTA和 EVENTB。而暫存器 ETUB0則是當 Channel0的

EVENTB發生時用來儲存值的專屬暫存器。】

50

第六章 實驗系統架構(3) — 數位控制級

隨著微處理器及數位信號處理器性能不斷地提昇，在許多應用中數位

控制已經取代類比控制。數位控制器的優點很多，諸如軟體化程式設計，

可大量且快速地複製，比起類比控制具有更高的彈性，讓複雜的控制理論

或演算法有實現的可能性，達到智慧型控制的目的。此外，不受元件老化

及溫度漂移的影響，具有運算功能強大、週邊電路多元等特性，再加上 DSP

本身功能日益完備且價且成本下降，使得以 DSP為基礎的應用商品將成為

未來產業重點之一。

本章將分析實驗中所使用的數位控制器 (DSP)之軟硬體架構。其硬體部

分為 DSP發展系統的硬體介紹，包含 ON-Chip、OFF-Chip的部分及其所

提供的週邊電路和所支援的通訊介面等。軟體部分則包括系統檔規劃、執

行檔的產生、整個程式的初始設定與流程規劃以及外部 Boot Memory的設

定等，以下將分兩節詳細介紹。

圖 6.1 DSP 系統發展示意圖

51

6.1 DSP 硬體架構

本論文採用的 DSP是 ANALOG DEVICE公司針對無刷馬達伺服控制所推

出的整合型數位信號處理器 ADMC401，如圖 6.2所示；

圖 6.2 ADMC401 硬體架構示意圖

ADMC401的 DSP Core為定點格式 (Fix-Point)的 ADSP-2171，其在一個處

理器週期內 (38.5ns with a 12.96MHz crystal)能執行資料處理、命令傳

送、接受數位資料運算、輸出 PWM命令、中斷發生控制、外部介面溝通等

工作。其平行處理的模式使 CPU的運算速度加快。

圖 6.3 ADMC401 程式運算方塊圖

52

6.1.1 ON-Chip 部分

中央處理單元採用哈佛架構 (Harvard)，也就是將資料記憶體與程式記

憶體分開並配置專屬的匯流排，使 CUP能同時擷取指令與資料，加快程式

執行的速度。其內建 1K×16-bits寬資料可讀記憶體（Data Memory RAM）、

2K×24-bits寬程式可讀記憶體（Program Memory RAM）以及 2K×24-Bits

寬程式唯讀記憶體 (Program Memory ROM）。此外，尚提供兩組串列埠(Serial

Port)，可與電腦做非同步串列傳輸 (UART)、八組類比轉數位信號轉換器

(ADC)、三組PWM輸出以及十二組數位輸出入埠(Programmable Digital I/O)

等，適合實現 UPS 控制。

P r o g r a m sa n d

D a t aD a t a

P r o c e s s o r

H a r v a r d a r c h i t e c t u r ee n a b l e s f a s t e r o p e r a t i o n

圖 6.4 哈佛架構示意圖

6.1.2 OFF-Chip 部分

在 ANALOG DEVICE公司所設計的 ADMC401發展系統中，除了將所有的

輸出入信號另外擴充成方便的連接介面外，也提供了一些 JUMPERS能讓使

用者更靈活的設定想要的操作模式。此外它亦提供了 Serial ROM、

External Memory以及 External EPROM介面。在系統發展初期，可藉由

ANALOG DEVICE公司所提供的 Motion Control Debugger軟體來進行測試

與除錯，待系統發展成熟穩定後，則需將程式燒錄至 ROM中以達到商品化

的要求。有鑑於此，ADMC401的發展系統板上提供 SROM以及 EPROM介面，

53

經由程式組譯成其介面要求的通訊協定後，即可從 SROM或 EPROM完成開

機 (Boot)的動作。此外，尚提供 12K×24-bits寬外部程式可讀記憶體

（External Program Memory RAM）以及 11K×16-bits寬外部資料可讀記

憶體（External Data Memory RAM）的擴充介面，使用者可藉由程式系統

檔的規劃來做適當的存取。程式設計者可以進行更複雜的程式撰寫、更靈

活的擴充。週邊設備等。

54

6.2 DSP 軟體架構

由於各家廠商的 DSP語法都不盡相同，所以在軟體撰寫上需注意其特

定的程式語法。然而 DSP的架構跟傳統的單晶片類似，所以撰寫程式的觀

念也類似，再加上近來各家廠商為了推廣其 DSP讓一般程式設計者也能很

快的上手，紛紛推出 C語言的組譯器，使得程式設計者可以更輕易地從事

大量複雜的運算，且易於除錯 (Debug)。本節將介紹程式的組譯流程、整個

UPS系統的控制流程以及類比轉數位信號的格式和數位脈波調變方式。

6.2.1 系統檔規劃

為了使 DSP了解系統之架構，必須建立一系統檔 (.SYS)，用來說明程

式記憶體 (PM)、資料記憶體 (DM)以及 I/O位址之配置等，以便 DSP辨識。

這就如同在 DOS中的傳統記憶體規劃一樣，從哪個區段 (位址 )到哪個區段

(位址 )是用來做什麼用的，比方說從 00000H到 00400H是用來放中斷向量

表的。在所安裝的 Motion Control Debugger中已經幫使用者內建好一系

統檔，在連結 (Link)時將它連結進來即可。若使用者想自己規劃系統檔，

則需將先前所建的文字檔 (.SYS)組譯成系統檔 (.ACH)方能為 DSP接受。

圖 6.5 DSP 中斷向量表

55

6.2.2 程式組譯與連結

任何微算機系統都需將程式設計者所寫好的文字檔組譯 (Assemble)連

結 (Link)成系統可讀的機械碼 (Machine Code)才能執行，DSP也不例外，其

動作流程如圖 6.6 所示。

. E X E

S o u r c e C o d e. D S P

. H

A s s e m b l e. L S T. O B J. I N T

. C D E

L I NK. O B J

+. A C H

S y s t e m F i l e. A C H

圖 6.6 程式組譯流程

若需從外部 ROM做 Boot，則需另外採用 Motion Control Debugger

內建的 MAKEPROM以及 SPL21組譯工具將其轉成 Serial ROM或是 EPROM能

讀的格式，如圖 6.7 所示。

. D B S . B N M

. E X E

M A K E P R O M S P L 2 1

E P R O M S e r i a l R O M

圖 6.7 燒 ROM流程

56

6.2.3 UPS 系統控制流程

系統控制以圖形說明如下：

圖 6.8 系統初始化流程

圖 6.9 ETU 中斷服務程式

57

圖 6.10(a) ADC 中斷服務流程

圖 6.10(b) ADC 中斷服務流程

6.2.4 類比轉數位訊號格式

在 ADMC401中有八組類比轉數位信號轉換器 (ADC)，其精準度為 16-bits

字元長度，可滿足精密迴授控制的要求。其數入類比訊號範圍為+2V~-2V。

當然也可依使用者的需求將輸入訊號範圍調整為+4V~0V。ADC有兩個主要的

取樣模式，同步模式 (Simultaneous Mode)和連續模式 (Sequential Mode)。其

整個轉換所需的時間是一樣的 (ADC的時脈訊號 Tckadc=4‧Tck，整個轉換動

作需 11Tckadc=44‧Tck)，在 PWMSYNC Pulse信號的正緣開始觸發，緊接著

取樣和保持，直到八組 ADC都完成轉換後便會產生一專屬的中斷服務程式

ADC_ISR。整個 ADC的動作流程如圖 6.11b所示， 值得注意的是，撰寫程式

時若採 PWM單一更新模式(Single Update Mode)，則 PWMTM暫存器的值必須

是偶數，理由如下：

58

PWMTM=2n，Ts=2‧PWMTM=4n‧Tck=n‧(4Tck)=n‧Tckadc 這樣才能確

保在下一個轉換週期開始時，Tckadc與 PWMSYNC Pulse的時脈同步。

圖 6.11(a) ADC 的輸入範圍

圖 6.11(b) ADC 的擷取訊號模式

此外使用 ADC 轉換時，未使用的腳位儘可能不使之浮接，而以接地

方式處理。避免因雜訊竄入系統而有誤動作或 DSP Shutdown發生。

59

6.2.5 數位脈波調變

經由數位運算所得的開關責任週期命令，比起由傳統類比電路比較所得

的責任週期訊號，不但更加準確無誤而且也節省了原件成本。本節將說明數

位 SINPWM的計算方式。首先，我們必須將和參考正弦波比較用的三角載波

正規化，如圖 6.12 所示，以其中一組 PWM Channel，A Channel為例。圖中

)1(2

, )1(21

21

),(21

SM

PM

ST

PQ MSTMPQ VrefA

TsATonVrefA

Ts

ATonTs+=∴−=

−⇒=∴∆≈∆ (6.1)

接著由程式產生一正弦波信號 Asin(Wt)，其中 A即為振幅調制指數 ma、W

即為基頻 f1，如圖 6.13所示。將之帶入(式 6.1)即可得到開關的責任週期訊

號，此訊號仍然維持正弦調變，如圖 6.14 所示。

圖 6.12 正規劃訊號與三角載波示意圖

60

圖 6.13 由 DSP 產生的正弦波參考示意圖與實際波形

圖 6.14 正弦波調變與未濾波前的電壓波形

61

第七章 實驗結果與討論

根據以上各章節，採取電壓電流迴路的控制方式，以及硬體迴授方式來達

成系統的並聯運轉。兩組系統為 110V、60Hz 的單向交流電源輸出。以下為各

級實驗電路實體圖及系統參數表。最後為系統空載、加載、電腦負載實驗波形

圖。

表 7.1 系統一參數值

參數名稱 參數值

輸出濾波電容 20μF

輸出濾波電感 4.32mH

取樣頻率 20kHz

直流大電壓 250V

輸出電壓 110V

輸出頻率 60Hz

表 7.2 系統二參數值

參數名稱 參數值

輸出濾波電容 20μF

輸出濾波電感 4.4mH

取樣頻率 20kHz

直流大電壓 250V

輸出電壓 110V

輸出頻率 60Hz

62

圖 7.1 UPS換流器一、二實作圖

圖 7.2 昇壓電路一、二實作圖

圖 7.3 數位控制中心一、二實作圖

圖 7.4 並聯系統實作圖

63

圖 7.5 實驗室市電波形、諧波失真

圖 7.6 無載系統一輸出電、總諧波失真

圖7.7 無載系統二輸出電壓、總諧波失真

由圖 7.5、7.6、7.7比較市電與 UPS系統一、二輸出電壓波形圖，可

得知 UPS系統可提供比市電諧波失真更少的電壓源供使用者使用。

64

圖7.8 系統一輸出電流 總諧波失真(50Ω電阻性負載)

圖7.9 系統二輸出電流、總諧波失真(50Ω電阻性負載)

圖 7.8、7.9為系統分別作電阻性負載測試時，電壓、電流與總諧波失

真圖。

65

圖 7.10 無載系統一、二並聯運轉輸出電壓、總諧波失真

圖 7.11 系統一、二並聯運轉輸出電壓、 (50Ω電阻性負載)

(電流為單機負載電流)

圖 7.10為並聯系統輸出電壓與諧波失真圖，於無載的情況下大約和單

機的諧波失真相同。圖 7.11為並聯系統電阻性負載測試，因負載分配的緣

故，諧波失真比單機降低。

66

圖7.12 系統一、二並聯運轉輸出電流(50Ω電阻性負載)

圖7.13 系統一、二並聯運轉輸出電流(電腦負載)

由圖 7.12與 7.13可知，不論是電阻性負載或電容性負載，並聯系統

可平均分配電流，系統並無循環電流的產生。

67

(a)約 0度加入 (b)約 90度加入

(c)約 180度加入 (d)約 270度加入

圖 7.14 單機運轉時，瞬間加入第二台的運轉情形

由圖 7.14可知，單機運轉時瞬間將第二台系統投入，系統可保持正常

運轉，投入角度並不會影響系統正常運轉。

68

圖7.15 電腦加載瞬間電壓電流波形圖

圖 7.15為瞬間加載電腦的暫態響應圖，可得知UPS系統有良好的暫

態響應。

圖7.16 市電斷電電壓波形圖

圖7.16為系統偵測到市電斷電時，UPS輸出電壓波形圖。由 CH1可得

知電壓輸出相位不因斷電瞬間產生急變。CH2為升壓電路斷電瞬間昇壓至

250V繼續提供負載電力，復電時間為小於半個市電週期(8ms)，電腦可繼

續保持正常運轉，驗證了系統的可行性。

69

第八章 結論與未來展望

本論文對單模組的換流器採用 PWM雙電壓極性切換，配合電壓外迴路

PI控制器以及電流內迴路比例控制器，以及功因修正等電路，使得吾人能

充分掌控整個 UPS系統輸出變化特性。在多模組變流器並聯運轉中解決了

循環電流對系統造成不佳的影響，可令單模組系統擁有分擔於本身比例容

量的電流能力。由實驗結果顯示，不管是對於線性式或是非線性式負載，

其總諧波失真(THD)皆在標準值 5 %以內。最後以個人電腦為負載，在市電

正常時，經由 UPS供給交流電力要比直接由市電供給的諧波失真小，更能

降低干擾及保護電腦設備；在市電中斷時，亦能經由 UPS提供負載不斷電

的電力，以維持負載持續運作。如此更能證明此整個不斷電系統的實用性。

未來展望：

論文中整個實驗架構，在單模組與並聯運轉時，不斷電系統設計上已

經有著良好的響應表現，但是仍有未臻理想待改進之處，建議未來可朝下

列目標繼續研究：

1.在論文中採用很多交換式電源供應器電路，由於在高頻下操作較易

產生電磁干擾，而現今國際標準對 EMI、EMC的安規要求越來越嚴格的趨

勢下，應解決交換式電源供應器所造成的電磁干擾問題。

2.電力轉換的損失乃根源於開關切換所造成，將導致轉換器的效率降

低。可針對開關的 Snubber 電路作進一步的改善，並應用零電壓零電流切

換技術於高頻切換電路。進一步提昇整體系統效率。

3.並聯系統需發展監控軟體以供使用者了解運轉情況。若能透過 USB

介面或 IEEE1394 介面與電腦溝通，將更能符合未來市場潮流。

70

參考文獻

【1】T. Kawabata, N. Sashida, Y. Yamamota, K. Ogasaware and Y. Yamasaki,“Parallel

processing inverter system”, IEEE trans. Power Electron. Vol 6,pp.422-450,1991.

【2】T. Kawabata and S. Higashino,“Parallel operation of volyage source inverters”,IEEE

Trans. Ind. Appl., vol 24,pp.281-287,1988.

【3】Analog Devices Corp.ltd, “ADSP-2100 Family User’s Manuals.”,1999.

【4】Analog Devices Corp.ltd, “ADMC401 DSP Motor Controller Developer’sReference

Manual”,1999.

【5】Analog Devices Corp.ltd, “ADSP-2100 Family Assembler Tools ＆ Simulator

Manuals.”,1999.

【6】A. Tuladhar, J. Hua, T. Unger and K. Mauch,“Control of Parallel Inverters in

Distributed AC Power Systers with Consideration of Line Impedance Effect”,IEEE

Trans. Ind.Applications, vol 36,pp.131-138,2000

【7】J. F. Chen and C. L. Chu,“Combination Voltage-controlled and Current-control PWM

Inverter for UPS Parallel Operation”, IEEE Trans vol.10,pp.547-558,1995

【8】J. Holtz and K. H. Werner,“Multi-inverter UPS system with redundant load sharing

control”,in Proc. IECON,pp.159-164,1989

【9】Michael J. Ryan and Rovert D. Lorenz,“A high performance sin wave inverter

controller with decoupling”,in Proc. PESC,pp.507-513,1995

【10】R. Cheung, L. Cheng, P. Yu, and R. sotudeh,“New line- interactive UPS system with

DSP-based active power-line conditioning”in Proc. PESC,vol 2,pp.981-985,1996

【11】Y. Y. Tzou,“DSP-based Fully Digital Control of a PWM DC-AC Converter for AC

Voltage Regulation”,IEEE PSEC,vol. 1,pp.139-144,1995

【12】江炫樟，“電力電子學”，全華科技圖書有限公司，民國 88年

【13】鄒應嶼，賴晢宏，“快速動態響應 UPS換流器的 DSP控制器之設計與實現”，第二十二屆電力工程研討會

【14】鍾翼能、黃信凱、曾國境、洪正瑞，“Power Factor Corrector used in Switching-mode

Power Converter”第十九屆電力工程研討會

【15】梁適安，“高頻交換式電源供應器”，全華科技圖書有限公司，民國 84年

【16】黃文良，趙世文，王志浩，“電子變壓器及電路”，全華科技圖書有限公司，

民國 84年

【17】高頻變壓器設計實務，工研院能資所，經濟部工業局八十四年度工業技術人才

培訓計畫講義，民國 84年 6月

【18】Intusoft Crop，“Magnetics Designer”，1998

【19】P. A. Dahano, A. Purwadu and Qamaruzzaman,“An LC Filter Design Method for

Signal-Phase PWM Inverters”,IEEE Power Electronics and Drive System,pp.571-576,1995

71

【20】謝金明，“高速數位電路設計暨雜訊防制電路”，全華科技圖書有限公司，民

國 88年

【21】白中和編譯，“電子電路雜訊對策”，全華科技圖書股份有限公司，民國 85年

【22】郝筧丹編著，“Protel Schematic 99 SE”，全華圖書股份有限公司，民國 88年

【23】UPS Software Development Kit for Analog Device ADMC401 Developer’s

Reference Manual release 1.0 1999/09/01.

【24】鄒應嶼、馮雅聰、賴哲宏，“單相在線式 UPS的 DSP全數位控制”，電子月

刊，2001年 2月

【25】江炫樟，“UPS變流器之並聯控制技術探討”，電子月刊，2002年 2月

【26】洪壽隆，“應用 DSP於變流器並聯運轉分析與控制之研究”，國立成功大學電

機工程研究所，碩士論文，1999

【27】黃世中，“市電並聯電力轉換器之數位控制器的研製”，國立雲林科技大學電

機工程研究所，碩士論文，2001

【28】廖國安，“結合太陽能發電於不斷電系統並聯運轉之設計與研製”，國立雲林

科技大學電機工程研究所，碩士論文，2001

【29】胡仁傑，“以數位信號處理器為基礎之不斷電系統電源裝置”，國立中山大學

電機工程研究所，碩士論文，2001

【30】鄭福剛，“智慧型電動機車充殘電管理與診斷”，國立中山大學電機工程研究

所，碩士論文，2001

【31】王仁裕，“泛用型變頻器”，國立中山大學電機工程研究所，碩士論文，2001

【32】吳南億，“以數位信號處理器為基礎之電動機車無刷馬達驅動器”，國立中山

大學電機工程研究所，碩士論文，2001