Reti Logiche - Prof. Fabio Roli - people.unica.itpeople.unica.it/fabioroli/files/2019/03/Es-Cap-2.pdf · Reti Logiche - Prof. Fabio Roli Flip flop utilizzati per l’implementazione

Esercitazione di Calcolatori ElettroniciProf. Fabio Roli

Corso di Laurea in Ingegneria Elettronica

Esercitazione 1 (Capitolo 2)Reti Logiche

Reti Logiche - Prof. Fabio Roli

Sommario

• Mappe di Karnaugh• Analisi e sintesi di reti combinatorie• Analisi e sintesi di reti sequenziali sincrone


Semplificazione ottima di F

• Tabella di verità:

x y z F x y z F

0 0 0 1 1 0 0 1

0 0 1 0 1 0 1 0

0 1 0 1 1 1 0 1

0 1 1 0 1 1 1 1


Semplificazione di F

• Mappe di Karnaugh

1

0

11 10 01 00 z

x y

1

1 1 1 1

Implicanti primi

xyzF +=


Semplificazione ottima di G

11

10

01

00

11 10 01 00 yz

vw

1

1

1

1

1

1

1

wzvywvzwG ++⋅=


Analisi di reti combinatorie

• Si consideri la rete combinatoria caratterizzata da tre ingressi A, B, C e da due uscite le cui funzioni sono:

1. Scrivere la tabella di verità.

2. Calcolare le forme minime per mezzo delle mappe di Karnaugh.

Y1

= ABC + ABC + ABC + ABC

Y2

= ABC + ABC + ABC + ABC


Tabella di verità e mappe di Karnaugh

A B C Y1 Y2

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

1

1

0

11 100100C

A B

1

1

1

1 1

0

11 10 01 00

1

C

A B

1 1

Y2= AB + AC + BC

Y1 è già in forma minima!


Realizzare Y1 con porte NAND

Y1= ABC ⋅ ABC ⋅ ABC ⋅ ABC =

= A ↑ B ↑ C( )↑ A ↑ B ↑ C( )↑ A ↑ B ↑ C( )↑ A ↑ B ↑ C( )

Y1

A B C

Simboli NAND: ,↑ |


Calcolare Y3 = Y1 + Y2

1

0

11 10 01 00 C

A B

1

1

1

1 1

1 1

Y3= A + B + C


Sintesi di reti combinatorie:Esercizio 1

• Progettare una rete combinatoria che confronti due numeri X e Y a 2 bit, presentando un’uscita Z = 1solo quando il primo è minore o uguale al secondo (X≤Y).


Soluzione

X=(X0X1)2 e Y=(Y0Y1)2, dove (…)2 significa “in base 2”

In particolare: (00)2 = 0, (01)2 = 1, (10)2 = 2, (11)2 = 3


Mappe di Karnaugh

1

11

10

01

00

11 10 01 00 X0 X1

Y0 Y1

1 1 1

1 1 1

1

1

1

Z = X0⋅ X

1 + X0

⋅Y1

+

X0⋅Y

0 +Y0

⋅Y1 + X

1⋅Y

0


Sintesi di reti combinatorie:Esercizio 2

• Si progetti la rete logica che realizza un "visualizzatore a 7 segmenti”(ogni segmento è costituito da un led).

• Tale dispositivo consente di rappresentare le 10 cifre decimali, rappresentate in formato BCD (Binary Coded Decimal), accendendo la combinazione opportuna di segmenti.

• Ipotizzare che ciascun segmento venga acceso attraverso il segnale 1 e venga mantenuto spento con il segnale 0.

1

2 3 4

5 6

7


Soluzione: Suggerimenti

• Definizione del numero di ingressi: – Le cifre decimali sono dieci.– Quanti bit di ingresso sono necessari?

• Definizione del numero di uscite:– I segmenti sono sette.– Ognuno di essi assume due configurazioni:

acceso/spento.– Quanti bit di uscita sono necessari?


Rappresentazione delle cifre


Tabella di verità

1

2 3 4

5 6

7


Mappe di Karnaugh (1)








Reti sequenziali: analisi e sintesi

• Analisi: dal circuito, risalire alla funzione svolta dalla rete sequenziale.

• Sintesi: dalla definizione dei requisiti, progettare il circuito che realizza la funzionalità richiesta.

Rete sequenziale

Retecombinatoria

per latransizionedello stato

Retecombinatoriaper il calcolodell’uscita

FF

X SS’ YFF

FF

FF


Flip flop utilizzati per l’implementazione del blocco ritardante

Q(t+delta) Q(t)

Stato successivo Stato attuale


Analisi di reti sequenziali sincrone: Esercizio

A BX

T

T

Z

CLK

CLK

TA

TB


(1) Calcolo delle funzioni implementate dalle reti combinatorie

• Funzione di transizione dello stato:

• Funzione di uscita:

XBXBBAT

AXXBT

B

A

++=

+=

ABXZ =


(2) Calcolo della tabella delle transizioni

TA

= B X + AX

TB

= AB + B X + BX

Z = ABX

Q(t) Q(t+ δελτα) T

0 0 0

0 1 1

1 0 1

1 1 0


(3) Calcolo della tabella di flusso

• Associo a ogni configurazione della coppia AB uno stato: – 00 � S0; 01 � S1; 10 � S2; 11 � S3

• N.B.: lo stato futuro è rappresentato dalla coppia A’B’ nella tabella delle transizioni.


(4) Calcolo del diagramma degli stati

Riconosce lasequenza 1001


Sintesi di una rete sequenziale:Esercizio 1

• Progettare una rete sequenziale che presenti un ingresso X e un’uscita Z posta a 1 qualora venga rilevata la sequenza 1011.

• Si calcolino le forme minime delle variabili di eccitazione con le mappe di Karnaugh, utilizzando flip flop D.


Grafo degli stati


Tabella di flusso, codifica degli stati e tabella delle transizioni

Codifica degli stati:

S0: 00S1: 01S2: 10S3: 11


Mappe di Karnaugh



• Progettare una rete sequenziale che presenti un ingresso X e un’uscita Z posta a 1 ogni volta che viene riconosciuta la sequenza di sei bit 100101.

• Si richiede:– Il diagramma degli stati, la tabella di flusso e la

tabella delle transizioni.– Il calcolo delle forme minime delle variabili di

eccitazione dei flip flop con le mappe di Karnaugh. Si usino flip flop JK.


Grafo degli stati

S0 S1 S2

S3S4S5

0/0 1/0

0/0

1/0

0/01/1 1/0

0/0

0/0

0/0

1/0

1/0


Tabella di flusso


Codifica degli stati

• Per codificare 6 stati occorrono tre flip flop. La codifica è la seguente: – S0 � 000; S1 � 001; … ; S5 � 101.

• Nel seguito indicheremo ciascun bit della codifica con le lettere A, B, C. L’apice indicherà il bit nell’istante successivo a quello considerato.


Tabella delle transizioni

Tabella di eccitazione del flip flop JK


Mappa di Karnaugh Flip Flop ‘A’


Mappa di Karnaugh Flip Flop ‘B’


Mappa di Karnaugh Flip Flop ‘C’


Mappa di Karnaugh dell’uscita Z

• Infine, per quanto riguarda l’uscita:• Volendo utilizzare anche i don’t care:

Z = ABCX

Z = ACX



• Realizzare un flip flop JK a partire da un flip flop T e una opportuna rete logica. Sintetizzare la rete logica minima usando le mappe di Karnaugh e disegnare il relativo circuito.

• Esporre con la massima chiarezza il ragionamento seguito.


Struttura del circuito


Tabelle di eccitazione deiflip flop JK e T

Q(t) Q(t+τ) J K

0 0 0 d

0 1 1 d

1 0 d 1

1 1 d 0

Q(t) Q(t+ τ) T

0 0 0

0 1 1

1 0 1

1 1 0


Tabella delle transizioni e mappa di Karnaugh


Circuito completo



• Realizzare, con il metodo visto nell’esercizio precedente:– Un FF-T a partire da un FF-JK;– Un FF-D a partire da un FF-JK.

• La soluzione è lasciata come esercizio:– Si tratta di dimostrare che un FF-T è ottenibile da un FF-JK

ponendo T=J=K;– Analogamente, si può ottenere un FF-D ponendo D=J=K’

(l’apice indica la negazione).


Esercizio sui latch

• Esprimere le uscite di un latch JK asincrono e di uno sincrono secondo l’andamento dei segnali in figura (CLK è il segnale di sincronismo).

CLK

J

K


Soluzione

CLK

J

K

QS

QAS


Domande?

??

Documents

Reti Logiche - Prof. Fabio Roli - people.unica.itpeople.unica.it/fabioroli/files/2019/03/Es-Cap-2.pdf · Reti Logiche - Prof. Fabio Roli Flip flop utilizzati per l’implementazione