Stanko Pauraović Digitalna elektronika I - · PDF fileStanko Paunović DIGITALNA ELEKTRONIKA 1. svezak brojevni sustavi i kodovi, logički sklopovi, skupine integriranih digitalnih

S t a n k o Pa u r a o v i ć

Digitalna elektronikab r o j e v n i s u s t a v i i k o d o v i , l og i čk i s k l o p o v i , s k u p i n e i n t e g r i r a n i h d i g i t a l n i h s k l o p o v a , m u l t i v i b r a t o r i

I

Stanko Paunović

DIGITALNAELEKTRONIKA

1. svezakbrojevni sustavi i kodovi, logički sklopovi,

skupine integriranih digitalnih sklopova, multivibratori2. izdanje

Školska knjiga ° Zagreb, 1999.

PREDGOVOR

Digitalna elektronika zauzima posebno m jesto u brzom razvoju elektronike. Njezina prim jena u svim područjim a tehnike svakim je danom sve veća. Stoga je područje digitalne elektronike uvršteno u nastavne planove i program e srednjeg obrazovanja za sva zanim anja u elektronici, bilo kao zaseban predm et (digitalna elektronika) ili u kombinaciji s ostalim sadržajim a (elektronički sklopovi, analogni i digitalni sklopovi). Na tem elju dosadašnjeg razvoja i prim jene digitalne elektronike može se pouzdano tvrditi da će potrebe za obrazovanjem iz područja digitalne elektronike, bez obzira na moguće prom jene i sadržaje srednjeg obrazovanja, biti sve veće.

Opseg proučavanja gradiva iz područja digitalne elektronike u najnovijim obrazovnim program im a ovisi o nam jeni program a. Osim obveznog dijela zastupljenog u predm etim a D IG ITA LN A ELEK TR O N IK A i ELEK TR O N IČ K I SKLOPOVI, gradivo ovog područja obrađuje se u proširenom opsegu u predm etim a izbornih sadržaja (D IG ITA LN A ELEK TR O N IK A i A N A LO G N I I DIG ITA LNI SKLOPOVI). Ovim udžbenikom obuhvaćeno je gradivo koje će om ogućiti njegovu prim jenu u svim spom enutim predm etim a.

Zbog opsega građe udžbenik je podijeljen u dva m eđusobno odvojena dijela. U prvom dijelu obrađeni su brojevni sustavi i kodovi, logički sklopovi i logička algebra, skupine integriranih sklopova, prijenos digitalnih signala linijama i m ultivibratori u digitalnoj elektronici. U drugom dijelu obrađeni su registri i brojila, složeni kom binacijski sklopovi (sklopovi za kodiranje i dekodiranje, sklopovi za selektiranje, distribuciju i kontrolu prijenosa podataka), mem orije, te sklopovi za digitalno-analognu i analogno-đigitalnu pretvorbu. O bjašnjenja građe, rada, svojstava i prim jena sklopova upotpunjena su brojnim prim jerim a integriranih izvedaba. Na kraju svakog poglavlja su pitanja i zadaci za ponavljanje s rješenjim a na kraju udžbenika. Poseban priručnik sadrži zadatke za praktičan rad u laboratoriju , zadatke za učenje i podatke o integriranim sklopovima nužne za laboratorijski rad i rješavanje zadataka.

Osim učenicim a srednjih škola, udžbenik može poslužiti i stručnjacim a sa srednjim obrazovanjem koji su prije završili školovanje, a kojima je praksa nam etnula po trebu za obnavljanjem i proširivanjem stečenih znanja iz digitalne elektronike.

Pomoć u radu na udžbeniku, omogućivši uporabu kataloga proizvođača digitalnih kom ponenata i druge stručne literature, pružili su mi gospodin Ivan Pečnik i tvrtka SEM- PE C A G Elektronische Produkte (Regensdorf), Krešimir Tukša, dipl. ing. i tvrtka MIBA- T R O N Electronics GM BH (M iinchen, zastupstvo Zagreb), tvrtka Elbatex (Wien, Filiala Ljubljana) i Tehnička škola R uđera Boškovića (Zagreb).

Pri radu na konačnom oblikovanju teksta udžbenika i otklanjanju pogrešaka pomogli su mi recenzenti G rgur Gudelj, prof., Zvonko Nemeš, dipl. ing. i mr. A leksandar Szabo, dipl. ing. Svojim sugestijama pomogli su da objašnjenja i stručni jezik udžbenika budu ja sniji i pristupačniji korisniku.

Svima koji su mi pomogli u radu na udžbeniku ovim putem najtoplije zahvaljujem.

U Zagrebu, siječnja 1995. A utor

SADRŽAJ

1. B R O J E V N I SU ST A V I I K O D O V I ........................................................................... 11

1.1. B R O JEV N I SUSTAVI.......................................................................................................... 12Decimalni brojevni sustav......................................................................................................... 12Binarni brojevni sustav.............................................................................................................. 13Binarni signali............................................................................................................................ 15Pretvorba brojeva između binarnog i decimalnog sustava.................................................. 15Oktalni brojevni sustav.............................................................................................................. 17Pretvorba brojeva između oktalnog i drugih brojevnili sustava......................................... 18Heksadecimalni brojevni sustav............................................................................................... 19Pretvorba brojeva između heksadecimalnog i drugih brojevnih sustava............................ 20Prikaz relativnih brojeva........................................................................................................... 21Pregled ključnih pojmova......................................................................................................... 23Pitanja i zadaci za ponavljanje................................................................................................. 26

1.2. K O D O V I................................................................................................................................... 27BCD kod..................................................................................................................................... 27Excess-3 k o d .............................................................................................................................. 28Aikenov kod............................................................................................................................... 29Grayev kod ................................................................................................................................. 30Alfanumerički kodovi................................................................................................................ 31Kodovi za otkrivanje pogrešaka.............................................................................................. 33Kodovi za ispravljanje pogrešaka............................................................................................ 34Pregled ključnih pojmova......................................................................................................... 36Pitanja i zadaci za ponavljanje................................................................................................. 38

2. L O G IČ K I S K L O P O V I..................................................................................................... 39

2.1. OSNOVNI LOG IČK I SK L O PO V I.................................................................................. 40Logički sklop 1........................................................................................................................... 40Logički sklop ILI........................................................................................................................ 42Logički sklop N E ...................................................................................................................... 44Logički sklop N I........................................................................................................................ 45Logički sklop N IL I.................................................................................................................... 47Integrirani logički sklopovi...................................................................................................... 49Međusobno povezivanje osnov.iih logičkih sklopova........................................................... 51Pregled ključnih pojmova......................................................................................................... 53Pitanja i zadaci za ponavljanje................................................................................................. 55

2.2. LOGIČK A A L G E B R A ........................................................................................................ 57Temeljna pravila logičke algebre............................................................................................. 57Zakoni logičke algebre............................... .............................................................................. 58De Morganovi teoremi.............................................................................................................. 61Dvojnost logičkih operacija............................................................................ ......................... 62Univerzalnost logičkih sklopova NI i N ILI............................................... ............................ 66Pregled ključnih pojmova......................................................................................................... 69Pitanja i zadaci za ponavljanje................................................................................................. 70

7

717174777981

83

84S485868787889193

949497

103107108111115117119

12112112412613013113413713S

139139145146146149150

151151154161162

163163165

SL O ŽEN I LO G IČK I S K L O P O V I................................................................M interm ....................................................................................................................Maksterm..................................................................................................................Isključivo ILI i isključivo N ILI.............................................................................Pregled ključnih pojmova......................................................................................Pitanja i zadaci za ponavljanje..............................................................................

S K U P IN E IN T E G R IR A N IH D IG IT A L N IH S K L O P O V A ......

K A R AKTERISTIČNE V ELIČ IN E IN T E G R IR A N IHD IG ITA LN IH SK LO POV A.............................................................................Napon i struja napajanja sklopova.......................................................................Ulazni i izlazni naponi...........................................................................................Ulazne i izlazne struje............................................................................................Faktor razgranjivanja..............................................................................................Imunost na sm etnje................................................................................................Brzina rada...............................................................................................................Pregled ključnih pojmova......................................................................................Pitanja i zadaci za ponavljanje..............................................................................

SK U PIN E IN T E G R IR A N IH D IG ITA LN IH SKLOPOVAS B IPO LA R N IM T R A N Z IST O R IM A ........................................................Temeljni sklop skupine T T L .................................................................................Karakteristične veličine digitalnih sklopova skupine TTL................................Sklopovi s otvorenim kolektorom........................................................................Logički sklopovi sa Schmittovim okidnim sklopom...........................................Digitalni sklopovi s tri stanja................................................................................Podskupine TTL......................................................................................................Skupina ECL............................................................................................................Pregled ključnih pojmova......................................................................................Pitanja i zadaci za ponavljanje..............................................................................

SK UPIN E IN T E G R IR A N IH DIG ITA LN IH SKLOPOVAS U N IPO LA RN IM T R A N Z IST O R IM A ...................................................Skupine MOS...........................................................................................................Temeljni sklop skupine CMOS.............................................................................Karakteristične veličine sklopova skupine CM OS.............................................Podskupine CMOS..................................................................................................Ostali sklopovi u skupini CMOS..........................................................................BiCMOS skupina....................................................................................................Pregled ključnih pojmova.....................................................................................Pitanja i zadaci za ponavljanje..............................................................................

M EĐU SOBN O SPAJANJE SKLOPOVA R A ZLIČITIH SKUPINAMeđusobno spajanje sklopova skupina TTL i CMOS......................................Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine EC L..........Međusobno spajanje sklopova različitih podskupina CMOS...........................Međusobno povezivanje digitalnih sklopova s ostalim sklopovima.................Pregled ključnih pojmova.....................................................................................Pitanja i zadaci za ponavljanje..............................................................................

PR IJEN O S D IG ITA LN IH SIG NALA L IN IJA M A ...............................Svojstva linija...........................................................................................................Prijenos digitalnih signala linijama......................................................................Pregled ključnih pojmova......................................................................................Pitanja i zadaci za ponavljanje..............................................................................

PR O N A LA ŽEN JE KVAROVA D IG ITA LN IH SK LO POV A ............Uzroci i vrste kvarova digitalnih sklopova..........................................................Postupci za otklanjanje kvarova digitalnih sklopova.........................................

Pregled ključnih pojmova......................................................................................................... .....169Pitanja i zadaci za ponavljanje................................................................................................. .....170

4. M U L T IV IB R A T O R I U D IG IT A L N O J E L E K T R O N IC I ............................ .....171

4.1. BISTABILNI M U LTIV IB R A TO R I................................................................................. .....172SR-bistabil................................................................................................................................... .....172Upravljani SR-bistabil....................................................................................................................174D-bistabil.................................................................................................................................... .....176Bridom upravljani bistabili............................................................................................................177JK-bistabil................................................................................................................................... ..... ISODvostruki bistabil...................................................................................................................... .....1S1Bistabil s asinkronim ulazima.......................................................................................................182Integrirani bistabili.................................................................................................................... .....184Pregled ključnih pojmova..............................................................................................................189Pitanja i zadaci za ponavljanje................................................................................................. .....196

4.2. M ONOSTABILNI M U LTIV IB R A TO R I............................................................................ 198Osnovna svojstva monostabila................................................................................................. .....198Integrirani monostabili iz skupine TTL................................................................................. .....199Integrirani monostabili iz skupine CMOS............................................................................. .....206Pregled ključnih pojmova..............................................................................................................20SPitanja i zadaci za ponavljanje................................................................................................. .....209

4.3. ASTABILNI M U LT IV IB R A TO R I....................................................................................... 210Generiranje impulsa s pomoću logičkih sklopova......................................................................210Primjena integriranih monostabila za generiranje impulsa................................................. .....212Integrirani astabili..................................................................................................................... .....214Pregled ključnih pomova...............................................................................................................215Pitanja i zadaci za ponavljanje......................................................................................................216

4.4. V REM EN SK I SK LO P..............................................................................................................217Izvedbe i svojstva vremenskih sklopova................................................................................. .....217Izvedba monostabila s pomoću vremenskog sklopa 555 ..................................................... .....219Izvedba astabila s pomoću vremenskog sklopa 555...................................................................220Pitanja i zadaci za ponavljanje......................................................................................................222

R JEŠEN JA ZADATAKA ZA PO N A V LJA N JE..................................................................... .... 2231.1. Brojevni su s tav i....................................................................................................................... ....2241.2. K o d o v i....................................................................................................................................... .... 2242.1. Osnovni logički sklopovi...................................................................................................... .... 2242.2. Logička a lg eb ra ....................................................................................................................... ....2262.3. Složeni logički sklopovi.............................................................................................................2283.1. K arakteristične veličine integriranih digitalnih sk lopova.......................................... .... 2313.2. Skupine integriranih digitalnih sklopova s bipolarnim tranz is to rim a................... ....2313.3. Skupine integriranih digitalnih sklopova s unipolarnim tranzisto rim a..................... 2323.4. M eđusobno spajanje sklopova različitih sk u p in a ........................................................ .... 2324.1. Bistabilni m u ltiv ib ra to r.............................................................................................................2334.2. M onostabilni m u ltiv ib ra to r................................................................................................. .... 2344.3. Astabilni m ultiv ibrator......................................................................................................... .... 2344.4. Vrem enski sk lo p ......................................................................................................................... 234

L IT E R A T U R A ................................................................................................................................... .... 235

K A Z A L O ............................................................................................................................................. .... 237

9

1. BROJEVNI SUSTAVI I KODOVI

1.1. Brojevni sustavi1.2. Kodovi

Iskustvo je pokazalo da se jednostavni i vrlo pouzdani sklopovi mogu načiniti korištenjem dvaju potpuno različitih stanja, odnosno ako sklopovi rade samo s dva međusobno razdvojena područja napona. Stoga naponi na ulazu i izlazu digitalnih sklopova mogu poprimiti vrijednosti unutar dvaju međusobno razdvojenih područja, područja niske razine L (od engl. low = nisko) i područja visoke razine H (engl. high = visoko). Uobičajeno je vrijednostima napona iz područja niske razine pridati značenje 0, a vrijednostima napona iz područja visoke razine značenje 1 (slika 1.1). Vrijednosti napona između područja niske i visoke razine sklop ne smije poprimiti.

77777777777777777777777777777777777777 / područje visoke razine H (1) Lliiiniiiininiiiiniiiiiiiiiiiiiiiiil,

zabranjeno područje

77777777777777777777777777777777777// područje niske razine L(0) ! / /IjmumliLUMJMm dmiJMjJJJL

Slika 1.1. Moguće razine signala na ulazima i izlazima digitalnih sklopova

To znači da se električne veličine u digitalnim sklopovima i uređajima mogu prikazati s pomoću znamenaka binarnog brojevnog sustava. Otuda i naziv digitalna elektronika, od riječi digit (engl. znamenka). Od te riječi je u engleskom jeziku izvedena riječ digital koja znači numerički, brojčani. Zbog toga je za razumijevanje rada digitalnih sklopova i uređaja potrebno poznavanje brojevnih sustava i kodova na kojima se temelji prikaz digitalnih podataka.

BROJEVNI SUSTAVI I KODOVI

1.1. BROJEVNI SUSTAVIDecimalni brojevni sustav

Binarni brojevni sustav

Binarni signaliPretvorba brojeva između binarnog i decimalnog sustava Oktalni brojevni sustav

Pretvorba brojeva između oktalnog i drugih brojevnih sustava

Heksadecimalni brojevni sustavPretvorba brojeva između lieksađecimalnog i drugih brojevnih sustavaPrikaz relativnih brojeva

Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

Decimalni brojevni sustav u svakodnevnoj se uporabi najviše koristi. Razmatranje o decimalnom brojevnom sustavu treba olakšati pristup brojevnim sustavima koji se koriste u digitalnoj elektronici. Osim binarnog, to su oktalni i heksadecimalni.

DECIMALNI BROJEVNI SUSTAV

U decimalnom brojevnom sustavu ima deset znamenaka: 0, 1, 2, 3, 4, 5, 6, 7, 8 i 9, što znači da se svi brojevi od nula do devet mogu prikazati s jednom znamenkom. To su jednoznamenkasti brojevi. Najveći broj koji se može napisati s jednom znamenkom je devet. Za broj deset nema znamenke pa se taj broj piše kombinacijom dviju znamenaka 10. S pomoću dviju znamenaka mogu se napisati svi brojevi od deset do devedeset devet. To su dvoznamenkasti brojevi. Za veće brojeve potrebne su tri znamenake ili više. Općenito se može reći da najveći broj koji se može napisati s n znamenaka iznosi 10n- 1. Položaj znamenke u bilo kojem broju naziva se brojno mjesto. Svako brojno mjesto ima svoju vrijednost, odnosno težinu. Težine brojnih mjesta u decimalnom brojevnom sustavu mogu se prikazati kao potencije broja deset (broj znamenaka u sustavu). Zato se kaže da je deset osnovica ili baza decimalnog brojevnog sustava. Najniže cjelobrojno mjesto ima težinu 10° = 1. Težine viših brojevnih mjesta iznose 101 = 10, IO2 = 100, IO3 = 1 000 itd. Težine mjesta desno od decimalnog zareza iznose 10”1, 10”", IO”3 itd.

Digitalna elektronika I,

Prim jer

IO2 = 100101 = 1010° = 1

10_I = 0,110“2 = 0,01

težine mjesta

324,21 = 3 x IO2 + 2 x IO1 + 4 x 10" + 2 x IO”1 + 1 x IO"2

--------- znamenka najnižeg mjesta (najmanje težine, engl. least si-gnificant digit, skraćeno LSD)

--------- decimalna točka, zarez (engl. decimal point)--------- znamenka najvišeg mjesta (najveće težine, engl. most signi-

ficant digit, skraćeno MSD)

U decimalnom brojevnom sustavu brojevi se prikazuju nizom znamenki koje označavaju koeficijente kojima se množi osnovica sustava dignuta na potenciju pripadnog brojnog mjesta. Pri pisanju brojeva pišu se samo koeficijenti, a težine mjesta određuju se prema položaju koeficijenata.

Opći prikaz broja u decimalnom brojevnom sustavu:

X = d„ x 10" + x 10"_1 + ... + d2x 102 + clx x 101 + d0 x 10° + x 10_1++ d_2x 10

(Koeficijenti d su znamenke decimalnog brojevnog sustava.)

BINARNI BROJEVNI SUSTAV

Binarni brojevni sustav ima samo dvije znamenke: 0 i 1. Zbog toga je već za pisanje broja dva potrebno koristiti se kombinacijom dviju binarnih znamenaka. Stoga se broj dva u binarnom sustavu piše 10. Najveći dvoznamenkasti broj u binarnom brojevnom sustavu je 11, što odgovara decimalnom broju tri. Najveći broj koji se uopće može napisati s n znamenaka iznosi 2n- 1.

Osnovica binarnog brojevnog sustava je dva. Prema tome, težine cjelobrojnih mjesta u binarnom brojevnom sustavu su 2° = 1, 2! = 2, 22 = 4, 23 = 8 itd. Brojna mjesta desno od binarnog zareza imaju težine 2 '1, 2“2, 2 '3 itd. Za znamenke binarnog brojevnog sustava (binarne znamenke) vrlo često se koristi naziv bit (skraćeno od engl. binary digit).

Opći prikaz broja u binarnom brojevnom sustavu:

X = bnx 2n + ćv, x 2"'1 + ... + bx x 21 + b0x 2° + žf1x 2 '1 + ...

+ fr-(m-i)x 2 '<m_1) + b_m x 2"m

(Koeficijenti b su znamenke binarnog brojevnog sustava.)


Dakle, i u binarnom brojevnom sustavu brojevi se prikazuju nizom znamenaka koje označavaju koeficijente kojima se množi osnovica sustava dignuta na potenciju koja odgovara brojnom mjestu. Pri pisanju brojeva pišu se samo koeficijenti, a težine mjesta određuju se prema položaju koeficijenata.

Primjer

težine mjesta

23 = 8 22 = 4 21 = 2 2° = 1

2”1 = 0,5

2“2 = 0,251011,61 = 1 x 23 + 0 x 22 + 1 x 21 + 1 x 2° + 0 x 2 '1 + 1 x 2 '2

znamenka najnižeg mjesta (najmanje težine, engl. LSB, least significant bit)binarna točka, zarez (engl. binary point)znamenka najvišeg mjesta (najveće težine, engl. MSB, most significant bit)

Tablica 1.1. Prikaz binarnih brojeva od nula do petnaest

Binarnibroj

Decimalnibroj

Binarnibroj

Decimalnibroj

0 0 1000 8

1 1 1001 9

10 2 1010 10

11 3 1011 11

100 4 1100 12

101 5 1101 13

110 6 1110 14

111 7 1111 15

Digitalna elektronika I.

BINARNI SIGNALI

Budući da se signali u digitalnoj elektronici označuju kombinacijama binarnih znamenaka, nazivaju se binarni signali. Binarni signali mogu biti paralelni i serijski (Slika 1.2.).

_ _ r n _ o j T f T ] _

B1 0

B , _ r n _

s . _ n _

Slika 1.2. Binarni signali: a) paralelni, b) serijski

PRETVORBA BROJEVA IZMEĐUBINARNOG I DECIMALNOG SUSTAVA

Broj iz binarnog brojevnog sustava pretvara se u odgovarajući broj decimalnog sustava tako da se svaka znamenka binarnog broja pomnoži sa svojom težinom mjesta i tako dobiveni iznosi zbroje.

Primjer

Pretvorba binarnog broja 1011011 u decimalni.

10110112 = 1 x 26 + 0 x 25 + 1 x 24 + 1 x 23 + 0 x 22 + 1 x 21 + 1 x 2°= l x 64+ 1x 1 6 + 1 x 8 + 1 x 2 + 1 x 1

= 9110(Indeksi uz brojeve pokazuju u kojem brojevnom sustavu je napisan broj.)

Jedan od načina da se decimalni broj pretvori u binarni je da se decimalni broj rastavi na faktore koji su potencije broja dva. Postupak se provodi tako da se prvo nađe najviša potencija broja dva koja se nalazi u decimalnom broju. Zatim se traži koja sljedeća niža potencija broja dva ide u ostatak sve dok se ne dođe do najniže potencije bez ostatka.

T, T,


Primjer

Pretvorba decimalnog broja 46 u binarni.

46I0 = 32 +8 + 4 + 2= l x 2 5 + Ox24+ l x 2 ' , + l x 2 2+ l x 2 l + Ox 2 u = 101110,

46-3 2 -----------------

14

16 ne postoji --------14

- 8 ----- --------------------------------66

- 4 ------------------------------------------------22

- 2 ------------------------------------ t---------------------------

_ (T1 ne postoji ---------------------------------------------------

Drugi način pretvorbe decimalnog broja u binarni provodi se uzastopnim dijeljenjem decimalnog broja s 2. Ako se kod dijeljenja dobije ostatak, znamenka binarnog broja je 1, a ako ostatka nema, znamenka je 0. Prvo dijeljenje daje znamenku najnižeg brojnog mjesta.

Primjer ___________________________________________________________

Pretvorba decimalnog broja 57 u binarni.

57 : 2 = 28 + ostatak 1 ---------------------28 : 2 = 14 + ostatak 0 --------------------

14 : 2 = 7 + ostatak 0 ------------------7 : 2 = 3 + ostatak 1 -----------------3 : 2 = 1 + ostatak 1 ---------------

1 : 2 = 0 + ostatak 1 --------------i

5710 = lllOOla

Razlomljeni broj u decimalnom brojevnom sustavu pretvara se u binarni metodom uzastopnog množenja decimalnog broja brojem dva (osnovica binarnog brojevnog sustava). Ako je rezultat množenja veći od jedan, znamenka binarnog broja je 1, a ako je rezultat množenja manji od jedan, binarna znamenka je 0. Kad je rezultat množenja veći od jedan, mora se prije sljedećeg množenja umanjiti za jedan.


Primjer

Pretvorba razlomljenog decimalnog broja 0,6285 u binarni.0,687510= 0,10112

0,6875 x 2 = 1,375 = 0,375 + 1 -------------------------------i

0,375x2 =0,75 =0,75 + 0 --------------------------------

0,75 x 2 =1,5 =0,5 + 1 ----------------------------------0,5 x 2 = 1 =0,0 + 1 -----------------------------------

OKTALNI BROJEVNI SUSTAV

Oktalni brojevni sustav ima osam znamenaka: 0, 1, 2, 3, 4, 5, 6 i 7. Osnovica oktalnog brojevnog sustava je osam pa su težine cjelobrojnih mjesta 8°= 1, 8*= 8, 82 = 64, 83 = 512 itd. Mjesta desno od zareza imaju težine 8”1, 8~2 itd. Najveći broj koji se može napisati s n znamenki je 8n- l .

Opći prikaz broja u oktalnom brojevnom sustavu:

X= o„x 8n + o„_i x 8"'1 +... + o2x 82 + ox x 81 + o0x 8° + o_,x8_1 + o_2x 8'2 +

— + °-(m-i)X 8 (m 15 + °-mx 8 m(Koeficijenti o su znamenke oktalnog brojevnog sustava.)

Primjer

8 =64

8 ' = 8

8U = 1

8_1 = 0,125 8"2 = 0,015625

težine mjesta

237,51 = 2 x 82 + 3 x 81 + 7 x 8° + 5 x 8~‘ + 1 x 8“2

------- znamenka najnižeg mjesta (najmanje težine, engl. LSD, le-ast significant bit)

------- oktalni zarez, točka (engl. octal point)

------- znamenka najvišeg mjesta (najveće težine, engl. MSD,most significant digit)


PRETVORBA BROJEVAIZMEĐU OKTALNOG I DRUGIH BROJEVNIH SUSTAVA

Pretvorba brojeva oktalnog sustava u odgovarajući decimalni broj provodi se istim postupkom kao i binarnog u decimalni. Razlika je samo u težinama brojnih mjesta. Svaka znamenka oktalnog sustava množi se svojom težinom i dobiveni iznosi se zbroje.

Primjer________________________________________________________________

Pretvorba oktalnog broja 237,51 u decimalni.

237,51g = 2 x 82 + 3 x 81 + 7 x 8° + 5 x 8_1 + 1 x 8“2= 2 x 6 4 + 3 x 8 + 7 x l + 5 x 0,125 + 1 x 0,015625

= 159,64062510

Pretvorba decimalnog broja u odgovarajući oktalni može se provesti istim postupcima kao i kod pretvorbe u binarni broj. Ako je to metoda uzastopnog dijeljenja decimalnog broja osnovicom oktalnog sustava, dobiveni ostaci dijeljenja označavaju znamenke oktalnog.

Primjer

Pretvorba decimalnog broja 267 u oktalni.

267 : 8 = 33 + ostatak 3 ----------------

33 : 8 = 4 + ostatak 1 --------------

4 : 8 = 0 + ostatak 4 -------------1267,0 = 413s

Broj u oktalnom brojevnom sustavu pretvara se u broj binarnog sustava tako da se svaka oktalna znamenka nadomjesti odgovarajućim trobitnim binarnim brojem.

Tablica 1.2. Znamenke oktalnog sustava i njihovi binarni ekvivalenti

Oktalna znamenka........

0 1.....2 3. 4 5 6 7

Binarni ekvivalent 000 001 011 100 101 110 111

Primjer

Pretvorba oktalnog broja 472 u binarni

472„ = 100111010,ôio- 1 ‘

'-111

o0t-H1


Broj iz binarnog brojevnog sustava pretvara se u oktalni tako da se binarni broj razdijeli u skupine od tri binarne znamenke počevši od najnižeg brojnog mjesta. Svaka skupina binarnih znamenki predočava se ekvivalentnom oktalnom znamenkom. Dobivene oktalne znamenke daju oktalni broj.

Primjer________________________________________________________________

Pretvorba binarnog broja 1011101010 u oktalni.

10111010102 = 001 011 10 1 010 = 1352s 1 3 5 2

HEKSADECIMALNI BROJEVNI SUSTAV

Osnovica heksadecimalnog brojevnog sustava je 16, odnosno sustav ima 16 znamenaka. Za znamenke od nula do devet koriste se znamenke decimalnog brojevnog sustava. Kako za znamenke deset do petnaest ne postoje simboli, koristi se šest slova abecede: A, B, C, D, E, i F.

Tablica 1.3. Znamenke heksadecimalnog brojevnog sustava

| Heksađecimalna znamenka 0 1 2; 3 4 5 6 7 8 9 A B C D C r

| Decimalni b ro j' 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Heksadecimalni brojevni sustav koristi se vrlo često u prikazivanju rada digitalnih uređaja zbog jednostavne pretvorbe u binarni brojevni sustav i obrnuto.

Primjer

------ 163 '

-----162

r— 16‘

r 16°?B4E = 7 x 1

L zname

------ zname

težine mjesta

63 + B x 162 + 4 x 16 '+ E x 16°

nka najnižeg mjesta (najmanje težine)

nka najvišeg mjesta (najveće težine)


PRETVORBA BROJEVA IZMEĐU HEKSADECIMALNOGI DRUGIH BROJEVNIH SUSTAVA

Brojevi heksađecimalnog brojevnog sustava pretvaraju se u decimalne brojeve tako da se vrijednost svake znamenke množi s težinom brojnog mjesta i dobiveni iznosi zbroje.

Primjer

Pretvorba heksađecimalnog broja 1A2F u decimalni.

1A2F16 = 1 x 163 + A x 162 + 2 x 161 + F x 16°= 1 x 4096 + 10 x 256 + 2 x 16 + 15 x 1= 6703IO

Pretvorba decimalnog broja u heksadecimalni može se provesti istim postup-kom kao i u prethodno spomenute brojevne sustave, dakle uzastopnim dijeljenjemdecimalnog broja sa 16, tj. osnovicom sustava. Ostatak dijeljenja označava heksa-decimalne znamenke.

Primjer

Pretvorba decimalnog broja 217 u heksadecimalni.217 : 16 = 13 + ostatak 9 -----------------------------------

13 : 16 = 0 + ostatak 1 3 --------------------------------- j

21710 = D?>16

Broj u heksadecimalnom sustavu pretvara se u binarni broj tako da se svaka znamenka heksađecimalnog brojevnog sustava nadomjesti odgovarajućim binarnim brojem, tj. četverobitnom kombinacijom.

Tablica 1.4. Znamenke heksađecimalnog sustava i njihovi binarni ekvivalenti

Heksađccimolna Binarni Hcksađecimalnn Binarniznamenka ekvivalent znamenka ekvivalent

0 0000 8 1000

1 0001 9 1001

2 0010 A 1010

3 0011 B 10114 0100 C 11005 0101 D 11016 0110 E 11107 0111 F 1111


Prim jer

Pretvorba heksadecimalnog broja A3F u binarni. A3Fl(S = 1010 0011 1111 = 1010001111112

Za pretvorbu binarnog broja u heksadecimalni potrebno je binarni broj razdijeliti u skupine od četiri binarne znamenke počevši od najnižeg mjesta. Svaka skupina binarnih znamenaka predočava se ekvivalentnom heksadecimalnom znamenkom.

Primjer

Pretvorba binarnog broja 110001101011 u heksadecimalni.

1100011010112= 1100 0110 1011= C6B16

PRIKAZ RELATIVNIH BROJEVA

Za prikazivanje pozitivnih i negativnih brojeva ili brojeva s predznakom (engl. si- gned numbers) koristi se dodatni bit za predznak (engl. sign bit). Za označavanje pozitivnog broja bit za predznak je 0, a za negativan broj 1. Ostali bitovi čine iznos broja (engl. magnitude). Iznosi negativnih brojeva mogu se prikazati na više načina.

Jedna od mogućnosti za prikaz iznosa negativnih brojeva je korištenje iznosa za pozitivne brojeve (engl. true-magnitude form). Pozitivni i negativni brojevi razlikuju se samo za bit predznaka.

Primjer______________________________________________________________

Prikaz brojeva +37 i -37 s pomoću bita za predznak i binarnog broja.

37lu= 1001012 +3710 = 0100101,

bit za predznak = j j = iznos

-3710= IlOOlOlj

Drugi način prikazivanja iznosa negativnog broja je korištenje komplementa. Moguće je koristiti 1-komplement ili komplement do najvećeg broja (engl. l ’s- -complement) ili 2-komplement ili komplement do baze (engl. 2’s-complement).

U binarnom brojevnom sustavu 1-komplement nekog broja dobije se zamjenom nula u jedinice i jedinica u nule.


Prim jer

Prikaz broja -

37ui =

~3710 = :

-37 s pomoću bita za predznak i 1-komplementa

001012 1-komplement od 100101 je 011010.

L0110102

------------- iznos------------------- bit za predznak

2-kompIement nekog broja dobije se tako da se zamijene jedinice s nulama i nule s jedinicama i pribroji jedinica, tj. da se 1-komplementu doda jedinica.

Primjer

Prikaz broja

37,o = -37,„ =

-37 s pomoću bita za predznak i 2-komplementa

L001012 2-komplement od 100101 je 011010+1=011011.

LOllOllj1------------- iznos

------------------- bit za predznak


PREGLED KLJUČNIH POJMOVA

binarna znamenka (engl. binary digit, skraćeno bit)

- znam enka binarnog brojevnog sustavabinarna znamenka najnižeg brojnog mjesta (engl. least significant bit, skraćeno LSB)

- binarna znam enka najm anje vrijednosti brojnog mjesta, krajnja desna znam enka binarnog broja

binarna znamenka najvišeg brojnog mjesta (engl. m ost significant bit, skraćeno MSB)

- b inarna znam enka najveće vrijednosti brojnog mjesta, krajnja lijeva znam enka binarnog broja

binarni brojevni sustav (engl. binary num ber system)

- brojevni sustav s dvije znamenke: 0 i 1

binarni zarez (engl. binary point)- zarez koji razdvaja cjelobrojna od razlomljenih m jesta u binarnom brojevnom

sustavu

brojno mjesto

- položaj znam enke u bilo kojem broju

decimalni brojevni sustav (engl. decimal num ber system)

- brojevni sustav s deset znam enaka

digitalna elektronika (engl. đigital elektronics)- područje elektronike u kojemu signali mogu imati dva iznosa kojim a se pridružuju

znam enke 0 i 1 što omogućava prikaz podataka u brojčanom obliku binarnog b ro jevnog sustava

2-komplement (engl. 2’s-com plem ent)- ili kom plem ent do baze, dobije se tako da se 1-kom plem entu doda jedinica

heksadecim alni brojevni sustav (engl. hexadecimal num ber system)

- brojevni sustav sa 16 znam enakaoktalni brojevni sustav (engl. octal num ber system)

- brojevni sustav s 8 znam enaka

1-komplement (engl. l ’s-com plem ent)- ili kom plem ent do najvećeg broja, u binarnom brojevnom sustavu dobije se m eđu

sobnom zam jenom nula i jedinica.težina brojnog mjesta

- vrijednost brojnog mjesta, može se prikazati kao potencija osnovice (baze) brojevnog sustava

znamenka najnižeg brojnog mjesta (engl. least significant digit)

- znam enka najm anje vrijednosti (težine) brojnog mjesta, krajnja desna znam enka broja bilo kojeg brojevnog sustava

znamenka najnižeg brojnog mjesta (engl. least significant digit, skraćeno LSD)

- znam enka najm anje vrijednosti (težine) brojnog mjesta, krajnja desna znam enka broja bilo kojeg brojevnog sustava

znamenka najvišeg brojnog mjesta (engl. m ost significant digit, skraćeno MSD)

- znam enka najviše vrijednosti (težine) brojnog mjesta, krajnja lijeva znam enka broja bilo kojeg brojevnog sustava


Tablica 1.5. Pregled brojevnih sustava

Rrojcvnj sustav, Decimalni Binarni Oktalni Heksadecimalni

Znamenke 0 0 0 0

1 1 1 1

2 2 2

3 3 34 4 45 5 56 6 6

7 7 78 89 9

A

B

C

D

E

FOsnovica (baza) 10 2 8 16

Težine mjesta 10° = 1 2° = 1 8°= 1 16° = 1101 = 10

rqII COII*00 161 = 16

OOIIro TfII soIItCO 162 = 256

ow II o o o 23 = 8 °w II to 163 = 4096Brojevi od 0 do 16 0 0 0 0

1 1 1 12 10 2 23 11 3 34 100 4 45 101 5 56 110 6 67 111 7 7

8 1000 10 8

9 1001 11 9

10 1010 12 A

11 1011 13 B

12 1100 14 C

13 1101 15 D

14 1110 16 E15 1111 17 F16 10000 20 10


Tablica 1.6. Prikaz relativnih brojeva

broj

Prikaz s pomoću Prikaz s pomoću" .... ■"

Prikaz s pomoću: binarnoj; broja 1-kompiemenla 2-komplemcnla

S 2'?' "'", S 2 ,22:’121' S.V232,2:i

15 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1

14 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0

13 0 1 1 0 1 0 1 1 0 1 0 1 1 0 1

12 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0

11 0 10 11 0 10 11 0 1 0 1 1

10 0 10 10 0 1 0 1 0 0 10 10

9 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1

8 0 10 0 0 0 1 0 0 0 0 1 0 0 0

7 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1

6 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0

5 0 0 10 1 0 0 1 0 1 0 0 1 0 1

4 0 0 10 0 0 0 1 0 0 0 0 1 0 0

3 0 0 0 1 1 0 0 0 1 1 0 0 01 1

2 0 0 0 1 0 0 0 0 1.0 0 0 0 1 0

1 0 0 0 0 1 0 0 0 0 1 0 0 00 1

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

-1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1

-2 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0

-3 1 0 0 1 1 1 1 1 0 0 1 1 1 0 1

-4 10 10 0 1 1 0 11 1 1 1 0 0

-5 1 0 10 1 1 1 0 10 1 1 0 11

-6 10 1 1 0 1 1 0 0 1 1 1 0 10

-7 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1

-8 1 1 0 00 10 1 1 1 1 1 0 0 0

-9 1 1 0 0 1 10 1 1 0 10 1 1 1

-10 1 1 0 10 10 10 1 10 1 1 0

-11 1 1 0 11 10 10 0 10 10 1

-12 1 1 1 0 0 1 0 0 1 1 1 0 1 0 0

-13 1 1 1 0 1 10 0 10 1 0 0 1 1

-14 1 1 1 1 0 1 0 0 0 1 10 0 10

-15 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1


PITANJA I ZADACI ZA PONAVLJANJE

1. Objasnite razlike između decimalnog i binarnog brojevnog sustava.2. Koji se najveći broj (izražen decimalno) može napisati s 8 znamenaka binar

nog sustava?3. Koliko je binarnih znamenaka potrebno za prikaz decimalnog broja 47?4. Prikažite binarni signal 11010 u serijskom i paralelnom obliku.5. Pretvorite binarni broj 110110 u decimalni.6. Pretvorite decimalni broj 53 u binarni.7. Navedite značajke oktalnog brojevnog sustava.8. Koji se najveći broj (izražen decimalno) može napisti s četiri znamenke oktal

nog sustava?9. Pretvorite oktalni broj 465 u decimalni.

10. Pretvorite decimalni broj 372 u oktalni.11. Pretvorite oktalni broj 524 u binarni.12. Pretvorite binarni broj 11001110 u oktalni.13. Navedite značajke heksađecimalnog brojevnog sustava,14. Koji se najveći broj (izražen decimalno) može napisati s tri znamenke heksa-

decimalnog sustava?15. Koje su težine mjesta znamenaka najnižeg i najvišeg brojnog mjesta heksade-

cimalnog broja A3F,5D?16. Pretvorite heksadecimalni broj 12BF u decimalni.17. Pretvorite decimalni broj 3127 u heksadecimalni.18. Pretvorite heksadecimalni broj 2C4E u binarni.19. Pretvorite binarni broj 100101000111111 u heksadecimalni.20. Pretvorite heksadecimalni broj D3A u oktalni.21. Pretvorite oktalni broj 5437 u heksadecimalni.22. Prikažite broj -25 s pomoću binarnog broja, 1-komplementa i 2-komplementa.


1.2. KODOVIBCD kodExcess-3 kodAikenov kodGrayev kodAlfanumerički kodoviKodovi za otkrivanje pogrešakaKodovi za ispravljanje pogrešakaPregled ključnih pojmovaPitanja i zadaci za ponavljanje

U digitalnim uređajima podaci se prikazuju s pomoću binarnih znamenaka. Da bi se uz brojeve mogli prikazivati i znakovi i slova, koriste se kodovi. Kod je određena kombinacija binarnih znamenaka koja se dodjeljuje decimalnoj znamenki, slovu ili znaku.

Ako se kodiranjem želi prikazati znamenke decimalnog brojevnog sustava, potrebno je koristiti kombinacije od najmanje četiri bita. S četiri bita može se dobiti 24=16 različitih kombinacija. Kako je za prikaz znamenaka decimalnog brojevnog sustava potrebno svega 10 kombinacija, brojni su načini za kodiranje decimalnih znamenaka. Najčešći su BCD, excess-3, Aikenov i Grayev kod.

Kodovi koji omogućavaju, osim znamenaka, kodiranje slova i znakova nazivaju se alfanumerički kodovi. To su kodovi s više od četiri bita kako bi se mogao dobiti potreban broj kombinacija.

BCD KOD

Za kodiranje decimalnih znamenaka u BCD kodu (skraćeno od engl. Binary Co- ded Decimal) koristi se prvih deset kombinacija prirodnog binarnog četverobitnog niza. To znači da se svaka decimalna znamenka prikazuje pripadnim binarnim brojem. Stoga se ovaj kod ponekad naziva i prirodni binarno decimalni kod ili kraće NBCD- -kod (od engl. Natural Binary Coded Decimal).

BCD kod naziva se težinsld kod (engl. weighted code) jer bitovi kombinacija imaju težine 8,4,2 i 1. Zbroj težina brojnih mjesta na kojima je binarna znamenka 1 daju vrijednost kodirane decimalne znamenke. Kod sadrži i kombinaciju 0000 što znači da prekid u prijenosu podataka može biti shvaćen kao podatak 0.

Tablica 1.7. BCD kod

Decimalnaznnmcnkn

Binarna kombinacija 8421

0 0000

1 0001

2 0010

3 0011

4 0100

5 0101

6 0110

7 0111

8 1000

9 1001


Primjer

Kodiranje i dekodiranje u BCD kodu.

75310 = 0111 0101 0011BCD*-0011----------------

— 0101--------------------------

— 0111 —0110 1001 0100BCD = 69410TI----------6 J

------------9 —

— 4 -----

Potrebno je razlikovati broj prikazan u binarnom brojevnom sustavu od istog broja prikazanog u binarnom kodu, iako se u oba slučaja radi o nizu bitova. Kombinacija bitova u binarnom brojevnom sustavu označava uvijek određen broj. Kombinacija bitova u kodu može označavati broj, ali i znakove ili slova, dakle općenito neki podatak.

Prim jer

Binama kombinacija 10000110 kao binarni broj odgovara u decimalnom sustavu broju 134. Ista kombinacija u BCD kodu odgovara decimalnom broju 86.

EXCESS-3 KOD

Za kodiranje decimalnih znamenaka u excess-3 kodu (skraćeno XS-3 kodu) koristi se srednjih deset kombinacija binarnog četverobitnog niza, a odbacuju se prve tri i zadnje tri kombinacije.

Tablica 1.8. Excess-3 kod

Decimalna Binamakombinacija

0 0011

1 0100

2 0101

3 0110

4 0111

5 1000

6 1001

7 1010

8 1011

9 1100


Excess-3 kod razlikuje se od BCD koda i po tome što nije težinski, ali je samo- komplementirajući (engl, selfcomplemented). To znači da se komplement bilo koje znamenke dobije zamjenom nula s jedinicama i jedinica s nulama. Osim toga, u excess-3 kodu ne pojavljuju se kombinacije sa sve četiri nule niti sve četiri jedinice, što može biti korisno za otkrivanje prekida u prijenosu podataka.

Primjer

Kodiranje i dekodiranje excess-3 kodom.

75310 = 1010 1000 0_110xs_3L i0110 -

1000 -

1010 -

1001 1100 0111, 694,,

AIKENOV KOD

U Aikenovu kodu (Howard Aiken, američki znanstvenik sa sveučilišta u Harvar- du, konstruktor prvog elektromehaničkog računala MARK I) koristi se prvih pet i zadnjih pet kombinacija četverobitnog niza, a odbacuje se srednjih šest kombinacija. Kod je samokomplementirajući i težinski, s težinama mjesta 2421.

Tablica 1.9. Aikenov kod

Decimalna | Binarna kombinacija znamenka j 8421

0 0000

1 0001

2 0010

3 0011

4 0100

5 1011

6 1100

7 1101

8 1110

9 1111


PrimjBr

Kodiranje Aikenovim kodom.

729J0 = 1101 0010 1111AK

I - 1111----------------1— 0010---------

---- 1101 —

GRAYEV KOD

Karakteristika je Grayeva koda, koji nije težinski, da se svaka kombinacija razlikuje od prethodne za samo jedan bit. Grayev kod temelji se na reflektiranom (zrcalnom) binarnom brojevnom sustavu. Stoga taj kod spada u skupinu reflektiranih kodova (engl. reflected codes).

Brojevi reflektiranog binarnog brojevnog sustava dobiju se na sljedeći način: znamenke 0 i 1 napisu se jedna ispod druge. Ispod njih se povuče zamišljena zrcalna crta i ispod nje napisu znamenke 1 i 0 kao zrcalna slika. Sada se ispred gornjih znamenaka dodaju nule, a ispod donjih jedinice. Na taj način dobivena je skupina

od četiri dvobitne kom-Tablica 1.10. Reflektirani binarni brojevni sustav

0 00 000

1 01 001 Reflektirani binarni sustav

— zrcalna crta 1 011

1 11 010 0000 0

0 10 110 0001 1

111 0011 2

00 000 101 0010 3

01 001 100 0110 4

11 011 — zrcalna crta 3 0111 5

10 010 100 0101 6

— zrcalna crta 2 101 0100 7

10 110 111 1100 8

11 111 110 1101 9

01 101 010 1111 10

00 100 011 1110 11

001 1010 12

000 1011

1001

1000

13

14

15

binacije. Ako se ispod njih povuče nova zrcalna crta i ispod nje napisu reflektirane kombinacije pa se gornjima dodaju nule, a dolnjima jedinice, dobije se osam trobi- tnih kombinacija. Na taj način može se dobiti broj kombinacija po želji. Za Grayov kod koristi se prvih deset kombinacija četverobitnog niza (tablica 1.10).


Prim jer

Kodiranje Grayevim kodom.

94110 = 1101 0110 0001GKL-0001----------------

— 0110-------------- 1101—

ALFANUMERIČKI KODOVIMeđu alfanumeričkim kodovima najčešće je u uporabi kod poznat pod nazivom ASCII (skraćeno od engleskog American Standard Code for Information Inter- change). To je sedmerobitni kod što daje 128 kombinacija. To je dovoljno za prikaz svih znamenaka, slova i znakova. Kod se koristi u prijenosu podataka između računala i ulazno-izlaznih uređaja.

Tablica 1.11. ASCII kod

b7 0 0 0 0 1 1 1 1

b6 0 0 1 1 0 0 1 1

b5 0 1 0 1 0 1 0 1

b4 b3 b2 bl 0 1 2 3 4 5 6 7

0 0 0 0 0 NUL DLE SP 0 @ P P0 0 0 1 1 SOH DC1 i 1 A Q a q0 0 1 0 2 STX DC2 » 2 B R b r0 0 1 1 3 ETX DC3 # 3 C S c s0 1 0 0 4 EOT DC4 $ 4 D T d t

0 1 0 1 5 ENQ NAK % 5 E U e u

0 1 1 0 6 ACK SYN &c 6 F V f V

0 1 1 1 7 BEL ETB ' 7 G W S w

1 0 0 0 8 BS CAN ( 8 H X h X

1 0 0 1 9 HT EM ) 9 1 Y i y1 0 1 0 A LF SUB * J Z j z

1 0 1 1 B VT ESC + ; K [ k {1 1 0 0 C FF FS , < L \ 1 11 1 0 1 D CR GS - = M 1 m }1 1 1 0 E SO RS > N - n -

1 1 1 1 F SI US / ? O 0 DEL


Primjer

Kodiranje ASCII kodom podatka A la.

A 1

100 0001 011 0001

b? 1 0 1

b6 0 — 1 — 1

b5 0 1 0

b4 0 0 0

b3 0 0 0

b2 0 0 0

b, 1 1 1

110 0001

Uz ASCII kod vrijedno je spomenuti i osmerobitni EBCDI kod (naziv dolazi od engl. Extended BCD Interchange Code). Kod daje ukupno 256 mogućih kodnih kombinacija, što je više negoli je potrebno za znamenke, slova i znakove pa ostaje velik dio kombinacija za uporabu kao upravljačke naredbe.

Tablica 1.12. EBCDI kod

b8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

b7 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

b6 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

b5 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

b4 b3 t>2 bi 0 1 2 3 4 5 6 7 8 9 A B C D E F

0 0 0 0 0 NUL SP & 0

0 0 0 1 1 / a j A J 1

0 0 1 0 2 b k s B K S 2

0 0 1 1 3 c 1 t C L T 3

0 1 0 0 4 PF RES BYP PN d m u D M U 4

0 1 0 1 5 HT NL LF RS e n V E N V 5

0 1 1 0 6 LC BS EOB UC f 0 w F O w 6

0 1 1 1 7 DEL 1L PRE EOT S P X G P X 7

i 0 0 0 8 h q y H Q Y 8

i 0 0 1 9 i r z I R Z 9

i 0 1 0 A SM (2 i A

i 0 1 1 B $ , #i 1 0 0 C < * % @i 1 0 1 D ( ) - 'l 1 1 0 E + ; > =i 1 1 1 F - ? "


Prim jer

Kodiranje EBCDI kodom podatka A + 1.

A

1010 0001 0100 1110

1

1111 0001

b8 1

io

1b7 0 1 0

b6 1 0 1

b5 0 0 0

b4 0 1 0

b3 0 1 0

b2 0 1 0

b, 1 0 1

KODOVI ZA OTKRIVANJE POGREŠAKA

U digitalnim sustavima često se signali prenose preko duljih ili kraćih veza. Unatoč velikoj pouzdanosti digitalnih sklopova moguće su povremene pojave pogrešaka u prijenosu informacija. Stoga se nameće potreba otkrivanja pogreške.

Vrlo često se za siguran prijenos kodiranih podataka koristi metoda pariteta. Radi se o tome da se svakoj binarnoj kombinaciji kojom se prikazuje digitalni podatak dodaje jedan bit. Dodatni bit naziva se paritetni bit (engl. parity bit). Paritetni bit dodaje se tako da u kombinaciji s povećanim brojem bitova uvijek postoji isključivo paran broj jedinica (parni paritet, engl. even parity) ili neparan broj jedinica (neparni paritet, engl. odd parity). Pogreška u prijenosu koja uzrokuje promjenu jednog bita mijenja paritet jedinica u podatku što, upućuje na pogrešku.

Primjer_________________________________________________________________

Kod s parnim paritetom.Slovo A kodirano u ASCII kodu je 10 0001. Ova kombinacija ima paran broj jedinica. Stoga je dodatni paritetni bit jednak 0 pa je A u ASCII kodu s parnim paritetom 01000001, što opet daje paran broj jedinica.Slovo C kodirano ASCII kodom je 1000011, što daje neparan broj jedinica. Stoga je paritetni bit 1 pa je C u ASCII kodu s parnim paritetom 11000011, što daje ukupno paran broj jedinica.

Kod s neparnim paritetom.A u ASCII kodu je 1000001, dakle sadrži paran broj jedinica. Prema tome, u kodu s neparnim paritetom A će biti 11000001, što daje ukupno neparan broj jedinica.C u ASCII kodu je 100 0011, dakle sadrži neparan broj jedinica. U kodu s neparnim paritetom C će biti 0100 0011, što daje opet neparan broj jedinica.


KODOVI ZA ISPRAVLJANJE POGREŠAKA

Kodovi za ispravljanje pogrešaka omogućavaju da se točno odredi mjesto pogreške u podatku. Takvi kodovi sastoje se od određenog broja znakovnih bitova z i ispitnih bitova i. Mjesto pogreške otkriva se višekratnim ispitivanjem na paritet određenih kombinacija znakovnih i ispitnih bitova. Tim ispitivanjem dobije se ispitni broj koji pokazuje mjesto pogreške.

Ispitni broj od i bita može pokazati pogrešku na ukupno (2‘ -1) bitnih mjesta. Sto je veći broj znakovnih bitova, potreban je veći broj ispitnih bitova. Kako se ukupna kodna kombinacija sastoji od z znakovnih i i ispitnih bitova, da bi se u takvom kodu moglo utvrditi mjesto pogreške mora biti ispunjen uvjet:

2' > z + i + 1

Kao primjer takvog koda razmotrit će se Iiammingov kod za dekadne znamenke (tablica 1.13.).

Tablica 1.13. Hcimmingov kod za dekadne znamenke

Bitno mjesto ’h "6 ni 'U »3 »2 " t

Bitovi koda m7 '» 6 '» 5 ii "h .. h h0 0 0 0 0 0 u 0

1 0 0 0 0 1 1 1

2 0 0 1 1 0 0 1

3 0 0 1 1 1 1 0

4 0 1 0 1 0 1 0

5 0 1 0 1 1 0 1

6 0 1 1 0 0 1 1

7 0 1 1 0 1 0 0

8 1 0 0 1 0 1 1

9 1 0 0 1 1 0 0

Znakovni bitovi m 7, m6, m 5 i m 3 služe za prikaz dekadnih znamenki, a ispitni bitovi i4, i2 i i, su dodatni bitovi za paritet. Ispitivanje pariteta izvodi se tri puta. U prvom ispitivanju ispituju se bitovi m 7, m s, m 3 i i,, u drugom ispitivanju bitovi m 7, m6, m3 i i2 te u trećem ispitivanju bitovi m 7, m 6, m 5 i i4. Ako je ispitivanje na paritet uspješno, tj. u ispitivanoj kombinaciji je paran broj jedinica, onda se rezultat ispitivanja označava s 0. Kad ispitivanje na paritet nije uspješno, tj. kad je u ispitivanoj kombinaciji neparan broj jedinica, onda se rezultat ispitivanja označava s 1. Na taj način dobije se trobitna kombinacija k bitova koja označava bitno mjesto n na kojemu se nalazi pogreška. Ako su sva tri ispitivanja uspješna, svi k bitovi su 0, što znači da nema pogreške u kodnim bitovima.


m 7 »'6 '"5 U m 3 h ' i

m 7 % m 3 >i

m 7 ” h « s <4

Slika 1.3. Prikaz ispitivanja Hammingovim kodom

Prim jer

Treba ispraviti pogrešku u kodnoj kombinaciju 0110000 sustava koji radi u Hammingovom kodu.

0 1 1 0 0 0 0 0 1 1

0 1 0 0 neparan broj 1

0 1 0 0 neparan broj 1

0 1 1 0 paran broj 1

Pogreška je na bitnom mjestu n3, što znači da je ispravna kodna kombinacija 0110100 .



alfanumerički kodovi (engl. Alphanumeric Codes)- kodovi kojima je moguće prikazivati znamenke, slova i znakove

Aikenov kod- četverobitni težinski i samokomplementirajući kod s težinama mjesta 2421.

ASCII kod (skraćeno od engleskog American Standard Code for Information In- terchange)- sedmerobitni alfanumerički kod

BCD kod (skraćeno od engleskog Binary Coded Decimal)- četverobitni težinski kod s težinama mjesta 8421

EBCDI kod (skraćeno od engleskog Extended BCD Interchange Code)- osmerobitni alfanumerički kod

excess-3 kod, skraćeno XS-3 kod- četverobitni samokomplementirajući kod

Qrayev kod- četverobitni kod u kojemu se iduća kombinacija razlikuje od prethodne za

samo jedan bit, tzv. reflektirajući kod

Hammingov kod- kod koji omogućava ispravljanje pogreške

neparni paritet (engl. odd parity)- dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj

jedinica u kombinaciji neparan

parni paritet (engl. even parity)- dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj

jedinica u kombinaciji paran

paritetni bit (engl. parity bit)- dodatni bit koji se dodaje osnovnoj kombinaciji nekog koda radi otkrivanja

moguće pogreške u prijenosu

reflektirajući ili zrcalni binarni brojevni sustav (engl. reflected binary number system)

- binarni brojevni sustav u kojemu se brojevi redom razlikuju od prethodnog za jedan bit, osnova Grayeva koda

samokomplementirajući kod (engl. selfcomplemented code)- kod u kojemu se kombinacija za komplement bilo koje znamenke dobije je

dnostavnom zamjenom nula u jedinice i jedinica u nule

težinski kod (engl. vveighted code)- kod u kojemu znamenke kombinacije imaju određene težine mjesta


Tablica 1.14. Pregled četverobitnih kodova

Binama kombinacijaDecimalna kombinacija u kodu

BCD XS-3 Aikenov Grayev

0000 0 0 0

0001 1 1 1

0010 2 2 3

0011 3 0 3 2

0100 4 1 4 7

0101 5 2 6

0110 6 3 4

0111 7 4 5

1000 8 5

1001 9 6

1010 7

1011 8 5

1100 9 6 8

1101 7 9

1110 8

1111 9

Tablica 1.15. ASCII kod sa slovima hrvatske abecede

b7 0 0 0 0 1 1 i 1

bfi 0 0 1 1 0 0 i 1

b5 0 1 0 1 0 1 0 1

b4 b3 b2 bi 0 1 2 3 4 5 6 7

0 0 0 0 0 NUL DLE SP 0 Ž P ž P0 0 0 1 1 SOH DC1 ! 1 A Q a q0 0 1 0 2 STX DC2 " 2 B R b r

0 0 1 1 3 ETX DC3 # 3 C S c s0 1 0 0 4 EOT DC4 $ 4 D T d t0 1 0 1 5 ENQ NAK % 5 E U e u0 1 1 0 6 ACK SYN & 6 F V f V

0 1 1 1 7 BEL ETB ' 7 G W g w1 0 0 0 8 BS CAN ( 8 H X h X

1 0 0 1 9 HT EM ) 9 I Y i y1 0 1 0 A LF SUB * J Z j z

1 0 1 1 B VT ESC + ; K Š k š

1 1 0 0 C FF FS , < L Đ 1 đ

1 1 0 1 D CR GS - = M Ć m ć1 1 1 0 E SO RS > N e n č1 1 1 1 F SI US / ? O o DEL



1. U čemu se razlikuju BCD kod i excess-3 kod?2. Objasnite pojmove težinski i samokomplementirajući kod.3. Kodirajte BCD kodom broj 395.4. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji

100001100010 u BCD kodu?5. Koliko binarnih znamenaka treba da se broj 128 napiše u binarnom brojev

nom sustavu, a koliko da se napiše u BCD kodu?6. Kodirajte XS-3 kodom broj 395.7. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji

101110010101 u XS-3 kodu?8. Kodirajte Grayevim kodom broj 286.9. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji

001011010111 u Grayevu kodu?10. Kodirajte Aikenovim kodom broj 728.11. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji

110001001111 u Aikenovu kodu?12. Kodirajte podatak Y : 5 u ASCII kodu.13. Koji je sadržaj podatka 1011000 0101011 0111000 zadanog u ASCII kodu?14. Kodirajte podatak Y : 8 u EBCDI kodu.15. Koji je sadržaj podatka 11100010 11010111 01001110 zadanog u EBCDI

kodu?16. Objasnite funkciju paritetnog bita.17. U tablici ASCII koda pronađite binarnu kombinaciju za slova s i S i odredite

vrijednost paritetnog bita prema uvjetima za parni paritet?18. U tablici ASCII koda pronađite binarnu kombinaciju za slova p i P i odredite

vrijednosti paritetnog bita prema uvjetima za neparni paritet?19. Nađite ispravnu kombinaciju za podatak 0011001 0111101 zadan Hammingo-

vim kodom.


2. LOGIČKI SKLOPOVI

2.1. Osnovni logički sklopovi2.2. Logička algebra2.3. Složeni logički sklopovi

Digitalni sklopovi mogu imati jedan ili više ulaza i isto toliko izlaza. Naponi na ulazima i izlazima mogu imati vrijednosti unutar područja koja odgovaraju binarnim znamenkama 0 ili 1. Stanje napona na izlazima sklopova vezano je za ispunjenje određenih uvjeta na ulazima. Između stanja na ulazima i stanja izlaza postoji određena logička veza, odnosno digitalni sklopovi obavljaju logičke funkcije ili operacije. Stoga se digitalni sklopovi nazivaju i logički sklopovi.

Logički sldopovi kod kojih stanje izlaza ovisi o trenutnom stanju ulaza nazivaju se kombinacijski logički sklopovi. Sklopovi kod kojih stanje izlaza ovisi o stanju ulaza i o prethodnom stanju na izlazu nazivaju se slijedni (sekvencijski) sklopovi.

U shemama digitalnih uređaja digitalni sklopovi prikazuju se odgovarajućim simbolima. Vrlo često se koriste simboli prema američkim standardima (MIL-ST- 806B 1962. Graphic Symbols for Logic Diagrams, Department of Defens, USA). Od 1984. godine uvode se u uporabu simboli prema IEC (International Electrote- hnical Commision).

Logička svojstva digitalnih sklopova mogu se iskazati tablicama stanja (engl. truth table). Tablica stanja je pregledan prikaz svih kombinacija ulaznih binarnih veličina i odgovarajućih stanja na izlazu. U tvorničkim podacima proizvođača digitalnih sklopova i uređaja često se umjesto oznaka 0 i 1 koriste oznake L (od engl. low=nisko) i H (od engl. high=visoko).

Engleski matematičar George Boole razvio je u 19. stoljeću logičku algebru (naziva se i Booleova algebra) koja se koristi za analizu i sintezu logičkih sklopova. Tako se logička svojstva digitalnih sklopova mogu iskazati i algebarskim ili logičkim jednadžbama.

U ovom poglavlju razmatraju se osnovni logički sklopovi, njihovo međusobno povezivanje u svrhu realizacije složenijih logičkih operacija i logička algebra.

LOGIČKI SKLOPOVI

2.1. OSNOVNI LOGIČKI SKLOPOVILogički sklop I

Logičld sklop ILI

Logičld sklop NE Logičld sldop NI

Logičld sldop NILI Integrirani logičld sldopovi

Međusobno povezivanje osnovnih logičkih sldopova

Pregled ključnih pojmova

Pitanja i zadaci za ponavljanje

U ovom poglavlju razmatraju se logička svojstva osnovnih logičkih sklopova i njihovo spajanje radi izvođenja složenijih logičkih operacija. Električna svojstva tih sklopova iscrpno se obrađuju u poglavlju o skupinama integriranih logičkih sklopova.

LOGIČKI SKLOP ILogički sklop I (engl. AND gate) obavlja logičku operaciju I (povezivanje, konjunkcija). Sklop može imati dva ili više ulaza. Na izlazu daje stanje 1 samo ako su svi ulazi u stanju 1. Ako je na bilo kojem ulazu sklopa logičko stanje 0, tada jei na izlazu stanje 0 (slika 2.1.).

a)

AB

b)

= 0 ’'

Y = A B = A a B - A & B

........B lip i*

0 0 00 1 01 0 01 1 1

d)

0 0 = 0

0- 1 = 1

1 '0 = 1

1 1 = 1

Slika 2.1. Logički sklop I s dva ulaza: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) logičke operacije za sve kombinacije ulaznih veličina, e) algebarski izraz

D1 t j

D2

JL

U[V] •

fvl

0 0 u D0 Ucc UD

UCc 0 UD

UCc UCc Ucc

Slika 2.2. Izvedba sklopa I s dva ulaza


Sklop ovakvih svojstava moguće je izvesti s pomoću spoja otpornika i dioda (slika 2.2.). Ako je na oba ulaza napon OV, što odgovara logičkom stanju 0, bit će obje diode propusno polarizirane. Stoga će na izlazu biti mali napon UD (pad napona na propusno polariziranoj diodi), što također odgovara logičkom stanju 0. Obje diode u ovom slučaju predstavljaju uključene sklopke pa se sklop može pojednostavnjeno prikazati shemom prema slici 2.3.a. U prikazu je zanemaren napon UD.

Napon na izlazu Y ostaje UD sve dok je barem na jednom od ulaza 0 V jer je pripadna dioda propusno polarizirana, tj. uključena sklopka (slika 2.3.b-c).

a)

OV fi D1 YB D2

T ~ i r

A D1 0 V & -----Ucc ® U §_^cc ° D2

rSlika 2.3. Pojednostavnjena nadomjesna shema diodnog sklopa I

Tek kad je na svim ulazima napon Ucc, što odgovara logičkom stanju 1, obje diode postaju zaporno polarizirane. U tom slučaju sve diode predstavljaju isključene sklopke (slika 2.3.d) pa izlazni napon ima praktično vrijednost Ucc, što odgovara logičkom stanju 1.

Logički sklop I može se uporabiti kao sklop za dopuštenje (engl. enable) i zabranu (engl. inhibit) prolaza impulsa (slika 2.4.). Signal s ulaza A može proći na izlaz samo kad je drugi ulaz sklopa I u stanju 1.

^ j u i n

b - D ~ y

Slika 2.4. Z ab rana i dopuštenje pro laza im pulsa s pom oću sklopa I

LOGIČKI SKLOPOVI

Primjer

Odrediti oblik impulsa na izlazu sklopa I uz zadane signale na ulazima A i B (slika 2.5.).Izlazni napon sklopa I je u stanju 1 samo kad su oba ulaza u stanju 1. To znači da se na izlazu Y dobije impuls samo u periodu kad su istodobno prisutni impulsi na oba ulaza.

i=D-Slika 2.5. Odziv sklopa I na impulsnu pobudu

LOGIČKI SKLOP ILI

i = 0 -

Y = A + B = A v S

B j A Y

0 0 0

0 1 1

1 0 1

1 1 1

d) 0 + 0 = 0 0 + 1 = 1

1 + 0 = 1

1 + 1 = 1

Slika 2.6. Logički sklop ILI s dva ulaza: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) logičke operacije za sve kombinacije ulaznih veličina, e) algebarski izraz

Logički sklop ILI (engl. OR gate) obavlja logičku operaciju ILI (rastavljanje, disjunkcija). Sklop može imati dva ili više ulaza. Na izlazu daje stanje 1 ako je na bilo kojem ulazu stanje 1. Na izlazu je stanje 0 samo onda kada su svi ulazi u stanju 0 (slika 2.6.). Sklop ovakvih svojstava moguće je također izvesti spojem otpornika i dioda (slika 2.7.).

L o

bo

di-w --M -

D2

!u

[V]Ucc

j j A Y

[VI

0 0 0

0 Ucc UCC-U D

Ucc 0 UCC- U D

Ucc Ucc o 1

Slika 2.7. Izvedba sklopa ILI s dva ulaza


Kad je na oba ulaza napon OV, što odgovara logičkom stanju 0, bit će obje diode zaporno polarizirane, tj. isključene sklopke (slika 2.8.a). Kroz otpornik R ne teče struja pa je na izlazu OV, što odgovara logičkom stanju 0. Čim je barem na jednom ulazu napon Ucc, što odgovara stanju 1, bit će pripadna dioda propusno polarizirana, tj. uključena sklopka (slika 2.8.b-d). Kroz tu diodu teče struja koja na otporniku R stvara pad napona UCC-U D, što odgovara logičkom stanju 1.

a) m b) OVS—^ .--- f—c OV

D1

0 V ^ ~ ’ D 'A

i i AUcc 0— * “

o v ^

f c

D l d)o V ° ---- —o Ucc - U D Ucc i

B 02 n D2Ucc °----®

Slika 2.8. Pojednostavnjena nadomjesna shema sklopa ILI

Logički sklop ILI može se također uporabiti kao sklop za dopuštenje i zabranu prolaza impulsa (slika 2.9.). Signal s ulaza A nalazi se na izlazu samo kad je drugi ulaz u stanju 0.

Slika 2.9. Dopuštenje i zabrana prolaza impulsa s pomoću sklopa ILI

Primjer

Odrediti oblik impulsa na izlazu sklopa ILI uz zadane signale na ulazima A i B (slika 2.10.).

Izlazni napon sklopa ILI je u stanju 0 samo kad su svi ulazi u stanju 0. To znači da se na izlazu Y dobije impuls u periodu kad je impuls prisutan na bilo kojem od ulaza sklopa ILI (slika 2.10.).

LOGIČKI SKLOPOVI

Slika 2.10. Odziv sklopa ILI na impulsne pobude

LOGIČKI SKLOP NELogički sklop NE, odnosno invertor (engl. NOT circuit, inverter) obavlja logičku operaciju NE (negacija, inverzija, komplementiranje). Sklop ima jedan ulaz i jedan izlaz. Na izlazu daje stanje suprotno stanju ulaza. Kad je na ulazu stanje 1, na izlazu je stanje 0 i obrnuto (slika 2.11.).

b)

\ —P > o - v ' a —p T ^ ~ >

y=A 0 =1 1 =0

0 1

1 0

d)

^ J T J T T L

' ' T J H L T L T

Slika 2.11. Logički sklop NE: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) odziv na impulsnu pobudu, e) algebarski izraz,

f) logičke operacije za sve kombinacije ulaznih veličina

Funkciju logičkog sklopa NE obavlja tranzistorska sklopka (slika 2.12.).

U[V]

J CEzas

o- m °

A i i l i f i l l

! [V]0 ^cc

Wcc UcEzas ■

Slika 2.12. Izvedba sklopa NE

Kad je na ulazu sklopa napon OV (logičko stanje 0), radna točka tranzistora je u području zapiranja. Tranzistor se može smatrati pojednostavnjeno isključenom sklopkom (slika 2.13.a) pa je na izlazu Y napon približno Ucc, tj. logičko stanje 1.

Kad je na ulazu tranzistorske sklopke napon Ucc (logičko stanje 1), radna točka tranzistora je u zasićenju. Tranzistor se pojednostavnjeno može smatrati uključenom sklopkom (slika 2.13.b). Na izlazu je mali napon UCEzas što predstavlja logičko stanje 0.

44 Digitalna elektronika I.

a) r - ^ U ,

£b)

£Slika 2.13. Pojednostavnjena nadomjesna

shema sklopa NE YLOGIČKI SKLOP NI

Logički sklop NI (engl. NAND gate, skraćeno od NOT AND) obavlja logičku operaciju NI (naziva se još i Shaefferova funkcija). Sklop može imati dva ili više ulaza. Na izlazu ima stanje 1 ako je na bilo kojem ulazu stanje 0. Kad je na svim ulazima stanje 1, tada je na izlazu stanje 0 (slika 2,14.).

a)AB

b) c)

Y = A~B

d)

B A Y

0 0 1

0 1 1

1 0 1

1 1 0

Slika 2.14. Logički sklop NI s dva ulaza: a) simbol prema američkim standardima, b) IEC simbol, c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop

Na temelju izloženih logičkih svojstava sklopa NI jasno je da se sklop može izvesti spajanjem diodnog sklopa I i tranzistorske sklopke. No sklop je moguće izvesti i kaskadnim spojem dviju tranzistorskih sklopki (slika 2.15.).

A.

j^ cc U[V]

> c UCc

L-<,YTr1

Tr2UcEzasI

U +u CEzas2

0

B A Y

tv]0 0 00 ucc Ucc

Ucc 0 Ucc

Ucc Ucc

I I

Slika 2.15. Izvedba sklopa NI

LOGIČKI SKLOPOVI 45

Ako je na oba ulaza sklopa napon OV, radne točke oba tranzistora su u području zapiranja, dakle djeluju kao isključene sklopke (slika 2.16.a) pa je na izlazu Y napon Ucc, dakle logičko stanje 1. Ovakvo stanje ostaje na izlazu dok je na bilo kojem od ulaza napon OV, jer je pripadni tranzistor isključena sklopka.

Kad je na oba ulaza napon Ucc (logičko stanje 1), oba tranzistora prelaze u stanje zasićenja, dakle djeluju kao uključene sklopke (slika 2.16.d) pa je na izlazu mali napon zasićenja obaju tranzistora UCEzasl + UCEzas2, tj. logičko stanje 0.

a) b- Ucc b) i Ui

fTr1

Tr2

d) r-*-U(

Slika 2.16. Pojednostavnjena nadomjesna shema sklopa NI

Ako se na jedan ulaz sklopa NI dovede niz impulsa, signal s tog ulaza pojavit će se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 1. Ako je drugi ulaz u stanju 0, tada je izlaz u stanju 1 bez obzira na signal s prvog ulaza (slika 2.17.). To znači da i sklop NI može poslužiti kao sklop za zabranu i dopuštenje prolaza impulsa. Pri tome treba imati na umu da se pri dopuštenju prolaza impulsi invertiraju.

= r vL —a/

Slika 2.17. Zabrana i dopuštenje prolaza impulsa s pomoću sklopa NI

Primjer

Odrediti oblik napona na izlazu sklopa NI uz zadane signale na ulazima A i B (slika 2.18.).Izlazni napon sklopa NI je u stanju 0 samo kad su svi ulazi u stanju 1. To znači da se na izlazu Y dobije impuls u periodu kad ne postoji impuls na bilo kojem od ulaza.


Slika 2.18. Odziv sklopa NI na impulsne pobude

LOGIČKI SKLOP NILILogički sklop NILI (engl. NOR gate, skraćeno od NOT OR) obavlja logičku operaciju NILI (Piercova funkcija). Sklop može imati dva ili više ulaza. Na izlazu ima stanje 1 samo kad su svi ulazi u stanju 0. Kad je na bilo kojem ulazu stanje 1, na izlazu je stanje 0 (slika 2.19.).

a)AB

b) c)

Y=A + W

d)

'• u .0 0 10 i 01 0 01 1 0

Slika 2.19. Logički sklop NILI s dva ulaza: a) simbol prema američkim standardima, b) IEC simbol, c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop

Na temelju izloženih logičkih svojstava sklopa NILI jasno je da se sklop može izvesti spajanjem diodnog sklopa ILI i tranzistorske sklopke. No sklop je moguće izvesti i paralelnim spojem dviju tranzistorskih sklopki (slika 2.20.).

Ako je na oba ulaza sklopa napon OV, radne točke oba tranzistora su u području zapiranja, dakle djeluju kao isključene sklopke (slika 2.21.a) pa je na izlazu Y napon Ucc, što odgovara logičkom stanju 1.


Čim se na jedan od ulaza sklopa dovede napon Ucc (logičko stanje 1), pripadni tranzistor prelazi u stanje zasićenja, tj. djeluje kao uključena sklopka (slika2.21.b-d), pa je na izlazu mali napon zasićenja tranzistora f/CEza„ dakle logičko stanje 0.

Slika 2.21. Pojednostavnjena nadomjesna shema sklopa NILI

Ako se na jedan ulaz sklopa NILI dovede niz impulsa, signal s tog ulaza pojavit će se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 0. Ako je drugi ulaz u stanju 1, izlaz je u stanju 0 bez obzira na signal s prvog ulaza (slika2.22.). To znači da se i sklop NILI može koristiti kao sklop za zabranu ili dopuštenje prolaza impulsa. Međutim, pri dopuštenju prolaza impulsa dolazi do njihova invertiranja.

Slika 2.22. Dopuštenje i zabrana prolaza impulsa s pomoću sklopa NILI

Primjer

Odrediti oblik napona na izlazu sklopa NILI uz zadane signale na ulazima A i B (slika 2.23).

Izlazni napon sklopa NILI je u stanju 1 samo kad su oba ulaza u stanju 0. To znači da se na izlazu Y dobije impuls samo u periodu kad istodobno ne postoji impuls na oba ulaza.

Slika 2.23. Odziv sklopa NILI na impulsne pobude


INTEGRIRANI LOGIČKI SKLOPOVIElektronički logički sklopovi danas se proizvode isključivo u integriranoj izvedbi. Sve komponente sklopa izvedene su na jednoj pločici silicija zatvorenoj u odgovarajuće kućište. Kućišta mogu biti različitog oblika s različitim brojem izvoda, plastična ili keramička. Sama kućišta su znatno većih dimenzija od integriranog sklopa. Ograničenje u izvedbi integriranih sklopova predstavlja broj izvoda. Ovisno o broju ulaza i izlaza koje ima logički sklop, u jedno kućište moguće je smjestiti je dan osnovni logički sklop ili više njih. Kod složenijih sklopova potrebno je više izvoda, pa su kućišta takvih sklopova većih dimenzija.

a)izvod 1

b)

XI O L T T J LJ □ LI U

Slika 2.24. Dvolinijsko kućište sa 16 izvoda: a) pogled odozgo, b) pogled sa strane

a)

izvod 1

b)

Slika 2.25. Primjer izvedbe plosnatog kućišta: a) pogled odozgo, b) pogled sa strane

izvod 1b)

Slika 2.26. P rim jer izvedbe kućišta za površinsku m ontažu: a) pogled odozdo, b) pogled sa strane

LOGIČKI SKLOPOVI

Česti oblik kućišta integriranih sklopova je đvolinijsko kućište (engl. dual-in-line package, skraćeno DIP), zatim plosnato kućište (engl. flat package) i sve češće različiti oblici kućišta za površinsku montažu (engl. surface mounted device, leadless package, leadless chip carrier, small-outline package).

Danas se proizvodi mnogo različitih sklopova, od osnovnih logičkih do čitavih uređaja u jednom kućištu. Osnovni integrirani logički sklopovi sadrže manji broj integriranih elemenata (do 100) i nazivaju se sklopovi niskog stupnja integracije (engl. SSI, skraćeno od Small Scale Integration). Složeniji integrirani sklopovi (brojila, registri, dekoderi) sadrže veći broj integriranih elemenata (od 100 do1 000) i nazivaju se sklopovi srednjeg stupnja integracije (engl. MSI, skraćeno od Medium Scale Integration). Još veli broj elemenata (od 1000 do 100000) sadrže sklopovi visokog stupnja integracije (engl. LSI, skraćeno od Large Scale Integration). Tu spadaju memorije i mikroprocesori. Već nekoliko godina javljaju se i sklopovi vrlo visokog stupnja integracije (engl. VLSI, skraćeno od Very Large Scale Integration). To su sklopovi s više od 100000 integriranih elemenata.

a) b) <0

d)

□ 87-GND

14 — Unn

Slika 2.27. Raspored izvoda integriranih logičkih sklopova, pogled odozgo: a) I, b) ILI, c) NE, d) NI, e) NILI


Svi integrirani logički sklopovi mogu se svrstati u nekoliko skupina. Za sklopove unutar neke skupine karakteristično je da su prilagođeni za međusobno spajanje, što omogućava relativno jednostavnu gradnju složenih digitalnih uređaja. O značajkama logičkih sklopova pojedinih skupina govori se u trećem poglavlju kad se govori o skupinama integriranih sklopova.

Pri radu s integriranim sklopovima neophodno je poznavati raspored izvoda ili dijagram spajanja (engl. pin connection diagram, pin assignment, pin description, pin configuration). Iz njega se vide funkcije izvoda integriranog sklopa. Postupak brojenja izvoda vidi se iz prikaza tipova pojedinih kućišta. Izvodi označeni s Ucc, odnosno Vcc (engl. voltage) i GND (engl. ground), služe za spajanje napona napajanja zajednički za sve logičke sklopove unutar jednog kućišta. Na izvod Vcc spaja se pozitivni pol izvora napajanja, a na izvod GND negativni pol (slika 2.27.).

MEĐUSOBNO POVEZIVANJE OSNOVNIH LOGIČKIH SKLOPOVA

Osnovni logički sklopovi spajaju se međusobno radi izvođenja složenijih logičkih operacija. Složena logička operacija može biti zadana algebarskim izrazom. Postupnim crtanjem simbola osnovnih logičkih sklopova dobije se odgovarajuća logička shema složenog logičkog sklopa (slika 2.28.a). Iz algebarskog izraza moguće je doći do tablice stanja (slika 28.b).

Primjer

Nacrtati logičku shemu sklopa koji obavlja operaciju Y = A B + C. Tablicomstanja prikazati logička svojstva sklopa.

l l l l l l B I A - B 8 M M

0 0 0 0 0

0 0 1 0 0

0 1 0 0 0

0 1 1 1 1

1 0 0 0 1

1 0 1 0 11 1 0 0 1

1 1 1 1 1

Slika 2.28. Logička shema i tablica stanja složene logičke operacije zadane algebarskim izrazom

Ako je zadana logička shema složenog logičkog sklopa, iz nje je vrlo lako izvesti algebarski izraz, a zatim i tablicu stanja (slika 2.29.).

LOGIČKI SKLOPOVI

Prim jer

Za sklop zadan logičkom shemom (slika 2.29.) napisati algebarski izraz i tablicu stanja.

c B A B + C / W B + q

0 0 0 0 00 0 1 0 00 1 0 X 00 1 1 1 i1 0 0 1 01 0 1 1 i1 1 0 1 01 1 1 1 1

Slika 2.29. Algebarski izraz i tablica stanja složene logičke operacije zadane logičkom shemom



algebarski izraz za logički sklop, odnosno logička jednadžba sklopa

- algebarski prikaz logičke ovisnosti izlaznog stanja sklopa o stanju na ulazu

H (skraćeno od engl. High=visoko)

- oznaka za visoku naponsku razinu, odnosno stanje 1 na ulazima i izlazima digitalnih sklopova

kombinacijski logički sklop

- logički sklop kod kojeg stanje na izlazu ovisi o trenutnom stanju na ulazima

L (skraćeno od engl. Low=nisko)

- oznaka za nisku naponsku razinu, odnosno stanje 0 na ulazima i izlazima digitalnih sklopova

logička shema

- shema složenog logičkog sklopa u kojoj su jednostavniji logički sklopovi predočeni logičkim simbolima

logički simbol

- grafički simbol za logički sklop

logički sklop

- digitalni sklop koji obavlja logičke operacije, na ulazima i izlazima mogu biti samo naponska stanja koja se prikazuju binarnim znamenkama 0 i 1

logički sklop I (engl. A N D gate)

- sklop koji na izlazu daje stanje 1 samo kad su svi ulazi u stanju 1

logički sklop ILI (engl. OR gate)

- sklop koji na izlazu daje stanje 1 kad je bilo koji ulaz u stanju 1

logički sklop NE (engl. NOT circuit)

- sklop koji daje na izlazu stanje suprotno stanju na ulazu

logički sklop NI (engl. N A N D gate)

- sklop koji daje na izlazu stanje 1 kad je bilo koji ulaz u stanju 0

logički sklop NILI (engl. NOR gate)

- sklop koji daje na izlazu stanje 1 samo kad su svi ulazi u stanju 0

sekvencijski logički sklop

- logički sklop kod kojeg stanje izlaza ovisi o trenutnom stanju na ulazima i prethodnom stanju na izlazu.

tablica stanja (engl. truth table)

- tablični prikaz svih kombinacija ulaznih veličina logičkog sklopa i odgovarajućih stanja na izlazima

LOGIČKI SKLOPOVI

a) I

b) Y = A ■ B

ILI

Y = A + B

NE

Y = A

NI

Y =AH

NILI

Y=A + B

B

d)

I O ' i = D - » O - = = D > -

J T T - r

Slika 2.30. Pregled osnovnih logičkih sklopova: a) naziv, b) algebarski izraz,c) simbol prema američkim standardima, d) simbol prema IEC

DOPUŠTENJE (enable) ZABRANA (inhibit)

.1=0 = t >

JT_TL AB - 1 — i I

JTLTL A — B = 0 - y=o

-TLTL A i N. _Y J U T . A ■ . ~B = o — B = 1

- r m . A —p ^ v „ _ y 1 X L r _TLTL A . y 0_Y=oB = 0 — B -1

Slika 2.31. Dopuštenje i zabrana prolaza impulsa s pomoću osnovnih logičkih sklopova

54 Digitalna elelđronika L


1. Navedite logička svojstva sklopa I.2. Nacrtajte simbol sklopa I s tri ulaza i napišite pripadni algebarski izraz i tabli

cu stanja.3. Nacrtajte dijagram izlaznog napona sklopa I za zadanu pobudu na ulazu (sli

ka 2.32.).

* j m i J i j n j n _ n _ r L

b r i

Slika 2.32. Impulsna pobuda sklopa I za zadatak 3.

4. Navedite logička svojstva sklopa ILI.5. Nacrtajte simbol sklopa ILI s tri ulaza i napišite pripadni algebarski izraz i ta

blicu stanja.6. Nacrtajte dijagram izlaznog napona sklopa ILI za zadanu pobudu na ulazu

(slika 2.33.).

* J T J T J T J T J ' T _ r L T L

eD>->

Slika 2.33. Impulsna pobuda sklopa ILI za zadatak 6.

7. Objasnite logička svojstva sklopa NE.8. Objasnite logička svojstva sklopa NI.9. Nacrtajte simbol sklopa NI s tri ulaza i napišite pripadni algebarski izraz i ta

blicu stanja.10. Nacrtajte dijagram izlaznog napona sklopa NI uz zadanu pobudu na ulazu

(slika 2.34.).

a _ m T _ n _ m " L n _ n _

OSlika 2.34. Im pulsna pobuda sklopa N I za zada tak 10.

LOGIČKI SKLOPOVI

11. Objasnite logička svojstva sklopa NILI.12. Nacrtajte simbol sklopa NILI s tri ulaza i napišite pripadni algebarski izraz i

tablicu stanja.13. Nacrtajte dijagram izlaznog napona sklopa NILI za zadanu pobudu (slika

2.35.).

^ j n j n j i j _ i J i _ r L r LA BC

Slika 2.35. Impulsna pobuda sklopa NILI za zadatak 13.

14. Nacrtajte logičku shemu sklopa koji obavlja logičku operacijuY = (A + B) ■ C.

Tablicom stanja prikažite logička svojstva sklopa.15. Za sklop prema zadanoj logičkoj shemi (slika 2.36.) napišite algebarski izraz i

tablicu stanja.

Slika 2.36. Shema složenog logičkog sklopa za zadatak 15.


2.2. LOGIČKA ALGEBRA

Temeljna pravila logičke algebre

Zakoni logičke algebre

De Morganovi teoremi

Dvojnost logičkih operacija Univerzalnost sklopova NI i NILI



Engleski matematičar George Boole objavio je 1854. knjigu u kojoj je utvrdio postavke matematičkih operacija koje su se kasnije pokazale kao izuzetno pogodno sredstvo za opis djelovanja elemenata koji mogu poprimiti samo dvije vrijednosti, što je upravo slučaj s digitalnim sklopovima.

U ovom će se poglavlju razmotriti temeljna pravila, teoremi i zakoni logičke, odnosno Booleove algebre i njihova primjena u rješavanju problema realizacije složenih logičkih sklopova.

TEMELJNA PRAVILA LOGIČKE ALGEBREPravila za operacije s jednom promjenljivom ulaznom veličinom (varijablom) prikazana su na slici 2.37. A je ulazna veličina koja može biti 0 ili 1.

Ako je na jednom ulazu sklopa I promjenljiva veličina A , a drugi ulaz je u stanju 0, izlaz Y je stalno u stanju 0 bez obzira na vrijednost promjenljive veličine A (slika 2.37.a). Ako je drugi ulaz sklopa I u stanju 1, tada je izlaz sklopa uvijek jednak ulaznoj veličini A (slika 2.37.b). Kad se na oba ulaza sklopa I dovede ista promjenljiva veličina, izlaz je jednak toj promjenljivoj veličini (slika 2.37.c). Ako se na jedan ulaz sklopa I dovede promjenljiva veličina A, a na drugi ulaz njezin komplement, izlaz je uvijek u stanju 0 bez obzira na vrijednost promjenljive veličine, jer je jedan od ulaza sklopa I uvijek u stanju 0 (slika 2.37.d).

Ako je na jednom ulazu sklopa ILI promjenljiva veličina A, a na drugom ulazu je stanje 0, tada je izlaz Y uvijek jednak ulaznoj veličini A (slika 2.37.e). Ako je drugi ulaz sklopa ILI u stanju 1, izlaz Y je stalno u stanju 1 bez obzira na vrijednost promjenljive ulazne veličine A (slika 2.37.f). Kad se na oba ulaza sklopa ILI dovedu iste ulazne veličine, izlaz je jednak stanju ulaza (slika 2.37.g). Ako se na jedan ulaz sklopa ILI dovede promjenljiva veličina A , a na drugi ulaz njezin komplement A , izlaz je uvijek u stanju 1 bez obzira na vrijednost promjenljive veličine A , jer je jedan od ulaza uvijek u stanju 1 (slika 2.37.h).

Ako se promjenljiva ulazna veličina A invertira dva puta uzastopce, rezultat je jednak vrijednosti same ulazne veličine A (slika 2.37.i).

LOGIČKI SKLOPOVI

a)

° = D *

A - 0 = 0

b)

A - 1 =/4

[ 0: l l i s i I , .4 IjiBBMI

0 0 0 1 0 0

0 i 0 1 1 i

* - r D - y

A - A = A

A

0 0

y

0

/A • 4 = 0

A

0

•l

1

Y

01 1 1 1 0 0

e)

s : j > *

/4 + 0 = A

0 ; A . V 0

,4 + 1=1

. • ' : v 1 / l ' Y

0 0 0 1 0 10 1 1 1 1 1

g)

A - r £ > - y

A +A - A

A y h) f§ ta

0 0 0 * L j > J > ~ Y

A+A = l

0 1 11 1 i 1 0 1

i)

A =A

A j- ' A r

Slika 2.37. Temeljna pravila logičke algebre

0 1 0

1 0 i

ZAKONI LOGIČKE ALGEBRE

Pravila za operacije s više promjenljivih ulaznih veličina nazivaju se zakoni logičke algebre. To su zakoni komutacije, asocijacije i distribucije. Zakoni komutacije i asocijacije su očigledni, dok je za zakone distribucije izveden dokaz tablicom stanja (slika 2.40.).

A ■ B = B - A - = Z [ >

2= D >- ■ ° = D -Slika 2.38. Zakoni komutacije

Zakoni komutacije (engl.commutative laws) pokazuju da redoslijed dovođenja promjenljive ulazne veličine na ulaze logičkog sklopa nema utjecaja na rezultata logičke operacije.


A —_ _ g = L J -y

AY = B

C

A ■ B C = (A B ) C - A ■ (B C)

" a = T > - y

/\ + B + C = (/\ + B) + C=>A + (e+C)

A- p \ _ T x AB - L» '* _ j y _ B0 I fesss®®8® Q

Slika 2.39. Zakoni asocijacije

a) A - (B + C) = A • B + A ■ C

b) A + B C = ( A + B ) ( A + C)

c s A B-C y0 0 0 0 00 0 1 0 10 1 0 0 00 1 1 0 X1 0 0 0 01 0 1 0 11 1 0 1 11 1 1 1 1

c B • /I (A + b; jjjjBB Y

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 1 0 0

0 1 1 1 1 1

1 0 0 0 1 0

1 0 1 1 1 1

1 1 0 1 1 1

1 1 1 1 1 1

Slika 2.40. Z akon distribucije


Zakoni asocijacije (engl. associative laws) pokazuju da način svrstavanja ulaznih veličina kod I i ILI operacije nema utjecaja na rezultat.

Prema prvom zakonu distribucije (engl. distributive laws)i ako u logičkom zbroju dva ili više članova postoji zajednički član taj se član može izlučiti ispred zagrade (slika 2.40.a).

Drugi zakon distribucije pokazuje jednakost logičkog zbroja jedne varijable (A) i umnoška dviju varijabli (B C) s logičkim umnoškom dva zbroja varijable A sa svakim od članova B i C posebno (slika 2.40.b).

Primjer_________________________________________________________________

Primjenom pravila logičke algebre pojednostavniti logičku operaciju

Y = A ( B + C ) + A - C + B

Z = A - ( B + C ) + A C + B=A ■ B +A ■ C +A ■ C + B zakon distribucije

=A ■B + B + A ■ C zakon komutacije, pravilo X + X = X

= (A + B) ■ (B + B) + A ■ C zakon distribucije

= A + B + A - C pravilaX + X = 1 i X - 1 =X

=A ■ (1 + C) +B zakon distribucije

= A + B pravilo X + 1 = 1

Y = A- {B + C ) + A - C + B = A + B

Slika 2.41. Primjer pojednostavnjene logičke operacije primjenom pravila logičke algebre

Primjer (slika 2.41.) pokazuje kako se primjenom pravila logičke algebre može pojednostavniti složena logička operacija, odnosno složeni logički sklop koji tu operaciju obavlja. Postupak pojednostavnjivanja logičkog sklopa naziva se minimizacija. Sklop zadan algebarskim izrazom

Y = A ( B + C ) + A C + B

nije u svom minimalnom obliku. Provedenim postupkom minimizacije sveden je na minimalan oblik Y = A + B .


Za sklopove koji nemaju svoj minimalan oblik kaže se da imaju zalihost (re- đundancija). Sklop sa zalihošću je složeniji, ali ima veću pouzdanost. Neki dio složenog sklopa može biti u kvaru a da izlazi ipak daju ispravan rezultat.

DE MORGANOVI TEOREMIMeđu najvažnijim teoremima logičke algebre su De Morganovi teoremi. U potrebljavaju se vrlo često u postupku pojednostavnjivanja logičkih operacija logičkih umnožaka ili logičkih zbrojeva s invertiranim ulaznim veličinama.

A+b -=A■B 2 = 0 A •s =A + Bjgj B A r. B i A r

0 0 1 1 i a —f > n 0 0 1 1 10 1 1 0 0 0 1 1 0 11 0 0 1 0 K T - L / 1 0 0 1 11 1 0 0 0 1 1 0 0 0

= o

Slika 2.42. De Morganovi teoremi

De Morganovi teoremi upućuju na međusobnu dvojnost pojedinih logičkih operacija i mogućnost realizacije logičkih sklopova samo sklopovima NI i NILI (slika 2.43.).

A+B=A B= D -

A - B-A + B

I i A /T Y B 1 A B0 0 1 1 0 a — r^ > © —i 0 0 1 1 0

0 1 1 0 1 0 1 1 0 0

1 0 0 1 1 1 0 0 1 0

1 1 0 0 1 e “ i > J 1 1 0 0 1

1 = 0

Slika 2.43. Drugi oblik De Morganovih teorema

.Primjer

Primjenom De Morganovih teorema pojednostavniti logičku operaciju

Y = A + B + C

Y = A +B + C = A B + C = A B C = A B C

Primjenom De Morganova teorema smanjen je broj inverzija ulaznih veličina (slika 2.44.).

LOGIČKI SKLOPOVI

Slika 2.44/Primjena De Morganovih teorema: a) zadani sklop, b) pojednostavnjeni sklop

DVOJNOST LOGIČKIH OPERACIJAAko se invertiranjem ulaznih i izlaznih veličina od jedne logičke operacije dobije druga i obrnuto, tada su te dvije operacije međusobno dvojne (đualne).

Na slici 2.45. pokazano je da su međusobno dvojne logičke operacije I i ILI. To znači da se s pomoću logičkih sklopova I i NE može realizirati operacija ILI, odnosno s pomoću sklopova ILI i NE operacija I. Prema tome, pri korištenju osnovnih logičkih operacija može se jedna od međusobno dvojnih operacija izostaviti jer se može realizirati uporabom preostalih dviju osnovnih operacija. Uporabom samo sklopa I i NE, odnosno ILI i NE mogu se obaviti sve jednostavne i složene logičke operacije.

s ^ D ~ rB |' A Y

0 0 0

0 1 0

1 0 0

1 1 1

Y = A B operacija I

a = 0 > -li i A V

i “i

o 0 00 1 11 0 11 1 1

Y=A + B operacija ILI

A —B —co

B MBiBiIllll A | Y

0 0 1 1 0

0 1 1 0 1

1 0 0 1 1

1 1 0 0 1

Y=A B = A + B operacija ILI

B /\ " s K •>

0 0 1 i 0

0 1 1 0 0

1 0 0 1 0

1 1 0 0 1

Y = A + B = A B operacija I

Slika 2.45. M eđusobna dvojnost logičkih operacija I i ILI

Digitalna elefđronika I.

Međusobno su dvojne i operacije NI i NILI (slika 2.46.).

A — D 7 - Y

B /l

0 0 1

0 1 1

1 0 1

1 1 0

AB ^ zy ° ~ Y

B A s i? Y

0 0 1 1 1

0 1 1 0 0

1 0 0 1 0

1 1 0 0 0

Y=A ■ B operacija NI

= £ > >

Y = A B = A - B = A + B operacija NILI

= 0 ^B /i r

0 0 i

0 1 0

1 0 0

1 1 0

B >t B A r0 0 i 1 i0 1 i 0 i1 0 0 1 i1 1 0 0 0

Y=A + B operacija NILI

Y = A + B = A + B = A ■B operacija NI

Slika 2.46. Međusobna dvojnost logičkih operacija NI i NILI

Operacija NE nema druge sebi dvojne operacije. Invertiranjem ulaznih i izlaznih veličina NE operacije ponovo se dobije operacija NE (slika 2.47.). To znači da je operacija NE sama sebi dvojna.

A — J ^ > o —,4 A — A — A

A Y0 11 0

; - A 4, .4 I I I0 i 0 11 0 1 0

Y = A operacija NE

Y=A operacija NE

Slika 2.47. Dvojnost operacije NE

Kad je na ulazu ili izlazu logičkog sklopa znak inverzije (kružić), kaže se da je na ulazu, odnosno izlazu, djelotvoran signal logičko stanje 0 (engl. active low). Ako na ulazu i izlazu sklopa nema znaka inverzije, tada je na njima djelotvoran signal logičko stanje 1 (engl. active high).

LOGIČKI SKLOPOVI

djelotvoran signal 1 djelotvoran signal 0

® I*

djelotvoran signal 1

Izlaz je 1 kad su svi ulazi 1.


Y = A + B


Izlaz je 1 kad je bilo koji ulaz 1.




Y = >4 • B = A+B



Slika 2.48. Interpretacija simbola logičkih sklopova I i ILI

Za sklop I prikazan standardnim simbolom može se reći da je na izlazu djelotvoran signal logičko stanje 1. Izlaz je u stanju 1 kad su svi ulazi u stanju 1. Za sklop I prikazan dvojnim simbolom na izlazu je djelotvoran signal 0. Izlaz je u stanju 0 kad je bilo koji od ulaza u stanju 0. Na isti način moguće su interpretacije i ostalih osnovnih logičkih sklopova (slika 2.48. i 2.49.).


Y = A l 3




Y=A + B







A - B-

Y = A ■ B = A + B



Slika 2.49. Interpretacija simbola logičkih sklopova NI i NILI

Uporaba dvojnih simbola u logičkim shemama složenih logičkih sklopova omogućuje lakšu interpretaciju svojstava i rada sklopa.

Primjer

Primjenom dvojnih simbola modificirati logičku shemu sklopa izvedenog s pomoću sklopova NI, u shemu izvedbe s osnovnim logičkim sklopovima (slika2.50.a).


U logičkoj shemi složenog sklopa izvedenog s pomoću tri sklopa NI moguće je zamijeniti sklopove NI dvojnim simbolima (slika 2.50.b). Ako se dvojnim simbolima zamijeni izlazni sklop NI i eliminiraju uzastopne inverzije, dobije se logička shema sa sklopovima I i ILI (slika 2.40.c). Djelotvoran signal na ulazima i izlazu je 1. Iz ove logičke sheme lako je uočljivo svojstvo sklopa po kojemu je izlaz 1 kad su A =B = 1 ili C = D = 1. Ovakav je prikaz povoljan kada sklop stanjem 1 na izlazu aktivira sljedeći sklop ili uređaj.

a) d)

: d | : W | B • A Y

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1

Slika 2.50. Uporaba dvojnih simbola u logičkim shemama složenih logičkih sklopova

Opće pravilo za prikaz logičkih shema složenih logičkih sklopova kaže da se, kad je god moguće, međusobno vezuju invertirajući izlazi i ulazi (djelotvoran signal 0), odnosno neinvertirajući izlazi i ulazi (djelotvoran signal 1).

LOGIČKI SKLOPOVI

UNIVERZALNOST LOGIČKIH SKLOPOVA NI I NILISvojstvo je sklopova NI i NILI da se svaka osnovna, a prema tome i složena, logička operacija može ostvariti uporabom samo sklopova NI (slika 2.51.) ili samo sklopova NILI (slika 2.52.).

Kad se sklop NI upotrebljava kao sklop NE, koristi se samo jedan ulaz. Preostali ulazi moraju biti u stanju 1 (slika 2.51.a). Budući da sklop NI daje invertiranu operaciju I, ponovnim invertiranjem izlaza sklopa NI dobije se operacija I (slika2.51.b). Postupak za realizaciju sklopa ILI s pomoću sklopa NI slijedi iz De Mor- ganova teorema. Ulazne veličine prvo se invertiraju i potom dovedu na ulaz sklopa NI (slika 2.51.c).

a)a s i B l l A

—A

1

li i 0 1

0 1 0

b)

A BY - A ■ B

= A ■ B

■B A B : y :

0 0 1 00 1 1 01 0 1 01 1 0 i

A —

sklop NE

; = osklop I

: = D 1

- y rA —1 —

Y = A ■ B = A +B

B A A B V

U t) 1 1 0

0 1 1 0 1

1 0 0 1 1

1 1 0 0 1

2 = 0 ’ sklop ILI

Slika 2.51. Izvedba osnovnih logičkih sklopova uporabom sklopova NI

Primjer__________

Nacrtati shemu sklopa za obavljanje logičke operacije Y = A + B ■ C uporabom sklopova NI.

U logičkoj shemi sklopa izvedenog uporabom osnovnih logičkih sklopova (slika2.52.a) zamijene se osnovni logički sklopovi njihovim ekvivalentima izvedenim s pomoću sklopova NI (slika 2.52.b). Tako dobivena shema složenog sklopa izvedenog s pomoću sklopova NI može se pojednostavniti ispuštanjem dvaju uzastopnih invertora (slika 2.52.c). Do istog rezultata moguće je doći izravnom primjenom De Morganova teorema na zadanu logičku operaciju. Na temelju dobivene logičke jednadžbe dolazi se do logičke sheme sklopa izvedenog s pomoću sklopova NI (slika 2.52.d). Pripadna tablica stanja pokazuje da sklop obavlja identičnu operaciju kao i sklop izveden uporabom osnovnih logičkih sklopova.


y=A+e-c

b)

c B A B C V0 0 0 0 00 0 1 0 10 1 0 0 00 1 1 0 11 0 0 0 01 0 1 0 11 1 0 1 11 1 1 1 1

B CY = A - B - C

Y = A - B ■C

d)

Y = A + B C = A B C

c B /I A\ Y0 0 0 1 1 00 0 1 0 1 10 1 0 1 1 00 1 1 0 1 X1 0 0 1 1 01 0 1 0 1 11 1 0 1 0 11 1 1 0 0 1

Slika 2.52. Izvedba složene logičke operacije uporabom sklopova NI

Kad se sklop NILI upotrebljava kao sklop NE koristi se jedan ulaz, a preostali ulazi moraju biti u stanju 0 (slika 2.53.a). Kako sklop NILI daje invertiranu operaciju ILI, ponovnim invertiranjem izlaza sklopa NILI dobije se operacija ILI (slika 2.53.b). Postupak za izvedbu sklopa I uporabom sklopova NILI slijedi iz De

LOGIČKI SKLOPOVI

Morganova teorema. Ulazne veličine se prvo invertiraju i onda dovedu na ulaz sklopa NILI (slika 2.53.c).

Ao

b)

= 0 ' -A + 0=A

A + B

j y & - Y = A + BB — B --A ■ B

0 .-i r0 0 i

0 1 0

Y = A + B = A + B

B /l A + B Y

0 0 1 0

0 1 0 1

1 0 0 1

1 1 0 1

sklop NE

A Bsklop ILI

fi ■ B A •

0 0 1 1 0

0 i 1 0 0

1 0 0 I 0

1 1 0 0 1

A ■B — sklop I

Slika 2.53. Izvedba osnovnih logičkih sklopova uporabom sklopova NILI

Primjer

Nacrtati shemu sklopa izvedenog samo uporabom sklopova NILI za logičku operaciju Y = (A + B) ■ (A + D).

Y=lfi + B) ■ (A+ C) A

= A + B + A + C B

Slika 2.54. Izvedba sklopa za složenu logičku operaciju uporabom sklopova NILI



Booleova algebra (engl. Boolean algebra)

- logička algebra, nazvana prema Georgeu Booleu koji je utvrdio temeljne postavke logičke algebre

De M organovi teo rem i (engl. De Morgan Theorems)

X + Y = X - Y odnosno X + Y = x T f i X ^ Y = X + Y odnosno X Y = X + Y dvojnost (dualnost) logičkih operacija

- međusobno su dvojne one logičke operacije kod kojih se invertiranjem ulaznih i izlaznih veličina od jedne operacije dobije druga; međusobno su dvojne operacije I i ILI, odnosno NI i NILI

log ička a lgebra

- nazvana i Booleova algebra, matematičke operacije s varijablama koje mogu imati samo dvije vrijednosti

m in im a ln i o b lik log ičke operacije

- složena logička operacija izvedena s najmanjim mogućim brojem osnovnih logičkih operacija

tem e ljna prav ila log ičke a lgebre za operac ije s jednom va rijab lom

A - 0 = 0 A ■ 1 =A A - A = A A - A = 0 I = A .4 + 0 =.4 .4 + 1 = 1 A + A =A A + A = 1

univerzalnost logičkih sklopova

- svojstvo sklopova NI i NILI da se svaka osnovna i složena logička operacija može izvesti samo sklopovima NI, odnosno samo sklopovima NILI

zakoni asoc ijac ije (engl. associative laws)

Y = A B C = (A B) C = A B C A + B + C = (A + B) + C =A + (B + C)

zakoni d is tr ib u c ije (engl. distributive laws)

A ( B + C ) = A B + A C A + B - C = ( A + B ) ( A + C )

zakoni kom utac ije (engl. commutative laws)

A B = B A A + B = B + A

LOGIČKI SKLOPOVI


1. Navedite sva temeljna pravila logičke algebre za operacije s jednom ulaznom veličinom.

2. Navedite zakone komutacije, asocijacije i distribucije. Za svaki zakon navedite pripadne sheme logičkih sklopova kojima se može dokazati valjanost zakona.

3. Primjenom pravila logičke algebre pojednostavnite logičku operaciju

Y = A C + B C + A B C.Nacrtajte logičku shemu sklopa za zadanu i pojednostavnjenu operaciju. Rezultat provjerite tablicama stanja za oba sklopa.

4. Primjenom pravila logičke algebre pojednostavnite logičku operaciju

Y = A B ■ C+A B Č + B C D.Nacrtajte logičku shemu sklopa za zadanu i pojednostavnjenu operaciju. Rezultate provjerite tablicama stanja za oba sklopa.

5. Navedite De Morganove teoreme i pripadne logičke sklopove kojima je moguće dokazati valjanost teorema.

6. Primjenom De Morganovih teorema u logičkom izrazu za operaciju

Y = (A+C) ■ (B+D ) zamijenite sve znakove • (operacija I) znakovima + (operacija ILI).

7. Primjenom De Morganovih teorema u logičkom izrazu za operaciju

Y = A + B Czamijenite sve znakove + (operacija ILI) znakovima • (operacija I).

8. Što znači dvojnost (dualnost) logičkih operacija? Koje su logičke operacije međusobno dvojne?

9. Kako se mogu ostvariti osnovni logički sklopovi uporabom sklopova NI?10. Kako se mogu ostvariti osnovni logički sklopovi uporabom sklopova NILI?11. Izvedite uporabom sklopova NI zadani logički sklop (slika 2.55.a).

a) b)

Slika 2.55. Logičke sheme sklopova (zadaci 11. i 12.)

12. Izvedite uporabom sklopova NILI zadani logički sklop (slika 2.55.b).13. Izvedite uporabom sklopova NI sklop koji obavlja logičku operaciju

Y = A ■ B + A ■ C + B ■ C.14. Izvedite uporabom sklopova NILI sklop koji obavlja logičku operaciju

Y = ( A + B ) ■ (A +C) ■ (B + C).


2.3. SLOŽENI LOGIČKI SKLOPOVIMintermMakstermIsključivo ILI i isldjučivo NILI Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

U ovom će se poglavlju razmotriti projektiranje složenih logičkih sklopova. Dvije osnovne mogućnosti projektiranja složenih logičkih sklopova su metoda logičkog zbroja logičkih umnožaka (engl. sum-of-products method) ili zbroj minterma, te metoda logičkog umnoška logičkih zbrojeva (engl. product-of-sums method) ili umnožak maksterma. Dobiveni algebarski izrazi za složene logičke operacije nisu uvijek minimalnog oblika pa se onda još provodi postupak minimizacije.

MINTERMS dvije ulazne promjenljive veličine moguće je načiniti četiri različite operacije logičkih umnožaka (engl. fundamental products). To su:

A - B , A - B , A - B i A - B .

Y = A -B = m0 Y = A B = m t

s . /V

0 0 1

0 1 0

1 0 0

1 1 0

' B A m,0 0 00 1 11 0 01 1 0

h A I S il i0 0 0

0 1 0

1 0 1

1 1 0

‘ n . 111880 0 00 1 01 0 01 1 1

Slika 2.56. M ogući logički um nošci s dvije u lazne varijable

LOGIČKI SKLOPOVI

Ako se za svaku od ovih operacija napravi tablica stanja za moguće vrijednosti varijabli na ulazu (slika 2.56.), vidi se da se u izlaznom stupcu svaki put dobije samo jedna jedinica.

Ovakva logička operacija, koja na izlazu daje jedinicu samo za jednu ulaznu kombinaciju, a za sve ostale ulazne kombinacije na izlazu je logička nula, naziva se minterm jer je broj jedinica na izlazu minimalan.

Minterm se može ostvariti tako da se koristi operacija I, s tim da se one ulazne veličine koje su u stanju 0 u kombinaciji koja daje izlaz 1 prethodno invertiraju (slika 2.56.).

S dvije ulazne varijable moguće je izvesti četiri različita minterma, tj. upravo toliko koliki je broj različitih kombinacija s dvije ulazne varijable, odnosno koliki je mogući broj osnovnih logičkih umnožaka. To znači da s tri ulazne varijable postoji osam minterma, s četiri šesnaest itd,

Primjer_________________________________________________________________

Realizacija minterma m2 s tri ulazne varijable.

Minterm m 2 znači da je izlaz jednak 1 za ulaznu kombinaciju 010. Stoga je logička jednadžba minterma:

m2 =A B ■ C

što znači da ulazne veličine A i C treba prethodno invertirati i tada zajedno s B dovesti na ulaz sklopa I.

c .i llilpj ' /i■■■. .. ; , ;

0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 0

Slika 2.57. Tablica stanja i logička za minterm m2 s tri ulazne varijable

Kad je potrebno ostvariti logičku operaciju koja na izlazu daje jedinicu za više ulaznih kombinacija, koristi se logičld zbroj minterma (engl. the sum-of-products method). Logička shema takvog sklopa sastoji se od određenog broja sklopova I s potrebnim invertorima i jednog sklopa ILI na čije se ulaze vežu izlazi sklopova I (engl. AND-OR netvvork).


Prim jer

Realizacija složene logičke operacije zadane tablicom stanja:

c B y0 0 0 00 0 1 00 1 0 i0 1 1 01 0 0 01 0 1 i1 1 0 01 1 1 0

Iz tablice stanja proizlazi da izlaz mora biti u stanju 1 za dvije ulazne kombinacije: 010 i 101. Operaciju je moguće realizirati logičkim zbrojem dvaju minterma prema logičkoj jednadžbi

Y = A - B ■ Č + A B ■ C

Za realizaciju ove operacije potrebna su dakle tri invertora, dva sklopa I s tri ulaza i jedan sklopa ILI s dva ulaza.

Primjenom De Morganova teorema na algebarski izraz za zadanu funkciju dobije se izraz koji omogućuje realizaciju iste logičke operacije samo logičkim sklopovima NI. Iz logičke sheme (slika 2.58.) vidi se da je za realizaciju iste operacije sada potrebno četiri sklopa NI s dva ulaza i dva sklopa NI s tri ulaza.

Y = A B - C - A B - C

a) b)

Slika 2.58. Realizacija složene logičke operacije s pomoću logičkog zbroja minterma:a) izvedba osnovnim logičkim sklopovima, b) izvedba sklopovima NI

LOGIČKI SKLOPOVI

MAKSTERM

S dvije ulazne varijable moguće je učiniti četiri različite operacije logičkih zbrojeva. To su:

A + B , A + B , A + B i A + B .

Ako se za svaku od ovih operacija napravi tablica stanja za moguće vrijednosti varijabli na ulazu (slika 2.59.), vidi se da se u izlaznom stupcu svaki put dobije samo jedna nula.

Y = A + B -M„ Y - A + B = M1

B ■:a , •Vio

0 0 0

0 1 1

1 0 11 1 1

Y=>ua= m 2

K0 0 i

0 i i

1 0 0

1 1 1

B : A

0 0 i0 1 01 0 i1 1 i

Y = A + B = M,

% .4 '0 0 10 1 11 0 11 1 0

Slika 2.59. Mogući logički zbrojevi s dvije ulazne varijable

Ovakva logička operacija koja na izlazu daje nulu samo za jednu ulaznu kombinaciju, a za sve ostale ulazne kombinacije na izlazu je jedinica, naziva se maksterm jer je broj jedinica na izlazu maksimalan.

Maksterm se može ostvariti tako da se koristi operacija ILI s tim da se one ulazne veličine koje su u stanju 1 u kombinaciji koja daje izlazno stanje 0, prethodno invertiraju.

S dvije ulazne varijable moguće je izvesti četiri različita maksterma, tj. upravo onoliko koliki je broj različitih kombinacija s dvije ulazne varijable. Prema tome, s tri ulazne varijable postoji osam maksterma, s četiri šesnaest itd.


Primjer

Realizacija maksterma M2 s tri ulazne varijable.

Maksterm M2 znači da je izlaz u stanju 0 za ulaznu kombinaciju 010. Iz toga slijedi algebarski izraz za M2

M2= A + B + C

To znači da se ulazna veličina B treba prethodno invertirati i zajedno s ^ i C dovesti na ulaz sklopa ILI (slika 2.60.).

Slika 2.60. Tablica stanja i logička shema maksterma M2 s tri ulazne promjenljive veličine

Kad je potrebno ostvariti logičku operaciju koja na izlazu daje stanje 0 za više ulaznih kombinacija, koristi se logički umnožak maksterma, tj. osnovnih logičkih zbrojeva (engl. the product-of-sums method). Logička shema takvog sklopa sastoji se od određenog broja sklopova ILI s potrebnim invertorima i jednog sklopa I na čije se ulaze vežu izlazi sklopova ILI (engl. OR-AND network).

c ft A "0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 1

LOGIČKI SKLOPOVI

Prim jer

Realizacija složene logičke operacije zadane tablicom stanja:

C I B' A

0 0 0 1

0 0 1 1

0 1 0

0 1 1 1

1 0 0 1

1 0 1

1 1 0 1

1 1 1 1

Iz tablice stanja proizlazi da izlaz mora biti u stanju 0 za dvije ulazne kombinacije. To su 010 i 101. To znači da se ova operacija može realizirati s pomoću logičkog umnoška dvaju maksterma:

Y ~ (A + B + C) ■ (/! + B + C)

Dobiveni algebarski izraz pokazuje da su za realizaciju tablicom zadane operacije potrebna tri invertora, dva sklopa ILI s tri ulaza i jedan sklop I s dva ulaza (slika 2.61.). Primjenom De Morganova teorema na dobiveni algebarski izraz dobije se oblik logičke jednadžbe koji omogućuju realizaciju iste logičke operacije samo sklopovima NILI:

Y = A + B + C + A + B + C

a) b)

Slika 2.61. Realizacija složene logičke operacije s pomoću logičkog umnoška maksterma: a) izvedba osnovnim logičkim sklopovima, b) izvedba sklopovima NILI


ISKLJUČIVO ILI I ISKLJUČIVO NILIOperacija isključivo ILI, skraćeno EX-ILI (engl. exclusive OR) daje izlaz je

dnak stanju 1 ako se ulazne varijable razlikuju. Ako su ulazne varijable jednake, izlaz je u stanju 0 (slika 2.62.). Operacija isključivo ILI naziva se još antivalencija.

a)

B ' ! ' A 1 Y

0 0 0

0 1 1

1 0 1

1 1 0

b) c) đ)

Y = A © B

Slika 2.62. Operacija isključivo ILI: a) tablica stanja, b) standardni simbol sklopa,c) simbol sklopa prema IEC, d) algebarski izraz

Operacija isključivo ILI, odnosno sklop isključivo ILI, može se ostvariti logičkim zbrojem minterma ili logičkim umnoškom maksterma. Danas se u praksi upotrebljavaju integrirane izvedbe (npr. 7486, 74C86, 74HC86).

Primjer_____________________________________

Konstrukcija sklopa za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza. Impulsi mogu proći s ulaza na izlaz samo kad je jedan od dva upravljačka ulaza u stanju 1. U svim ostalim slučajevima izlaz sklopa treba biti u stanju 0.Sklop I dopušta prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u stanju 1. Ako je drugi ulaz u stanju 0, tada je i izlaz u stanju 0 bez obzira na stanje signala na prvom ulazu. Sklop EX-ILI daje izlaz 1 ako su ulazi u različitom stanju. Stoga na njegove ulaze treba dovesti upravljačke signale E1 i E2 . Izlaz sklopa EX-ILI veže se na jedan ulaz sklopa I s dva ulaza. Na drugi ulaz sklopa I dovode se impulsi. Kad su upravljački signali jednaki, sklop EX-ILI daje na ulazu sklopa I stanje 0, što ne dopušta prolaz impulsa i daje na izlazu cijelog sklopa stanje 0 (slika 2.63.).

J U X T L a

E1E2

Slika 2.63. Sklop za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza izveden uporabomsklopa EX-ILI

LOGIČKI SKLOPOVI

Operacija isključivo NILI, skraćeno EX-NILI (engl. exclusive NOR), suprotna je operaciji isključivo ILI. To znači da će izlaz sklopa biti u stanju 1 ako su ulazne veličine međusobno jednake. Ako se ulazne veličine međusobno razlikuju, izlaz je u stanju 0 (slika 2.64.). Operacija isključivo NILI naziva se i ekvivalencija.

Logička operacija isključivo NILI, odnosno sklop isključivo NILI mogu se također ostvariti pomoću logičkih umnožaka maksterma ili logičkog zbroja minterma. Naravno, moguće je uporabiti i sklop isključivo ILI s dodatkom invertora na izlazu. Osim toga postoje i integrirane izvedbe (npr. 74LS266, 74C266, 74HC266).

a) b) c) d)

B ] /l ! Y

0 0 1

0 1 0

1 0 0

1 1 1

Slika 2.64. Operacija isključivo NILI: a) tablica stanja, b) standardni simbol sklopa, c) simbol sklopaIEC, d) algebarski izraz

Primjer

Konstrukcija sklopa koji dopušta prolaz impulsa s dva upravljačka ulaza. Impulsi mogu proći s ulaza na izlaz samo kad je jedan od dva upravljačka ulaza u stanju 1. U svim ostalim slučajevima izlaz sklopa treba biti u stanju 1.

Sklop ILI dopušta prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u stanju 0. Ako je drugi ulaz u stanju 1, tada je i izlaz stalno u stanju 1 bez obzira na stanje signala.

Sklopovi koji mogu utvrditi jednakost ili različitost dvaju signala su EX-ILI i EX-NILI. S obzirom da sklop ILI za dopuštenje prolaza impulsa s jednog ulaza na izlaz treba na drugom ulazu stanje 0, to za detektiranje upravljačkih signala treba uporabiti sklop EX-NILI, jer taj sklop daje na izlazu stanje 0 kad su upravljački signali različiti (slika 2.65.).

J L J U l Ê1

E2

Slika 2.65. Sklop za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza izveden uporabomsklopa EX-NILI



isključivo ILI (engl. exclusive OR)

- logička operacija koja daje na izlazu stanje 1 kad su ulazne varijable različite

isključivo NILI (engl. exclusive NOR)

- logička operacija koja daje na izlazti stanje 1 kad su ulazne varijable jednake

logički umnožak maksterma (engl. the product-of-sums method)

- postupak za realizaciju složenih logičkih operacija

logički zbro j minterma (engl. the sum-of-products method)

- postupak za realizaciju složenih logičkih sklopova

maksterm

- logička operacija koja u izlaznom stupcu daje samo jedanput stanje 0

minterm- logička operacija koja u izlaznom stupcu daje samo jedanput stanje 1

LOGIČKI SKLOPOVI

Tablica 2.1. Pregled mogućih funkcija s dvije varijable

Naziv funkcije Algebarski izraz Simbol

11<<ca

Y 0000 konstanta funkcija nema smisla jer Y ne ovisi o A i S

Y 0001 ' A - BA — B — O

V 0010 inhibicija A - BA -C

0 ~ y

Y 0100 inhibicija A - BA — ~ y ~ y

Y 1000 NILI a -b =a T b £

Y 0011 identitet B

Y 0101 identitet A

Y 0110 EX-ILI (antivalencija) A ® B

Y 1001 EX-NILI (ekvivalencija) a ® b : 1 > '

| Y 1010 negacija A > - 7

Y 1100 negacija B B — ' ^ ° ~ Y

Y 0111 ILI A + BA —

c > -

Y 101.1 implikacija A + B

Y 1101■ m

implikacija A + BA — B —e — Y

Y 1110 NI A + B = A ~ B~ y ~ v

! y 1111 konstanta funkcija nema smisla jer Y ne ovisi o A i B



1. Objasnite pojam logičke operacije minterm.2. Kako je moguće realizirati sklop za operaciju minterm?3. Objasnite pojam operacije maksterm.4. Kako je moguće realizirati sklop za operaciju maksterm?5. Napišite tablicu stanja, algebarski izraz i logičku shemu za minterm m 9 s četiri

ulazne varijable.6. Napišite tablicu stanja, algebarski izraz i logičku shemu za maksterm M I0 s če

tiri ulazne varijable.7. Napišite tablicu stanja i algebarski izraz (logički zbroj minterma) te nacrtajte

logičku shemu za operaciju koja daje izlaz Y = 1 kad su ulazne varijable A = l , B = l, C = l i A = l, B = 0, C = l . Provedite postupak minimizacije i nacrtajte logičku shemu sklopa s minimalnim brojem elemenata.

8. Napišite tablicu stanja i algebarski izraz (logički umnožak maksterma) te nacrtajte logičku shemu za operaciju koja daje izlaz Y = 0 kad su ulazne varijable A = 0, B = 0, C = 0 i A = 0, B = 1, C = 0. Provedite postupak minimizacije i nacrtajte logičku shemu sklopa s minimalnim brojem elemenata.

9. Objasnite pojam operacije isključivo ILI, napišite algebarski izraz, tablicu stanja i simbol sklopa.

10. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostvarenog s pomoću logičkog zbroja minterma.

11. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostvarenog s pomoću logičkog umnoška maksterma.

12. Objasnite pojam logičke operacije isključivo NILI, napišite tablicu stanja i simbol sklopa.

13. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI ostvarenog s pomoću logičkog zbroja minterma.

14. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI ostvarenog s pomoću logičkog umnoška maksterma.

15. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostvarenog uporabom samo sklopova NI.

16. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostvarenog uporabom samo sklopova NILI.

17. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI ostvarenog uporabom samo sklopova NI.

18. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI ostvarenog uporabom samo sklopova NILI.

19. Za koje ulazne kombinacije sklopa (slika 2.66.a) je izlaz Y u stanju 1?20. Za koje ulazne kombinacije sklopa (slika 2.60.b) je izlaz Y u stanju 1?21. Nacrtajte logičku shemu sklopa koji će dopustiti prolaz impulsa kad su dva

upravljačka signala jednaka. U svim ostalim slučajevima na izlazu sklopa treba biti stanje 0.

LOGIČKI SKLOPOVI

Slika 2.66. Logičke sheme sklopova za zadatke 19. i 20,

22. Nacrtajte logičku shemu sklopa koji će dopustiti prolaz impulsa kad su dva upravljačka signala jednaka. U svim ostalim slučajevima na izlazu sklopa treba biti stanje 1.


3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA

3.1. Karakteristične veličine integriranih digitalnih sMopova3.2. Skupine integriranih digitalnih sklopova s bipolarnim

tranzistorima3.3. Skupine integriranih digitalnih sldopova s unipolarnim

tranzistorima3.4. Međusobno spajanje sklopova različitih skupina3.5. Prijenos digitalnih signala linijama3.6. Pronalaženje kvarova digitalnih sklopova

Već je spomenuto da se . digitalni sklopovi proizvode u integriranoj izvedbi u širokom rasponu od osnovnih logičkih sklopova do vrlo složenih sustava smještenih u jedno kućište. Diskretne komponente koriste se kad su potrebne kapacitivnosti, induktivnosti, otpori većih vrijednosti ili sklopovi većih snaga. U tom se slučaju ove komponente dodaju izvana integriranim digitalnim sklopovima.

Svi integrirani digitalni sklopovi mogu se svrstati u nekoliko skupina koje su nastale tijekom razvoja njihove proizvodnje. Sklopovi unutar jedne skupine standardizirani su i prilagođeni za međusobno spajanje. Za sklopove pojedine skupine karakteristični su: temeljni sklop na čijoj izvedbi se temelje svi ostali sklopovi u skupini, napon napajanja, ulazni i izlazni naponi i struje, faktor razgranjivanja, utrošak snage, brzina rada, imunost na smetnje i izbor sklopova.

Integrirani digitalni sklopovi mogu se podijeliti u dvije velike skupine na temelju tipa tranzistora koji čini osnovnu komponentu sklopa. Kod skupina TTL i ECL koriste se bipolarni tranzistori kao glavne komponete sklopova. U skupinama integriranih sklopova s unipolarnim tranzistorima upotrebljavaju se tranzistori s efektom polja s izoliranom upravljačkom elektrodom (MOSFET) kao glavni elementi. Ovamo spadaju skupine MOS i CMOS. Sklopovi skupine BiCMOS sadrže bipolarne i unipolarne tranzistore.

U ovom će se poglavlju prikazati osnovna svojstva skupina integriranih digitalnih sklopova koji se danas upotrebljavaju. Naglasak je na temeljnom sklopu skupine. Izvedbe složenijih sklopova obrađuju se u idućim poglavljima.

SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA

3.1. KARAKTERISTIČNE VELIČINE INTEGRIRANIH DIGITALNIH SKLOPOVA

Napon i struja napajanja sklopova

Ulazni i izlazni naponi

Ulazne i izlazne strujeFaktor razgranjivanja

Imunost na smetnje

Brzina radaPregled ključnih pojmova Pitanja i zadaci za ponavljanje

NAPON I STRUJA NAPAJANJA SKLOPOVA

Za svaku skupinu integriranih sldopova karakteristična je vrijednost napona napa janja (engl. DC power supply). Većina sklopova ima dva izvoda na koje se spaja izvor napona napajanja. Jedan izvod označava se s Ucc , UDD , JJEE i slično (engl. Vcc, VDD, VEE od voltage = napon). Na taj izvod spaja se jedan pol izvora napajanja, najčešće pozitivan. Drugi pol izvora spaja se na izvod označen s GND (engl. ground = zemlja) koji je vezan na zajedničku točku sklopa i uzemljen. ICod integriranih sklopova koji sadrže više istovjetnih logičkih sklopova u jednom kućištu, jedan par izvoda za napajanje zajednički je za sve pojedine logičke sklopove. Pojedini sklopovi zahtijevaju više od jednog napona napajanja, pa prema tome i odgovarajući broj izvoda. U shemama složenih logičkih sklopova izostavlja se crtanje izvoda za napajanje.

Već je u prvom poglavlju spomenuta važnost ispravnog spajanja izvoda za valjano funkcioniranje integriranog digitalnog sklopa. Osnovni preduvjet za rad digitalnog sklopa je ispravan spoj napona napajanja. Neispravno spojen napon napajanja ne samo što onemogućava rad sklopa, nego može uzrokovati njegovo oštećenje.

Struja koja teče iz izvora u integrirani sklop naziva se struja napajanja (engl. current supply). Ova struja ovisi o stanju (u kojemu se nalaze izlazi) logičkih sklopova. U tvorničkim je podacima moguće naći podatak I CCH (struja napajanja kad je na svim izlazima logičkih sklopova jednog kućišta napon iz područja visoke razine, odnosno logičko stanje 1) i ICCL (struja napajanja kad je na svim izlazima logičkih sklopova jednog kućišta napon iz područja niske razine, odnosno logičko stanje 0).

Umnožak napona napajanja i struje napajanja predstavlja potrebnu električnu snagu za rad sklopova. Ovaj podatak naziva se utrošak ili gubitak snage (engl. power disipation). Budući da se struje napajanja I ccu i ICCL razlikuju, uzima se njihova srednja vrijednost koja pomnožena s naponom napajanja daje prosječnu vrijednost utroška snage (slika 3.1.).


PD ~~ hc X CC

I _ CCH + CCL 'CCsr — o

Dsc _ Iccsr + Ucc

Slika 3.1. Utrošak snage integriranih digitalnih sklopova

ULAZNI I IZLAZNI NAPONI

Da bi digitalni sklop na izlazu dao potrebno stanje, mora na ulazu biti odgovarajuća vrijednost ulaznog napona U, (engl. input voltage, skraćeno V,).

Um je ulazni napon stanja visoke razine, odnosno logičkog stanja 1 (engl. high level input voltage, skraćeno Vm). To je napon koji je potrebno dovesti na ulaz da bi ga sklop prihvatio kao stanje 1. U tvorničkim podacima proizvođači daju minimalnu vrijednost ulaznog napona stanja 1. Nižu vrijednost sklop neće pouzdano prihvatiti kao stanje 1.

VIL je ulazni napon stanja niske razine, odnosno logičkog stanja 0 (engl. low level input voltage, skraćeno VIL). To je napon koji je potrebno dovesti na ulaz da bi ga sklop prihvatio kao stanje 0. U tvorničkim podacima proizvođači daju maksimalnu vrijednost ulaznog napona stanja 0. Napon više vrijednosti sklop neće pouzdano prihvatiti kao stanje 0.

Osim toga potrebno je voditi računa i o tome da ulazni napon ne prijeđe najveću dopuštenu vrijednost (engl. absolute maximum ratings VIN) kako se ne bi oštetio digitalni sklop.

U0H je izlazni napon stanja visoke razine, odnosno logičkog stanja 1 (engl. high level output voltage, skraćeno V0H). To je napon koji logički sklop daje na izlazu kad je u stanju 1. U tvorničkim podacima proizvođači daju taj podatak kao najmanju zajamčenu vrijednost izlaznog napona kad je izlaz u logičkom stanju 1.

U0L je izlazni napon stanja niske razine, odnosno logičkog stanja 0 (engl. low level output voltage, skraćeno VOL). To je napon koji logički sklop daje na izlazu kad je u stanju 0. U tvorničkim podacima proizvođači daju taj podatak kao zajamčenu najveću vrijednost izlaznog napona kad je izlaz u logičkom stanju 0.

Također je potrebno voditi računa o tome koliki se najveći napon može primijeniti na izlaz (engl. absolute maximum ratings VOUT) kako se ne bi oštetili tranzistori u izlaznom dijelu digitalnog sklopa.

SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA 8 5

Slika 3.2. Ulazni i izlazni naponi i struje digitalnih sklopova

ULAZNE I IZLAZNE STRUJE

Im je ulazna struja stanja visoke razine, odnosno logičkog stanja 1 (engl. high level input current). To je struja koja teče u ulaz sklopa kad je na njemu napon iz područja visoke razine, odnosno logičko stanje 1.

IlL je ulazna struja stanja niske razine, odnosno logičkog stanja 0 (engl. low level input current). To je struja koja teče u ulaz sklopa kad je na njemu napon iz područja niske razine, odnosno logičko stanje 0.

I0H je izlazna struja stanja visoke razine, odnosno logičkog stanja 1 (engl. high level output current). To je struja koja teče iz izlaza sklopa kad je na njemu napon iz područja visoke razine, odnosno logičko stanje 1.

IOL je izlazna struja stanja niske razine, odnosno logičkog stanja 0 (engl. low level output current). To je struja koja teče iz izlaza sklopa kad je na njemu napon iz područja niske razine, odnosno logičko stanje 0.

Prilikom međusobnog spajanja logičlđh sklopova moguće su dvije situacije s obzirom na strujne prilike.

Kad je na izlazu digitalnog sklopa stanje visoke razine, tj. stanje 1, struja teče iz njega u ulaz drugog sklopa (slika 3.3.a). Izlaz prvog sklopa djeluje kao izvor struje za drugi sklop koji djeluje kao otporno opterećenje prema masi (engl. current sourcing).

a) izlaz u stanju visoke razine b) izlaz u stanju niske razine

Slika 3.3. Struje pri međusobnom opterećenju digitalnih sklopova

Kad je na izlazu sklopa stanje niske razine, tj. stanje 0, struja teče iz ulaza drugog u izlaz prvog sklopa (slika 3.3.b). Izlaz prvog sklopa djeluje kao ponor struje i vuče struju iz drugog sklopa koji djeluje kao otporno opterećenje prema naponu napajanja (engl. current sinking).

8 6 Digitalna elektronika I.

FAKTOR RAZGRANJIVANJA

Na jedan izlaz digitalnog sklopa može se spojiti više ulaza. Kad je na izlazu stanje niske razine, odnosno stanje 0, opteretni sklopovi šalju u prethodni sklop struju IIL. Zbroj struja koje šalju opteretni sklopovi ne smije prijeći dopuštenu vrijednost struje koju prethodni sklop može primiti, tj. vrijednost IoL (slika 3.4.a). Isti zaključak može se izvesti i u slučaju kad je na izlazu sklopa stanje visoke razine, odnosno stanje 1 (slika 3.4.b).

a) b)

Slika 3.4. Mogućnosti opterećenja logičkih sklopova: a) na izlazu je napon iz područja niske razine, b) na izlazu je napon iz područja visoke razine

Najveći broj ulaza koji se može spojiti na jedan izlaz naziva se faktor razgranjivanja (engl. fan out, loading factor). Faktor razgranjivanja može se definirati kao omjer između izlazne struje stanja niske razine I(DL i ulazne struje stanja niske razine IIL, odnosno izlazne struje stanja visoke razine IOH i ulazne struje stanja visoke razine Im, s tim da se uzima manji:

Kako je često omjer izlazne i ulazne struje za stanje niske razine manji, to se faktor razgranjivanja najčešće određuje prema tim strujama.

Električna i magnetska polja kojima je izložen neki digitalni sustav mogu inducirati napon u vodovima koji spajaju digitalne sklopove. Tako stvoreni signal naziva se smetnja ili šum (engl. noise). Porast napona smetnje iznad određene vrijednosti može uzrokovati da ulazni napon digitalnog sklopa padne ispod potrebne najmanje vrijednosti ulaznog napona za područje visoke razine (UlHmin) ili poraste iznad najveće dopuštene vrijednosti ulaznog napona za područje niske razine (U,Lmax ). Na taj način ulazni napon može poprimiti vrijednost iz zabranjenog područja i uzrokovati nepredvidljiv rad sklopa.

llL1 + I/L.2+ ■■■ + llLn - Iql h m + h m + ■■■ + l/Hn - ÔH

IMUNOST NA SMETNJE


Sposobnost sklopa da na ulazu podnese određeni iznos napona smetnje naziva se imunost na smetnje (engl. noise immunity). Mjera imunosti na smetnje iskazuje se granicom smetnje (engl. noise margin). Granica smetnje je najveći dopušteni napon na ulazu koji ne izaziva neželjenu promjenu stanja sklopa.

UiHmm je najmanja vrijednost napona na ulazu koju digitalni sklop prihvaća kao stanje visoke razine, odnosno stanje 1. Stoga prethodni sklop mora na izlazu u stanju visoke razine dati napon UOHmin najmanje istog ili većeg iznosa od UIHmin. Razlika između najmanjih iznosa izlaznog napona stanja visoke razine i ulaznog napona stanja visoke razine dopušteni je iznos napona smetnje pri stanju visoke razine, odnosno stanju 1 (engl. high-state noise margin):

U fJ H = V TOHmin ~ U lH m h i

Svaki napon smetnje negativnog predznaka i iznosa većeg od UNH uzrokovat će na ulazu sklopa u stanju visoke razine smanjenje ulaznog napona i njegov prelazak u zabranjeno područje.

ucc1

i „1

UNH1 ...................

IHmin

( ...................... ILmax0 f" 0

Slika 3.5. Dopušteni naponi smetnji na ulazu digitalnog sklopa

UrLmax je najveća vrijednost napona na ulazu koju digitalni sklop još prihvaća kao stanje niske razine, odnosno stanje 0. Stoga prethodni logički sklop mora na izlazu pri stanju niske razine dati najveću vrijednost izlaznog napona UOLmax manju od iznosa UILmilx ili najviše jednaku tom iznosu. Razlika između najvećih iznosa ulaznog i izlaznog napona stanja niske razine dopušteni je napon smetnje u stanju niske razine, odnosno stanju 0 (engl. low-state noise margin):

Unl = UILmax - UOLmax

Svaki napon smetnje pozitivnog predznaka i iznosa većeg od UNL uzrokovat će na ulazu sklopa u stanju niske razine povećanje napona i njegov prelazak u zabranjeno područje.

BRZINA RADA

Za brzinu rada digitalnih sklopova karakteristični su podaci: vrijeme kašnjenja i vrijeme porasta i pada izlaznog signala.


Kad se na ulaz bilo kojeg digitalnog sklopa dovede signal, potrebno je određeno vrijeme da pod utjecajem tog signala dođe do promjene stanja na izlazu sklopa. To vrijeme naziva se vrijeme kašnjenja (engl. propagation delay time). Vrijeme kašnjenja mjeri se najčešće od trenutka kad promjena ulaznog napona dostigne 50% iznosa do trenutka kad promjena izlaznog napona dostigne 50% ukupnog iznosa (slika 3.6.a). No ponekad je moguće naići na vrijeme kašnjenja utvrđeno kao vrijeme od trenutka kad promjena ulaznog napona dostigne 10% iznosa do trenutka kad promjena izlaznog napona dostigne 10% ukupnog iznosa.

Kako se brzina promjene izlaznog napona iz područja niske razine (logičko stanje 0) u područje visoke razine (logičko stanje 1) razlikuje od brzine promjene napona iz područja visoke razine (stanje 1) u područje niske razine (stanje 0), to se u tvorničkim podacima digitalnih sklopova mogu naći podaci tpLH i tpHL. Podatak tpLH pokazuje vrijednost vremena kašnjenja pri promjeni izlaza iz stanja 0 u stanje1, a tpHL pri promjeni izlaza iz stanja 1 u stanje 0. Ponekad proizvođači integriranih digitalnih sklopova u tvorničkim podacima daju tipične vrijednosti vremena kašnjenja tp (engl. typical propagation delay) kao srednje vrijednosti vremena tpLH

a) vrijeme kašnjenja

u.

lPHL lPLH

b) vrijeme pada i porasta

Slika 3.6. a ) vrijem e kašnjenja, b) vrijem e p ada i porasta izlaznog signala


Uz vrijeme kašnjenja za pojedine vrste digitalnih sklopova (bistabili, posmačni registri, brojila) daje se u tvorničkim podacima i iznos najveće frekvencije koju smije imati signal na ulazu.

Vrijeme porasta tTLH, odnosno tr (engl. output rise time), vrijeme je potrebno da se signal promijeni od vrijednosti iz područja niske razine (stanje 0) do vrijednosti iz područja visoke razine (stanje 1). Vrijeme porasta definira se kao vrijeme potrebno da signal naraste od 10% do 90% svoje nazivne vrijednosti (slika3.6.b).

Vrijeme pada tTHL, odnosno tf (engl. output fali time), vrijeme je potrebno da se signal promijeni od vrijednosti iz područja visoke razine (stanje 1) do vrijednosti iz područja niske razine (stanje 0). Vrijeme pada definira se kao vrijeme potrebno da se signal smanji od 90% na 10% svoje nazivne vrijednosti (slika3.6.b).

Tijekom razvoja integriranih sklopova nastojalo se postići što manji utrošak snage i što veća brzina rada, tj. što manje vrijeme kašnjenja. To su međutim dva međusobno oprečna zahtjeva. Smanjenje vremena kašnjenja dovodi do porasta utroška snage i obrnuto. Stoga se za međusobnu usporedbu svojstava skupina integriranih digitalnih sklopova često koristi podatak o umnošku vremena kašnjenja i utroška snage (engl. speed-power product). Poželjno je da taj podatak bude što niže vrijednosti.



dopušteni napon smetnje UN (engl. noise margin, VN)

- dopušteni iznos napona smetnji koji se može pojaviti na ulazu digitalnog sklopa, a da sklop još djeluje ispravno

faktor razgranjivanja (engl. fan out)

- broj ulaza digitalnih sklopova koji se može vezati na jedan izlaz granica smetnje (engl. noise margine)

- dopuštena vrijednost napona na ulazu koji ne izaziva neželjene promjene stanja sklopa

izlazna struja stanja niske razine, odnosno stanja 0, l0L (engl. low-level output current)

- izlazna struja digitalnog sklopa koja teče kad je na izlazu sklopa napon iz područja niske razine, odnosno logičko stanje 0

izlazna struja stanja visoke razine, odnosno stanja 1 , l0H (engl. high-level output current)

- izlazna struja digitalnog sklopa koja teče kad je na izlazu napon iz područja visoke razine, odnosno logičko stanje 1

izlazni napon stanja niske razine, odnosno stanja 0, UOL (engl. low-levei output voltage, V0L)

- napon koji digitalni sldop daje na izlazu u logičkom stanju 0izlazni napon stanja visoke razine, odnosno stanja 1, U0H (engl. high-level output voltage, V0H)

- napon koji digitalni sklop daje na izlazu u logičkom stanju 1 napon napajanja (engl. povver supply)

- iznos napona koji se priključuje na izvode za napajanje i koji omogućuje rad sklopa

struja napajanja (engl. current supply)

- struja koja teče iz izvora napajanja u digitalni sklopulazna struja stanja niske razine, odnosno stanja 0, lIL (engl. low-level input current)

- ulazna struja koja teče kad je na ulazu napon iz područja niske razine, odnosno logičko stanje 0

ulazna struja stanja visoke razine, odnosno stanja 1, /,„ (engl. high-level input current)

- ulazna struja koja teče kad je na ulazu napon iz područja visoke razine, odnosno logičko stanje 1

ulazni napon stanja n iske razine, odnosno stanja 0, U,L (engl. low-level input voltage, VIL)

- ulazni napon koji digitalni sklop prihvaća kao logičko stanje 0


ulazni napon stanja visoke razine, odnosno stanja 1, Um (engl. high-level input voltage, Vm)

- ulazni napon koji digitalni sklop prihvaća kao logičko stanje 1

utrošak snage P0 (engl. povver disipation)- umnožak napona i struje napajanja

vrijem e pada t , , odnosno tTHL (engl. fali time)- vrijeme potrebno da se vrijednost signala iz područja visoke razine (logičko

stanje 1) promijeni na vrijednost u području niske razine (logičko stanje 0)

vrijem e porasta tn odnosno tTLH (engl. rise time)

- vrijeme potrebno da se vrijednost signala iz područja niske razine (logičko stanje 0) promijeni na vrijednost u području visoke razine (logičko stanje 1)

vrijem e kašnjenja, fp (engl. propagation delay-time)

- vrijeme potrebno da promjena stanja na ulazu digitalnog sklopa izazove promjenu stanja na izlazu



1. Objasnite pojam utroška snage.2. Zbog čega je važno poznavanje podatka o rasipanju snage?3. Objasnite značenje pojmova ulazni i izlazni napon stanja niske razine i stanja

visoke razine.4. Koji se sklopovi iz tablice 3.1., i na koji način, mogu izravno spojiti s obzirom

na podatke o ulaznim i izlaznim naponima?

Tablica 3.1. Ulazni i izlazni naponi digitalnih sklopova (Ucc = 5 VJ za zadatak 3.

Sklop s u„ m ■

mA 0,8

.......2

...........0,4 2,4

B 1 3,5 0,05 4,95

i l i 0,7 2 0,4 2,7

5. Koliki je dopušteni iznos napona smetnje za sklopove iz tablice pri međusobnom spajanju istovrsnih sklopova?

6. Objasnite značenje pojmova ulazne i izlazne struje pri stanju niske razine i stanju visoke razine.

7. Zašto je važno poznavati podatke o ulaznim i izlaznim strujama?8. Što je faktor razgranjivanja?

Tablica 3.2. Ulazne i izlazne struje digitalnih sklopova (Ucc = 5 N) za zadatak 9.

Ml.,,, * m a iSKlOp' fniAj ’m m rm

A -1,6 0,04 16 -0,8

B -0,4 0,02 4 -0,4

,C -1,6 0,04 16 -0,4

9. Koliki je faktor razgranjivanja za sklopove iz tablice 3.2. pri međusobnom spajanju istovrsnih sklopova?

10. Koliko se ulaza sklopova A (tablica 3.2.) može vezati na izlaz sklopa B, a koliko ulaza sklopa B na izlaz sklopa A ?

11. Kojim se parametrima prikazuje brzina rada digitalnih sklopova? Na koji su način definirani ti parametri?


3.2. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S BIPOLARNIM TRANZISTORIMA

Temeljni sklop skupine TTLKarakteristične veličine digitalnih sklopova skupine TTLSklopovi s otvorenim kolektoromLogički sklopovi sa Schmittovim okiđnim sklopomLogički sklopovi s tri stanjaPodskupine TTLSklopovi skupine ECLPregled ključnih pojmovaPitanja i zadaci za ponavljanje

Kad se radi o primjeni digitalnih sklopova nižeg i srednjeg stupnja integracije, još uvijek najrašireniju primjenu imaju sklopovi skupine TTL (skraćeno od engl. Transistor-Transistor Logic). U ovom će se poglavlju razmotriti rad i svojstva temeljnog sklopa skupine i neke posebne izvedbe logičkih sklopova (sklopovi s otvorenim kolektorom, sklopovi sa Schmittovim okidnim sklopom na ulazu i sklopovi s tri stanja). Uz sklopove standardne izvedbe razmotrit će se i svojstva sklopova iz svih podskupina TTL.

Sklopovi skupine emiterski vezanih integriranih logičkih sklopova (engl. Emit- ter-Coupled Logic, skraćeno ECL) najbrži su digitalni sklopovi. Velika brzina rada tih sklopova postignuta je time što tranzistori tih sklopova ne rade u zasićenju te malim hodom signala. U ovom poglavlju razmotrit će se rad temeljnog sklopa, svojstva i karakteristične veličine sklopova skupine ECL.

TEMELJNI SKLOP SKUPINE TTL

b)

A o-

B o-

1]R1

M 02

H D3.. Kl

D4

Tri

Tr2

Slika 3.7. Temeljni sklop skupine TTL:a) električna shema, b) diodni statički ekvivalent tranzistora Trt


Temeljni sklop skupine TTL je logički sklop NI (slika 3.7.). Osim prikazanog sklopa s dva ulaza proizvode se još identični sklopovi s jednim ulazom (invertor), tri, četiri i osam ulaza.

Na ulazu sklopa je višeemiterski tranzistor koji s otpornikom i?l čini sklop I. Tranzistor Tr2 s otpornicima R2 i R3 je međusklop za stvaranje komplementarnog signala. Tranzistori Tr3 i Tr4 čine invertor u izvedbi tzv. protutaktne sklopke (sklopka s protutaktnim izlazom, engl. active pull-up circuit, odnosno totem-pole output circuit). Tranzistor Tr3 je u funkciji kolektorskog otpornika tranzistora Tr4.

Slika 3.8. Rad temeljnog sklopa skupine TTL (statička analiza) kad je na svim ulazima napon iz područja niske razine (logičko stanje 0)

Kad su na svim ulazima sklopa naponi iz područja niske razine (logičko stanje 0), propusno je polariziran PN-spoj baza-emiter tranzistora Tri. Struja teče iz izvora napajanja preko otpornika R l, spoja baza-emiter tranzistora Tri i ulaza sklopa u zajedničku točku. Tranzistor Tr2 je bez struje baze, tj. u zapiranju. Zbog toga je i tranzistor Tr4 bez struje baze, tj. u zapiranju. Kroz otpornik R2 teče struja baze u tranzistor Tr3 koji je vodljiv i ostvaruje vezu izlaza Y s naponom napajanja. Izlazni napon ima vrijednost iz područja visoke razine, što odgovara logičkom stanju 1. Ako se u tom stanju izlaz sklopa optereti otporom prema masi, iz izlaza sklopa teče struja IOH (slika 3.8.).

Stanje ostaje nepromijenjeno i kad je na nekom od ulaza napon iz područja visoke razine (logičko stanje 1) ako je barem na jednom ulazu napon iz područja niske razine, odnosno stanje 0. Na taj način ostaje spoj baza-emiter tranzistora Tri propusno polariziran. Zbog toga i dalje tranzistori Tr2 i Tr4 ne dobivaju struju baze pa je na izlazu napon iz područja visoke razine, tj. stanje 1.

Kad je izlaz Y u stanju visoke razine, tj. stanju 1, tranzistor Tr3 djeluje kao emitersko sljedilo što daje sklopu i u tom stanju mali izlazni otpor.


Slika 3.9. Prikaz rada temeljnog sklopa skupine TTLs pomoću sklopki kad je na svim ulazima stanjeniske razine (logičko stanje 0)

Slika 3.10. Rad temeljnog sklopa skupine TTL (statička analiza) kad je na svim ulazima napon iz područja visoke razine (logičko stanje 1)

Na slici 3.10. prikazan je rad temeljnog sklopa skupine TTL kad je na oba ulaza sklopa napon iz područja visoke razine (logičko stanje 1). Tada je zaporno polariziran spoj baza-emiter tranzistora Tri. Zbog toga je propusno polariziran spoj baza-kolektor istog tranzistora. Iz izvora napajanja, preko otpora R1 i spoja baza- kolektor tranzistora Tri, teče struja baze tranzistora Tr2. Tranzistor Tr2 je sada vodljiv. Prednapon baze tranzistora Tr3 iznosi 1,1V što je nedovoljno da se spoj baza-emiter tog tranzistora propusno polarizira. Tranzistor Tr3 je u zapiranju pa je izvor napona napajanja odspojen od izlaza Y . Na otporu R3 nastaje pad napona 0,8V što je dovoljno da propusno polarizira spoj baza-emiter tranzistora Tr4. Taj tranzistor je u zasićenju pa je na izlazu Y napon iz područja niske razine, odnosno napon koji odgovara logičkom stanju 0.

Ako se izlaz sklopa u logičkom stanju 0 optereti otporom prema naponu napajanja, u izlaz teče struja


Iz provedene analize rada sklopa vidi se da temeljni sklop skupine TTL obavlja logičku operaciju NI.

Slika 3.11. Prikaz rada temeljnog sklopa skupine TTL s pomoću sklopki kad je na svim ulazima stanje visoke razine (logičko stanje 1)

KARAKTERISTIČNE VELIČINE DIGITALNIH SKLOPOVA SKUPINE TTL

Karakteristične veličine pojedinih integriranih digitalnih sklopova, neophodne za primjenu, mogu se naći u tvorničkim podacima proizvođača (engl. manufacturers’ data sheets).

Na početku podataka je naziv i oznaka sklopa. Većina proizvođača primjenjuje standardizirane oznake. Temeljni sklop skupine TTL (sklop NI s dva ulaza) nosi oznaku 7 400, odnosno 5 400. Znamenke 74 odnosno 54 karakteristične su oznake skupine TTL, a preostale znamenke, u ovom slučaju 00, govore o kojoj se vrsti sklopa radi. To znači da svi digitalni sklopovi skupine TTL nose oznaku 74 ili 54, a iza njih dvoznamenkasti ili troznamenkasti broj koji označava vrstu sklopa prema logičkoj funkciji. To su oznake tzv. standardnih sklopova skupine TTL. Uz to su proizvođači komponenata razvili nekoliko podskupina koje se međusobno razlikuju po brzini rada, utrošku snage i iznosima ulaznih i izlaznih struja. Sklopovi tih podskupina označavaju se odgovarajućim slovom koje stoji između oznaka 74 odnosno 54 i dvoznamenkastog ili troznamenkastog broja (npr. 74LS00).

Pojedini proizvođači ispred ovih standardiziranih oznaka dodaju svoje oznake (npr. SN7400 je oznaka proizvođača Texas Instruments).

Prilikom narudžbe ovim oznakama valja pridružiti i oznake kućišta. Tip kućišta označava se slovom koje se dodaje iza oznake vrste sklopa. Npr. SN7400N je oznaka za četiri sklopa NI s dva ulaza, smještenih u jedno plastično dvolinijsko kućište. Oznaka SN7400F je oznaka istih sklopova smještenih u keramičko dvolinijsko kućište.

Sklopovi s oznakom 74 ili sklopovi serije 74 razlikuju se od sklopova serije 54 prvenstveno prema temperaturnom području rada i dopuštenom odstupanju na


pona napajanja. Sklopovi serije 74 su sklopovi komercijalne namjene (engl. com- mercial range). Namijenjeni su radu u području temperatura okoline od 0 do 70 °C. Sklopovi serije 54 su posebne namjene (engl. military range) za temperaturno područje rada od -55 do 125 °C.

Za napon napajanja sklopova skupine TTL proizvođači propisuju nazivnu vrijednost od 5 V s dopuštenim odstupanjem. Za sklopove serije 54 odstupanje može biti +/-10%, dok za sklopove serije 74 samo +1-5%. Zbog dopuštenih većih odstupanja napona napajanja i šireg temperaturnog područja rada, dakle mogućnosti rada u nepovoljnijim uvjetima, sklopovi serije 54 su znatno skuplji od sklopova serije 74.

Tipična struja napajanja za izlazna stanja visokih razina, tj. stanja 1, svih sklopova u kućištu 7 400 iznosi 4 mA, a za izlazno stanje niske razine, tj. stanje 0, iznosi 12mA. Prosječna vrijednost struje napajanja iznosi 8 mA. Prosječna vrijednost struje napajanja pomnožena s naponom napajanja daje 40 mW, Budući da se u kućištu nalaze četiri ista sklopa NI s dva ulaza, to je prosječan utrošak snage temeljnog sklopa skupine TTL 10 mW.

I cc = lcc!L+Icc^ = 1+ 1 2 = g m A = I cc x U cc = 8 x 5 = 40 mV

Prema podacima proizvođača dopuštena vrijednost ulaznog napona za područje niske razine, tj. stanje 0, iznosi 0,8 V, a potrebna vrijednost ulaznog napona za područje visoke razine, tj. stanje 1, iznosi 2,0 V. Najveća vrijednost izlaznog napona u području niske razine, tj. stanju 0 jest 0,4 V, a najmanja vrijednost izlaznog napona za područje visoke razine, tj. stanje 1, iznosi 2,4 V. Iz ovih podataka može se izračunati dopušteni iznos graničnog napona smetnji na ulazu sklopa za oba stanja.

Unl - UrL<max) - UOL(maX) = 0,8 - 0,4 = 0,4 V Unh = U0H(min) - UIH(min) -- 2,4 - 2,0 = 0,4 V

Dane vrijednosti ulaznog i izlaznog napona su vrijednosti koje je potrebno dovesti na ulaz za pouzdan rad, odnosno vrijednosti koje sklop u najlošijem slučaju daje na izlazu. Stvarne su vrijednosti najčešće povoljnije.

Osim ovih vrijednosti, za pouzdan rad digitalnih sklopova potrebno je poznavati i tzv. apsolutne maksimalne veličine (engl. absolute maximum ratings). Za ulazni napon sklopova skupine TTL to je područje od -0,5 do +5,5 V Ako se na ulaz standardnog sklopa skupine TTL dovede napon veći od iznosa 5,5 V, doći će do reverznog proboja spoja emiter-baza tranzistora Tri. Negativni naponi većeg iznosa od 0,5 V uzrokovali bi preveliku propusnu struju spoja baza-emiter tranzistora Tri (struja IIL ). Da se ulaz zaštiti od negativnih napona većih iznosa, na ulazu integriranih digitalnih sklopova skupine TTL nalaze se zaštitne diode koje negativni napon ograničavaju na 0,5 V jer kod tog iznosa počinju voditi (slika3.12.).


Slika 3.12. Zaštita ulaza sklopova skupine TTL od negativnog napona

^ L >

= 0 *

= = 0

Slika 3.13. Mogućnost međusobnog opterećenja sklopova skupine TTL: a) kod stanja visoke razine,b) kod stanja niske razine

SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA 9 9

Ulazni naponi iznosa većih od U[K = - 1,5 V (engl. input elamp voltage) mogu uzrokovati prevelike struje kroz zaštitne diode i njihovo uništenje. Prema tvorničkim podacima proizvođača dopuštena struja zaštitnih dioda iznosi 7K = -12m A . Znak - znači da struja izlazi iz ulaza sklopa.

Ulazna struja stanja visoke razine, tj. stanja 1, iznosi za standardni TTL maksimalno 40 |iA. To znači da ulaz TTL sklopa priključen na izlaz sklopa iste skupine, iz njega uzima tu struju. Kako izlazna struja za stanje visoke razine, tj. stanje 1, iznosi 0,4 mA, to znači da se kod stanja visoke razine, tj. stanja 1, na izlaz standardnog sklopa TTL skupine može vezati deset ulaza sklopova iste skupine (slika3.13.a).

r . T , I oh _ 0,4 mAIm 40 J/A

Ulazna struja stanja niske razine (stanje 0) iznosi za standardni TTL maksimalno -1,6 mA. Predznak - označava da struja teče iz sklopa u izvor ulaznog signala. Kako izlazna struja za stanje niske razine (stanje 0) iznosi najmanje 16 mA, to znači da se i kod stanja niske razine (stanja 0) na izlaz standardnog sklopa TTL skupine može vezati deset ulaza sklopova iste skupine (slika 3.13.b).

I n , 16 mAI IL1+ I 1L2 + ■■+ I I L „ - I OL — = 7 7 - = 10

I IL 1,6 mA

Otvoren ulaz (engl. unconnected input, floating input) logičkih sklopova skupine TTL djeluje kao da je na ulazu napon iz područja visoke razine, tj. logičko stanje 1, jer preko tog emitera ne teče struja (slika 3.14.).

Slika 3.14. Djelovanje otvorenog ulaza sklopova skupine TTL

Primjer___________ __________________ ________________________________

Napisati algebarski izraz za standardne TTL sklopove NI i NILI s tri ulaza, ako su na dva ulaza priključeni signali A i B, a treći ulaz je otvoren.


Slika 3.15. Sklopovi NI i NILI s otvorenim ulazom

Primjer sa slike 3.15. pokazuje da se kod sklopa NILI neiskorišten ulaz nikako ne smije ostaviti otvoren, jer djeluje kao logičko stanje 1 i uzrokuje da je izlaz stalno u logičkom stanju 0 bez obzira na ulaze A i B. Sklop NI s tri ulaza uz jedan će otvoren ulaz djelovati kao sklop s dva ulaza. Međutim, ovakav način se ni u ovom slučaju ne preporuča jer otvoren ulaz djeluje kao antena i pogoduje primanju i širenju smetnji u digitalnom sustavu.

Neiskorišten ulaz spaja se na napon napajanja za sklopove I i NI (slika 3.16.a). Otpornik veličine 1 kfž služi kao zaštita spoja baza-emiter ulaznog tranzistora od mogućih naponskih udara iz izvora napajanja. Kod sklopova ILI i NILI neiskorišten ulaz spaja se na uzemljenu točku (slika 3.16.b). Kod svih sklopova neiskorišten ulaz moguće je spojiti s jednim od korištenih. No, pri tome treba voditi računa o tome da takav spoj može značiti dodatno opterećenje izlaza prethodnog sklopa.

b)

A -B ■ Y = A + B

Y=A ■ BA - B ■ Y=A + B

Slika 3.16. Spajanje neiskorištenih ulaza

Vrijeme kašnjenja logičkih sklopova skupine TTL pri promjeni izlaznog napona iz područja niske razine (stanje 0) u područje visoke razine (stanje 1) iznosi tipično 11 ns. Vrijeme kašnjenja pri promjeni izlaznog napona iz područja visoke razine (stanje 1) u područje niske razine (stanje 0) kraće je i iznosi 7 ns. Kad se govori o brzini rada sklopova, često se koristi prosječna vrijednost što za osnovne logičke sklopove standardne izvedbe iznosi 9 ns.

Prilikom prijelaza iz stanja niske razine u stanje visoke razine i obrnuto, kratkotrajno (oko 2 ns) poteče znatna struja napajanja logičkog sklopa (30-50 mA). Uzrok toj pojavi je kratkotrajno stanje vođenja obaju izlaznih tranzistora (slika 3.17.). Tranzistorska sklopka Tr3 uključuje se, a tranzistorska sklopka Tr4 isključuje se. Kako je isključivanje sklopke duljeg trajanja od uključivanja sklopke, to su kratak period istodobno uključene obje sklopke što uzrokuje kratkotrajan strujni impuls kroz izlazne tranzistore (engl. current spike).


O Y

/

130

T

lcc\

Tr3

Tr4

Slika 3.17. Prijelazna pojava između stanja niske i visoke razine

Tablica 3.3. Karakteristične veličine logičkih sklopova skupine TTL (prema tvorničkim podacima za sklop NI proizvodnje Philips-Signetics)

j Min Nom MaxUcc tvi 4,5 5 5,5>CCH [mAl 4 8ICCL [mA] 12 22

m m -0,5 5,5U,x IVJ -1,5U,H s 2

% [Vi 0,8VOH (V] 2,4 3,4m i [V] 0,2 0,4

11K (mA) -12los [mAl U ' -18

Imaj 40hi [mA] -1,6‘on [mAJ 0,4hii fmA] 16Faktor i'a<:gf.mjivnnja\ 10)plM [ns] 11 22l.n [ns] 7 15

Jji__ [ns] 9

U složenom digitalnom uređaju naći će se veći broj sklopova koji istdobno mijenjaju stanje i kod svih će se pojaviti strujni impuls čije će se djelovanje osjetiti

102 Digitalna elektronika l.

na zajedničkoj liniji napajanja kao zbroj svih strujnih impulsa. S obzirom na to da se radi o promjenama struje u vrlo kratkom vremenu, na zajedničkom vodu za napajanje inducirat će se znatan impuls smetnje (u=LxA7/A/) što može u znatnoj mjeri omesti ispravan rad pojedinih sklopova i cijelog uređaja.

Da bi se smanjio utjecaj ovih smetnji, priključuje se na svaki integrirani sklop keramički kondenzator kapaciteta 10-100 nF između izvoda za napajanje i mase (slika 3,18). Osim toga, korisno je na svaku tiskanu ploču priključiti još jedan zajednički kondenzator većeg kapaciteta (2-20 nF) između izvoda za napajanje.

Slika 3.19. Sklop NI s otvorenim kolektorom: a) električna shema, b) simbol prema američkim standardima, c) simbol IEC

Sklop NI proizvodi se i u izvedbi kojoj nedostaju u izlaznom dijelu otpornik R4 (130 fl), tranzistor Tr3 (protutaktna sklopka) i dioda D l. U ostalom dijelu izvedbe identičan je temeljnom sklopu skupine (slika 3.19.). Kolektor izlaznog tranzistora izravno je vezan za izlaz i nije povezan s naponom napajanja. Ovakva izvedba naziva se sklop s otvorenim kolektorom (engl. open collector). Da bi sklop mogao logički ispravno funkcionirati, potrebno je izvana dodati otpornik (engl. external resistor) koji se spaja između izlaza i napona napajanja (slika 3.20.).

S= 10-100 nF

Slika 3.18. Otklanjanje smetnji na vodu za napajanje

SKLOPOVI S OTVORENIM KOLEKTOROM


- KV

Tr4■K™

Slika 3.20. Spajanje vanjskog otpornika na sklop s otvorenim kolektorom

Vrijednost otpora RP mora biti tako odabrana da struja kroz tranzistor u vođenju ne prijeđe dopuštenu vrijednost IOL. S toga gledišta povoljnije je izabrati RP što veće vrijednosti. Međutim, ako se uzme u obzir kapacitivno opterećenje izlaza (parazitna ili bilo koja druga kapacitivnost), veliki RP uzrokovat će spori prijelaz iz stanja niske razine u stanje visoke razine zbog velike konstante nabijanja. S toga gledišta bilo bi povoljnije izabrati otpor RP što manji.

R P = Urc~Un Ucc-Uo

Digitalni sklopovi s otvorenim kolektorom dopuštaju da se zajedno spoji više izlaza (slika 3.21.). Spoj dvaju ili više izlaza bit će u stanju visoke razine (logičko stanje 1) samo ako je na svim izlazima istodobno napon iz područja visoke razine (stanje 1). Na taj način ostvarena je operacija I bez sklopa I. Takav spoj naziva se spojeni I (engl. wired AND).

-°D

Primjer

Proračunati potrebnu vrijednost otpora RP za spoj sa slike 3.22. ako se na izlaz spojenog I treba spojiti tri ulaza standardnih TTL sklopova.


5 - 0 ,4 _ = J b 6 V _ , 41o Q 1 6 - 3 x 1 ,6 11,2 mA

3x1,6 mA + lRP < 16 mA

Slika 3.22. Primjer primjene spojenog I

Osim sklopa NI proizvode se i drugi osnovni i složeni digitalni sklopovi s otvorenim kolektorom. Kod najvećeg broja sklopova s otvorenim kolektorom vanjski otpornik spaja se na napon napajanja od 5 V. Međutim, postoje sklopovi s otvorenim kolektorom kod kojih se vanjski otpornik može spojiti na viši napon. Ovi sklopovi koriste se kad je potrebno međusobno spojiti sklopove s različitim napajanjima i s različitim razinama signala.

Uz mogućnost rada s većim izlaznim naponom neki logički sklopovi imaju izlazni tranzistor kroz koji smije teći veća struja. Ovakvi sklopovi nazivaju se snažni logički sklopovi (engl. power gate, buffer, driver). Takav sklop je 7406 kojeg jedno kućište sadrži 6 invertora s otvorenim kolektorom. Dopušteni napon na koji se priključuje vanjski otpornik iznosi 30 V, a struja koja može teći u izlazni tranzistor kod stanja 0 iznosi 40 mA.

Slika 3.23. Prim jeri prim jene sklopa 7406

SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA 1 0 5

Prim jer

Odrediti vrijednost otpornika R za upravljački sklop svijetleće diode (slika 3.23.b).Kad je na izlazu sklopa 7406 napon koji odgovara logičkom stanju 1, nije moguće protjecanje struje kroz svijetleću diodu i ona ne svijetli. Promjena napona na izlazu iz područja visoke razine (stanje 1) u područje niske razine (stanje 0) omogućuje da kroz svijetleću diodu poteče struja i dioda svijetli. Otpornik R ograničava struju na dopuštenu vrijednost, a može se proračunati prema izrazu:

R = Ucc U U.OL

Nominalna struja svijetleće diode iznosi 20 mA uz pad napona na diodi 1,6 V. Izlazna struja sklopa 7406 u stanju niske razine (stanje 0) iznosi 40 mA, a izlazni napon 0,4V. Prema tome vrijednost otpora R treba biti:

R = = l^L = o 15 ko = 150 n20 20 mA

Tablica 3.4. Osnovne karakteristične veličine za neke sklopove u skupini TTL (prema tvorničkim podacima za sklopove proizvodnje Philips-Signetics)

i ................... 7402 7403 .7404 7405 7406 7407- 7409 743S

i 'h r l [VI 5 5 5 5 5 5 5 5p l 'CCH '• n»A] 8 8 6 12 48 41 15 8,5

w!đctw.\ [m A) 14 12 ■ 18 . 33 51 30 26 54

, U„, [Vj 2 2 2 2 2 2 2 2

UILL [VJ 0,8 0,8 0,8 0,8 0,8 0,8 0,8 0,8

'J-!oii [V] 2,4 Ucc 2,4 Ucc 30 30 Ucc Ucc

sfei 0,4 0,4 0,4 0,4 0,7 0,7 0,4 0,4

Im 40 40 40 40 40 40 40 40

k : :: [i))A] —1,6 -1,6 -1,6 -1,6 -1,6 -1,6 -1,6 -1,6

07: LuiAj 0,4 0,25 0,4 0,25 0,25 ‘ 0,25 0,25 0,25

loL. [■i'AJ 16 16 16 16 40 40 16 48

hui [ns] 28 35 22 40 10 6 13 22

h‘Hi [nsj 15 8 15 8 15 20 18 18

Digitalna elektronika i.

LOGIČKI SKLOPOVI SA SCHMITTOVIM OKIDNIM SKLOPOM

U skupini TTL proizvode se digitalni sklopovi koji u ulaznom dijelu imaju Schmittov okidni sklop. Ti sklopovi imaju malu osjetljivost na smetnje i dobar odziv na spore promjene ulaznog signala. Za njih su karakteristične dvije razine ulaznih napona kod kojih dolazi do promjena iz izlaznog stanja logičke 0 u stanje logičke 1 i obrnuto (slika 3.24.). Razine ulaznih napona kod kojih dolazi do promjena stanja nazivaju se gornji i donji olddni prag. Razlika napona gornjeg i donjeg okidnog praga naziva se napon histereze.

a)

i — y

' j . r ! b - v

<0

U2 U1 uu

Slika 3.24. Invertor sa Schmittovim okidnim sklopom: a)simboli, b) prijenosna karakteristika,c) djelovanje sklopa

Slika 3.25. Električna shema invertora sa Schmittovim okidnim sklopom na ulazu (7414)

Sklop 7414 je integrirani sklop koji sadrži šest invertora sa Schmittovim okidnim sklopom na ulazu (slika 3.25.).


Ako ulazni napon ima vrijednost iz područja niske razine (stanje 0), tranzistor Tri je u zapiranju, a Tr2 u zasićenju. Zbog toga tranzistor Tr3 ne vodi a kao posljedica toga ni Tr4. Baza tranzistora Tr5 je na dovoljno visokom pozitivnom pre- dnaponu i on vodi te je na izlazu sklopa napon iz područja visoke razine koji odgovara logičkom stanju 1,

Na izlazu ostaje logičko stanje 1 sve dok ulazni napon ne prijeđe razinu gornjeg okidnog praga (engl. positive-going treshold). Tranzistor Tri počinje voditi, a Tr2 prestaje. Zbog toga vode tranzistori Tr3 i Tr4, a Tr5 je u zapiranju. Stoga je izlazni napon veličine iz područja niske razine koja odgovara stanju 0. Na izlazu ostaje logičko stanje 0 sve dok se ulazni napon ne smanji ispod razine koja odgovara naponu donjeg okidnog praga (engl. negative-going treshold).

DIGITALNI SKLOPOVI S TRI STANJA

Pojedini digitalni sklopovi u skupini TTL mogu osim izlaznog stanja 0 i 1 imati i stanje visoke impcđancije Z. Zbog toga se za takve sklopove kaže da mogu imati tri stanja (engl. tri-state logic).

Sklopovi s tri stanja osim uobičajenih logičkih ulaza imaju i poseban upravljački ulaz (engl. enable). Njime se sklopu dopušta (engl. enabled) izlazno stanje 0 ili 1 u ovisnosti o stanju na logičkim ulazima, odnosno ne dopušta (engl. disabled) ta ovisnost i tada je na izlazu stanje visoke impedancije Z (slika 3.26.).

b)

:±"v4 :: r

1 0 i1 1 00 X z

X - bilo koje stanje (0 ili 1) Z - stanje visoke impedancije

Slika 3.26. Sklop NE s tri stanja: a) električna shema, b) simboli, c) tablica stanja

Kad je na ulazu E napon vrijednosti iz područja visoke razine (stanje 1), struja ne može teći kroz diodu D2 niti spojem baza-emiter preko ulaza E. Zbog toga stanje na izlazu Y ovisi o stanju na ulazu A . Sklop radi kao standardni invertor.

Kad je na ulazu E napon vrijednosti iz područja niske razine (stanje 0), propusno je polariziran spoj baza-emiter tranzistora Tri i preko ulaza E teče struja u


priključeni izvor. Zbog toga baza tranzistora Tr2 ne dobiva potrebnu pobudu i ne vodi. Zbog toga i baza tranzistora Tr4 ostaje bez pobude pa u izlaznom dijelu tranzistor Tr4 predstavlja isključenu sklopku. Izlaz Y odspojen je od zajedničke točke. Napon stanja 0 na ulazu E uzrokuje da provodi dioda D2. Zbog toga i baza tranzistora Tr3 ostaje bez pobude pa tranzistor Tr3 predstavlja u izlaznom krugu isključenu sklopku. To znači da je izlaz Y odspojen i od izvora napona napajanja. Ovo je treće stanje koje se naziva stanje visoke impedancije.

a ) b)

130 130 130

Slika 3.27. Prikaz rada sklopa s tri stanja s pomoću sklopki: a) izlaz u stanju 1 b) izlaz u stanju 0,c) izlaz u stanju visoke impedancije

Kad je izlaz u logičkom stanju 1, između izlaza i napona napajanja vrlo je mali otpor, a između izlaza i zajedničke točke vrlo velik otpor. To praktički znači da je izlaz spojen na napon napajanja, a odspojen od zajedničke točke (slika 3.27.a).

Kad je izlaz u logičkom stanju 0, između izlaza i napona napajanja vrlo je velik otpor, a između izlaza i zajedničke točke vrlo mali otpor. To znači da je izlaz praktički spojen na zajedničku točku, a odspojen od napona napajanja (slika3.27.b).

U stanju visoke impedancije između izlaza i zajedničke točke i između izlaza i napona napajanja vrlo je velik otpor, što znači da je izlaz odspojen i od zajedničke točke i od napona napajanja (slika 3.27.c).

li A V

0 0 0

0 1 1

1 X Z

■ fe’- A Y

0 X z

1 0 0

1 1 1

Slika 3.28. Tablica stanja i sim boli logičkih sklopova s tri stanja: a) sklop 74125, b) sklop 74126


Integrirani sklopovi 74125 i 74126 primjeri su sklopova s tri stanja (slika3.28.). Radi se o sklopovima koji ovisno o stanju upravljačkog ulaza daju na izlazu stanje jednako ulazu ili stanje visoke impedancije. Međusobno se razlikuju po djelovanju upravljačkog ulaza.

Sklopovi s tri stanja koriste se, uz ostalo, u slučajevima kad je potrebno nekoliko signala dovesti na zajedničko odredište jednom linijom (sabirnica, engl. bus). U određenom vremenu može se prenositi samo jedan signal, dok izlazi ostalih sklopova moraju biti u stanju visoke impedancije (slika 3.29.).

Slika 3.29. Primjer primjene sklopova s tri stanja

Tablica 3.5. Osnovne karakteristične veličine nekih sklopova sa Schmittovim okidnim sklopom na ulazu i sklopova s tri stanja

'7414 74132 74125 74126

Ucc IV) 5 5 5 5

CĆH (•»Aj 36 24 64 62

lici. lm A] 60 40 64 62

iim (VI 2 2

■ (VJ 0,8 0,8

U, - [VJ 1,7 1,7U, : [V] 0,9 0,9

U..H LV) 2,4 2,4 2,4 2,4

M fV] 0,4 0,4 0,4 0,4

htt | (HAJ 40 40 40 40

hi [mAl -1,6 -1,6 -1,6 -1,6

h ti [inAJ -0,8 -0,8 -5,2 -5,2

111 [mAJ 16 16 16 16

tpLH , (ns.) 22 22 13 13

hm M 22 22 18 18


PODSKUPINE TTL

Osim standardnih sklopova skupine TTL razvijeno je još nekoliko podskupina sa svrhom da se dobiju sklopovi veće brzine, odnosno manjeg utroška snage.

U podskupini TTL male snage (engl. low-power TTL, 74L series) temeljni se sklop bitno ne razlikuje od temeljnog sklopa standardne podskupine. Osnovna razlika je u povećanim vrijednostima otpora. Time je postignut manji utrošak snage, ali je bitno smanjena brzina rada. Tipičan prosječan utrošak snage sklopa NI ove podskupine je 1 mW, a prosječno vrijeme kašnjenja iznosi 33 ns.

Sklopovi ove podskupine imali su važnu ulogu u onim digitalnim sustavima gdje je bilo važno postići što manji utrošak snage, bez obzira na brzinu rada. Daljnjim razvojem novih podskupina postignuto je smanjenje utroška snage uz zadržavanje standardne brzine rada, a kod najnovijih sklopova i povećane. Zbog toga se sklopovi podskupine TTL male snage praktički više ne koriste u novim uređajima.

U podskupini TTL velike brzine (engl. high speed TTL, 74H series) temeljni se sklop razlikuje od temeljnog sklopa standardne podskupine po smanjenim vrijednostima otpora i korištenju dvaju tranzistora u Darlingtonovu spoju na mjestu izlaznog tranzistora Tr3. Rezultat toga je mnogo brži rad sklopa, ali i veći utrošak snage. Za temeljni sklop ove podskupine srednja vrijednost vremena kašnjenja iznosi 6ns, a utrošak snage 23 mW. Kako je s razvojem novih podskupina postignuta još veća brzina, a bez daljnjeg povećanja utroška snage, to se ni ovi sklopovi praktički ne koriste u gradnji novih uređaja.

a)

b)

Slika 3.30. Sklop NI iz podskupine Schottky TTL : a) tranzistor sa Schottkyjevom diodom, b) simbol tranzistora sa Schottkyjevom diodom, c) električna shema sklopa NI


U sklopovima do sada spomenutih podskupina TTL, tranzistori, kad predstavljaju uključene sklopke, nalaze se relativno duboko u području zasićenja. To je osnovni uzrok dugom prelasku iz stanja zasićenja u zapiranje, odnosno dugog trajanja isključenja sklopke, a time i ograničenja u brzini rada. U sklopovima podskupine Schottky TTL (74S series) radna točka jednog dijela vodljivih tranzistora nije duboko u zasićenju, što omogućuje brži prijelaz iz stanja vođenja u stanje zapiranja.

U sklopovima ove podskupine (slika 3.30.) tranzistori bitni za brzinu rada imaju spojenu Schottkyjevu diodu između baze i kolektora (za tranzistore sa spojenom Schottkyjevom diodom koristi se poseban simbol). Napon propusne polarizacije 5chottkyjeve diode iznosi oko 0,4 V. Uz napon između baze i emitera tranzistora 0,8 V bit će pad napona na Schottkyjevoj diodi oko 0,4 V pa napon između kolektora i emitera tranzistora neće prijeći iznos 0,4 V. Zbog toga je vrijeme kašnjenja sklopova Cv'e podskupine smanjeno na 3 ns uz prosječan utrošak snage 20 mW.

U podskupini Schottky TTL male snage (engl. low-power Schottky, 74LS series) koriste se nešto veće vrijednosti otpora otpornika, što je rezultiralo daljnjim smanjenjem utroška snage uz prihvatljivo smanjenje brzine rada. Srednja vrijednost utroška snage je 2 mW uz vrijeme kašnjenja od 9,5 ns. Sklopovi ove skupine razlikuju se od prethodnih po tome što se na ulazu ne koristi višeemiterski tranzistor, nego diodni sklop I (slika 3.31.).

Slika 3.31. Sklop N I iz podskupine Schottky T T L m ale snage


Slika 3.32. Temeljni sklop iz podskupine FAST

Rad na poboljšanju svojstava sklopova skupine TTL doveo je do pojave novih podskupina. To su podskupine poboljšani Scliottky TTL (engl. advanced Schottky TTL, odnosno 74AS series) i poboljšani Schottky TTL male snage (engl. advanced low power Schottky TTL, odnosno 74ALS series).

U podskupini poboljšani Schottky TTL znatno je povećana brzina rada uz mali utrošak snage. Prosječna vrijednost za vrijeme kašnjenja iznosi 1,7 ns uz utrošak snage 8 mW. U podskupini poboljšani TTL male snage utrošak snage sveden je na 1,2 mW uz vrijeme kašnjenja 4 ns.

Tvrtka Fairchild razvila je verziju sklopova podskupine poboljšani Schottky pod nazivom FAST (skraćeno od engl. Fairchild Advanced Schottky TTL) koju su prihvatili i neki drugi proizvođači digitalnih sklopova (npr. Motorola). Sklopovi te podskupine (slika 3.32.) imaju vrijednosti utroška snage i brzine rada između sklopova poboljšani Schottky i poboljšani Schottky male snage. Označavaju se oznakama 54/74F. Zbog tih svojstava i mogućnosti opterećenja sklopovima drugih podskupina (tablica 3.6.), sklopovi ovih podskupina imaju sve veću primjenu.

Podaci iz tablice 3.6. pokazuju da su naponski parametri sklopova podskupina TTL takvi da se sklopovi različitih podskupina mogu bez ograničenja međusobno izravno spajati. Međutim, vrijednosti ulaznih i izlaznih struja takve su da postoje ograničenja s obzirom na faktor razgranjivanja pri spajanju sklopova različitih podskupina.


Tablica 3.6. Tipične vrijednosti karakterističnih veličina sklopova podskupina TTL (podaci se odnose na sklop NI)

Oznaka podskupine 74 74L 7111 ' 74S ' 74L3 74P 74AL,S[ns] 9 33 6 3 9,5 2,8 1,7 4

10 1 23 20 1,2: 1 d [111 Vj 2 4 8Umnožak x PD 90 33 138 60 19 15,4 13,6 4,8F ( za sklopove iste podskupine) 10 20 10 20 20 25 40 20

2,4 2,4u uHfrt h) • [Vj 2,4 2,7 2,7 2,5 2,5 2,50,4 0/: 0,4 0,5 0,5 0,5 0,5 0,4

. IV] 2 2 2 2 2 2 2 2

Ui: •-■■■•■< IVI 0,8 0,7 0,8 0,8 0,8 0,8 0,8 0,8[ni A] 0,4 0,2 0,5 1 0,4 1 2 0,4

‘Ottvm) IrnAJ 16 3,6 20 20 8 20 20 8

> V | : 40 10 50 50 20 20 20 20

Im A] 1,6 0,18 2 2 0,36 0,6 0,48 0,1

Primjer

Odrediti broj sklopova NI iz podskupine 74S koji se može izravno vezati na sklop NI iz podskupine 74LS.

IOL - 8 mA za sklop iz podskupine 74LS, a IIL = 2 mA za sklop podskupine 74S. Faktor razgranjivanja za izlazno stanje 0 iznosi F = 8/2 = 4.

ioj; ~ 0,4 mA za sklop iz podskupine 74LS, a Im - 0,05 mA za sklop podskupine 74S. Faktor razgranjivanja za izlazno stanje 1 iznosi F = 0,4/0,05 = 8.

Prema tome na izlaz sklopa NI iz podskupine 74LS može se spojiti 4 sklopa NI iz podskupine 74S (slika 3.33.).

Slika 3.33. Primjer mogućnosti opterećenja sklopova pri međusobnom spajanju sklopova različitihpodskupina


Sklopovi skupine emiterski vezanih integriranih logičkih sklopova (engl. Emitter- -Coupled Logic, skraćeno ECL) najbrži su digitalni sklopovi. Velika brzina njihova rada postignuta je malim hodom signala i time što tranzistori u njima ne idu u zasićenje.

Napon napajanja sklopova skupine ECL je 5,2 V s dopuštenim odstupanjem 10%. Uzemljuje se pozitivni pol napona napajanja radi smanjenja smetnji od izvora napajanja.

Sklopovi skupine ECL proizvode se u nekoliko podskupina, koje se međusobno razlikuju po vremenu kašnjenja i utrošku snage. Sto je vrijeme kašnjenja kraće, veći je utrošak snage. Kod najbržih sklopova vrijeme kašnjenja iznosi 1 ns, a utrošak snage 60 mW.

Tipičan faktor razgranjivanja za sklopove skupine ECL iznosi 25. To je statičlđ faktor razgranjivanja, odnosno broj koji pokazuje koliko se ulaza može spojiti na jedan izlaz nc vodeći računa o brzini rada. Dinamički faktor razgranjivanja je broj koji pokazuje koliko se ulaza može spojiti na jedan izlaz sklopa a da se ne poveća vrijeme kašnjenja. Dinamički faktor razgranjivanja kreće se u rasponu od 15 za sklopove sporijih podskupina do svega 5 za najbrže sklopove u skupini ECL. Dakle, opterećenje izlaza većim brojem ulaza smanjuje brzinu rada, odnosno povećava vrijeme kašnjenja.

Napon UEE tjera kroz otpornik R3 stalnu struju IE (diferencijsko pojačalo). Struja IE teče kroz jedan od tranzistora Trl-Tr3, ovisno o naponima na ulazima (slika 3.33.). Zbog toga što se ulaznim signalima struja IE usmjerava kroz tranzistore Tri i Tr2 ili Tr3, ovi sklopovi nazivaju se još i sklopovi strujne logike (engl. current-mode logic, skraćeno CML).

SKUPINA ECL


Ako je na oba ulaza stanje 0 ( odgovara razini napona -1,55 V), tada tranzistori Tri i Tr2 ne vode. Tranzistor Tr3 vodi, ali mu je radna točka u aktivnom području. Zbog toga je napon kolektora tranzistora Tri i Tr2 viši od napona kolektora tranzistora Tr3. Naponi s kolektora tranzistora Trl-Tr3 vode se na emiterska sljedila koje čine tranzistori Tr4 i Tr5. Zbog višeg kolektorskog napona Ucl2 tranzistor Tr5 više je vodljiv u odnosu na tranzistor Tr4. Zbog toga je na izlazu Y2 napon iznosa -0,8 V, što odgovara stanju 1, a na izlazu Y, je napon iznosa -1,7 V, što odgovara stanju 0.

Ako se bilo na ulaz A ili ulaz B ili oba, dovede napon -0,8 V, što odgovara stanju 1, pripadni ulazni tranzistor provede ostajući u aktivnom području rada. Zbog toga tranzistor Tr3 prestaje voditi. Sad je napon kolektora tranzistora Tr3 viši od kolektorskog napona tranzistora Tri i Tr2. Tranzistor Tr4 vodljiviji je u odnosu na tranzistor Tr5 pa je na izlazu Y, napon -0,8 V, što odgovara stanju 1. Na izlazu Y2 je napon -1,7 V, odnosno stanje 0.

Iz izloženog se vidi da temeljni sklop skupine ECL obavlja logičke operacije ILI (izlaz Yj) i NILI (izlaz Y2).

U skupini ECL dopušteno je međusobno spajanje izlaza logičkih sklopova (slika 3.35.). Budući da je izlazni stupanj sklopova skupine ECL emitersko sljedilo, stanje u spojištu izlaza dvaju ili više sklopova bit će lako je bilo koji od izlaza pojedinačnih sklopova u stanju 1. To znači da se spajanjem izlaza ostvaruje operacija ILI bez sklopa ILI. Ovakav spoj izlaza naziva se spojeni ILI (engl. wired OR).

Slika 3.35. Međusobnim spajanjem izlaza sklopova skupine ECL ostvaruje se operacija spojeni ILI

Velika brzina rada sklopova iz skupine ECL zahtijeva i poduzimanje posebnih mjera pri projektiranju digitalnih sustava. Napon napajanja ne smije imati bruja- nje veće od 50 mV. Zato je potrebno na svakih pet do deset kućišta integriranih sklopova provesti dodatno filtriranje napona napajanja keramičkim kondenzatorom kapaciteta oko 0,1 |iF. Preporuča se izvesti zajedničku točku (masu) u obliku ravnine što veće površine. Spajanje između sklopova treba izvesti što kraćim vodovima. Najpovoljniji način međusobnog spajanja sklopova je uporabom linije karakteristične impedancije 50 £1 Za prijenos signala između tiskanih ploča treba koristiti koaksijalni kabel.

Sklopovi skupine ECL koriste se kad je potrebna velika brzina rada. Zbog niske razine dopuštenih smetnji (u najkritičnijem slučaju oko 250 mV), velikog utroška snage, napona napajanja i logičkih razina, koji nisu kompatibilni sa sklopovima drugih skupina, uporaba sklopova ove skupine nije toliko raširena kao sklopova iz skupina TTL i CMOS.

Y Y

y = y , + y2 =a + b + c + d Y=Y1 + Yz =A + B + C + D = (A + B) (C + D)

Digitalna eleMronika I.


dinamički faktor razgranjivanja

- broj ulaza koji može na svom izlazu podnijeti logički sklop, a da vrijeme kašnjenja ne poraste iznad deklariranog iznosa

FAST (engl. Fairchild Advanced Schotkky TTL)

- podskupina sklopova TTL za koju je karakterističan smanjeni utrošak snage uz povećanu brzinu rada

izlaz s otvorenim kolektorom (engl. open-collector output)

- digitalni sklopovi u kojima izlaznom tranzistoru nedostaje otpornik i protu- talctna sklopka; otpornik se dodaje izvana

logički sklop s tri stanja (engl. tristate logic gate)

- logički sklopovi s tri izlazna stanja: logička nula, logička jedinica i visokoimpedantno stanje

otvoren ulaz (engl. floating input)

- ulaz koji lebdi u zraku

poboljšani Schottky TTL (engl. advanced Schottky TTL)

- podskupina sklopova TTL za koju je karakteristična vrlo velika brzina rada uz standardni utrošak snage

poboljšani Schottky TTL male snage (engl. advanced low povver Schottky TTL)

- podskupina sklopova TTL za koju je karakterističan vrlo mali utrošak snage i malo vrijeme kašnjenja

protutaktna sklopka (engl. totem-pole output, active pull-up circuit)

- tranzistorska sklopka s aktivnim elementom umjesto kolektorskog otpornika, tj. sklopka s protutaktnim izlazom

Schottky TTL

- podskupina sklopova TTL s velikom brzinom rada

Schottky TTL male snage (engl. low-power Schottky)

- podskupina sklopova TTL s malim utroškom snage

skupina ECL

- skupina integriranih digitalnih sklopova u kojima tranzistori rade izvan režima zasićenja

skupina TTL

- skupina integriranih sklopova s nekoliko podskupina, vrlo velikim izborom različitih sklopova i raširenom primjenom

snažni logički sklop (engl. buffer, driver, povver gate)

- sklop koji ima veću izlaznu struju, odnosno veći izlazni napon od standardnog


spojeni I (engl. wired AND)

- spoj više izlaza logičkih sklopova kojim se ostvaruje operacija I

spojeni ILI (engl. wired OR)

- spoj više izlaza logičkih sklopova kojim se ostvaruje operacija ILI

standardni TTL

- osnovna podskupina u skupini integriranih sklopova TTL

statički faktor razgranjivanja

- broj ulaza koji električki može podnijeti izlaz digitalnog sklopa bez obzira na brzinu rada

TTL male snage (engl. low-power TTL)

- starija podskupina sklopova TTL za koju je karakterističan mali utrošak snage uz povećano vrijeme kašnjenja u usporedbi sa sklopoveima standardne podskupine

TTL velike brzine (engl. high-speed TTL)

- starija podskupina sklopova TTL za koju je karakteristična velika brzina rada uz povećani utrošak snage u usporedbi sa sklopovima standardne podskupine

Tablica 3.7. Usporedba svojstava nekih podskupina TTL i ECL prema podacima proizvođača

SkupinaPp tpX Dopuštena smetnja

[ns] fmV| [PWS] [mV]

745 m 3 20 60 300

74LS TTL 9,5 2 19 300

74FTTL 2,8 4 15,4 300

74AS TTL' 1,7 8 13,6 300

74ALS TTL 4 1,2 4,8 400

ECL 1 40 40 250



1. Nacrtajte električnu shemu temeljnog sklopa skupine TTL i objasnite rad.2. Objasnite djelovanje otvorenog ulaza kod sklopova skupine TTL.

3. Zašto se u digitalnim uređajima sa sklopovima skupine TTL preporučuje na svaki integrirani sklop priključiti keramički kondenzator između izvoda za na-

4. Kakvo će biti stanje na izlazima logičkih sklopova skupine TTL sa slike 3.36.?

Slika 3.36, Ovisnost izlaza logičkih sklopova skupine TTL o stanju ulaza (zadatak 4.)

5. Nacrtajte električnu shemu sklopa NI s otvorenim kolektorom i objasnite rad.

6. Izlazi četiriju invertora s otvorenim kolektorom iz integriranog sklopa 7405 spojeni su u spojeni I i opterećeni s dva ulaza sklopova NI iz integriranog sklopa 7400 (slika 3.37.a). Odredite vrijednost potrebnog otpora R i algebarski izraz za izlaz Y.

a) 5 V b)

7. Odredite vrijednost otpornika R za spoj sa slike 3.37.b. uz nominalnu struju svijetleće diode IP — 20mA i UF = 1,6V.

pajanje?

D

Slika 3.37. Primjer primjene sklopova s otvorenim kolektorom TTL


5 V

Y

Slika 3.38. Vrijeme kašnjenja složenog logičkog sklopa

8. Odredite vrijeme kašnjenja složenog logičkog sklopa (slika 3.38.) za promjenu od ulaza A do izlaza Y.

9. Kako se s pomoću integriranog sklopa 7409 može realizirati logička operacija

10. Koliki je dopušteni iznos napona smetnji na liniji kojom je povezan izlaz sklopa podskupine 74LS na ulaz sklopa podskupine 74AS?

11. Koliko se sklopova NI podskupine 74AS može spojiti na izlaz sklopa NI iz podskupine 74ALS?

12. Nacrtajte električnu shemu temeljnog sklopa skupine ECL i objasnite rad.13. U čemu se međusobno razlikuju sklopovi podskupina ECL?14. Koje su prednosti, a koji nedostaci, sklopova skupine ECL?15. Koja se operacija dobije međusobnim spajanjem izlaza više sklopova skupine

16. Kakva je logička ovisnost izlaza Y o ulazima A -F sklopa sa slike 3.39.?

Y = A ■ B ■ C ■ D • E ■ F?

ECL?

Y

Slika 3.39. Spajanje izlaza logičkih sklopova ECL

1 2 0 Digitalna elektronika I.

3.3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S UNIPOLARNIM TRANZISTORIMA

Skupina MOSTemeljni sklop skupine CMOSKarakteristične veličine sklopova CMOSPodskupine CMOSOstali sklopovi u skupini CMOSBiCMOS skupinaPregled ključnih pojmovaPitanja i zadaci za ponavljanje

Skupine integriranih digitalnih sklopova s unipolarnim tranzistorima su MOS i CMOS. U njima se koriste tranzistori s efektom polja i izoliranom upravljačkom elektrodom (engl. metal-oxide-semiconductor field-effect transistor, skraćeno MOSFET).

Od dva tipa MOSFET-a u digitalnim sklopovima koristi se tzv. obogaćeni tip (engl. enchancement type), U skupini MOS koriste se n-kanalni (engl. n-channel) ili p-kanalni (engl. p-channel). U skupini CMOS (engl. complementary MOS) koriste se p-kanalni i n-kanalni MOSFET zajedno.

Digitalni sklopovi ovih skupina omogućuju veću gustoću pakiranja (više elemenata na jedinici površine) nego sklopovi s bipolarnim tranzistorima. To je zbog toga što tranzistor u MOS tehnici zahtijeva oko 50 puta manju površinu nego tranzistor izveden u bipolarnoj tehnici. Uz to je proces proizvodnje u MOS tehnologiji znatno jednostavniji od proizvodnje bipolarnih elemenata.

Najveću gustoću pakiranja imaju NMOS digitalni sklopovi. PMOS sklopovi imaju nešto manju gustoću, manju brzinu rada, a kako uz to koriste i negativni napon napajanja, to se manje koriste. Sklopovi skupine CMOS složeniji su i imaju najmanju gustoću pakiranja ali se zbog najveće brzine i najmanjeg utroška snage najviše koriste.

Integrirani sklopovi skupine BiCMOS, o kojima će biti govora na kraju ovog poglavlja, sastoje se od unipolarnih i bipolarnih tranzistora i objedinjuju dobra svojstva jednih i drugih.

SKUPINA MOS

U sklopovima skupine MOS koriste se najčešće tranzistorske sklopke s tranzistorima umjesto otpora (slika 3.40.). Tranzistor Tr2 je sklopka čije stanje ovisi o stanju signala na ulazu A . Kad je taj tranzistor u vodljivom stanju, tj. uključena sklopka, njegov otpor iznosi oko 1 k£X Kad je tranzistor Tr2 nevodljiv, tj. isključena sklopka, njegov otpor je oko 1010£X Tranzistor Tri ima ulogu otpornika (engl. load MOSFET). Njegova upravljačka elektroda stalno je spojena na napon napajanja UDD. Zbog toga je taj tranzistor stalno u vodljivom stanju. Izveden je tako da njegov otpor u vodljivom stanju iznosi oko 100 kfi (uži vodljivi kanal).


LiTr1

-oy

Tr2

"1 1 ° ) U DD UDD

I I O 5 i> ] , o ‘ Q

oV ’ ............° /

I 3

J | J 10 a

1010UY = UDD------ —--------= UnnY 00 105 + 1010 0

103 Un103 + 105 100

Slika 3.40. Sklop NE u skupini NMOS: a) električna shema, b) nadomjesni spoj za ulazno stanje 0,c) nadomjesni spoj za ulazno stanje 1

Kad je na ulazu A napon 0 V, tj. logičko stanje 0, tranzistor Tr2 je u stanju zapiranja i ima vrlo velik otpor, oko 10loQ. Tranzistori Tri i Tr2 čine djelilo napona u kojemu je na tranzistoru Tr2 praktički sav priključeni napon jer je njegov otpor oko IO5 puta veći od otpora tranzistora Tri. Zbog toga je izlazni napon praktički jednak naponu UDD pa je izlaz u logičkom stanju 1.

Kad je na ulazu A napon UDD, tj. logičko stanje 1, tranzistor Tr2 je u stanju vođenja i ima otpor iznosa oko 1 k£X Sada je odnos otpora djelila koji čine tranzistori Tri i Tr2 takav da je izlazni napon približno stoti dio napona napajanja, što znači da je izlaz u stanju 0.

b)

UiTri JH -i Tr1 h -

Tr2 -°Y

Ii—Tr3

Bol i ’— Tr2

A o----------- “ S°-Tr3

|--n

Slika 3.41, Logički sklopovi u skupini NMOS: a) NI, b) NILI


Ako se prema električnoj shemi invertora između tranzistora Tr2 i mase doda treći tranzistor, dobije se sklop NI (slika 3.41.a). Kad je na bilo kojem ulazu tog sklopa napon iz područja niske razine (stanje 0), na izlazu Y je napon iz područja visoke razine (stanje 1) jer je jedan od tranzistora Tr2 ili Tr3 u nevodljivom stanju. Tek kad su oba ulaza naponi visoke razine (stanje 1), vodljiva su oba tranzistora pa je na izlazu napon niske razine, odnosno logičko stanje 0.

Ako se treći tranzistor doda paralelno tranzistoru Tr2, dobije se sklop NILI (slika 3.41.b). Kad je na bilo kojem ulazu napon iz područja visoke razine tj. stanje 1, vodljiv je jedan od tranzistora Tr2 ili Tr3 pa je na izlazu napon iz područja niske razine, tj. stanje 0. Na izlazu je napon visoke razine, tj. stanje 1, kad su na oba ulaza naponi niske razine, tj. stanje 0, jer su tada oba izlazna tranzistora Tr2 i Tr3 nevodljiva.

Izlazi sklopova skupine NMOS mogu se spajati zajedno radi ostvarenja operacije spojeni I.

Primjer

Napisati algebarski izraz za operaciju Y s obzirom na ulaze sklopova NILI čiji su izlazi međusobno spojeni (slika 3.42.) i izvesti zaključak.

Međusobnim spajanjem izlaza Yt i Y2 dobije se operacija Y = Y , ■ Y2. Uvrštenjem izraza za Y, i Y, s obzirom na njihove ulaze i primjenom De Morganova teorema na dobiveni izraz, postaje vidljivo da se na taj način zapravo dobije sklop NILI s četiri ulaza.

= A + B + C + D

= A + B + C + D

Slika 3.42. Spojeni I u skupini NMOS

Tipično vrijeme kašnjenja sklopova skupine NMOS je 50 ns. Ovaj dosta visoki iznos posljedica je velikog izlaznog otpora u stanju 1 i ulaza koji predstavlja kapacitivno opterećenje za prethodni sklop. Ulaz sklopa predstavlja za izvor otpor veći od 1012fl i kapacitivnost između 2 i 5 pF. Ta kapacitivnost s izlaznim otporom daje relativno veliku vremensku konstantu koja povećava vrijeme preklapanja tranzistorske sklopke.

Dopušteni iznos smetnji je oko 1,5 V uz napon napajanja 5 V. Uz veće vrijednosti napona napajanja UDD veći je i dopušteni iznos smetnji.

Vrlo veliki ulazni otpor omogućuje vrlo veliki faktor razgranjivanja. Međutim, povećani broj ulaza povećava ukupnu kapacitivnost kojom je opterećen izvor, što ima utjecaja na porast vremena preklapanja tranzistorske sklopke. Zbog toga je faktor razgranjivanja ograničen na iznos 50, što je ipak znatno više nego kod sklopova izvedenih s bipolarnim tranzistorima.


Sklopovi skupine NMOS imaju vrlo mali utrošak snage. Za invertor (slika 3.40.) u izlaznom stanju 1 utrošak snage iznosi oko 0,25 nW, a u stanju 0 oko 0,25 mW.

Iako pojedinim značajkama (jednostavan postupak proizvodnje, male dimenzije, mali utrošak snage, velik ulazni otpor i faktor razgranjivanja) sklopovi skupine MOS nadmašuju sklopove izvedene s bipolarnim tranzistorima, zbog njihove male brzine uporaba im je ograničena. Vrlo je mali izbor sklopova niskog i srednjeg stupnja integracije. Koriste se u sklopovima visokog stupnja integracije gdje se ne traže velike brzine rada, a u kojima dolaze do izražaja pozitivna svojstva sklopova ove skupine (memorije i registri velikog kapaciteta, kalkulatori).

Sklopovi s MOS tranzistorima osjetljivi su na statički elektricitet. I vrlo mala količina naboja može dovesti do proboja tankog sloja oksida između upravljačke elektrode (zasuna) i vodljivog sloja podloge. Stoga je potrebno pažljivo njima rukovati i držati se uputa proizvođača.

Pojedini tipovi sklopova s MOSFET-ima isporučuju se tako da su im izvodi međusobno kratkospojeni prstenom od metala ili vodljivom spužvom. Prsten se smije skinuti tek pošto se sklop zalemi. Svi metalni dijelovi koji dolaze u dodir sa sklopom moraju biti uzemljeni, uključujući i lemni šiljak pri lemljenju. Sklop se drži prstima za kućište i ne ispušta dok se ne zaleme svi izvodi. Izvode ne treba nikako dirati prstima. Dodir prstima može dati statički naboj dovoljan za uništenje sklopa.

Sklop se ne smije odspajati ili spajati u strujni krug pod naponom napajanja. Signali se ne smiju dovoditi na ulaze sklopa ako nije priključen napon napajanja.

TEMELJNI SKLOP SKUPINE CMOSKombinacijom n-kanalnog i p-kanalnog MOSFET-a u istom integriranom sklopu postižu se znatno bolja svojstva u usporedbi sa sklopovima sa samo n-kanalnim ili samo p-kanalnim tranzistorima. Sklopovi ove skupine nazivaju se CMOS (engl. complementary MOS). U usporedbi sa sklopovima skupine MOS nešto su složenije električne sheme, a time većih dimenzija i složenijeg postupka proizvodnje. Međutim, u tom pogledu su u odnosu na sklopove skupine TTL u velikoj prednosti.

a)

niLi

Tr1P-MOS

Tr2N-MOS

Uy=Un, 1010

-oy

101° + 103-=un, Uy=Un, 103

103 + 10 ’ ° 107

Slika 3.43. Sklop NE u skupini CMOS: a) električna shema, b) nadomjesni spoj za ulazno stanje 0,c) nadomjesni spoj za ulazno stanje 1


Rad sklopova skupine CMOS temelji se na sklopki s komplementarnim MOS tranzistorima (slika 3.43.). Tranzistori su međusobno spojeni tako da p-lcanalni MOSFET ima spojen uvod na napon napajanja, a n-kanalni na zajedničku točku. Upravljačke elektrode spojene su zajedno i čine ulaz, a zajedno spojeni odvodi čine izlaz.

Ako je ulazni napon OV (stanje 0 na ulazu A), tranzistor Tr2 ima napon UCs ~ 0 V i zbog toga je u zapiranju s otporom između odvoda i uvoda oko 10lu £1 Upravljačka elektroda tranzistora Tri je za napon UDD na nižem potencijalu od njegova uvoda pa je taj tranzistor u zasićenju. Otpor između uvoda i odvoda je oko 1 kQ. Izlaz Y je praktički odspojen od zajedničke točke, a spojen na napon napajanja pa je na izlazu stanje 1.

b)

A

B o-

|—aTr4 n 1-*'jf—J Tr3

-<>Y

Tr2

A o-

B °-

'Tr3

| i ITr1

Tr4

—°Y

JH-i Tr2 i—1»

Slika 3.44. Temeljni sklopovi u skupini CMOS: a) NI, b) NILI

Kad je ulazni napon UDD (stanje 1 na ulazu A), tranzistor Tri ima napon UGS= 0 V i zbog toga je u zapiranju. Otpor između njegova odvoda i uvoda je oko IO10 O. Upravljačka elektroda tranzistora Tr2 je za napon UDD na pozitivnijem potencijalu od njegova uvoda pa je taj tranzistor u zasićenju. Otpor između odvoda i uvoda je oko 1 kQ. Izlaz Y je sada praktički spojen na masu, a odspojen od napona napajanja pa je na izlazu stanje 0.

Višestrukim kombiniranjem komplementarnih MOS tranzistora moguće je ostvariti sklopove NI i NILI (slika 3.44.) koji su temeljni sklopovi u skupini CMOS.

Kao i sklopovi iz skupine MOS, tako su i sklopovi skupine CMOS osjetljivi na statički naboj. Iako su MOS tranzistori na ulazu integriranih digitalnih sklopova skupine CMOS zaštićeni diodama (slika 3.45.), treba i s njima postupati vrlo pažljivo i držati se uputa proizvođača.

Neiskorištene ulaze sklopova skupine CMOS ne treba ostavljati otvorenima. Električki gledano, otvoren ulaz predstavlja stanje 0 (nema napona koji bi stvorio


vodljivi kanal). Međutim, preko otvorenog ulaza vrlo lako djeluju smetnje i statički naboj koji može dovesti u vodljivo stanje tranzistore i time rezultirati povećanim utroškom snage i pregrijavanjem. Neiskorišteni ulaz spaja se na Uss, UDD ili zajedničku točku.

KARAKTERISTIČNE VELIČINE SKLOPOVA SKUPINE CMOS

Napon napajanja sklopova skupine CMOS moguće je izabrati u širokom rasponu (tablica 3.8.). O primijenjenom naponu ovise ostale karakteristične veličine. Većina proizvođača daje ove podatke za vrijednosti napona napajanja 5, 10 i 15 V.

Izvodi za priključak napona napajanja označavaju se s UDD i Uss (engl. VDD i Vss). Najčešće se na izvod UDD spaja pozitivan pol izvora napajanja, a na Uss negativan pol koji se uzemljuje (slika 3.46.).

U DD

+ 11r u DD

+ 11

i -_uss^SS

Slika 3.46. Priključak napona napajanja na sklopove skupine CMOS

Prvi sklopovi skupine CMOS za opću primjenu pojavili su se 1968. godine (američka tvrtka RCA). Tijekom nekoliko godina proširio se broj i asortiman proizvedenih sklopova tako da su, uz skupinu TTL, sklopovi te skupine najvažniji i najrasprostranjeniji u primjeni.

Sklopovi ove skupine označavaju se karakterističnim brojem 40 kojemu se dodaju još dvije ili tri znamenke, a nakon njih slova B ili UB (kod nekih proizvođača A i B ). Slovom B označavaju se sklopovi koji na izlazu imaju dodan snažni sklop (buffer) koji se sastoji od jednog ili dvaju invertora (slika 3.47.). Ovim dodatkom dobiva se gotovo pravokutna prijenosna karakteristika, a time i veći dopušteni iznos smetnji, jednako vrijeme trajanja tPLH i tPHL i njihova neovisnost o vremenu


porasta ulaznog signala. Sklopovi bez snažnog sklopa na izlazu označavaju se s UB (engl. unbuffered).

Tablica 3.8. Karakteristične veličine sklopova skupine CMOS (prema tvorničkim podacima proizvođača Motorola i Valvo)

^Dt>Oznaka sklopa MC14001B, 14011B HEF 41)01 IS, 4011B::{V]

Um . (VI. (-0,5)-(+18) (-0,5)-(+18)

■ m t„ ■ l i

(-0,5) - (UDD + 0,5)

(-55)-(+125)

(-0,5) - (UDD + 0,5)

(-55) - (+125)

Vol EV] 0,05 0,05 5

0,05 0,05 10

0,05 0,05 15

4,95 4,95 5

9.95

14.95

9.95

14.95

10

15u 1,5 1,5 5

3 3 10

4 4 151 3,5

711

3,5

7

11

5

10

15

10H (rnAl -0,51 -0,44 5

-1,3 -1,1 10

-3,4 -0,44 15

lo l [mA] 0,51

1.3

3.4

0,64

1,13

5

10

15

1, IflAJ 0,1 0,3

f , lp‘ 1 7,5 7,5

'rn IM A] 0,25

0,5

1

1

2

4

5

10

15

i m 125

50

45

22

5

10

........... ............... 40 18 15

h M * 100 17 5

50 14 10

40 11 15

*tp i tT ovise o kaj su uz kapa

jacitivnosti opterećenja,; citivno opterećenje 50 pl

prikazane vrijednosti izm erene


b)

Slika 3.47. Sklop NI iz skupine CMOS sa snažnim sklopom na izlazu: a) električna shema, b) prijenosna karakteristika

Pojedini proizvođači ovim zajedničkim oznakama dodaju i svoje karakteristične oznake (slova i znamenke) kojima se označavaju temperaturno područje, tip kućišta i ostalo. Logičke funkcije, raspored izvoda i većina osnovnih karakterističnih veličina za pojedinu su vrstu sklopova identične kod svih proizvođača. Razlike, ovisno o vremenu nastanka i proizvođaču, postoje u pojedinim električkim značajkama kao što su izlazne struje i vrijeme kašnjenja.

Vrlo mali utrošak snage (statički utrošak) jedno je od glavnih svojstava digitalnih sklopova skupine CMOS i iznosi svega nekoliko nW. U bilo kojem stanju na izlazu teče gotovo zanemariva struja iz izvora napajanja jer je uvijek barem jedan od tranzistora između izvora napajanja i zajedničke točke u zapiranju. Iz tablice 3.8. vidi se da se maksimalni iznosi struje napajanja kreću, ovisno o naponu napajanja, u granicama 0,25-1 pA, dok su tipične vrijednosti i manje.

U

1

J

Tr1

J T

Tr2 UiTr1

/ i1 U/ n

Tr2 l'i UiSlika 3.48. Nabijanje i izbijanje parazitne kapacitivnosti uzrokuje povećani utrošak snage

u dinamičkom režimu rada


U dinamičkom režimu rada utrošak snage je veći i ovisi o frekvenciji na kojoj sklop radi. Razlog tome prikazan je na slici 3.48. Kod svake promjene izlaznog napona iz logičkog stanja 0 u stanje 1, poteče iz izvora napajanja, preko vodljivog tranzistora Tri, struja nabijanja parazitne kapacitivnosti (paralelni spoj ulazne kapacitivnosti opteretnog sklopa i vlastite izlazne kapacitivnosti). Pri prijelazu izlaznog napona iz logičkog stanja 1 u stanje 0 parazitna se kapacitivnost izbija preko vodljivog tranzistora Tr2.

Proizvođači u tvorničkim podacima daju izraze kojima je moguće izračunati približno ukupnu struju napajanju u ovisnosti o frekvenciji signala na ulazu:

I =±DD.+ k x fD N 1

Faktor k izražava se u pA/kHz i ovisi o naponu napajanja a iznosi 0,3 za UDD = 5 V, odnosno 0,6 za UDD = 10 V i 0,9 za UDD = 15 V (prema tvorničkim podacima za sklopove 4001 i 4011 proizvođača Motorola). N je broj sklopova u kućištu, a / frekvencija koja se izražava u kHZ.

Prema podacima iz tablice 3.8. vidi se da dopušteni iznos napona smetnji kod napona napajanja UDD= 5 V iznosi u najnepovoljnijem slučaju 1,45 V, odnosno oko 30% iznosa napona napajanja (slika 3.49.). To je u usporedbi sa sklopovima TTL i ECL znatno povećanje imunosti na smetnje.

UNL = UIL - U 0L = 1,5- 0,05 = 1,45 V UNH = U0H - UIH = 4,95 - 3,5 = 1,45 V

Slika 3.49. Dopušteni napon smetnji sklopova skupine CMOS (UDD = 5 V)

S obzirom na to da je najveća moguća ulazna struja sklopova CMOS 0,1 pA, a u praksi vrlo često i nižeg iznosa, to ulaz praktički ne opterećuje izlaz. Kako ulaz sklopa CMOS djeluje kao kapacitivno opterećenje prethodnog izlaza, to utječe na brzinu rada i time ograničava faktor razgranjivanja. Do frekvencije 1 MHz može se računati s faktorom razgranjivanja 50. Uz veće frekvencije faktor razgranjivanja je manji.


PODSKUPINE CMOSPočetkom sedamdesetih godina pojavljuju se u skupini CMOS podskupine s karakterističnom oznakom 74C, odnosno 54C (National Semiconductor). Sklopovi koji nose oznaku 74C predviđeni su za temperaturno područje rada od -40 do +85 °C, a s oznakom 54C za područje od -55 do +125 °C. Karakteristične veličine ovih sklopova podudaraju se po iznosima podataka s karakterističnim veličinama sklopova 4000.

Sklopovi podskupine 74C su s obzirom na raspored izvoda i logičke funkcije kompatibilni sklopovima skupine TTL. Tako sklop s oznakom 74C00 sadrži četiri sklopa NI s dva ulaza i istog rasporeda izvoda kao sklop s oznakom 7400 iz skupine TTL. Na taj je način omogućeno da se u određenim uvjetima sklopovi nekih podskupina TTL zamijene ekvivalentnim sklopovima podskupine 74C.

Godine 1981. pojavljuje se podskupina pod nazivom CMOS velike brzine (engl. high-speed CMOS) s oznakom 74HC. To je poboljšana verzija podskupine 74C. Poboljšanje se odnosi prije svega na brzinu rada (tablica 3.9.). U ovoj je podskupini vrlo velik broj sklopova, s obzirom na raspored izvoda i logičke funkcije, kompatibilnih sa sklopovima skupine TTL i podskupine 4000 iz skupine CMOS.

Da bi se omogućila veća kompatibilnost sa sklopovima iz skupine TTL, razvijena je podskupina 74HCT kojoj su vrijednosti ulaznih napona kompatibilne s vrijednostima izlaznih napona sklopova skupine TTL (tablica 3.9.).

Tablica 3.9. Karakteristične veličine sklopova podskupina CMOS za sklopove N I i NILI uz UDD - 5V i T - (-40) - (+85) °C

Oznaka podskupine 74HC 74HCT 74AC 74ACT

'•ii;; " [V] 2-6 4,5-5,5 2-6 4,5-5,5

u r : ' rv] 1 0,8 1,35 0,8

3SHNMHE [V] 3,5 2 3,5 2

[VJ 0,1 0,1 0,1 0,1

Si [VJ 4,9 4,9 4,9 4,9

h i - i . - fn.AJ 5 5 24 24

rmAi 5 5 24 24

h o MH - fHA] 0,5 0,5 0,5 0,5

l MH/ . lmW] 1 1 0,8 0,8

5 MI Iz 5 5 4 4

10 MI Iz 10 10 8 8

M i [nt] 10 10 5 5

[ns] 10 10 4 4

h t,H fns} 6 6 1,2 1,2

l r m I li . M 6 6 1,3 1,3

* Na iznos PD utječe ulazna kapacitivnost opterećenja, podaci vrijede uz kapacitivno opterećenje 8-15 pF.

** Na iznose vremena kašnjenja, pada i porasta izlaznog napona utječe ulazna kapacitivnost opterećenja, podaci vrijede uz kapacitivno opterećenje 50 pF.

Digitalna elektronika i

Od 1986. pojavljuju se nove podskupine CMOS s daljnjim poboljšanjem svojstava. To su 74AC i 74ACT. Sklopovi ovih podskupina objedinjuju dobra svojstva sklopova skupina TTL i CMOS.

OSTALI SKLOPOVI U SKUPINI CMOS

Izlazi standardnih sklopova skupine CMOS ne smiju se, kao ni izlazi sklopova skupine TTL, spajati zajedno. Kad su izlazi spojenih sklopova u različitom stanju, kroz vodljive tranzistore oba sklopa teče struja iz izvora napajanja. Ta struja, osobito pri višim iznosima napona napajanja, može dovesti do oštećenja tranzistora (slika 3.50.a). Vodljivi tranzistori jednakih otpora djeluju kao djelilo napona napajanja pa izlazni napon ima iznos UDDI2, odnosno nalazi se u zabranjenom području.

Kad je potrebno dva ili više izlaza međusobno spojiti radi ostvarivanja funkcije spojeni I, koriste se sklopovi s otvorenim odvodom (slika 3.50.b). To su sklopovi kojima je izostavljen izlazni p-kanalni MOSFET pa je potrebno između izlaza i izvora napajanja spojiti vanjski otpornik RD.

a)

liA1

JY1

Tr2 niA2 0 -1

U;

Y

2Y2

b)

>

Y=Y1 Y 2 = A B = A + B

Slika 3.50. a) strujne i naponske prilike pri spajanju izlaza standardnih sklopova skupine CMOS,b) sklop s otvorenim odvodom kao spojeni I

Na slici 3.51. prikazan je sklop s tri stanja iz skupine CMOS. Kad je na ulazu E stanje 0, vodljivi su tranzistori Tr4 i Tri pa stanje izlaza ovisi o stanju ulaza A . Kad je ulaz E u stanju 1, tada su tranzistori Tri i Tr4 nevodljivi. Stanje na ulazu A nema utjecaja na stanje izlaza Y. Izlaz je odspojen i od zajedničke točke i od izvora napajanja, tj. nalazi se u visokoimpedantnom stanju Z.

Osim većeg broja različitih tipova osnovnih logičkih sklopova, u skupini CMOS ima nekoliko posebno zanimljivih izvedaba koje omogućavaju raznovrsnu primjenu.


A o-

E o-

8—H -

l - |

Tr4

IH -U Tr3

J -— °y

H -1—

Tr2

l rTr1

E A ' Y

0 0 1

1 0 0

X 1 Z

V1

i

Slika 3.51. Logički sklop s tri izlazna stanja: a)električna shema, b) tablica stanja, c) simboli

Sklop s oznakom 4007 sadrži dva komplementarna para p-kanalnih i n-kanalnih MOSFET-a i jedan invertor (slika 3.52.). Tranzistori ovog sklopa mogu se spajati međusobno na različite načine što omogućuje dobivanje nekoliko različitih sklopova. Na slici 3.53. prikazana je izvedba sklopa NI s tri ulaza.

14 13 2 1 11

6 7 8 3 4 5 10 9

Slika 3.52. Električna shema integriranog sklopa 4007

Integrirani sklop 4016 primjer je izvedbe dvosmjerne sklopke (engl. bilateral svvitch ili transmission gate). Jedno kućište sklopa 4016 sadrži četiri identična sklopa dvosmjerne sklopke.

Tranzistori Tri (n-kanalni) i Tr2 (p-kanalni) povezani su tako da čine dvosmjernu sklopku. Kad su tranzistori vodljivi omogućavaju prolaz signala u bilo kojem smjeru. Tranzistori Tr3 i Tr4 čine invertor. Upravljački signal UK dovodi se na upravljačku elektrodu tranzistora Tri (n-kanalni) izravno, a na upravljačku elektrodu tranzistora Tr2 (p-kanalni) preko invertora. Kad je upravljački signal iznosa stanja 0, oba tranzistora dvosmjerne sklopke u zapiranju su pa ne postoji veza

Digitalna elektronika l.

između ulaza i izlaza, tj. dvosmjerna sklopka je isključena. Kad je na upravljačkom ulazu signal stanja 1, oba tranzistora dvosmjerne sklopke vodljiva su. Dvosmjerna sklopka je uključena i uspostavljena je veza između ulaza i izlaza (slika 3.54.).

14

nA o

10

E H i

11

ni12 -°y

12113

Slika 3.53. Sklop 4007 u spoju sklopa NI s tri ulaza

U„

b)

Ufj o- 1 °^/

Slika 3.54. Dvosmjerna sklopka: a) principijelna električna shema, b) logička shema,c) ekvivalentni sklop


Primjena dvosmjerne sklopke (4016) za usmjeravanje signala na jedan od dvaju izlaza.

Upravljački napon na ulazu UK razine, koja odgovara stanju 0, uključuje sklopku A, a isključuje sklopku B. Ulazni napon U„ usmjeren je na izlaz Y,. Kad je upravljački napon UK razine koja odgovara stanju 1, uključuje se B, a isključuje sklopka A. Ulazni napon t/„ usmjerava se na izlaz Y, (slika 3.55.).

Primjer_______________________________________________

Y1

Y2

n n

n n

Slika 3.55. Primjer primjene integriranog sklopa 4016

SKUPINA BiCMOS

U drugoj polovini osamdesetih godina razvijena je skupina integriranih sklopova pod nazivom BiCMOS. Sklopovi ove skupine objedinjuju dobra svojstva sklopova s bipolarnim tranzistorima (velika mogućnost opterećenja, velika brzina rada) i s

unipolarnim tranzistorima (mali utrošak snage).Naziv ove skupine sklopova upućuje na to da

se radi o kombinaciji bipolarnih i unipolarnih CMOS tranzistora. Izlazni stupanj s bipolarnim tranzistorima (slika 3.56.) omogućuje opterećenje izlaza u stanju 0 strujom od 48 mA kod standardnih logičkih sklopova, a kod snažnih sklopova 64 mA. Ulaz je zaštićen od statičkog naboja.-<>Y

Slika 3.56. Izlazni stupanj sklopova skupine B iCM OS

Digitalna elelđronika I.

Potreban napon napajanja iznosi 5 V. Ulazi i izlazi ovih sklopova kompatibilni su sa sklopovima iz skupine TTL (UOH = 2,4 V U0L = 0,5 V). Sklopovi ove skupine nose oznake 74BCT ili 74BC.

Nekoliko godina kasnije razvijena je podskupina poboljšani BiCMOS (engl. Advanced BiCMOS). Sklopovi te skupine nose oznake 74ABT, odnosno kod nekih proizvođača 74FCT. U usporedbi s prvim sklopovima BiCMOS, kod ovih sklopova znatno je smanjen utrošak snage i vrijeme kašnjenja. To je postignuto smanjenjem broja bipolarnih tranzistora u izlaznom stupnju i uporabom odgovarajuće konfiguracije n-kanalnih MOS-tranzistora sa smanjenom strujom napajanja pri prijelazu izlaza iz stanja niske razine (stanje 0) u stanje visoke razine (stanje 1) i obrnuto.

Najveću primjenu sklopovi ove skupine imaju pri povezivanju sklopova na sabirnice i prijenosu digitalnih signala linijama (vidjeti poglavlje 3.6.). Uz nekoliko osnovnih logičkih sklopova, najveći dio sklopova ove skupine su D-bistabili, snažni sklopovi i odvojna pojačala. Većina sklopova je s tri izlazna stanja.

Zbog usporedbe svojstava sklopova ove skupine sa sklopovima drugih skupina, za primjer se može uzeti sklop 74BCT245. To je sklop koji sadrži osam pari snažnih sklopova s tri izlazna stanja koji omogućuju prijenos signala u oba smjera (engl. octal bidirectional transceiver). Na slici 3.57. prikazana je logička shema

B 7

Slika 3.57. Logička shema sklopa 74BCT245

Ulazi

- m - T/A* 1,

0 A - B ulaz

0 1 ulaz B = A

1 X Z Z

A0 BoA, Sr

b 2

a 4 b 4As BsA6 BsA7 b 7

OE_ TIR

G33EN13EN2

, _ nV1 <

>2 V Z i.

Slika 3.58 Tablica stan ja i simboli sklopa 74BCT245


sklopa iz koje se vidi da svi parovi snažnih sklopova imaju zajedničke upravljačke ulaze OE i 77 R. Kad je ulaz OE u stanju 0, moguć je prijenos podataka sklopom u bilo kojem smjeru. U kojem smjeru će se prenositi podaci ovisi o stanju ulaza T /R (slika 3.58.). Kad je ulaz OE u stanju 1, izvodi A i B su u visokoimpedantnom stanju. U tom slučaju ulaz T/R nema utjecaja na stanje izvoda A i B. U tablici 3.10. prikazana su usporedba svojstva ovog sklopa iz različitih skupina.

Tablica 3.10. Usporedba svojstava sklopova 74245 iz različitih skupina i podskupina

LS245 ■ F243 HC245 HC1245 AC245 ACT245 FGT245

Icc fn>A) 58 105 0,004 0,008 0,08 0,08 0,008

tp ins] 8 4,2 15 26 3,5 4 5

b i £niAJ 24 64b 4 4 4 4 64

Ion !'»A]

■ ■ iliillli

-15

20a

-15«

-3*

-4 -4 -4 -4 -15



BiCMOS (engl. Bipolar CMOS)- skupina integriranih digitalnih sklopova sastavljenih od bipolarnih i komple

mentarnih unipolarnih tranzistora

CMOS naponski kompatibilan s TTL- podskupine CMOS (74HCT i 74ACT) čiji se sklopovi mogu izravno povezi

vati sa sklopovima skupine TTL

CMOS velike brzine (engl. high speed CMOS)- podskupine sklopova CMOS (74HC i 74HCT) s povećanom brzinom rada u

odnosu na standardne podskupine

dinamički utrošak snage (engl. active povver disipation)- utrošak snage u dinamičkom režimu rada sklopa, na iznos utroška snage

utječe frekvencija signala

dvosmjerna sklopka (engl. bilateral svvitch ili transmission gate)- sklop kojim je moguće upravljati prolazom signala u bilo kojem smjeru

NMOS sklopovi- integrirani sklopovi iz skupine MOS u kojima se koriste n-kanalni MOS-

-FET-i i pozitivno napajanje

osjetljivost na statički elektricitet- statički elektricitet može uzrokovati proboj tankog sloja oksida između

upravljačke elektrode i vodljivog sloja podloge unipolarnog tranzistora

otvoreni odvod (engl. open drain output)- digitalni sklopovi s unipolarnim tranzistorima kojima u izlaznom dijelu ne

dostaje protutaktna sklopka pa je potrebno dodati izvana otpornik

PMOS sklopovi- integrirani sklopovi iz skupine MOS u kojima se koriste p-kanalni MOS-

FET-i i negativno napajanje.

poboljšani CMOS (engl. advanced CMOS)- podskupina sklopova CMOS (74AC i 74ACT) s vrlo velikom brzinom rada i

povećanim mogućnostima strujnog opterećenja izlaza

skupina CMOS- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima, kod

kojih se koristi komplementarni par MOS tranzistora (n-kanalni i p-kanalni)

skupina MOS- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima kod ko

jih se koristi samo jedan tip tranzistora, ili p-kanalni ili n-kanalni

statički utrošak snage (engl. static povver disipation)- utrošak snage u statičkom režimu rada sklopa (odnosno umnožak struje i

napona napajanja)



1. Nacrtajte električnu shemu sklopa NILI iz skupine MOS i objasnite rad.2. Nacrtajte električnu shemu sklopa NI iz skupine MOS i objasnite rad.3. Koje su prednosti, a koji nedostaci, sklopova skupine MOS?4. Što se postiže međusobnim spajanjem izlaza više sklopova NILI iz skupine

5. Kakva je logička ovisnost izlaza Y s ulazima A -F sklopa sa slike 3.59.?

6. Nacrtajte električnu shemu sklopa NILI iz skupine CMOS i objasnite rad.7. Nacrtajte električnu shemu sklopa NI iz skupine CMOS i objasnite rad.8. Odredite dopušteni iznos smetnji za stanje 0 i stanje 1 pri međusobnom spaja

nju sklopova podskupine 74HC.9. Spojite izvode sklopa 4007 tako da se dobije logički sklop NILI s tri ulaza.

10. Kakvog je oblika napon na izlazima Y, i Y2 sa slike 3.60.?

MOS?

Y

Slika 3.59. Spojeni I u skupini MOS

Slika 3.60. Primjena integriranog sklopa 4016


3.4. MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH SKUPINA

Međusobno spajanje sklopova skupina TTL i CMOS Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine ECL Međusobno spajanje sklopova različitih podskupina CMOS Međusobno povezivanje digitalnih sklopova s ostalim sklopovima Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

U digitalnim se uređajima vrlo često javlja potreba međusobnog spajanja digitalnih sklopova različitih skupina. Različiti naponi napajanja, različite razine izlaznih i ulaznih napona, različite mogućnosti opterećenja izlaza i različite brzine rada osnovni su uzroci teškoća koje nastaju kad je potrebno međusobno spojiti sklopove različitih skupina. Vrlo često nije moguće izravno spajanje, nego je potrebno uporabiti međusklopove (engl. interface).

U ovom poglavlju uputit će se na uzroke nemogućnosti izravnog spajanja sklopova različitih skupina i na načine njihova otklanjanja koji su u praksi najčešći. Osim toga obradit će se problematika međusobnog povezivanja integriranih digitalnih sklopova s drugim elektroničkim elementima kao što su operacijsko pojačalo i mehanička sklopka.

MEĐUSOBNO SPAJANJE SKLOPOVA SKUPINA TTL I CMOS

Prilikom međusobnog spajanja izlaza sklopova skupine TTL i ulaza sklopova CMOS osnovnu teškoću predstavlja razina izlaznog napona sklopova TTL kod stanja 1. Ona je čak i kod istovjetnog napona napajanja (5 V) nedovoljna za većinu sklopova iz skupine CMOS (slika 3.61.). Izuzetak su sklopovi podskupina 74HCT i 74ACT koji su kompatibilni sa sklopovima TTL.

u OL

0 [V]

1

TTL

0

1

1

IH

CMOS

0OM

Slika 3.61. Uzrok nemogućnosti izravnog spajanja sklopova skupine TTL i CMOS

Kad je napon napajanja sklopova TTL i CMOS jednak (5 V), međusobno spajanje moguće je ostvariti spajanjem otpornika R između spojišta izlaza sklopa TTL i ulaza sklopa CMOS i napona napajanja (slika 3.62.).


lm + hi ln'OL T 'IL 'OL

*0L » I IL

Slika 3.62. Spajanje sklopova TTL i CMOS uz isti napon napajanja

Dodavanjem vanjskog otpornika R reda veličine kilooma, podiže se razina izlaznog napona sklopa TTL. S obzirom na dodavanje vanjskog otpornika mogu se koristiti sklopovi TTL s otvorenim kolektorom.

Sa stajališta opterećenja izlaza sklopa TTL u stanju niske razine (stanje 0) i opterećenja izvora napajanja, povoljnije je za otpor R izabrati veću vrijednost. Međutim, ulazna kapacitivnost sklopova CMOS kod stanja visoke izlazne razine (stanjel) nabija se preko otpora R. Uz veliku vrijednost otpora R dolazi do znatnog smanjenja brzine rada. Zato se, ako je u sustavu bitno zadržati veću brzinu rada, može koristiti i manja vrijednost, vodeći računa o tome da se izlaz sklopa TTL u stanju niske razine ne optereti strujom većom od I01.-

Uporaba sklopova s otvorenim kolektorom nužna je kad su naponi napajanja sklopova TTL i CMOS različiti (slika 3.63.). No tada se moraju koristiti takvi sklopovi s otvorenim kolektorom kod kojih je moguće vanjski otpornik spojiti na napon veći od 5 V, tj. sklopovi kod kojih je moguće U0H> Ucc (npr. 7405 ili 7406).

Slika 3.63. Spajanje sklopova skupina TTL i CMOS uz različite napone napajanja

Primjer

Izračunavanje potrebne vrijednosti otpora R za spoj sa slike 3.63. uz UDD = 15 V.Iz tvorničkih podataka za sklop 7406 struja IoL = 40 mA. Iz toga slijedi najmanja potrebna vrijednost za otpor R:

1 5 V - 0 4 V 14 6 V R = B J L u’ v_ = = o,365 k a = 365 £240 mA 40 mA

Za najmanju potrebnu vrijednost otpora uzima se prva veća standardizirana vrijednost. U ovom slučaju to je 390 £2.


Za međusobno spajanje sklopova skupina TTL i CMOS može se koristiti i tranzistorska sklopka (slika 3.64.).

Slika 3.64. Međusobno spajanje sklopova skupina TTL i CMOS s pomoću tranzistora

Kad je izlaz sklopa TTL u stanju visoke razine (stanjel), teče iz njega struja koja dovodi tranzistor u zasićenje pa je na ulazu sklopa CMOS stanje niske razine (stanje 0). Otpornik RB treba imati takvu vrijednost koja će dati potrebnu struju baze za vođenje tranzistora, ali koja neće preopteretiti izlaz sklopa TTL:

n _ U O H - U B E z „s T ^ TI X B - 1 B - 1 OH

Ib

Otpornikom R c ograničava se struja kolektora Ic\

Izbor vrijednosti otpora R c ovisi o faktoru istosmjernog strujnog pojačanja tranzistora, potrebnoj brzini rada sklopova i dopuštenoj potrošnji energije izvora napajanja. Veća vrijednost za R c povoljnija je sa stajališta manje potrošnje energije. Manja vrijednost povoljna je sa stajališta veće brzine rada sklopova. Naime, otpornik R c i ulazna kapacitivnost sklopova CMOS (reda veličine 10 pF) određuju vremensku konstantu porasta izlaznog napona tranzistora, a time i moguću brzinu rada sklopova.

Primjer__________________________________________________________________

Odrediti vrijednost otpornika RB i R c za sklop sa slike 3.64. ako se radi o sklopovima 7400 i 4011 s napajanjem 10 V i tranzistoru koji ima faktor pojačanja hFE = 100.

Uqh = V UBEua = 0,7 V UCEzas = 0,1 V Iohttl - 0>4 mA hicuos= 0,1 pA

2 ,4 -0 ,7 1,7 VRBmin =---------=---------= 4’25 k°

0,4 0,4 mA

Za RB odabere se nešto veća vrijednost, npr. R u = 10 kQ. Prema tome struja baze IB i struja kolektora Ic bit će:


2 4 - 0 7 1 7 V/ „ = , ’ - = h L — = o,17m A 7C = 0 ,1 7 x 1 0 0 = 17 mA

10 10 kO

Otpornik R c treba imati najmanju vrijednost:

10-0,1 9,9 VRc

17 17 mA= 0,58kfi

Za otpornik Rc odabere se nešto veća vrijednost, npr. 1 kQ. Prema tome stvarna struja kolektora bit će:

/c = i° z M =M v 9)9mA1 IkO

/ c / hpE = 9,9/100 = 0,099 < IB = 0,17 mA što znači da je ispunjen uvjet zasićenja za tranzistor.

Za međusobno povezivanje ulaza sklopova CMOS s izlazom sklopova TTL koriste se i integrirani sklopovi za pomak razine (engl. level translator). Integrirani sklop 40109 ima tri izvoda za napajanje (slika 3.65.). Jedan je zajednički (uzemljen), a dva su za napajanje Ucc, odnosno UDD. Otpornik R na izlazu sklopa TTL diže izlazni napon u stanju 1 s iznosa 2,4 na približno 5 V potreban za ulaz sklopa 40109. Sklop 40109 daje na izlazu u stanju 1 napon potreban za ulaz sklopova CMOS.

Slika 3.65. Primjena sklopova za pomak razine pri spajanju sklopova skupina TTL i CMOS

nini Slika 3.66. Strujne prilike pri

međusobnom spajanju sklopova

CMOS i TTL


Pri spajanju ulaza sklopova TTL na izlaz sklopova CMOS javljaju se dvije vrste teškoća. Prva je uzrokovana različitim naponima napajanja i iz toga proizla- zećim međusobno nekompatibilnim izlaznim i ulaznim naponima kod stanja 1. Druga teškoća, koja se javlja i kod istih napona napajanja, vezana je za mogućnost opterećenja izlaza sklopa CMOS ulaznom strujom sklopa TTL u stanju 0 (slika 3.66.). Kod sklopova pojedinih podskupina može se dogoditi da je ulazna struja sklopa TTL kod stanja 0 veća od izlazne struje sklopa CMOS.

I u slučaju spajanja ulaza sklopa TTL na izlaz sklopa CMOS moguće je uporabiti tranzistor (slika 3.67.). Kad je izlaz sklopa CMOS u stanju visoke razine (stanje 1), izlazni napon UOH tjera struju baze koja dovodi tranzistor u zasićenje pa je na ulazu sklopa TTL stanje niske razine (stanje 0). Iz ulaza sklopa TTL teče struja u tranzistor. Otpornik RB treba imati takvu vrijednost da tranzistor bude u zasićenju, ali se ne smije prijeći vrijednost izlazne struje sklopa CMOS:

n _U'0//CM0S - UBEzas T s X~ I b - 1 OHC MOS

h

Slika 3.67. Međusobno spajanje sklopova CMOS i TTL s pomoću tranzistora

Izbor vrijednosti otpora R c ovisi o faktoru strujnog pojačanja tranzistora, opterećenju sklopovima TTL i dopuštenoj kolektorskoj struji tranzistora:

Ic _ I b x ^ f e R c = U CC ~ UCEzas IC ~ IOL

IC ' ^Cmax

Primjer

Odrediti vrijednost otpornika RB i Rc za spoj prema slici 3.67. Na sklop MC14011B vezana su preko tranzistora tri sklopa 7400. Faktor pojačanja tranzistora je hFE = 50, dopuštena kolektorska struja je ICmax = 50 mA, UDD = 10 V, ^cc = 5V, UOHCMOS = 9,45 V, 70/fCM0S = 0,51 mA h u m .- 1,6 mA UBEzas = 0,7 V,UCEzas = 0,1 V.

5 - 0 1 4 9 V Rr = ’ = - ’ - = 0,108 kQ

5 0 -3 x 1 ,6 45,2 mA

Za Rc izabere se veća standardizirana vrijednost npr. 1 k n pa je stvarna kolektorska struja tranzistora:


5 - 0 1 4 9 VI r = ------—+ 3x1 ,6 = —-----+ 4,8 mA = 4,9 + 4,8 = 9,7 mA

1 IkO

Potrebna struja baze tranzistora je IB = 9,7/50 = 0,194 mA.

9,95-0,7 9,25 VR n =:

0,194 0,194 mA

Ako se za RB izabere prva manja standardizirana vrijednost od 47 kn, stvarna struja baze bit će malo veća od potrebne:

r 9,95-0,7 9,25 V n in c I B = - i-------’-= - L ------= 0,195mA47 47 kn

S obzirom na moguće odstupanje vrijednosti otpornika bit će potrebno uzeti znatno nižu vrijednost za RB, npr. 39 kn, kako bi tranzistor pouzdano bio u zasićenju. U tom slučaju će biti struja IB biti:

r 9,95-0,7 9,25 V n n „ AI B = ------------= ---------= 0,237 mA

39 39k n

Ovaj iznos struje pouzdano vodi tranzistor u zasićenje kad je na izlazu sklopa CMOS stanje visoke razine (stanje 1), a da ne preopterećuje njegov izlaz strujom većom od I0H.

Za međusobno spajanje ulaza sklopova TTL na izlaz sklopova CMOS najčešće se koriste integrirani međusklopovi. Radi se o snažnim logičkim sklopovima koji služe i za pomak razine izlaznog napona (slika 3.68.).

CMOS CMOS 4050

Slika 3.68. Spajanje sklopova skupina CMOS i TTL s pomoću integriranih sklopova za pomak razine


Tablica 3.11. Mogućnost opterećenja integriranih sklopova za međusobno spajanje sklopova skupinaCMOS i TTL

Naziv sklopa Š B f l l g 4009 4010 4049 ■ ’ •4050

liv, [mAj u D0- - s |V1 2,1 2,1 3,2 3,2

io iv i 1 6,4 6,4 8 8

SPAJANJE SKLOPOVA SKUPINA TTL I CMOS SA SKLOPOVIMA SKUPINE ECL

Za međusobno spajanje sklopova iz skupina TTL i ECL, osim primjene diskretnih komponenata, koriste se i integrirani sklopovi za pomak razine. Ti sklopovi imaju tri izvoda za napajanje (slika 3.69.). Jedan je zajednički koji se uzemljuje, a preostala dva su za napon napajanja sklopova TTL, odnosno ECL.


Na sličan način spajaju se sklopovi skupine CMOS sa sklopovima skupine ECL. Na slici 3.70. prikazan je primjer za međusobno spajanje sklopova podskupine CMOS velike brzine sa sklopovima ECL.

MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH PODSKUPINA CMOS

Za digitalne sklopove standardnih podskupina CMOS (4000 i 74C) mogu se koristiti naponi napajanja u dosta širokom rasponu od 3 do 18 V, dok se za sklopove ostalih podskupina mogu koristiti naponi od 2 do 6 V, odnosno 5 V Zbog toga će pri međusobnom spajanju sklopova standardnih podskupina sa sklopovima ostalih podskupina CMOS, također biti potrebno provesti prilagođenje razina izlaznih i ulaznih napona.

Za spajanje ulaza sklopova CMOS velike brzine na izlaz sklopova standardnih podskupina, osim već spomenutih sklopova za pomak razine za spajanje sa sklopovima skupine TTL, može se koristiti i otporno djelilo (slika 3.71.a). Za spajanje ulaza sklopova standardnih podskupina CMOS na izlaz sklopova podskupine CMOS velike brzine koriste se sklopovi s otvorenim odvodom (slika 3.71.b).

Slika 3.71. Međusobno spajanje sklopova različitih podskupina CMOS

MEĐUSOBNO POVEZIVANJE DIGITALNIH SICLOPOVA S OSTALIM SKLOPOVIMA

Slika 3.72. Sklopka na ulazu digitalnog sklopa


Kad se na ulazu digitalnog sklopa nalazi sklopka, potrebno je ulaz sklopa spojiti preko otpora R na izvor napajanja (slika 3.72.). Bez otpora R ulaz je digitalnog sklopa u zraku kad je sklopka isključena. Na izbor vrijednosti otpora R utječe dopušteno opterećenje izvora i potrebna brzina rada. Uz veći otpor R bit će manje opterećenje izvora napajanja kad je sklopka uključena. Međutim, veći iznos otpora R usporava rad sklopa jer s ulaznom kapacitivnošću C„ daje vremensku konstantu R x C„ koja je uzrok usporenog porasta ulaznog napona. Praktične vrijednosti otpora R kreću se u granicama od 1 do 10 kQ.

Prim jer______________________________________________________________

Odrediti vrijednosti otpora R za spoj prema slici 3.72. Radi se o sklopu iz skupine TTL, a struja kojom otpor opterećuje izvor ne treba biti veća od 1 mA. Koliki je u tom slučaju ulazni napon sklopa kad je sklopka isključena? Koliko je vrijeme porasta ulaznog signala ako je C„ = 8 pF?

Kad je sklopka uključena, ulazni napon digitalnog sklopa je 0 V. Struja kroz otpor R iznosi Ucc/R . Iz toga slijedi vrijednost otpora R:

R = 5 V /l mA = 5 kfl Kad je sklopka isključena, kroz otpor R teče struja Im pa je ulazni napon sklopa

U„ = Ucc - Im x R = 5 V - 40 hA x 5 kQ = 5 - 0,2 = 4,8 V

što je zadovoljavajuća vrijednost jer je veća od UIH.

Vremenska konstanta pri porastu ulaznog signala iznosi

R x C„ = 5 kfi x 8 pF = 40 ns.

Iz toga slijedi da je vrijeme porasta ulaznog signala

tr = 2,2R x Cu = 88 ns.

Pri povezivanju izlaza operacijskog pojačala s ulazom digitalnih sklopova osnovna poteškoća je različitost razina izlaznih i ulaznih napona ovih dviju vrsta sklopova.

Slika 3.73. Spajanje digitalnih sklopova na izlaz operacijskih pojačala


Vezu između izlaza operacijskog pojačala i ulaza bilo koje vrste digitalnih sklopova moguće je ostvariti uporabom tranzistora (slika 3.73.a). Otpornik R B služi za podešavanje potrebne struje baze tranzistora, zaštitu izlaza operacijskog pojačala i ograničenje struje diode. Dioda D služi za zaštitu tranzistora od prevelikog iznosa negativnog napona između baze i emitera. Tranzistor djeluje kao sklopka i na izlazu daje napone UCEzas što odgovara stanju 0, odnosno napon Ucc što odgovara stanju 1.

Za spajanje ulaza digitalnih sklopova na integrirane komparatore postoje izvedbe komparatora kojima je izlazni tranzistor s otvorenim kolektorom. Zato je na izlaz takvog sklopa potrebno spojiti vanjski otpornik R, reda veličine kilooma, prema naponu napajanja digitalnog sklopa (slika 3.73.b), čime se postiže razina izlaznog napona komparatora prilagođena potrebama ulaza digitalnog sklopa.

Neki integrirani komparatori imaju izlazni napon prilagođen stanjima niske i visoke razine digitalnih sklopova skupine TTL. Tako integrirani komparator 710 daje na izlazu napon 3,2 V što odgovara logičkom stanju 1, i -0,6 V što odgovara logičkom stanju 0.

Digitalna elektronika i


kompatibilnost digitalnih sklopova

- mogućnost izravnog povezivanja ulaza i izlaza različitih sklopova

međusklop (engl. interface)

- sklop za povezivanje dvaju različitih sklopova koji se ne mogu izravno povezati

sklop za pomak razine (engl. voltage level translator)

- integrirani sklop kojim se prilagođava razina izlaznog napona jednog sklopa ulaznoj razini drugog sklopa



1. Koji su osnovni razlozi da se najveći dio sklopova različitih skupina ne smiju međusobno izravno povezati?

2. Na koji se način može povezati ulaz bilo kojeg sklopa skupine CMOS s izlazom sklopa skupine TTL ako su naponi napajanja jednaki?

3. Odredite vrijednost otpora R (slika 3.74.a) tako da vrijeme porasta napona na ulazu sklopa 4001 ne bude veće od 100 ns.

a) b)

4. Na koji se način može vezati ulaz bilo kojeg sklopa skupine CMOS na izlaz sklopa skupine TTL uz različite napone napajanja?

5. Kolikom je strujom opterećen sklop 7406 (slika 3.74.b) kad je na njegovu izlazu napon iz područja niske razine (stanje 0)? Koliko je vrijeme porasta ulaznog signala sklopa 4011?

6. Koji se sklopovi podskupina CMOS mogu izravno vezati na sklopove skupine TTL?

7. Kako se može spojiti ulaz bilo kojeg sklopa skupine TTL na izlaz bilo kojeg sklopa skupine CMOS?

8. Koliko se ulaza sklopova 7402 može spojiti na izlaz sklopa 4011 uz pomoć sklopa 4050?

9. Koji se logički sklopovi podskupina TTL mogu izravno vezati na logičke sklopove standardnih podskupina CMOS (4000 i 74C)?

10. Koliko se ulaza logičkih sklopova podskupine 74S može izravno vezati na izlaz sklopa podskupine 74HCT?

11. Na koji se način mogu izravno međusobno povezati sklopovi skupina TTL i ECL?

12. Na koji se način mogu izravno međusobno povezati sklopovi skupina CMOS i ECL?

13. Kako se međusobno mogu povezati sklopovi podskupina standardni CMOS (4000 i 74C) sa sklopovima podskupine CMOS velike brzine?

14. Na koji se način mogu povezati ulaz digitalnog sklopa i izlaz operacijskog pojačala?


3.5. PRIJENOS DIGITALNIH SIGNALA LINIJAMA

Digitalni signali prenose se s izlaza jednog digitalnog sklopa na ulaz drugog sklopa prijenosnim linijama. Digitalni signal prostire se duž vodiča određenom brzinom koja ovisi o izvedbi i materijalu prijenosne linije. Kod kratkih linija nije potrebno voditi računa o brzini rasprostiranja signala. Međutim, kod linija većih dužina dolazi do pojava karakterističnih za prijenosne linije.

Linije za prijenos električnih signala mogu biti:

- jednostavni vod (jednožilna linija)- dvostruki vod (dvožilna linija)- pleteni (usukani) par žica- višestruki vod (višežilna linija)- koaksijalni kabel- tiskane veze.

Za svaku vrstu linije karakterističan je električni kapacitet C i induktivitet L izraženi po jedinici duljine. O tim vrijednostima ovisi brzina v kojom se signal rasprostire linijom, odnosno vrijeme kašnjenja signala td :

Za prijenos signala bitno svojstvo linije je karakteristična impeđancija Z„ koja se manifestira kao omski otpor pa se naziva i karakteristični otpor R0. Vrijednost karakterističnog otpora također ovisi o kapacitetu i induktivitetu prijenosne linije:

Vrijednosti karakterističnog otpora za različite realne linije kreću se u granicama 50-200 oma. Vrijeme kašnjenja iznosi za različite linije 5-6,6 ns.

Kako će se prenositi signal ug iz izvora s unutarnjim otporom Rg putem linije karakterističnog otpora R0 do opteretnog otpora Rp, ovisit će o međusobnom odnosu vrijednosti Rg, R0 i Rp (slika 3.75.).

Svojstva linija

Prijenos digitalnih signala linijama

Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

SVOJSTVA LINIJA

1 1

" ( L x C ) 1 , 2 = ( h x 8 ) V2

td = - = ( L x C ) m =(Li xe )mV


Slika 3.75. Spoj trošila na izvor signala putem prijenosne linije

Kad je linija s obje strane zaključena otporima koji su po iznosu jednaki karakterističnom otporu linije, tj. kad je Rg = R0=Rp, kaže se da je izvršeno prilagođe- nje na ulazu i izlazu linije. Napon u„ na ulazu linije jednak je polovini naponske promjene na izvoru signala jer se napon izvora raspodjeljuje između dvaju jednakih otpora Rg i R0. Na kraju linije nakon određenog vremena kašnjenja također se dobije napon po iznosu jednak naponu s početka linije (slika 3.76.).

■ U/2

U12

Slika 3.76. Prijenos signala uz prilagođenje na početku i na kraju linije

U svim ostalim slučajevima prijenosa kad se karakteristični otpor linije razlikuje ođ unutarnjeg otpora izvora ili opteretnog otpora, dolazi do pojave refleksije signala s početka ili kraja linije. Napon na ulazu, odnosno na izlazu linije jednak je zbroju napona koji je vladao prije dolaska signala, napona dolaznog signala i napona reflektiranog signala. Reflektirani signal jednak je dolaznom signalu pomnoženom s faktorom refleksije:

_ R g - R o _ R P - R a

Pu R g + R 0 P ‘ R P - R 0

p„ - faktor refleksije na početku linije, p K - faktor refleksije na kraju linije.


Na slici 3.77. prikazani su oblici signala na početku i na kraju linije uz skokovitu pobudu, prilagođenje na početku linije i uz tipične slučajeve opterećenja linije.

b )R g = R0 Rp = 0

f

, ld

•U

■ U12

t

U12

c) Rg = R0 fl0 <flp < ~

u RpU R0 + Rf

u RpU R0 + Rf

td U

y U f>o + R,

<d . , td _

+ Rp

Slika 3.77. Oblici signala za tipična opterećenja linije uz skokovitu pobudu i prilagođenjena početku linije

Slika 3.78. pokazuje primjer višestrukih refleksija. Višestruke refleksije nastaju kad se od karakterističnog otpora linije R0 razlikuju opteretni otpor Rp i otpor izvora signala Rs.


Slika 3.78. V išestruke refleksije

PRIJENOS DIGITALNIH SIGNALA LINIJAMA

Kod prijenosa digitalnih signala linijama, zbog različitih ulaznih i izlaznih otpora sklopova pri stanju niske i visoke razine u odnosu na karakteristični otpor linije, nije moguće postići prilagođenje ni na početku ni na kraju linije. Zbog toga dolazi do višestrukih refleksija koje se manifestiraju kao osciliranje signala na početku i kraju linije (slika 3.79.a). Te oscilacije signala mnogo su manje ako logički sklop ima na ulazu priteznu diodu (slika 3.79.b).


I Ul

r l t t

u2

Slika 3.79. Primjer oscilacija pri prijenosu digitalnog signala linijom

Osim različitih ulaznih i izlaznih otpora, poteškoće pri prijenosu signala linijama čine dosta niski karakteristični otpori linija koji zahtijevaju veliku struju iz logičkih sklopova. Stoga se između izlaza logičkog sklopa i ulaza linije često spaja


odvojno pojačalo (engl. line driver, transciever) stalnog izlaznog otpora. Ulazi odvojnog pojačala kompatibilni su izlazima digitalnih sklopova neke od skupina integriranih sklopova. Prilagođenje linije na ulazu moguće je izvesti paralelnim (slika 3.80.a), odnosno serijskim (slika 3.80.b) dodavanjem otpora R.

Slika 3.80. Primjena odvojnog pojačala i prilagođenje linije na ulazu

Ako je otpornik R spojen između izlaza odvojnog pojačala i napona napajanja (slika 3.80.a), odnosno zajedničke točke (slika 3.80.b), linija je prilagođena na ulazu kad je izlazni tranzistor odvojnog pojačala u zapiranju. Tada je ukupni otpor paralelnog spoja otpora R i velikog izlaznog otpora odvojnog pojačala jednak otporu R. Uz R = R0 linija je prilagođena na ulazu. Međutim, pri prijelazu izlaznog tranzistora odvojnog pojačala iz stanja zapiranja u stanje zasićenja, otpor paralelnog spoja otpornika R i izlaznog otpora razdjelnog pojačala jednak je malom otporu vodljivog tranzistora. Stoga u tom slučaju linija nije prilagođena na ulazu. Ako je opteretni otpor Rp na kraju linije jednak iznosu R0, neprilagođenje na početku linije nema utjecaja na prijenos signala. No ako je otpor Rp različit od R0, doći će do višestrukih refleksija.

Ako je otpor R = R 0 spojen između izlaza odvojnog pojačala i ulaza linije (slika 3.80.c), linija je prilagođena bez obzira na stanje izlaza odvojnog pojačala. Jedan od izlaznih tranzistora uvijek je vodljiv pa je izlazni otpor odvojnog pojačala uvijek mali, što s vanjskim otporom R daje otpor jednak karakterističnom otporu linije R 0.


a) b)

HC K HCSlika 3.81. Prilagođenje linije na ulazu

Na strani prijama digitalnog signala također se koristi odvojno pojačalo (engl. line receiver). To pojačalo ima veliki ulazni otpor a izlaz je kompatibilan s ulazima digitalnih sklopova neke ođ skupina integriranih sklopova. Linija se u tom slučaju prilagođava paralelnim spajanjem otpornika R iznosa R0 prema naponu napajanja ili na zajedničku točku (slika 3.82.).

Slika 3.82. Prilagođenje na kraju linije

Proizvođači integriranih sklopova proizvode velik broj različitih integriranih izvedaba odvojnih pojačala za prijenos digitalnih signala linijama. Na slikama 3.83. i 3.84. prikazana je primjena sklopova 75121 i 75122. Sklop 75121 odvojno je pojačalo za odašiljanje signala. Njegov ulaz kompatibilan je s izlazom digitalnih

Slika 3.83. P rim jena odvojnih pojačala pri prijenosu digitalnih signala linijam a


sklopova skupine TTL. Sklop 75122 odvojno je pojačalo za prijam signala s linije. Na njegovu ulazu je Schmittov okidni sklop kako bi se smanjila osjetljivost na smetnje. Izlaz toga sklopa kompatibilan je s ulazom sklopova skupine TTL.

S1 S2 S3

Slika 3.84. Primjena odvojnih pojačala na sabirnici

Postoje integrirani sklopovi koji u jednom kućištu sadrže odašiljački i prijamni dio odvojnog pojačala (engl. transceiver). Primjer primjene takvog sklopa (75138) pri prijenosu signala na sabirnicu prikazan je na slici 3.85.

Slika 3.85. Primjena integriranog sklopa 75138 za prijenos signala na sabirnicu

Pri prijenosu digitalnih signala linijama, kad su dva ili više vodiča međusobno paralelni i na maloj razdaljini, može nastati pojava koja se naziva preslušavanje


(engl. eross talk). Zbog parazitnih induktivnih i kapacitivnih veza između vodiča, promjena signala u jednom vodiču uzrokuje pojavu impulsa smetnje na vodičima u neposrednoj blizini.

Pri razmatranju pojave preslušavanja treba razlikovati slučaj kad su vodiči prijenosnih linija u paralelnom položaju, tj. kad se mogući signali rasprostiru u istom smjeru (slika 3.86.a), od slučaja kad su vodiči antiparalelni, tj. kad se mogući signali rasprostiru u međusobno suprotnim smjerovima (slika 3.86.b).

a) b)

1 1

Slika 3.86. Prijenos digitalnih signala linijama: a) paralelni vodiči, b) antiparalelni vodiči

Pojednostavnjena nadomjesna električna shema dvaju paralelnih vodiča za prijenos digitalnih signala prikazana je na slici 3.87.a. U tom je slučaju pojava preslušavanja bez važnosti jer je izlazni otpor sklopa 02 vrlo mali (u idealnom slučaju kratki spoj) pa se u vodiču između sklopova 0 2 i P2 induciraju impulsi smetnje vrlo malih iznosa.

01 P1 b) 01 P1

Slika 3.87. Nadomjesna električna shema linija za prijenos digitalnih signala:a) paralelni vodiči i b) antiparalelni vodiči

U slučaju antiparalelnih vodiča (slika 3.87.b), zbog promjene signala na ulazu sklopa Ol, inducira se u vodiču između sklopova P2 i 02 impuls smetnje. Kako je ulazni otpor sklopa P2 vrlo velik, impuls smetnje rasprostire se prema kraju linije do izlaza sklopa 02. Kako je izlazni otpor sklopa 02 vrlo mali (u idealnom slučaju kratki spoj), impuls smetnje reflektira se od kraja linije prema početku s negativnim predznakom. Iz toga slijedi da će na ulazu sklopa P2 biti prisutan impuls smetnje u trajanju 2 td. Taj impuls može prouzročiti neželjenu promjenu stanja na njegovu izlazu.


Slika 3.88. Prim jena oklopljenog up le tenog vodiča zbog sm anjenja sm etnji preslušavanja

Znatno poboljšanje prijenosnih svojstava dobije se primjenom oklopljenog upletenog vodiča (slika 3.88.). Kod tiskanih veza preslušavanje će biti znatno manje ako se između signalnih vodiča umetne uzemljen vodič s odgovarajućim dimenzijama vodiča i razmaka između vodiča.

U blizini snažnih električnih strojeva mogu se pojaviti smetnje na uzemljenom vodiču (slika 3.89.). Ovakve smetnje moguće je otkloniti galvanskim odvajanjem sklopova uz primjenu optoelektroničkih veznih elemenata (slika 3.90.). Schmittov okidni sklop ima zadaću kompenzacije sporih promjena na izlazu optoelektronič- kog veznog elementa.

Slika 3.90. Primjena optoelektroničkih veznih elemenata u prijenosu digitalnih signala


Slika 3.89. Smetnje na uzemljenom vodiču


faktor refleksije (engl. reflection factor)

- odnos iznosa dolazećeg i reflektiranog signala na kraju ili na početku linije

karakteristični otpor linije (engl. line impedance)

- svojstvo prijenosne linije koje se manifestira kao omski otpor

preslušavanje (engl. cross talk)- pojava pri prijenosu digitalnih signala linijama kad se, zbog induktivnih i ka-

pacitivnih veza između paralelnih vodiča, pri pojavi impulsa na jednom vodiču inducira impuls na susjednim vodičima

prilagođenje

- stanje na prijenosnoj liniji kad nema pojave refleksije, tj. kad su unutrašnji otpor izvora signala na koji je spojena linija i opteretni otpor kojim je linija zaključena jednaki karakterističnom otporu linije

odvojno pojačalo (engl. line driver/line receiver)

- digitalni sklop koji se spaja na početku, odnosno na kraju linije sa svrhom poboljšanja prijenosa signala

višestruka refleksija

- pojava pri prijenosu signala linijama koja nastaje kad linija nije prilagođena ni na početku ni na kraju.



1. Navedite karakteristične veličine linija za prijenos podataka.2. Kakvo je značenje odnosa karakterističnog otpora linije i unutarnjeg otpora

izvora, odnosno otpora potrošača na prijenos podatka linijom?3. Što je to faktor refleksije?4. Objasnite pojam prilagođenja.5. Kada nastaju višestruke refleksije?6. Koje su posljedice neprilagođenja pri prijenosu digitalnih signala linijama?7. Kako se mogu otkloniti refleksije pri prijenosu digitalnih signala linijama?8. Koju ulogu imaju odvojna pojačala pri prijenosu digitalnih signala linijama?9. Koja je posljedica pojave preslušavanja na kvalitetu prijenosa digitalnih signa

la linijama?10. Kako se mogu otkloniti smetnje zbog preslušavanja?11. Kada nastaju sn.etnje na uzemljenom vodu i kako se otklanjaju?

Digitalna elektronika /,

3.6. PRONALAŽENJE KVAROVA DIGITALNIH SKLOPOVA

Uzroci i vrste kvarova digitalnih sklopova

Postupci za otkrivanje kvarova digitalnih sklopova


Pitanja i zadaci za ponavljanjeOtklanjanje kvara u digitalnim uređajima sadrži postupke utvrđivanja, pronala

ženja i neposrednog otklanjanja kvara. U ovom će se poglavlju razmotriti osnovni postupci za pronalaženje kvarova logičkih sklopova u digitalnim uređajima. Radi se o postupcima u kojima se, osim univerzalnog instrumenta i osciloskopa, koriste jednostavni instrumenti i pribor kao što su: logička sonda (engl. logic probe), davač impulsa (engl. logic pulser) i strujna sonda (engl. current tracer).

UZROCI I VRSTE KVAROVA DIGITALNIH SKLOPOVA

Kod integriranih digitalnih sklopova moguće je kvarove svrstati u dvije skupine, unutarnji i vanjski.

Unutarnji kvarovi mogu biti:

- kvar na unutarnjoj komponenti integriranog sklopa- ulaz ili izlaz interno su spojeni sa zajedničkom točkom (masa) ili naponom

napajanja

- ulaz ili izlaz su otvoreni

- kratki spoj između dvaju izvoda.

Kvar na unutarnjoj komponenti integriranog sklopa nastaje kad je neka od komponenata potpuno neispravna ili ima iznose električnih svojstava izvan potrebnih iznosa. Posljedica toga je da stanje izlaza ne odgovara stanju na ulazima.

Unutarnji spoj ulaza na zajedničku točku ili napon napajanja (slika 3.91.) uzrokuje da je na dotičnom ulazu stalno stanje niske razine (logičko stanje 0), odnosno stanje visoke razine (logičko stanje 1). Posljedica toga je da stanje izlaza ne odgovara stanju koje bi bilo da je ulaz u ispravnom stanju.

Slično stanje nastaje kad je interno izlaz povezan sa zajedničkom točkom ili naponom napajanja (slika 3.91.).

Aa = r > ' a = u > - Y =0

Slika 3.91. Unutarnji spoj ulaza i izlaza na zajedničku točku ili napon napajanja


Otvoren ulaz ili izlaz integriranog sklopa nastaje ako dođe do prekida vrlo tanke vodljive niti koja spaja poluvodički dio u unutrašnjosti sklopa s vanjskim izvodom. Ako je u prekidu veza s ulaznim izvodom (slika 3.92.a), to djeluje kao otvoren ulaz sa spomenutim posljedicama, ovisno o tome radi li se o sklopovima skupine TTL ili CMOS. Prekid prema izlaznom izvodu (slika 3.92.b) odspaja izlaz i od zajedničke točke i od napona napajanja bez obzira na logičko stanje izlaza (djeluje kao visokoimpedantno stanje).

Kad se na dva izvoda pojavljuje identičan signal, bez obzira na stanje prethodnih ulaza, to upućuje na unutarnji kratki spoj između tih dvaju izvoda (slika 3.92.c).

a)

A o-B o-Y o-

b)

A o-B o-

>-

A ° -e °-Y o-

Primjer

Slika 3.92. Prekid ulaznog i izlaznog izvoda i kratki spoj izvoda

Analiza stanja izlaza logičkog sklopa uzrokovanog unutarnjim kratkim spojem dvaju izvoda.Zbog unutarnjeg kratkog spoja između dvaju ulaza sklopa NILI, signali na tim ulazima bit će uvijek jednaki. U slučaju kad jedan sklop NE daje na izlazu napon iz područja visoke razine (stanje 1), a drugi iz područja niske razine (stanje 0), stvarni izlazni napon imat će vrijednost između područja niske i visoke razine (slika 3.93.).

Y2

a JTTLTL

Slika 3.93. Djelovanje kratkog spoja između dva ulazna izvoda

Najčešći vanjski kvarovi u digitalnim uređajima su:- neispravno napajanje

- prekid veze između digitalnih sklopova

- kratki spoj između dviju ili više linija koje spajaju digitalne sklopove.


Za ispravan rad digitalnih uređaja neophodno je pravilno napajanje. Mnogi uređaji imaju i više od jednog izvora napajanja. Bilo koja promjena napona napajanja iznad dopuštenih odstupanja od nazivnih vrijednosti uzrokovat će nesipravan rad sklopova, a u pojedinim slučajevima i njihovo oštećenje.

Do neispravnog napona napajanja može doći zbog promjene napona mreže iznad dopuštenih granica, unutrašnjeg kvara u izvoru za napajanje ili zbog toga što digitalni sklop zbog unutarnje neispravnosti opterećuje izvor napajanja prevelikom strujom.

Do prekida međusobne veze između digitalnih sklopova može doći zbog sljedećih razloga: prekid linije, loš lemni spoj, loš spoj ožičenjem (engl. wire-wrap), puknuta tiskana veza, slomljen ili savijen izvod integriranog sklopa i loše podnožje za integrirane sklopove, zbog čega se ne ostvaruje dobar kontakt između izvoda integriranog sklopa i podnožja.

Kratki spoj između dviju ili više linija koje spajaju integrirane sklopove može nastati: zbog odviše skinute izolacije s vodova u neposrednoj blizini, zbog lošim lemljenjem povezanih dviju ili više normalno odvojenih točaka i zbog zaostalog bakra na tiskanoj ploči.

POSTUPCI ZA OTKLANJANJE KVAROVA DIGITALNIH SKLOPOVA

S obzirom na to da je ispravan iznos napona napajanja temeljni uvjet za rad digitalnih sklopova, preporučljivo je pri svakom radu na utvrđivanju i otklanjanju kvarova prvo provjeriti izvor napajanja mjerenjem njegova izlaznog napona.

Mjerenje izlaznog napona izvora napajanja treba provesti bez opterećenja. Ako u tom slučaju izlazni napon nema propisanu vrijednost, kvar je u samom izvoru. Ako je izlazni napon izvora u granicama propisanih vrijednosti, potrebno je provjeriti ispravnost veza između izvora napajanja i digitalnih sklopova (moguć je prekid linije za napajanje ili loš kontakt spojnih mjesta). Ako je veza ispravna, potrebno je provesti mjerenje izlaznog napona izvora pod opterećenjem. Ako pod opterećenjem dođe do promjene izlaznog napona izvora napajanja, to upućuje na kvar izvan izvora (kratki spoj između izvoda za napajanja s drugim izvodom ili uzemljenom točkom).

Za ispitivanje ispravnosti digitalnih sklopova mogu se koristiti davač impulsa i logička sonda. Davač impulsa uključuje se u strujni krug prislanjanjem vrha na željeno mjesto (izvod integriranog sklopa ili tiskana veza). Davač impulsa ima vrlo mali izlazni otpor (oko 2 0.). Pritiskom na prekidač davača impulsa mijenja se stanje na mjernom mjestu. Ako je na mjernom mjestu logičko stanje 0, davač će dati kratak impuls stanja 1 (rastući brid). Kad je na mjernom mjestu logičko stanje 1, davač impulsa daje kratkotrajno stanje 0 (padajući brid). Međutim, u točki koja je izravno vezana za napon napajanja ili uzemljenu točku, davač impulsa ne može generirati impuls.

Odgovor digitalnog sklopa na injektirani impuls moguće je ustanoviti logičkom sondom (slika 3.94.a). Ako logička sonda pokazuje stalno istu razinu, može se zaključiti da je kvar u sklopu IS1 ili IS2 (npr. kratki spoj izvoda na zajedničku točku).


Slika 3.94. Primjena davača impulsa i logičke sonde za ispitivanje ispravnosti logičkih sklopova

Međutim, da bi se pouzdano utvrdilo mjesto kvara, potrebno je odvojiti izlaz sklopa151 od ulaza sklopa152 i tada ispitati stanje izlaza IS1. Ako je izlaz neispravan, znači da je u kvaru IS1 (slika3.94.b). Ako je izlaz IS1 ispravan, to upućuje na pogrešku u ulaznom dijelu sklopa IS2 (slika 3.94.c).

Kratki spoj između izvoda i zajedničke točke ili napona napajanja moguće je ispitati i utvrditi tako da se na ispitivani izvod istodobno priključi davač impulsa i logička sonda. Ako logička sonda stalno pokazuje stanje 0, znači da je izvod u kratkom spoju s uzemljenom točkom (slika3.95.a). Ako logička sonda stalno pokazuje stanje 1, znači da je izvod u kratkom spoju s naponom napajanja (slika 3.95.b).

Na sličan način može se ustanoviti postojanje kratkog spoja linije (tiskane veze) s uzemljenom točkom (slika 3.95.c). Ako logička sonda ne pokazuje promjenu stanja izazvanu davanjem impulsa, znači da je negdje na liniji između davača i sonde kratki spoj s uzemljenom točkom.

Mjesto kratkog spoja s uzemljenom točkom moguće je utvrditi s pomoću davača impulsa i strujne sonde (slika 3.96.a). Od mjesta dodira linije i davača impulsa do točke kratkog spoja poteče kratkotrajno struja. Ako se strujna sonda nalazi na tom putu, registrirat će strujni impuls i time uputiti na sklop čiji je izvod u kratkom spoju s uzemljenom točkom. Na sličan način može se locirati i mjesto kratkog spoja uzemljene točke i linije između dvaju sklopova (slika 3.96.b). Dok se strujna sonda nalazi dalje od mjesta kratkog spoja, neće registrirati strujni impuls. Strujnu sondu treba pomicati po liniji prema davaču impulsa sve dok ne registrira strujni impuls koji upućuje na mjesto kvara.


a) b)

Slika 3.95. Ispitivanje ispravnosti digitalnih sklopova uporabom davača impulsa i logičke sonde: a) kratki spoj izlaza s uzemljenom točkom, b) kratki spoj izlaza s naponom napajanja,

c) kratki spoj tiskane veze s uzemljenom točkom

a) b)

Slika 3.96. Primjena davača impulsa i strujne sonde za otkrivanje: a) kratkog spoja izvoda s uzemljenom točkom, b) mjesta kratkog spoja tiskane veze s uzemljenom točkom


Primjer

Utvrđivanje mjesta kvara digitalnog sklopa (slika 3.97.a). Logičko stanje izvoda utvrđeno ispitivanjem s pomoću univerzalnog instrumenta prikazuje tablica na slici 3.97.b.Analiza logičkih stanja pokazuje da je u točki T stanje koje ne odgovara ulaznom stanju sklopa. Tu je umjesto stanja 1 stanje 0, što upućuje na kratki spoj s uzemljenom točkom. Uz pomoć davača impulsa i strujne sonde moguće je i bez razdvajanja sklopova utvrditi koji je od izvoda, međusobno spojenih u točki T, u kratkom spoju s uzemljenom točkom.

a) b)

= C > J

Izvod Stanje

A 1

B 0

T 0

C 1

U 1

X 1

Y 0

Slika 3.97. Utvrđivanje mjesta kvara digitalnog sklopa



davač impulsa (engl. logic pulser)

- izvor impulsa u obliku mjerne sonde kojim se može injektirati impuls na izvod sklopa ili otvorenu liniju između sklopova

izvod kratko spojen na napon napajanja

- ulaz ili izlaz sklopa je unutarnjom vezom spojen s naponom napajanja

izvod kratko spojen na uzemljenu točku

- ulaz ili izlaz sklopa je unutarnjom vezom spojen na uzemljenu točku

kratki spoj između dva izvoda

- unutarnja povezanost dvaju izvoda integriranog sklopa zbog koje su na njima uvijek isti signali

kratki spoj različitih linija koje povezuju digitalne sklopove

- jedan od mogućih vanjskih uzroka neispravnog rada digitalnih sklopova

kvar u unutrašnjosti integriranog sklopa

- neispravnost nekog od elemenata koji čini sastavni dio integriranog sklopa

logička sonda (engl. logic probe)- mjerni instrument u obliku sonde kojim se s pomoću svjetlosnog indikatora

može ustanoviti logičko stanje ispitivanog mjesta

otvoren izvod

- prekid unutarnje veze ulaza ili izlaza s poluvodičem sklopa

neispravno napajanje

- greška u izvoru napona napajanja koja uzrokuje neispravan rad digitalnih sklopova

prekid spoja između digitalnih sklopova

- jedan od mogućih vanjskih uzroka neispravnog rada digitalnih sklopova

strujna sonda (engl. current tracer)

- mjerni instrument u obliku sonde kojim se može utvrditi protjecanje struje dijelom strujnog kruga (linija) bez njegova prekidanja



1. Nabrojite vrste unutrašnjih kvarova digitalnih sklopova.2. Kako se manifestira kratki spoj izvoda na uzemljenu točku?3. Kako se manifestira kratki spoj izvoda na napon napajanja?4. Kako se manifestira unutarnji prekid veze između ulaznog izvoda i polu-

vodiča?5. Kako se manifestira unutarnji prekid veze izlaznog izvoda i poluvodiča?6. Na koji se način manifestira kratki spoj između dvaju izvoda?7. Nabrojite vrste vanjskih kvarova digitalnih sklopova.8. Na koji se način pouzdano može utvrditi kvar u izvoru napona napajanja?9. Zbog čega može doći do prekida međusobne veze dviju ili više digitalnih

sklopova?10. Sto može biti uzrokom kratkog spoja između dviju ili više linija koje spajaju

integrirane digitalne sklopove?11. Kako se s pomoću davača impulsa i logičke sonde može ustanoviti stalni krat

ki spoj izvoda s uzemljenom točkom?12. Kako se s pomoću davača impulsa i logičke sonde može ustanoviti stalni krat

ki spoj izvoda s naponom napajanja?13. Na koji je način moguće utvrditi kratki spoj tiskane veze s uzemljenom

točkom?14. U čemu je prednost istodobne uporabe davača impulsa i strujne sonde u

odnosu na istodobnu uporabu davača impulsa i logičke sonde?

Digitalna elektronika i.

4. MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI

4.1. Bistabilni multivibratori4.2. Monostabilni multivibratori4.3. Astabilni multivibratori4.4. Vremenski sklop

Multivibratori su sklopovi s dva različita stanja. Do promjene stanja multivibratora može doći na dva načina: djelovanjem vanjskog signala i bez djelovanja vanjskog signala. Stanje koje je moguće promijeniti samo djelovanjem vanjskog signala naziva se stabilno stanje. Stanje koje se mijenja bez djelovanja vanjskog signala naziva se kvazistabilno stanje. Na temelju mogućih kombinacija stanja razlikuju se tri vrste multivibratora:

- bistabilni, kojemu su oba stanja stabilna

- monostabilni, koji ima jedno stabilno i jedno kvazistabilno stanje- astabilni, koji ima oba stanja kvazistabilna.

Svaki od ovih multivibratora može se izvesti s pomoću logičkih sklopova. M eđutim, u praksi se najviše koriste integrirane izvedbe pa će njima biti poklonjena najveća pozornost. Osim toga postoje integrirani sklopovi koji se mogu koristiti i kao monostabilni i kao astabilni multivibratori, tzv. vremenski sklopovi od kojih se obrađuje jedan primjer.

MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI

4.1. BISTABILMI MULTIVIBRATORISR-bistabil

Upravljani bistabi!

D-bistabil

Bridom upravljani bistabil

JK-bistabil

Dvostruki bistabil

Bistabil s asinkronim ulazima

Integrirane izvedbe bistabila



Za digitalne sklopove obrađene u prethodnim poglavljima karakteristično je da stanje izlaza ovisi o trenutnom stanju na ulazima. Novo stanje na izlazu ne ovisi o prethodnom stanju izlaza. Takvi sklopovi nemaju svojstvo pamćenja i nazivaju se kombinacijski sklopovi (engl. combinational circuits).

Međutim, za gradnju digitalnih uređaja neophodni su i sklopovi koji mogu zapamtiti neko stanje na ulazu i nakon njegove promjene. Takvi sklopovi nazivaju se sekvencijslđ ili slijedni sldopovi (engl. sequential circuits).

Temeljni sklop sa svojstvom pamćenja u digitalnoj elektronici je bistabilni multivibrator, kraće bistabil (engl. bistable multivibrator, flip-flop). Već je prije spomenuto da bistabil ima dva stabilna stanja (otuda i naziv sklopa) koja se označavaju binarnim simbolima 0 i 1. Prema tome, ovisno o stanju u kojemu se nalazi, bistabil pamti 0 ili 1.

Bistabil ima dva izlaza koji se obično označavaju s Q i Q ). Kad je na izlazu Q napon koji odgovara logičkoj jedinici, tada je bistabil u stanju 1. Istodobno je na izlazu <2 stanje 0. Kad je na izlazu Q napon koji odgovara logičkoj nuli, tada je bistabil u stanju 0. Istodobno je na izlazu Q stanje 1. Stoga se izlaz Q naziva pravim izlazom bistabila. Kako je stanje izlaza Q komplement od stanja na pravom izlazu, to se izlaz Q naziva komplementarnim izlazom bistabila.

Svaki bistabil ima više ulaza preko kojih se može postaviti u željeno stanje. Prema djelovanju signala na ulazima, ima nekoliko osnovnih tipova bistabila. Djelovanje ulaza prikazuje se tablicama stanja. Staro stanje bistabila označavat će se oznakom Q0, a novo stanje oznakom Q. Treba napomenuti da se u stručnoj literaturi i tvorničkim podacima proizvođača integriranih digitalnih sklopova vrlo često rabe i oznake Q„ za staro stanje i Q„+I za novo stanje bistabila.

SR-BISTABIL

Primjer izvedbe osnovnog spoja bistabila uporabom sklopova NILI prikazan je na slici 4.1. Ulazi bistabila označeni su slovima S i R (od engl. set i reset). Kad je na oba ulaza stanje 0, bistabil ostaje u zatečenom stanju, tj. ne mijenja stanje. Do


vođenjem stanja 1 na ulaz S, uz stanje 0 na ulazu R, bistabil se postavlja u stanje.1. Izlaz Q prelazi u stanje 1 ako je prethodno bio u stanju 0, odnosno ostaje u stanju 1 ako je prethodno bio u stanju 1. Dovođenjem stanja 1 na ulaz R, uz stanje 0 na ulazu S, bistabil se postavlja u 0. Izlaz Q prelazi u stanje 0 ako je prethodno bio u stanju 1, odnosno ostaje u stanju 0 ako je prethodno bio u stanju 0. Ako je na oba ulaza istodobno stanje 1, bit će tog trenutka oba izlaza u stanju 0. Međutim, ovo stanje izlaza nije stabilno jer pri prijelazu oba ulaza u stmije 0 nije moguće pouzdano utvrditi koje će stanje biti na izlazu Q, odnosno Q . Stoga se ova kombinacija ne koristi, odnosno smatra se zabranjenom (engl. not allovved).

a) b)

s Q

R O

* nestabilno stanje

Ulazi I z la z i

R : S Q Q0 0 Q„ Qo0 1 i 0

1 0 0 1

1 1 o' o'

Siika 4.1. SR-bistabil izveden uporabom sklopova NILI a) logička shema, b) simbol, c) tablica stanja

Iz izloženog opisa vidi se da ovakav sklop pamti podatak 1, odnosno 0. Moglo bi se reći da je u njemu podatak zatvoren zasunom (engl. latched). Radi toga se u engleskoj literaturi često za ovaj jednostavni tip bistabila koristi naziv latch.

Primjer_______________

Utvrditi oblik napona na izlazu Q jednostavnog SR-bistabila prema zadanoj pobudi (slika 4.2.). Početno stanje bistabila Q = 0.

Prvi impuls (stanje 1) na ulazu S uz istodobno stanje 0 na ulazu R dovodi bistabil iz stanja 0 u stanje 1. U vremenu do dolaska drugog impulsa oba ulaza su u stanju 0 pa nema promjene stanja izlaza Q. Izlaz Q ostaje u stanju 1 i nakon prestanka djelovanja impulsa na ulaz S.Drugi impuls na ulazu S ne izaziva promjenu stanja jer je bistabil već u stanju1. Bistabil je moguće vratiti u stanje 0 dovođenjem impulsa na ulaz R (stanje 1) uz istodobno stanje 0 na ulazu S (slika 4.2.).

Slika 4.2. Djelovanje impulsana ulaze jednostavnog SR-bistabila

S O

R O

SJ TR J T _

q _ t

Osim sklopova NILI mogu se za jednostavni bistabil (latch) upotrijebiti i sklopovi NI.


Primjer

Analizirati rad jednostavnog bistabila izvedenog uporabom sklopova NI. Napisati tablicu stanja. Po čemu se izvedba sa sklopovima NI razlikuje od izvedbe sa sklopovima NILI?

Stanje 0 na oba ulaza kod ovog je sklopa nedopuštena kombinacija. Ova kombinacija trenutno dovodi oba izlaza u stanje 1, ali nakon prestanka njezina djelovanja nije moguće pouzdano utvrditi kakvo će stanje biti na izlazu. Bistabil se postavlja u stanje 1 dovođenjem stanja 0 na ulaz S uz istodobno stanje 1 na ulazu R . Povrat bistabila u stanje 0 moguć je dovođenjem stanja 0 na ulaz R uz stanje 1 na ulazu S . Stanje 1 na oba ulaza istodobno ne mijenja stanje izlaza. Budući da je djelovanje signala na ulazima bistabila izvedenog sa sklopovima NI invertirano u odnosu na djelovanje kod bistabila izvedenog sa sklopovima NILI, ulazi ovakvog jednostavnog bistabila mogu se označiti slovima S i R i znakom inverzije (slika 4.3.).

a) b)

S 0 Ulazi Izlazi

Q R Bili! o Q— R Q — 0 0 1' i'

0 1 0 i—c S 0 _ 1 0 i 0

0 1 1 Qo Qo—d R Q —

* nestabilno stanje

Slika 4.3. Jednostavni bistabil izveden s pomoću sklopova NT: a) logička shema, b) simbol, c) tablica stanja

UPRAVLJANI SR-BISTABIL

Bistabili su osnovni elementi mnogih složenih digitalnih sklopova. Da bi se u takvom složenom sklopu mogao sinkronizirati rad skupine bistabila, potrebno je da bistabili, osim ulaza S i R (ulazi za podatke), imaju poseban ulaz za upravljanje na koji se dovode upravljački impulsi ili impulsi ritma (engl. clock pulse). Od engleskog naziva za ulaz impulsa ritma dolaze i najčešće korištene oznake ovog ulaza: CLK ili CP. Ulazi za podatke S i R nazivaju se tada sinkroni ulazi (engl. synchronous inputs). Bistabili s ulazom za upravljanje nazivaju se upravljani bistabili (engl. clocked flip-flop).

Upravljački sklop (engl. pulse-steering circuit) upravljanog bistabila, ostvaren sklopovima I (slika 4.4.) omogućuje ili zabranjuje pristup podatka s ulaza S i R u sam bistabil. Kad je upravljački ulaz CP u stanju 0, oba neposredna ulaza bistabila su u stanju 0 bez obzira na stanje ulaza S i R. Stoga bistabil zadržava prethodno stanje. Prijelaz iz stanja 0 u stanje 1 na upravljačkom ulazu omogućuje vezu ulaza


S i R s ulazima samog bistabila i u skladu s tim odgovarajuću promjenu stanja na izlazima. Bistabil istih svojstava može se izvesti i sa sklopovima NI (slika 4.5.).

a ) b)

CP s R u 00 X X Qo

1 0 0 Qo Qo1 0 1 0 1

1 1 0 1 0

1 1 1 o' o'

* nestabilno stanje

d)

— s 0

—• CP

— R 0

Slika 4.4. Upravljani SR-bistabil: a) logička shema, b) tablica stanja, c) pojednostavnjena logička shema, d) simbol

Slika 4.5, Upravljani SR-bistabil ostvaren uporabom sklopova NI

Primjer

Utvrditi oblik napona na izlazu Q upravljanog SR-bistabila uz zadanu pobudu (slika 4.6.). Početno stanje bistabila je 2 = 0.Pri prvom upravljačkom impulsu na ulazima S i R stanje je 0. Zbog toga izlaz Q ostaje u početnom stanju. Pri dolasku drugog impulsa ritma na ulazu S je stanje 1, a na ulazu R stanje 0. U tim uvjetima bistabil iz početnog stanja 0


prelazi u stanje 1. Pri dolasku sljedećeg impulsa stanje na ulazima S i R jednako je kao i kod prethodnog impulsa. Zato sada stanje izlaza ostaje nepromijenjeno. Stanje se ne mijenja ni kod četvrtog impulsa ritma jer je tada na ulazima S i R stanje 0. Bistabil pamti prethodni podatak s ulaza S = 1 i R = 0. Stanje na izlazu Q mijenja se tek kod petog impulsa jer je u tom trenutku na ulazu S stanje 0, a na ulazu R stanje 1.

s Q

CP

R 0

CP _

s _

0

Slika 4.6. Djelovanje impulsa na upravljani SR-bistabil

D-BISTABIL

D-bistabil ima jedan sinkroni ulaz. Za vrijeme djelovanja impulsa ritma (CP = 1) stanje s ulaza prenosi se na izlaz. Ako je na ulazu D stanje 0, tada će i na izlazu Q biti stanje 0. Ako je na ulazu D stanje 1, tada će i na izlazu Q biti stanje 1 (slika 4.7.).

b)

4 > -

S Q

CP

R Q

D

CP

C P l ,1 Q

0 X Qo Qo

1 0 0 i

1 1 1 0

Slika 4.7. D-bistabil: a) logička shema, b) simbol, c) tablica stanja

Prirnjsr_________________________________________________________________

Utvrditi oblike napona na izlazu Q D-bistabila uz zadanu pobudu (slika 4.8.). Početno stanje bistabila je <2 = 0.

Prvi impuls ritma postavlja bistabil u stanje 1 prema stanju na ulazu D. To stanje ostaje na izlazu Q i nakon prestanka djelovanja impulsa ritma (bistabil pamti). Promjena stanja na ulazu D između dvaju impulsa ritma ne utječe na stanje izlaza. Pri nailasku drugog impulsa ritma na ulazu D je stanje 1 pa stanje izlaza Q ostaje u tom trenutku nepromijenjeno. Međutim, za vrijeme trajanja istog impulsa ritma dolazi do promjene stanja na ulazu D, što uzrokuje istovjetne promjene na izlazu Q.


Slika 4.8. D jelovanje im pulsa na upravljani D -bistabil

BRIDOM UPRAVLJANI BISTABILI

Da bi se smanjio utjecaj mogućih smetnji na sinkronim ulazima, upravljani bistabili izvode se tako da je pristup podatka sa sinkronih ulaza moguć samo u trenutku promjene stanja na upravljačkom ulazu. Takvi bistabili nazivaju se bridom upravljani ili bridom okidani bistabili (engl. edge-triggered flip-flop). U njima se prije upravljačkog sklopa nalazi sklop za detekciju brida impulsa ritma (slika 4.9.).

n

—

J T 1 CPi

--------------

--------------- —

sklop za detekciju brida

upravljačkisklop bistabil

Slika 4.9. Pojednostavnjeni prikaz bridom upravljanog SR bistabila

Impuls ritma dovodi se na ulaze sklopa I, odnosno NILI, izravno i preko invertora (slika 4.10.). Zbog kašnjenja uzrokovanog invertorom, stvara se od impulsa ritma vrlo uski impuls pri njegovu rastućem bridu na izlazu sklopa I, odnosno padajućem bridu na izlazu sklopa NILI. Na taj način signal sa sinkronih ulaza ima pristup u bistabil znatno kraće vrijeme od trajanja impulsa ritma.

Slika 4.10. Sklop za detekciju brida impulsa ritma: a) rastući brid, b) padajući brid

MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI 1 7 7

Za bistabil kod kojega se promjena stanja na izlazu Q zbiva pri rastućem bridu impulsa ritma kaže se da je okidan rastućim ili pozitivnim bridom (engl. positive going transition). Bistabil kod kojega se promjena stanja zbiva pri padajućem bridu impulsa ritma okidan je padajućim ili negativnim bridom (engl. negative going transition).

— s 0

—- >CP

— R 0

hf promjena na rastući brid

b)

CP s li Q CP s R Q

0 X X Qo .9 0 o X X Qo

f 0 0 Qo- >CP

1 0 0 Qo

f 0 1 0 1 0 1 0

t 1 0 i H U 1 1 0 1

t 1 1 i* 1 1 1 1*

i promjena na padajući brid

* neodređeno stanje

Slika 4.11. Simboli i tablice stanja bridom okidanih SR-bistabila: a) rastućim bridom, b) padajućimbridom

Primjer_________________________________________________________________

Utvrditi oblik napona na izlazima Q bistabila BI i B2 uz istovjetnu pobudu (slika 4.12.).

Bistabil BI mijenja stanje na rastući brid, a bistabil B2 na padajući brid impulsa ritma. Otuda razlika u odzivu na istovjetnu pobudu.

B1

S QCP

>CPs

R Q —

B2 R

S Q —

>CPQ1

R 0 02

J I J I

1

Slika 4.12. Djelovanje impulsa ritma na bridom okidani SR-bistabil


— D 0

— >-CP

0

CP I D ■■ Q0 X Qot 0 0

t 1 1

D 0

>CP

0

CP o

0 X Qoi 0 01 1 1

t okiđanje rastućim bridom | okidanje padajućim bridom

Slika 4.13. Simboli i tablice stanja bridom okidanih D-bistabila a) rastućim bridom b) padajućimbridom

Primjer _________ ____________ ___________ ____________________

Utvrditi oblik napona na izlazu Q bridom okidanog D-bistabila uz zadanu pobudu (slika 4.14.). Početno stanje bistabila <2 = 0.Rastući brid prvog impulsa ritma postavlja bistabil u stanje 1 prema stanju na ulazu D. Rastući brid drugog impulsa ritma ne mijenja stanje na izlazu bistabila jer je u tom trenutku na ulazu D stanje 1. Promjene koje se događaju na ulazu D za vrijeme trajanja drugog impulsa ritma ne prenose se na izlaz kod bridom okidanog bistabila (usporedite djelovanje istovjetne pobude na D-bistabil u primjeru sa slike 4.8.). Rastući brid trećeg impulsa ritma postavlja bistabil u stanje 0 prema stanju na ulazu D (slika 4.14).

Slika 4.14. Djelovanje impulsa ritma na bridom okidani D-bistabil


JK-BISTABIL

JK-bistabil izveden je tako da je moguće na oba ulaza istodobno dovesti stanje 1. U tom slučaju bistabil pri dolasku svakog impulsa ritma mijenja stanje (engl. tog- gle mode). Za ostale moguće kombinacije stanja na ulazu djeluje kao SR-bistabil. Okidanje bistabila moguće je rastućim ili padajućim bridom impulsa ritma (slika 4.15.).

a)

CP J T _LCPi

sklop za đetektiranje brida impulsa ritma

oupravljački

sklop bistabil

b)

J 0

>CP

K 0

CP / . /<■ Q Q0 X X Qo Qut 0 0 Q0 QoT 0 1 0 it 1 0 i 0T 1 1 Qo Qo

I K <2 I

0 X X Qo Qo1 0 0 Qo Qo

4 0 1 0 i

4 1 0 i 0

4 1 1 Qo Qo

Slika 4.15. JK-bistabil: a) pojednostavnjena logička shema, simbol i tablica stanja bistabila, b) bistabil okidan rastućim bridom, c) bistabil okidan padajućim bridom

Primjer_________________________________________________________________

Utvrditi oblik napona na izlazu Q bistabila JK uz zadanu pobudu (slika 4.16.) Početno stanje bistabila <2 = 0.

J 0

>CP

K 0

Slika 4.16. D ijeljenje frekvencije s pom oću JK-bistabila


Ulazi J i K spojeni su zajedno na izvor signala. Dok je stanje J = K = 0, impulsi ritma ne dovode do promjene stanja bistabila. Pri stanju J ~ K = 1 svaki impuls ritma mijenja stanje bistabila. Iz dijagrama izlaznog napona vidi se da je u tom razdoblju perioda izlaznog napona dva puta veća od periode impulsa ritma. Dakle, JK-bistabil pri stanju J =K= 1 dijeli frekvenciju impulsa ritma s dva.

DVOSTRUKI BISTABIL

Sva tri tipa bistabila, s obzirom na djelovanje sinkronih ulaza (SR, JK i D), mogu biti izvedeni kao dvostruki bistabili (engl. master-slave flip-flop). Na slici 4.17. prikazana je logička shema dvostrukog JK-bistabila. Impuls ritma dovodi se na ulaz glavnog bistabila (engl. master) izravno, a na ulaz pomoćnog (engl. slave) preko invertora.

Dok je na ulazu za impuls ritma stanje 0, signali sa sinkronih ulaza / i I< ne mogu djelovati na stanje glavnog bistabila. Istodobno je moguć prijenos prethodnog stanja glavnog bistabila u pomoćni.

Kad se na ulaz CP dovede impuls ritma (stanje 1), prekida se veza između glavnog i pomoćnog bistabila, a uspostavlja veza između sinkronih ulaza i glavnog bistabila. To omogućuje djelovanje signala sa sinkronih ulaza na stanje glavnog bistabila. Međutim, novo se stanje glavnog bistabila zbog prekinute veze s pomoćnim bistabilom (stanje 0 na upravljačkim sklopovima NI) ne može prenijeti na izlaz Q pa na njemu ostaje staro stanje za sve vrijeme trajanja impulsa ritma.

Slika 4.17. D vostruki JK-bistabil: a) logička shem a, b) sim bol, c) dijagram ulaznih i izlaznih napona


Prestankom djelovanja impulsa ritma (stanje 0 na ulazu CP) prekida se veza između sinkronih ulaza i glavnog bistabila i ponovo uspostavlja veza između glavnog i pomoćnog bistabila. Novo stanje glavnog bistabila prenosi se u pomoćni bistabil, tj. na izlaz Q (slika 4.17.c).

Prema tome, stanje sa sinkronih ulaza sprema se u bistabil za vrijeme trajanja impulsa ritma, ali se pojavljuje na izlazu tek po njegovu završetku, tj. s odgodom u trajanju impulsa ritma. To u nekim primjenama (npr. kod posmačnih registara) može biti vrlo korisno. Međutim, nedostatak je dvostrukog bistabila što za vrijeme trajanja impulsa ritma može i kratkotrajna smetnja djelovati kao signal koji će uspostaviti novo stanje bistabila (slika 4.18.a).

a) b)

Slika 4.18. Djelovanje smetnje na dvostruki bistabil: a) osnovna izvedba, b) izvedba s bridom okidanim glavnim bistabilom

Zbog toga se upravljački dio glavnog bistabila modificira tako da je pristup signala u njega moguć samo za kratko vrijeme iza rastućeg brida impulsa ritma. Dakle, glavni bistabil je zapravo rastućim bridom okidani bistabil. Takav dvostruki bistabil ima upravljački ulaz označen kao svi bridom upravljani bistabili (slika 4.18.b). Prijenos stanja iz glavnog u pomoćni bistabil zbiva se normalno nakon prestanka trajanja impulsa ritma. Ovako izveden dvostruki bistabil (engl. master slave with data lockout feature) neće promijeniti stanje na prije spomenutu smetnju na sinkronom ulazu.

BISTABILI S ASINKRONIM ULAZIMA

Ponekad je potrebno postaviti bistabil u određeno stanje neovisno o djelovanju signala sa sinkronih i upravljačkog ulaza. Zbog toga većina bistabila ima osim sinkronih i tzv. asinkrone ulaze (engl. asynchronous inputs). Njima se obično bistabili postavljaju u željeno početno stanje. Ulaz označen oznakom PR (od engl. pre- set) služi za postavljanje bistabila u stanje 1, a ulaz označen oznakom CLR (od engl. clear) služi za postavljanje bistabila u stanje 0.

Na slici 4.19. prikazana je logička shema, simbol i tablica stanja upravljanog SR-bistabila s asinkronim ulazima, Iz logičke sheme i tablice stanja vidi se da, dok je bilo koji od asinkronih ulaza u stanju 0, nije moguć sinkroni rad bistabila. S obzirom na činjenicu da asinkrone ulaze mogu imati svi tipovi bistabila, može se izvesti opća tablica stanja za asinkrone ulaze (tablica 4.1.a). U prikazanoj izvedbi aktivni signal na asinkronim ulazima je stanje 0. Zbog toga su asinkroni ulazi


označeni na simbolu znakom inverzije. Međutim, asinkrone ulaze moguće je izvesti i tako da je aktivni signal stanje 1 (tablica 4.1.b). U tom slučaju na simbolima nema oznaka inverzije na asinkronim ulazima.

a) PRb)

k * neodređeno stanje

PR— S Q ---

— >CP

_ R Q _CLR

PR CLR CP R ■> Q (20 0 X X X 1 10 1 X X X 1 0

1 0 X X X 0 11 1 0 X X Qo Qo1 1 1 0 0 Qo Qo1 1 1 0 1 1 0

1 1 1 1 0 0 i1 1 1 1 1 1' i'

Slika 4.19. Upravljani SR-bistabil s asinkronim ulazima: a) logička shema, b) tablica stanja, c) simbol

Tablica 4.1. Djelovanje asinkronih ulaza bistabila

a) PR CLR Q Q b) PR CLR 00 0 i i 0 0 sinkroni rad0 1 i 0 0 1 0 11 0 0 i 1 0 1 01 1 sinkroni rad 1 1 1 1

Uz oznake PR i CLR u tvorničkim podacima proizvođača integriranih digitalnih sklopova moguće je za asinkrone ulaze sresti često i oznake SD i RD (od engl. set direct i reset direct). Ponekad je moguće naići i na oznake S i R ( kod JK i D- bistabila) i ne treba ih zamijeniti s oznakama za sinkrone ulaze SR-bistabila.

Primjer_________________________________________________________________

Utvrditi oblik napona na izlazu bistabila s asinkronim ulazima uz zadanu pobudu (slika 4.20.).


Stanje 0 na asinkronom ulazu CLR zadržava bistabil u stanju 0 bez obzira na stanje na upravljačkom i sinkronim ulazima. Tek kad ulaz CLR prijeđe u stanje 1 (drugi asinkroni ulaz PR već je od prije u stanju 1), moguće je djelovanje signala sa sinkronih ulaza S i R. U trenutku kad asinkroni ulaz PR prijeđe iz stanja 1 u stanje 0, ponovo je onemogućeno djelovanje signala sa sinkronih ulaza. Bistabil prelazi u stanje 1 u kojem ostaje do daljnjega.

Slika 4.20. Djelovanje sinkronih i asinkronih ulaza SR-bistabila

INTEGRIRANI BISTABILIKao što je već spomenuto, u digitalnoj elektronici koriste se integrirane izvedbe bistabila. U skupinama TTL i CMOS vrlo je velik izbor različitih tipova bistabila. Stoga je za optimalnu primjenu potrebno poznavati najvažnije karakteristične veličine (parametre) koje navode proizvođači u tvorničkim podacima. Osim općih parametara razmatranih u poglavlju o logičkim sklopovima pojavljuju se i neki specifični samo za bistabile.

a) b)

Slika 4.21. V rijem e postavljanja i držanja bistabila


Da bi pouzdano došlo do promjene stanja bistabila, potrebno je da signal na sinkronim ulazima bude trajno prisutan određeno vrijeme prije i poslije dolaska djelotvornog brida upravljačkog impulsa. Podaci o tome nazivaju se vrijeme postavljanja (engl. setup time) i vrijeme držanja (engl. hold time).

Vrijeme postavljanja ts je vrijeme potrebno da signal bude prisutan na sinkronom ulazu prije nailaska djelotvornog brida upravljačkog impulsa (slika 4.21.a).

Vrijeme držanja tH je vrijeme potrebno da signal bude prisutan na sinkronim ulazima nakon dolaska djelotvornog brida upravljačkog impulsa (slika 4.21.b).

Vrijeme kašnjenja (engl. propagation delay) je vrijeme koje protekne od trenutka dolaska djelotvornog brida impulsa ritma (kad djelotvorni brid dostigne 50% iznosa promjene) do trenutka promjene stanja na izlazu bistabila (kad dostigne 50% vrijednosti ukupne promjene). Vrijednosti vremena kašnjenja pri prijelazu iz stanja 0 u stanje 1 i obrnuto nisu istih iznosa. Osim toga, na vrijeme kašnjenja utječe broj ulaza kojim je opterećen izlaz bistabila. Na isti način definirano je vrijeme kašnjenja s obzirom na promjenu koju izaziva signal na sinkronim ulazima (slika 4.22.).

Slika 4.22, Vrijeme kašnjenja bistabila

Maksimalna frekvencija impulsa ritma fmax (engl. maximum clock frekvency) najveća je frekvencija koju može imati impuls ritma a da pouzdano mijenja stanje bistabila. Proizvođači u tvorničkim podacima daju tipičnu ili minimalnu (najmanju zajamčenu) vrijednost za f max. To znači da stvarne vrijednosti pojedinih primjeraka bistabila istog tipa i oznake mogu biti i veće.


Da bi impuls ritma pouzdano djelovao na bistabil, mora imati određeno trajanje. Vrijeme trajanja stanja visoke razine impulsa ritma tw(H) (engl. clock pulse high time) najmanje je potrebno vrijeme trajanja impulsa ritma da bi pouzdano djelovao na bistabil. Vrijeme trajanja stanja niske razine impulsa ritma tw(Lj (engl. clock pulse low time) najmanje je potrebno vrijeme između dvaju impulsa ritma za njihovo pouzdano djelovanje na bistabil (slika 4.23).

Ltw(H) , W) ,

Slika 4.23. Potrebno vrijeme trajanja impulsa ritma

Aktivno vrijeme trajanja asinkronog signala (engl. asynchronous active pulse width) podatak je kojim proizvođač kazuje koliko najmanje mora trajati djelotvorni signal na asinkronom ulazu da bi pouzdano djelovao na bistabil.

Za pouzdano djelovanje impulsa ritma na bistabil neophodno je da njegovo vrijeme porasta tr i vrijeme pada tf bude dovoljno kratko. Proizvođači obično daju taj podatak zajednički za bistabile pojedine skupine ili podskupine. Ovi podaci se znatno razlikuju od proizvođača do proizvođača. Općenito vrijeme porasta impulsa ritma treba biti <50 ns za bistabile iz skupine TTL, odnosno <200 ns za bistabile iz skupine CMOS.

a) 1/2 7473 b) 7473 74LS73

— J Q ——c CP

— K R 0 —

1/2 74LS73

— J Q —

>CP

— —

J1 — — J1 —C1 >C1K1 — K1R1 R1 ~

J2 — — J2 _C2 >C2K2 — K2R2 R2 =—

CP : 7 K n o><i >c0 X X X U 11 n 0 0 Qo Qo1 n 0 1 0 i1 J I 1 0 1 01 J I 1 1 a Qo

Slika 4.24. Integrirani bistabil 7473: a) simbol prema američkim standardima, b) simbol prema IEC,c) tablica stanja


Integrirani sklopovi 7473 i 74107 sadrže u jednom kućištu dva istovjetna i međusobno neovisna JK-bistabila s jednim asinkronim ulazom. Radi se o dvostrukom upravljanom bistabilu. To znači da signal na sinkronim ulazima mora biti prisutan za trajanja impulsa ritma. Izvedbe iz podskupine Schottky male snage (74LS73 i 74LS107) bridom su okidani JK-bistabili. Kod njih signal mora biti prisutan samo za vrijeme postavljanja ts prije dolaska djelotvornog brida.

Integrirani sklop 7474 je sklop koji sadrži dva D-bistabila okidana rastućim bridom. Uz sinkroni rad moguć je i asinkroni preko ulaza RD i SD (slika 4.25.).

a)

k

— D ^ d Q

— =-CP

b)

Hi M CP D .u U0 0 X X 1* i*

0 1 X X 1 0

i 0 X X 0 1

i 1 t 0 0 1

i 1 t 1 1 0

* nestabilno stanje traje samo dok je SD = RD = 0

T okidanje rastućim bridom

Slika 4.25. Integrirani bistabil 7474: a) simbol prema američkim standardima, b) simbol prema IEC,c) tablica stanja

Integrirani sklop 7475 sadrži četiri jednostavna upravljana D-bistabila (latch). Upravljački ulaz je zajednički za po dva bistabila (slika 4.26.).

a)

k kEo-1 E2 -3

DO QO —QO —

D1 Q1 —Q1 —

D2 02 —02 —

D3 Q3 —03 —

b)

C1C2

1D

1D

2D

2D

j e

D Q -0 X Qo Qo1 0 0 l

1 1 1 0

Slika 4,26. Integrirani bistabil 7475: a) simbol prema američkim standardima, b) simbol prema IEC,c) tablica stanja


\ c p D s l i t CLR Q Q b) CP, / ' K PR CLR m 1

1 0 0 0 0 i T 0 0 0 0 Qo Qo

t 1 0 0 1 0 t 0 1 0 0 0 i

i X 0 0 Qo Qo t 1 0 0 0 1 0

X X 0 1 0 i t 1 1 0 0 Qo Qo

X X 1 0 1 0 1 X X 0 0 Qo QoX X 1 1 1* 1* X X X 0 1 0 i

* nestabilno stanje X X X 1 0 i 04. padajući brid t rastući brid X X X 1 1 i* i '

PR PRD Q — — J Q

> C P — > C P

QCLR

K Q CLR

4013 4027

Slika 4.27. Simbol i tablica stanja primjera integriranih bistabila iz skupine CMOS

Integrirani sklopovi 4013 i 4027 bistabili su iz skupine CMOS. Radi se o bridom upravljanim bistabilima. 4013 je integrirani sklop koji u jednom kućištu ima dva istovjetna međusobno neovisna D-bistabila (slika 4.27.a). 4027 je integrirani sklop koji u jednom kućištu sadrži dva istovjetna i međusobno neovisna JK-bistabila (slika 4.27.b). Oba bistabila imaju i asinkrone ulaze s pomoću kojih je moguće postaviti bistabile u željeno stanje neovisno o djelovanju upravljačkog ulaza.



aktivno vrijeme trajanja asinkronog impulsa (engl. asynchronous activepulse vvidth)

- najmanje potrebno trajanje djelotvornog signala na asinkronom ulazu asinkroni ulazi (engl. asynchronous inputs)

- ulazi pomoću kojih je moguće bistabil postaviti u željeno stanje neovisno o impulsu ritma i stanju na sinkronim ulazima

bistabilni multivibrator, bistabil (engl. bistable multivibrator, flip-flop)

- multivibrator s dva stabilna stanjabridom okidani bistabil (engl. edge-triggered flip-flop)

- upravljani bistabil kod kojega se prihvat signala sa sinkronih ulaza zbiva za vrijeme trajanja porasta (rastući brid) ili pada (padajući brid) impulsa ritma

D-bistabil (engl. D flip-flop)

- upravljani bistabil s jednim sinkronim ulazom čije se stanje prenosi na izlaz sinkrono s impulsom ritma

detektor brida (engl. edge detector)

- sklop u upravljačkom dijelu bistabila kojim se postiže djelovanje podatka sa sinkronih ulaza samo za vrijeme porasta ili pada impulsa ritma (bridom okidani bistabili)

dvostruki bistabil (engl. master-slave flip-flop)

- upravljani bistabil koji se sastoji od dva bistabila. Signal sa sinkronih ulaza djeluje na ulaz bistabila za vrijeme trajanja impulsa ritma, ali se stanje izlaza mijenja tek po završetku impulsa ritma

dvostruki upravljani bridom okidani bistabil (engl. master-slave flip-flop with data lockout)

- dvostruki upravljani bistabil kod kojega signal sa sinkronih ulaza može djelovati na ulaz bistabila samo za vrijeme trajanja porasta impulsa ritma (rastućim bridom okidani glavni bistabil); stanje na izlazu mijenja se po završetku impulsa ritma

impuls ritma (engl. clock pulse)

- impuls kojim se kod upravljanih bistabila dopušta pristup signala sa sinkronih ulaza (ulaz za podatak) u bistabil

JK-bistabil (engl. JK flip-flop)

- upravljani bistabil s ulazima J i K koji mogu biti istodobno u stanju 1 pri čemu bistabil mijenja stanje na svaki impuls ritma bez obzira na prethodno stanje

maksimalna frekvencija impulsa ritma fmax (engl. maximum clocking frequency)

- najveća frekvencija impulsa ritma na koju bistabil još pouzdano reagira sinkroni ulazi (engl. synchronous inputs)

- ulazi upravljanih bistabila čije stanje određuje stanje izlaza bistabila u skladu s impulsom ritma


SR-bistabil (engl. SR flip-flop)

- bistabil s ulazima S i R kod kojega nije dopušteno istodobno dovođenje stanja 1 na oba ulaza

stabilno stanje

- stanje multivibratora koje je moguće promijeniti samo djelovanjem odgovarajućeg signala na pripadni ulaz

upravljani bistabil (engl. clocked flip-flop)

- bistabil koji ima poseban ulaz za impuls ritma kojim se upravlja prihvat signala s ulaza za podatke (sinkronih ulaza)

vrijeme držanja t„ (engl. hold time)

- potrebno vrijeme prisutnosti signala na sinkronim ulazima nakon dolaska djelotvornog brida impulsa ritma

vrijeme kašnjenja bistabila fp

- vrijeme od dolaska djelotvornog brida signala (impuls ritma ili stanje asinkronih ulaza) do promjene stanja na izlazu bistabila

vrijeme porasta tr i vrijeme pada t, impulsa ritma (engl. clock transition times: risetime, fali time)

- najveće dopušteno trajanje porasta i pada impulsa ritma uz koje impuls još pouzdano djeluje na bistabil

vrijeme postavljanja fs (engl. setup time)

- potrebno vrijeme prisutnosti signala na sinkronim ulazima prije dolaska djelotvornog brida impulsa ritma

vrijeme stanja visoke razine impuisa ritma iw(H) (engl. clock pulse high)

- najmanje potrebno trajanje stanja visoke razine (stanjel) impulsa ritma

vrijeme stanja niske razine impulsa ritma tw(L) (engl. clock pulse low)

- najmanje potrebno trajanje stanja niske razine (stanje 0) impulsa ritma


upravljani bistabil (latch)

rastućim bridom okidani bistabil

padajućim bridom okidani bistabil

dvostruki (impulsom okidani) bistabil

dvostruki (bridom okidani) bistabil

F T

Slika 4.28. Pregled različitih načina upravljanja bistabilima


SR-bistabil (latch) UpravljaniS R Q CP S R Q

—

S 0

R Q

—0 0 Qo

— S Q

CP

R 0

—

0 X X Q00 1 0 1 0 0 Qo1 0 1 1 0 1 0

1 1 nk 1 1 0 1

1 1 1 n k

Rastućim bridom Padajućim bridomCP S R Q CP s R c>

—

—

0 X X Qo

— —

0 X X Qo

S 0

>CP

R 0

t 0 0 Qo S 0

>CP

R 0

l 0 0 Qot 0 1 0 4 0 1 0

t 1 0 1 4 1 0 1

t 1 1 nk 4 1 1 nk

Dvostruki, impulsom unravliani SR-histabil

Dvostruki, bridomCP s R Q CP s E :f Q

-

—

0 X X Qo

—■ —

0 X X Q„S 0

CP

R 0

JT 0 0 Qo S 0

>CP

fl 0

JT 0 0 QoJ I 0 1 0 JT 0 1 0

J I 1 0 1 JT 1 0 1

J I 1 1 nk JT 1 1 nk

Rastućim bridom Padajućim bridomU ’ ] j fC Q CP 1 k Q

—

—

0 X X Qn— —

0 X X QaJ 0

>C P

K 0

r 0 0 Qo J 0

>CP

K 0

4 0 0 Qot 0 1 0 4 0 1 0t 1 0 1 4 1 0 i

t 1 1 a 4 1 1 Qo

Dvostruki, impulsom Dvostruki, bridomCP I 1 k Q CP / i i l Q

—€

—

0 X X Qn— —

0 X X Qo

J 0

CP

K 0

JT 0 0 Q0 J 0

>CP

K 0

JT 0 0 QoJT 0 1 0 JT 0 1 0

JT 1 0 1 JT 1 0 i

JT 1 1 a JT 1 1 Qo

Upravljani D-bistabil Rastućim bridom okidani D-bistabilCP D Q CP D Q

D 0

CP

0

—0 X

—

J 0

>CP

0

—0 X Qu

1 0 0 t 0 01 1 i t 1 i

— —


Padajućim bridom okidaniD-bistabil

D 0

>CP

0

CP D Q0 X Qu1 0 0

i 1 i

Dvostruki, impulsom upravljani D-bistabil

D

CP

CP D Q0 X Qo

JT 0 0

J I 1 i

Dvostruki, bridom okidani D-bistabil

D Q

>CP

0

CP 1 D | o

0 X QoJ I 0 0

J I 1 1

Bistabil s asinkronim ulazima (aktivni signal stanje 0)

Bistabil s asinkronim ulazima (aktivni signal stanje 1)

PR0

CLR

PR CLR Q0 0 nk

0 1 1

1 0 0

1 1 sr

PR

CLR

PI< CLR o0 0 sr

0 1 01 0 11 1 nk

nk nestabilno stanje koje se ne koristisr sinkroni rad bistabilat promjena stanja bistabila na rastući brid impulsa ritmaA promjena stanja bistabila na padajući brid impulsa ritmaJ I impuls na ulazu CP

Slika 4.29. Pregled bistabila s obzirom na djelovanje signala sa sinkronih i asinkronih ulaza


Tablica 4.2. Tvornički podaci integriranih bistabila skupine TTL(prema podacim a proizvođača Philips-Signetics, Motorola i Fairchild)

Oznaka sklopa 743774107

74LS7374LS107 7474 74LS74 74F74 74S74 7475

fniax [MHz] min. 15 30 15 25 100 75 /tip. 20 40 75 33 100 /

!'o» [V] 2,4 2,7 2,4 2,7 2,7 2,7 2,4h„ fMA] !,K 40 20 / / / / /

D / / 40 20 20 50 80'x’d 80 60 120 40 20 150 /Sd / / 80 40 20 100 /CP 80 80 80 20 20 100 /E / / / / / / 180

hi. .. [mA] !,;< -1,6 -0,4 / / / / /D / / -1,6 -0,4 -0,6 -3 -3,2

m B B b I -3,2 -0,8 -3„2 -0,8 -1,8 -6 /'•'■n / / -1,6 -0,8 -1,8 -4 /

iM B U i -3,2 -0,8 -3,2 -0,4 -0,6 -4 /£ / / / / / / -6,4

kl r ImAj 16 8 16 8 20 20 16

l i l l i l f [ns] CP-Q 25 20 25 25 5,8 9 /D-Q / / / / / / 30V Sd-Q 25 20 25 25 4,3 6 /b-Q / / / / / / 30

.. [ml SPr© Ul 40 30 40 40 5,8 9 /D-e / / / / / / 25R£>V(2 40 30 40 40 6,4 13,5 /E-Q / / / / / / 15

>K,m . [ns] CP 20 20 30 25 4,5 6 /W > . [nsl 47 / 37 25 4,5 7 /

" fn-J Rp, Sr, 25 25 30 25 4 7 /‘ s ■ ' [ns] 0 20 20 20 2,5 3 20hi [ns] 0 0 5 5 1 2 5


Tablica 4.3. Tvornički podaci integriranih bistabila iz skupine CMOS(prema podacim a proizvođača Motorola i Hitachi)

Oznaka sklopa 4013 140271 ; :74AG107' :/■ 74AGT:'' ' 74HC73

' ' ' ' 1 (VIi

to

2

5

1.5

4.5

100 210 30

15 7 6,5

1. [mA] min ■ ■ I I -0,44 -0,2 -24 -24 -4: ; J Q -1,1

-3.0

-0,5

-1,515

h l l«iA] ' min; ■: 5 I

:LiO

0,44

1,1

0,51

1,3

24 24 4

: 15 : : 3,0 3,4

trQ- | ■ H tip. 5 180 180

; : 10

15

90

65

90

65■ M

m i ■ B i l i 100 100

i° 50 50

15 40 40

i i i i c / ’- g 5 175 175 10 7,5 25

h d m m S B m tip. 10 75 75 6,0

g l t l lM i 50 50

j j j | | Č U 5 175 175 5,5

m B B H I m H 10 75 75 6,0

50 50: U)

H fi I I ■R)j-Q ' 5 350 350 8,5 5,5 31

tip. . 10 100 100 6,0

15 75 75

(. [ns] i i i 40 140 7 1 20

10 20 50

. I 15 35

?H - I I I 1 1 40 140 1,5 0,5 3

1 0 1 20 50

» i i i i i a i i s B i J5 15 35

■ ■ CP 5 250 330 7 3 16

10

i l l i i a

100

70

110

75

m . Ins] Mm 5 125 125 4,5 3 16

In«] . 10

\ 15’: :

50

35

50

35

i CP • 15 15 0,5

: ;: :io ; : . 5 5

15 4 4



1. Opišite svojstva bistabilnog multivibratora.2. Navedite vrste bistabila s obzirom na djelovanje signala s ulaza za podatke.3. Nacrtajte simbol i tablicu stanja SR-bistabila.4. Opišite svojstva SR-bistabila.5. Nacrtajte simbol i tablicu stanja za D-bistabil.6. Opišite svojstva D-bistabila.7. Nacrtajte simbol i tablicu stanja za JK-bistabil.8. Opišite svojstva JK-bistabila.9. Navedite vrste bistabila s obzirom na način upravljanja.

10. Opišite djelovanje impulsa ritma na rad bistabila.11. U čemu je razlika između impulsom upravljanog bistabila i bridom okidanog

bistabila?12. Nacrtajte blok-shemu dvostrukog bistabila i opišite djelovanje impulsa ritma.13. Opišite svojstvo dvostrukog bridom okidanog bistabila.14. Opišite namjenu i djelovanje asinkronih ulaza bistabila.15. Objasnite pojam vremena postavljanja bistabila. Koliko je vrijeme postavlja

nja integriranog bistabila 74107?16. Objasnite pojam vremena držanja bistabila. Koliko je vrijeme držanja integri

ranog bistabila 7474?17. Objasnite pojam vremena kašnjenja bistabila. Koliko je vrijeme kašnjenja in

tegriranog bistabila 7473?18. Što je to maksimalna frekvencija bistabila? Koliko ona iznosi za integrirani

bistabil 74LS73?19. Koji se zahtjevi postavljaju na impuls ritma za pouzdano djelovanje?20. Utvrdite oblik napona na izlazu Q bistabila uz zadanu pobudu (slika 4.30.a).

Početno stanje bistabila je Q = 1.21. Utvrdite oblik napona na izlazu Q bistabila okidanog zadnjim bridom uz za

danu pobudu (slika 4.30.b). Početno stanje bistabila je Q = 0.

a)

— S 0— >CP— R Q

S IR

b)

D 0 >CP

a -

Slika 4.30. Pobuda naulazu bistabila:a) zadatak 20.,b) zadatak 21.


22, Utvrdite oblik napona na izlazu Q bridom okidanog JK-bistabila uz zadanu pobudu (slika 4.31.a). Početno stanje bistabila je Q = 0.

23. Utvrdite oblik napona na izlazu Q dvostrukog JK-bistabila uz zadanu pobudu (slika 4.31.b). Početno stanje bistabila je Q = 1.

— J Qt-C P

— K 0

b)

— J Q—{>-CP— K Q

Slika 4.31. Pobuda na ulazu bistabila: a) zadatak 22., b) zadatak 23.

24. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi se bistabil pouzdano postavio u početno stanje 0?

25. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi bistabil dijelio frekvenciju impulsa ritma s dva?

26. Kakvog će oblika biti izlazni napon bistabila sa slike 4.32.?

4 > -

J 0 —

>CP

K n _CLR

CP

CLR

J

Slika 4.32. Primjer primjene JK-bistabila (zadatak 26.)


4.2. MONOSTABILNI MULTIVIBRATORIOsnovna svojstva monostabila

Integrirani monostabili iz skupine TTL

Integrirani monostabili iz skupine CMOS Pregled ključnih pojmova


OSNOVNA SVOJSTVA MONOSTABILA

Monostabilni multivibrator, kraće monostabil (engl. monostable multivibrator, single-shot, one-shot), multivibrator je koji ima samo jedno stabilno stanje. U tom stanju je na izlazu Q stanje 0, a na komplementarnom izlazu Q stanje 1. Odgovarajućom pobudom, okidnim impulsom (engl. trigger pulse), sklop prelazi u tzv. kvazistabilno stanje. Tada je na izlazu Q stanje 1, a na Q stanje 0. U kvazistabilnom stanju sklop ostaje neko vrijeme tp određeno elementima R i C. Nakon vremena tp sklop se bez vanjske pobude vraća u prvobitno (stabilno) stanje (slika 4.33.).

H H r C Z h

Slika 4.33. Monostabilni multivibrator

Monostabilni multivibrator se u digitalnoj elektronici najviše koristi za kašnjenje impulsa, odnosno onda kad je potrebno odgoditi ili produžiti njegovo djelovanje. No isto tako, moguće je s pomoću monostabila od impulsa dugog trajanja dobiti kraći.

Monostabilni učinak moguće je postići s pomoću spojeva logičkih sklopova i RC-mreža. Međutim, proizvođači digitalnih sklopova proizvode nekoliko tipova integriranih izvedaba. Za njih je karakteristično da im se izvana dodaju otpornik i kondenzator čija vremenska konstanta utječe na trajanje kvazistabilnog stanja. Svi integrirani monostabili imaju barem dva ulaza za okidanje, koji se međusobno razlikuju prema bridu kojim impuls uzrokuje promjenu stanja na izlazu. Osim prikazanog okidanja rastućim bridom moguće je okidanje i padajućim bridom.

Integrirani monostabili mogu se prema djelovanju okidnih impulsa podijeliti u dvije skupine: monostabili bez svojstva ponovnog okidanja (engl. nonretriggerable) i sa svojstvom ponovnog okidanja (engl. retriggerable).

Kod monostabila bez svojstva ponovnog okidanja impulsi koji se dovode na ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, ne djeluju na monosta-

o ~ L _ n _ r i

Digitalna eleMronika I.

bil. Djelovanje okidnog impulsa moguće je tek po prestanku kvazistabilnog stanja.Takvim monostabilima moguće je, osim ostalih primjena, dijeliti frekvenciju okidnih impulsa brojem koji ovisi o trajanju kvazistabilnog stanja (slika 4.34.a).

a) b)

Uu _ _71 !

? cc

. L

Tu

Q _ _ 1—— Q _

tpT, tp

fp

Slika 4.34. Djelovanje monostabila: a) bez svojstva ponovnog okidanja, b) sa svojstvom ponovnog okidanja

Kod monostabila sa svojstvom ponovnog okidanja impulsi koji se dovode na ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, djeluju na monostabil tako da mu neprestano produžuju kvazistabilno stanje. Kad je perioda ulaznog napona kraća od trajanja kvazistabilnog stanja, određenog elementima R i C, izlaz Q ovakvog monostabila je stalno u stanju 1 (slika 4.34.b). Takav monostabil nije moguće koristiti za dijeljenje frekvencije.

U ovom će se poglavlju razmotriti nekoliko primjera integriranih monostabila iz skupina TTL i CMOS. Kao monostabil može se koristiti i integrirani vremenski sklop. O tome će biti govora u posebnom poglavlju.

INTEGRIRANI MONOSTABILI IZ SKUPINE TTL


Integrirani sklop 74121 je monostabil bez svojstva ponovnog okidanja. Ima tri ulaza za okidanje (slika 4.35.). Preko u lazak (bilo kojeg ili oba) monostabil se okida padajućim bridom, tj. prijelazom iz stanja 1 u stanje 0, uz uvjet da je istodobno na ulazu B stanje 1. Pri tome je potrebno da brzina promjene signala na ulazima A ne bude manja od 1 V/|is. Ako je sklop potrebno okidati sporijim promjenama (do 1 V/s), koristi se ulaz B. Okidanje se zbiva na rastući brid, tj. prijelazom iz stanja 0 u stanje 1. Pri tome mora barem jedan od ulaza A biti u stanju 0. Za pouzdano okidanje potrebno je najmanje trajanje impulsa od 50 ns.

t

tp

Slika 4.36. Oblici napona pri promjeni stanja monostabila 74121

U stabilnom stanju na izlazu Schmittova okidnog sklopa je napon koji odgovara stanju 0. Invertor II na svom izlazu daje stanje 1 pa je na izlazu Q stanje 0, a


na <2 stanje 1. Kondenzator Cx nabijen je tako da je na izvodu Cx napon Ucc. Na izvodu CJRX je napon koji izlaz invertora 12 drži u stanju 0.

Promjena stanja na ulazima monostabila (npr. rastući brid na ulazu B) mijenja stanje na izlazu Schmittova okidnog sklopa a time i izlaza invertora II. Zbog toga izlaz Q mijenja stanje u 1, a izlaz Q u stanje 0 (slika 4.36.).

Promjena stanja na izlazu invertora II uzrokuje naglu promjenu napona na kondenzatoru, tj. na izvodima Cx i Cx/Rx pa je invertor 12 promijenio izlazno stanje u 1, što podržava stanje 1 na izlazu Schmittova sklopa i nakon prestanka djelovanja okidnog impulsa. Kondenzator Cx nabija se iz izvora Ucc preko otpornika Rx i izlaza invertora II. Kad napon na izvodu CJRX dostigne dovoljnu razinu, mijenja se izlazno stanje invertora 12 što preko sklopa I uzrokuje promjenu stanja Schmittova okidnog sklopa i invertora II. Monostabil se vraća u stabilno stanje. Promjena stanja na izlazu invertora II mijenja napon na kondenzatoru do napona Ucc na izvodu Cx (nabijanje iz izvora Ucc preko izlaza invertora II i ulaza invertora 12).

a) b)

>1 & J TJ J > 5

Rln

c x

C J R X

Slika 4.37. Simboli integriranog monostabila 74121: a) prema američkim standardima, b) prema IEC

Trajanje impulsa na izlazu, tj. trajanje kvazistabilnog stanja, može se odrediti iz dijagrama koje daju proizvođači u tvorničkim podacima ili se može približno izračunati iz izraza:

tp = ln2 x R x x C x = 0,693 x R x xC x

Za Rx može se izabrati vrijednost između 2 i 40 kf2 a za Cx do 1 000 |iF, što daje vrijednosti trajanja kvazistabilnog stanja između 40 ns i 28 s. Integrirani monostabil 74121 ima ugrađen unutarnji otpor vrijednosti 2 kfi pa je moguće koristiti ga i bez vanjskog otpornika (slika 3.38.b).

Za dulja trajanja kvazistabilnog stanja pogodnije je uporabiti spoj monostabila s tranzistorom (slika 4.38.c). U tom slučaju moguće je koristiti veće vrijednosti za Rx. Time je moguće postići duže trajanje kvazistabilnog stanja s manjim vrijednostima za Cx. Za otpor se može izabrati vrijednost do iznosa

Rx = 0,7R c x h FE

s tim da vrijednost otpora Rx ne smije biti veća od 1 M,Q.


b)

Slika 4.38. Dodavanje vanjskih elemenata integriranom monostabilu 74121

b)

B t

0

B _ m nA

Q L l

n n—

14- okidanje padajućim bridom t okidanje rastućim bridom

Ulazi j Izlaz

Ai a 2 B Q0 X 1 0

X 0 1 0

X X 0 0

1 1 X 0

1 4. 1 n

1 1 1 JI4- i 1 J I0 X T J T

X 0 T J I

Slika 4.39. Djelovanje okidnih impulsa na monostabil 74121: a) okidanje rastućim bridom, b) okidanje padajućim bridom, c) tablica stanja

Primjer_________________________________________________________________

Odrediti oblik napona na izlazu Q monostabila 74121 ako su oba ulaza A u stanju 0, a na ulazu B je priključen izvor impulsa frekvencije 6 kHz. Vrijednosti vanjskih elemenata su i?*=10kQ i C* = 56nF. Kakav je odnos frekvencije ulaznog i izlaznog napona?

T„ = — = — -—5- = 0,167 ms tP = 0,693 x 10 x 103 x 56 x 10“9 = 0,388 ms f u 6 x 10

Na temelju izračunatih vrijednosti za periodu ulaznog napona i trajanje kvazistabilnog stanja moguće je nacrtati dijagram ulaznog i izlaznog napona (slika


4.40.). Iz dijagrama se vidi da je perioda izlaznog napona tri puta veća od periode ulaznog napona. To znači da u ovom primjeru monostabil 74121 dijeli frekvenciju ulaznog signala s tri.

56 nF 10ki n n n

Tu i 0 ,167 m s

— 00,386 ms

T,=3Tu

Slika 4.40. Dijeljenje frekvencije s pomoću integriranog monostabila 74121

Integrirani sklop 74123 sadrži u jednom kućištu dva istovjetna monostabila sa svojstvom ponovnog okidanja. Osim ulaza A i B za okidanje padajućim, odnosno rastućim bridom, ovaj monostabil ima poseban ulaz označen oznakom CLR (slika4.41.). Ulaz CLR služi za prekidanje kvazistabilnog stanja, tj. vraćanje monostabila u stabilno stanje bez obzira na vrijednosti elemenata RX\C X \ trajanje kvazistabilnog stanja. Vraćanje u stabilno stanje zbiva se kad se na ulaz CLR dovede stanje 0. Dok je na ulazu CLR stanje 0, nije moguće okidanje monostabila. Ako je ulaz CLR u stanju 1, moguće je okidanje monostabila preko ulaza A i B.

a) b)

CLR

cx cjRxQ — A j 0

BO — 0

CLR

TSlika 4.41. Integrirani monostabil 74123 : a) prema američkim standardima, b) simbol prema IEC

c),4 = 0

B

CLR

b)

4 = 0 B = 1

CLR

U

“ tlp

CLR A : b Q0 X X 0X 1 X 0X X 0 01 0 T JT1 1 i JTT 0 i JT

Slika 4.42. D jelovanje ulaza C LR i tablica stanja m onostabila 74123


204 Digitalna

elektronika I.

Ucc

Slika 4.43. Integrirani monostabil 74123 iz skupine TTL

Okidanje preko ulaza A zbiva se na padajući brid impulsa uz uvjet da je B ulaz u stanju 1. Okidanje putem ulaza B zbiva se na rastući brid impulsa uz uvjet da je ulaz A u stanju 0. Najmanje potrebno vrijeme trajanja okidnog impulsa iznosi 40 ns. Monostabil se može okidati i preko ulaza CLR. Okidanje se zbiva promjenom stanja iz 0 u 1 uz uvjet da su ulaz A u stanju 0 i ulaz B u stanju 1.

Trajanje kvazistabilnog stanja određuju elementi Rx i Cx koji se dodaju izvana. Rx ne smije biti manji od 5 niti veći od 50 kfi. Za Cx nema ograničenja. Stoga je ovim sklopom moguće dobiti trajanja kvazistabilnih stanja od 45 ns do neograničenih iznosa. Trajanje kvazistabilnog stanja moguće je približno izračunati prema izrazu:

tp = k x R x x C x x , 700 1 + ----v R x j

■ 0,28 x R x x Cx x „ 700 1+----v R x j

Izraz vrijedi ako se koriste kondenzatori kapacitivnosti veće od 1 000 pF. Za manje kapacitivnosti treba rabiti dijagrame iz tvorničkih podataka.

Primjer

Odrediti oblik napona na izlazu Q monostabila 74123 (slika 4.44.) ako je ulaz B u stanju 1, a na ulaz A priključen je izvor impulsa frekvencije 10 kHz.

T =-10x10'

= 0,1 ms tp = 0 ,2 8 x l2 x l0 3x68xK T9x 1 + -700_

12x l03= 0,24 ms

Budući da je tp>Tu dolazi do izražaja svojstvo ponovnog okidanja pa je izlaz stalno u stanju 1.

68 nF 12k

n n n0,1 ms

0,24 ms

Slika 4.44. Djelovanje impulsne pobude na raonostabli 74123

Na kraju prikaza primjera integriranih monostabila iz skupine TTL potrebno je dodati da se oni pojavljuju i u inačicama novijih podskupina sklopova CMOS (npr. 74HC123).


INTEGRIRANI MONOSTABILI SKUPINE CMOS

Integrirani sklop 4528 monostabil je iz skupine CMOS. To je monostabil koji ima mogućnost ponovnog okidanja i poseban ulaz za prekidanje trajanja kvazistabilnog stanja. U jednom kućištu nalaze se dva istovjetna i međusobno neovisna monostabila.

Sklop se može okidati rastućim bridom impulsa preko ulaza A uz uvjet 5 = 1 ili padajućim bridom preko ulaza B uz uvjet A = 0. U oba slučaja ulaz CLR mora biti u stanju 1. Ako je CLR = 0, okidanje nije moguće. Ako se na ulaz CLR dovede stanje 0 u trenutku trajanja kvazistabilnog stanja, ono se prekida i monostabil se vraća u stabilno stanje prije isteka trajanja kvazistabilnog stanja određenog vanjskim elementima.

CJR.


Na slici 4.45. prikazana je logička shema monostabila 4528 i dijagrami napona u karakterističnim točkama sklopa. U stabilnom stanju i uz A = 0, B = 1 i CLR = 1 kondenzator Cx nabijen je na iznos napona UDD preko otpornika Rx. Izlaz Q je u stanju 0. Pri prijelazu ulaza A iz stanja 0 u stanje 1 (ili ulaza B iz stanja 1 u stanje 0) kondenzator Cx prazni se preko n-kanalnog MOSFET-a unutar integriranog sklopa. Međutim, do promjene stanja na izlazu Q dolazi tek kad se kondenzator dovoljno isprazni. U kvazistabilnom stanju kondenzator Cx nabija se preko otpornika Rx. Kvazistabilno stanje traje sve dok se kondenzator dovoljno ne nabije. Tada dolazi do promjene koja vraća monostabil u stabilno stanje.

Iz izloženog se vidi da je trajanje kvazistabilnog stanja određeno vrijednostima izvana dodanih elemenata Rx i Cx. Za određivanje trajanja kvazistabilnog stanja moguće je rabiti posebne dijagrame iz tvorničkih podataka ako se radi o vrijednostima kapacitivnosti manjim od 0,01 |-iF. Za veće vrijednosti kapacitivnosti moguće je odrediti trajanje kvazistabilnog stanja računski prema izrazu:

tp = 0,2 x R x x C x x ln(UDD - Uss) = 0,2 x R x x C x x lnUDD

Vrijednosti otpora mogu biti od 5 do 1 000 kX2, dok za vrijednosti kapacitivnosti kondenzatora nema ograničenja.

Primjer

Na ulazu A monostabila 4528 stanje je 0, a na ulaz B spojen je izvor impulsa. Vrijednosti vanjskih elemenata su Rx= 10 kQ i Cx = 0,1 |iF. Napon napajanja iznosi UDD = 10 V. Kod koje frekvencije impulsa će izlaz Q biti stalno u stanju 1?

Trajanje kvazistabilnog stanja ovog multivibratora je:

tp = 0,2 x 10 x 103 x 0,1 x IO'6 x InlO = 0,2 x IO"3 x nlO = 460 fis

Kod niskih frekvencija je tp < Tu pa monostabil daje na izlazu impulse trajanja tp. Povećanjem frekvencije smanjuje se T„. Na graničnoj frekvenciji, kod koje počinje djelovati svojstvo ponovnog okidanja, vrijedi tp = Tu. Iz toga slijedi frekvencija kod koje izlaz Q prelazi stalno u stanje 1:

/ = — = ---------- ----------- = 2173,9 HzTu 0,2 x 10 x InlO

Ako je frekvencija okidnih impulsa veća od 2,173 kHz, izlaz Q biti će stalno u stanju 1.



kvazistabilno stanje (engl. quasi-stable State)

- stanje koje multivibrator napušta bez djelovanja vanjskog signala

monostabilni multivibrator, monostabil (engl. monostable multivibrator, single-shot, one-shot)

- multivibrator koji ima jedno stabilno i jedno kvazistabilno stanje

monostabil bez svojstva ponovnog okidanja (engl. nonretriggerable monostable multivibrator)

- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za vrijeme trajanja kvazistabilnog stanja, nemaju utjecaj na njegovo stanje

monostabil sa svojstvom ponovnog okidanja (engl. retrig gerable monostable multivibrator)

- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za vrijeme trajanja kvazistabilnog stanja, uzrokuju njegovo produženje

Tablica 4.4. Primjeri karakterističnih veličina integriranih monostabila (prema tvorničkim podacima proizvođača Philips-Signetics, Motorola i Hitachi)

O /n ik i sklopa 74123 74LSI23 74AC123 4528.4 5 3 8 '

74AC4538

"hi; . : i-'iai A -1,6 -1,6 -0,4 0,0001 0,0001

H -3,2 -3,2

■ : lm A] — IH 16 16 8 24 24

Kr,i [mA) -0,4 -0,4 -0,4 24 24

, lV.il [V/us] A - 1 1

IV/SJ B 1

m m 1 j [nsj A-Q 70 33 23 12 300 1-16

■JpHL ::m m m m 80 40 32 15 300 1-16

. [nsj ' 55 28 23 15 300 1-16

f,iHt i 65 36 34 15 300 1-16

, IV m tn '. [ns] Q 20-50 65 160 550

f IV min . . [ns] A iB 50 40 40 4,5 35 4,5

i [ns] Q :: / 40 28 12 250 1-13

' H l / 27 20 12 150 1-13

K, ■ ■ i i * 1,4-40 5-50 5-260 2-~ 5-1000 2-co

č , i i 0-1000 0— 0—oo 0-o° 0-~ 0-~

; 'i 0,7RXCX 0,2SRXCX 0 ,4 5 x 8 ^ 0,2RxCxlnU DD 0,7RXCX



1. Opišite svojstva monostabilnog multivibratora,2. Navedite vrste monostabila s obzirom na djelovanje signala s ulaza na vrijeme

trajanja kvazistabilnog stanja.3. Opišite svojstva monostabila sa svojstvom ponovnog okidanja.4. Opišite svojstva monostabila bez svojstva ponovnog okidanja.5. U čemu se sve razlikuje djelovanje ulaza A i B kod integriranog monostabila

74121?6. Kakva ograničenja propisuju proizvođači digitalnih sklopova u pogledu izbora

vanjskih elemenata za monostabil 74121?7. Po čemu se razlikuju integrirani monostabili 74121 i 74123?8. Odredite vrijednost vanjskih elemenata integriranog monostabila 4528 za tra

janje kvazistabilnog stanja od 2 ms uz UDD = 5 V.


4.3. ASTABILNI MULTIVIBRATORIGeneriranje impulsa s pomoću logičkih sklopova

Primjena integriranih monostabila za generiranje impulsa

Integrirani astabili Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

Astabilni multivibrator, kraće astabil (engl. astable multivibrator, free-running multivibrator), sklop je kojemu su oba stanja kvazistabilna. To znači da se stanja izlaza neprekidno mijenjaju bez vanjske pobude (slika 4.46.). U digitalnoj elektronici astabil se primjenjuje za generiranje impulsa ritma. Koriste se izvedbe s logičkim sklopovima, integriranim monostabilima ili integrirani astabili kojima se izvana dodaju samo elementi koji određuju frekvenciju izlaznog napona. Osim toga, za generiranje impulsa mogu se koristiti vremenski sklopovia, a o tome će biti riječi u idućem poglavlju.

Slika 4.46. Astabilnimultivibrator

GENERIRANJE IMPULSA S POMOĆU LOGIČKIH SKLOPOVA

Za generiranje impulsa vrlo su pogodni invertorski logički sklopovi sa Schmittovim okidnim sklopom na ulazu (slika 4.47.).

R

C

Slika 4.47. Generiranje impulsa s pomoću invertora sa Schmittovim okidnim sklopom

Dok je izlazni napon prvog invertora u stanju 1, kapacitivnost C nabija se preko otpora R. Kad napon na kondenzatoru dostigne iznos gornjeg okidnog praga Schmittova okidnog sklopa, dolazi do brze promjene stanja na izlazu prvog invertora. Sad se kondenzator izbija preko otpora R i izlaza prvog invertora sve dok napon na njemu ne padne do iznosa donjeg okidnog praga Schmittova okidnog sklopa. To uzrokuje vraćanje prvog invertora u prvobitno stanje. Budući da je

Digitalna elelrtronika I.

izlaz prvog invertora opterećen RC-mrežom, na njega se dodaje još jedan kako bi se izlaz Q odijelio od RC-mreže.

Frekvencija izlaznog napona ovisi o vrijednosti elemenata RC-mreže. Ako se koristi sklop 7414 standardne podskupine TTL, moguće je za približno izračunavanje frekvencije koristiti izraz

s tim da vrijednost otpora R ne smije prijeći iznos 500 £1 Uz veće vrijednosti otpora R sklop neće oscilirati. Potrebne vrijednosti elemenata moguće je približno odrediti koristeći se dijagramima koje daju proizvođači uz ostale podatke za sklopove sa Schmittovim okidnim sklopom.

Primjer______________________

Izračunati frekvenciju izlaznog napona generatora impulsa (slika 4.47.) ako su vrijednosti elemenata R = 330 Q i C = 0,33 jiF.

0,8/ = ----------- ----------F = 7,346 kHz

330 x 0,33 x 10

Za generiranje impulsa visoke i stabilne frekvencije koriste se sklopovi s kristalom kvarca (slika 4.48.). Invertori 1 i 2 su strujno-naponska pojačala (strminska, engl. current-to-voltage amplifier). Pojačanje prvog invertora je A1 = u/i,, = -~R„ a drugog A2 = uji,, = R2. Predznak minus označava fazni pomak od 180° koji unosi svaki invertor. Ukupno pojačanje pojačala je A = A, x A2 = R, x R2, a fazni pomak signala između točaka 1 i 4 iznosi 360°.

Slika 4.48. Generator impulsa izveden invertorima iz skupine TTL i kristalom kvarca

Kristal kvarca (djeluje kao RLC-mreža koja na rezonancijskoj frekvenciji ima mali omski otpor i ne unosi dodatni fazni pomak) ostvaruje pozitivnu povratnu vezu s izlaza (točka 4) na ulaz pojačala (točka 1). Uz vrijednosti otpora R : i R2, reda veličine nekoliko stotina oma, pojačanje u grani povratne veze dovoljno je veliko da izlazi invertora osciliraju između stanja zasićenja i zapiranja. Stoga je izlazni napon oblika pravokutnih impulsa s vremenom porasta manjim od 10 ns i frekvencijom izlaznog napona u rasponu 1-20 MHz.


PRIMJENA INTEGRIRANIH MONOSTABILA ZA GENERIRANJE IMPULSA

Kao što je već rečeno, za izvedbe astabila mogu se koristiti i integrirani monostabili. Najpovoljnije su izvedbe koje koriste dva monostabila. Stoga su za tu svrhu najpogodniji integrirani sklopovi s dva monostabila u jednom kućištu.

Vezivanjem monostabila tako da jedan drugog okidaju dobije se astabil kojemu se svako od dva kvazistabilna stanja može posebno mijenjati (slika 4.49.). Trajanja kvazistabilnih stanja podešavaju se vanjskim elementima Rx i Cx. Trajanje periode izlaznog napona jednako je zbroju trajanja kvazistabilnih stanja monostabila. Na temelju toga moguće je izračunati frekvenciju izlaznog napona:

1T = tipi + tip2 f - ----------

hpl tp2

Preostali ulazi monostabila mogu se koristiti za start-stop upravljanje rada astabila.

Slika 4.49. Astabil izveden s pomoću dvaju monostabila

Prim jer________________________

Izračunati frekvenciju i nacrtati vremenski dijagram izlaznog napona astabila (slika 4.49.) izvedenog s pomoću integriranog monostabila 74123. Vrijednosti vanjskih elemenata iznose:

CxI= 0,1 |xF, C,2= 0,2 nF, Rxl = 40 k n i Rx2 = 30 k£X

tpt = 0,28 x 40 x IO3 x 0,1 x 10“6= 1,12 ms

tp2= 0,28 x 30 x IO3 x 0,2 x 10"6= 1,68 ms

/ = ----------- -----------T = 357,14 Hz(1,12+1,68) x 10


Promjenom širine impulsa, odnosno faktora ispune (odnos trajanja impulsa i trajanja periode impulsa) izlaznog napona astabila izvedenog prema slici 4.49. mijenja se i frekvencija izlaznog napona. Na slici 4.50. prikazana je izvedba astabila kojemu se može međusobno neovisno mijenjati frekvencija i širina impulsa.

start-stop

Slika 4,50. Izvedba astabila kojemu se može međusobno neovisno mijenjati frekvencija i širina impulsa

Prvi monostabil spojen je kao astabil. Povratnom vezom s izlaza Q monostabil se sam, pri prelasku u stabilno stanje, okida. Trajanje impulsa na izlazu Q l, određeno elementima RxI i Cxl, ujedno je i približno trajanje periode izlaznog napona astabila. Na temelju toga moguće je izračunati frekvenciju izlaznog napona:

/ = -

Izlaz Q1 okida drugi monostabil. Vrijednostima Rx2 i Cx2 podešava se njegovo kvazistabilno stanje a time i širina impulsa na izlazu astabila. Preostali ulazi monostabila mogu se koristiti za start-stop upravljanje rada astabila.

Primjer_________________________________________________________________

Izračunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s pomoću monostabila 74123 (slika 4.50.). Vrijednosti vanjskih elemenata su:

R d = 30 k£2, Rx2 x 20 kQ, CxI x 0,4 (J.F i Cx2 x 0,2 |iF.

tpl = 0,28 x 30 x 103 x 0,4 x IO"6 = 3,36 ms

tp2= 0,28 x 20 x IO3 x 0,2 x 10~6= 1,12 ms

T = tpi / = -3,36x10 -3 = 297,6 Hz

U,P2

‘pl


INTEGRIRANI ASTABILI

Integrirani astabili su naponski upravljani oscilatori pravokutnih impulsa (engl. voltage controlled oscilator, skraćeno VCO). Njima se izvana dodaje kondenzator ili kristal kvarca koji određuju frekvenciju izlaznog napona. Promjenom napona od 0 do Ucc na posebnom naponski osjetljivom ulazu moguće je fino podešavanje frekvencije u određenom rasponu.

U CG

i ... !!.... i i rH O H |—

C* Cx UCCi UCC2 C* C,; UCC1 UCc2

FRQ — FRQ

0 — 0RNG — RNG

EN GND1 GND2 EN GND1 GND2

Y I T l

Slika 4.51. Integrirani astabil (74LS124)

Između više međusobno sličnih izvedaba iz skupine TTL kao primjer neka posluži sklop 74LS124 (slika 4.48.). To je sklop koji u jednom kućištu ima dva identična, međusobno neovisna naponski upravljana astabila. Svaki astabil ima dva naponski osjetljiva ulaza (FRQ i RNG) i jedan za logičko upravljanje (EN). Stanje 0 na ulazu E N omogućuje rad oscilatora, a stanje 1 zabranjuje. Raspon frekvencije izlaznog napona je 0,12 Hz-30 MHz. Ako se kao vanjski element uporabi kondenzator, moguće je frekvenciju izlaznog napona približno izračunati prema izrazu:

Sklop ima dva para izvoda za napajanje koje je potrebno zajedno priključiti na izvor napona napajanja bez obzira koji se astabil koristi.



astabilni multivibrator, astabil (engl. astable multivibrator, free-running multivibrator)

- multivibrator koji ima oba stanja kvazistabilna

faktor ispune (engl. duty cycle)- odnos trajanja impulsa (stanje 1) i trajanja periode impulsa

naponski upravljani oscilator (engl. voltage controlled oscilator)

- integrirani osilator kojemu je moguće podešavanje frekvencije izlaznog napona s pomoću promjene napona na određenom ulazu



1. Opišite svojstva astabilnog multivibratora.2. Na koji se način mogu izvesti astabili u digitalnoj elektronici?

3. Na koji se način može realizirati generator impulsa s pomoću logičkih sklopova sa Schmittovim okidnim sklopom na ulazu?

10 nF 47k 22 nF 47k

■u,

Slika 4.52. Astabili izvedeni s pomoću monostabila (zadatak 7.)

10 nF 100k 10 nF 47k

4. O kojim ograničenjima je potrebno voditi računa pri izvedbi i radu astabila izvedenog s pomoću logičkih sklopova sa Schmittovim okidnim sklopom?

5. Na koji se način može realizirati generator impulsa visoke i stabilne frekvencije s pomoću logičkih sklopova?

6. Na koji se način može realizirati generator impulsa s pomoću integriranih monostabila?

7. Izračunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvedenog s pomoću dvaju monostabila (slika 4.52.).

8. Izračunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvedenog s pomoću dvaju monostabila (slika 4.53.).


4.4. VREMENSKI SKLOPIzvedbe i svojstva vremenskih sklopova

Izvedba monostabila s pomoću vremenskog sklopa 555

Izvedba astabila s pomoću vremenskog sklopa 555


Vremenski sklop (engl. timer) integrirani je sklop raznovrsnih mogućnosti primjene. Vrlo česta primjena je za kašnjenje impulsa (monostabilni multivibrator) i za generiranje impulsa (astabilni multivibrator). Mnogi proizvođači integriranih sklopova proizvode vremenski sklop poznat pod oznakom 555 (bipolarna izvedba), odnosno 7555 (unipolarna izvedba). U ovom će se poglavlju ukratko opisati građa i svojstva ovih vremenskih sklopova i njihove primjene za izvedbu monostabila i astabila.

IZVEDBE I SVOJSTVA VREMENSKIH SKLOPOVA

Vremenski sklop 555 sadrži otporno djelilo, dva komparatora, bistabil, izlazni stupanj i tranzistor za izbijanje kondenzatora (slika 4.54.). Dodavanjem elemenata izvana moguće je dobiti monostabil i astabil. Napon napajanja može biti između 5 i 15 volta. Amplituda izlaznog napona približno je jednaka naponu napajanja. To znači da je izlazni napon, uz napon napajanja od 5 V, kompatibilan ulaznom naponu digitalnih sklopova skupine TTL.

SlKa 4.54. Logička shema vremenskog sklopa 555

Integrirani sklop 556 ima u jednom kućištu dva međusobno neovisna vremenska sklopa istih svojstava kao što je sklop 555.


Integrirani sklop 7555 je CMOS verzija vremenskog sklopa 555. Njegova logička shema i način rada vrlo su slični shemi i radu sklopa 555 (slika 4.55.).

Slika 4.55. Logička shema vremenskog sklopa 7555

Neka osnovna svojstva su kod sklopa 7555 znatno poboljšana (struja napajanja u statičkim uvjetima, struja napajanja u dinamičkim uvjetima i vrijeme porasta i pada izlaznog signala) u odnosu na sklop 555 (slika 4.56.).

Integrirani sklop 7556 sadrži u jednom kućištu dva međusobno neovisna vremenska sklopa istih svojstava kao što je sklop 7555.

55G 7555

^CCMDD lmA](statički uvjeti U c c ~ U DD = 15 V)

10 0,12

Ic c ^ d d tmA] (dinamički uvjeti U c c — U o d = 15 V)

370 10

f,/f, za u, [ns] 100 40

Slika 4.56. U sporedba svojstava vrem enskih sklopova 555 i 7555


IZVEDBA MONOSTABILA S POMOĆU VREMENSKOG SKLOPA 555

Spajanjem kondenzatora C i otpornika R s vremenskim sklopom dobije se monostabil (slika 4.57.). U stabilnom stanju kondenzator C je prazan i izlazni napon je niske razine (stanje 0). Dovođenjem kratkotrajnog okidnog impulsa na ulaz za okidanje (izvod TR) aktivira se bistabil preko komparatora K2. Tranzistor prelazi u zapiranje, a izlazni napon prelazi u područje visoke razine (stanje 1). Kondenzator C nabija se preko otpornika R. To je kvazistabilno stanje.

Slika 4.57. Vremenski sklop 555 u spoju monostabila

Kad napon na kondenzatoru C dostigne vrijednost dvije trećine Ucc, komparator K l vraća bistabil preko ulaza R u početno stanje. Izlazni napon prelazi u područje niske razine (stanje 0). Kondenzator C izbija se preko vodljivog tranzistora. Sklop je ponovo u početnom, stabilnom stanju u kojemu ostaje do ponovnog okidanja.

Trajanje kvazistabilnog stanja, tj. impulsa na izlazu monostabila, određuju vri- jeđnosti elemenata R i C:

TP - 1,1 x R x C

Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu se kretati od 1 000 pF do 100 |iF, a otpora od 1 kfž do 10 Mfi. Uz navedeni izraz trajanje kvazistabilnog stanja moguće je odrediti i na osnovi dijagrama iz tvorničkih podataka proizvođača (slika 4.59.).

Preko izvoda CLR moguće je prekinuti trajanje kvazistabilnog stanja u bilo kojem trenutku dovođenjem niskog napona.


Prim jer

Nacrtati dijagram ulaznog i izlaznog napona monostabila izvedenog s pomoću sklopa 555 ako se monostabil pobuđuje impulsima frekvencije 2 kHz i vrijednosti vanjskih elemenata 10 k£2 i 0,1 |iF.

Tp = 1,1 x 10 x 103 x 0,1 x 10“6 = 1,1 * IO-3 s = 1,1 ms

T - 1 , - 0,5 x 10~3 - 0,5 ms n n n - 12 x 10

Tu

TP

Ti

Na temelju izračunatih vrijednosti za T„ i TP moguće je nacrtati oblik ulaznog i izlaznog napona. Usporedbom periode ulaznog i izlaznog napona vidi se da u ovom slučaju vremenski sklop dijeli frekvenciju ulaznog napona s tri.

IZVEDBA ASTABILA S POMOĆU VREMENSKOG SKLOPA 555

Dodavanjem dvaju otpornika i kondenzatora vremenskom sklopu dobiva se astabil (slika 4.58.).


Kad je tranzistor nevodljiv ( Q = 0), nabija se kondenzator C preko otpornika R1 i R2. Na izlazu astabila je napon koji odgovara stanju 1. Kad napon na kondenzatoru dostigne iznos od dvije trećine napona Ucc, komparator K l mijenja stanje i postavlja bistabil u stanje 0 (Q = 1). Tranzistor provede i kondenzator se izbija preko otpora R2. U tom periodu je na izlazu astabila napon koji odgovara stanju 0. Kad se kondenzator izbije do iznosa jedne trećine napona Ucc, komparator K2 mijenja stanje i postavlja bistabil u stanje 1. Tranzistor prestaje voditi i kondenzator C ponovo se nabija preko oba otpora.

Trajanje kvazistabilnih stanja i frekvenciju izlaznog napona moguće je izračunati:

T j = 0,693x (R j +R2) x C T 2 =0,693x R 2 x C / =1

Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu biti između 1 000 pF i 100 |aF, a zbroj otpora R, i R2 između 1 k£2 i 10 M£2. Osim toga, za određivanje frekvencije iz poznatih vrijednosti elemenata ili obrnuto mogu se koristiti dijagrami proizvođača (slika 4.59.b).

a)C [jiF]

b)C EmF]

100

10

1

0,1

0,01

0,001 10

I Hz

V

N kS'*N

XX S

\<5 %VS

100 1 10 100 1 10 kHz

Slika 4.59. Dijagrami ovisnosti trajanja kvazistabilnog stanja monostabila i frekvencije astabilao vrijednostima izvana dodanih elemenata vremenskom sklopu 555

Primjer

Izračunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s pomoću sklopa 555 uz vanjske elemente R, = R 2 = 5,6 kQ i C = 0,1 |iF.

TPI = 0,693 x (5,6 + 5,6) x IO3 x 0,1 x IO'6 = 776,16 x 10“6s = 776,16 usTP2 = 0,693 x 5,6 * 103 x 0,1 x IO"6 = 388,08 x 10'6s = 388,08 ps

(77,16+ 388,08) *10“= 851,9 Hz

tPi

UTP*\



1. Objasnite svojstva i mogućnost primjene vremenskog sklopa 555.2. Koliki otpor treba imati izvana dodani otpornik da bi trajanje kvazistabilnog

stanja monostabila, izvedenog s pomoću vremenskog sklopa 555 iznosilo 1 s? Izvana dodani kondenzator ima kapacitet 1 |rF.

3. Koliki otpor trebaju imati izvana dodani otpornici da bi frekvencija astabila izvedenog s pomoću vremenskog sklopa 555 iznosila 10 kHz uz širinu izlaznog impulsa tri četvrtine periode? Izvana dodani kondenzator ima kapacitet 0,01 |xF.


RJEŠENJA ZADATAKA ZA PONAVLJANJE

1.1. Brojevni sustavi

1.2. Kodovi2.1. Osnovni logički sklopovi2.2. Logička algebra2.3. Složeni logički sklopovi3.1. Karakteristične veličine integriranih sklopova3.2. Skupine integriranih digitalnih sklopova

s bipolarnim tranzistorima3.3. Skupine integriranih digitalnih sklopova

s unipolarnim tranzistorima3.4. Međusobno spajanje sklopova različitih skupina4.1. Bistabilni multivibratori4.2. Monostabilni multivibratori4.3. Astabilni multivibratori4.4. Vremenski sklop


1.1. BROJEVNI SUSTAVI

2. 255 3. 65. 54 6. 1101018. 4095 9. 309

10. 564 11. 10101010012. 316 14. 409515. 16“2 i 162 16. 479917. C37 18. 10110001001110

19. 4A3F 20. 647221. B1F 22. 111001, 100110,

4.B0 Bj B2 B3 B4

B0

B,

b j t l

b4_ _ T L

1.2. KODOVI

3. 0011 1001 0101 4. 862 5. 8, 126. 0110 1100 1000 7. 862 8. 0011 1100 01019. 395 10. 1101 0010 1110

11. 649 12. 1011001 0111010 011100113. X + 8 14. 11101000 01111010 1111100015. SP+ 17. 1 1110011, 0 101001118. 0 1110000, 1 1010000 19. 0011001 0101101

2.1. OSNOVNI LOGIČKI SKLOPOVI

3- ^JiJinnimririrLY = A ■B ■C

C B /I Y .

() 0 u 0

0 0 1 0

0 1 0 0

0 1 1 0

i 0 0 0

i 0 1 0

i 1 0 0

i 1 1 1


« = r > - yY = A + B + C

L ,! -'/i 1 Y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 1

^jinnnnnrinR « _ _

^j h p h j

A — T — \

c —L__y yY = A B - C

c B V Y0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0

i r n r ~I— I L J

l. a —r~ -x , b — y ° -YC—/..-••

13.

Y = A + B + C

c R /4 r0 0 0 i0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 0

y i.n...n


c. B A i m0 0 0 00 0 1 00 1 0 00 1 1 0i 0 0 0i 0 1 1i 1 0 1i 1 1 1

15‘ Y=(A + B) - (A + C) c B /l y0 0 0 00 0 1 i0 1 0 00 1 1 i1 0 0 01 0 1 i1 1 0 i1 1 1 i

2.2. LOGIČKA ALGEBRA

3. Y = A C + B

C s0 0 0 00 0 1 00 1 0 10 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1


Y = B ■ C

A B C D

VO S > ’

D c B 4 r0 0 0 0 00 0 0 1 00 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 11 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

6. Y = A + C + B + D7.

Y = A B C

11. 12.

13.

14.

Oo -

C D ’- '

t> -t > >

RJEŠENJA ZADATAKA ZA PONAVLJANJE 227

2.3. SLOŽENI LOGIČKI SKLOPOVI

5.D c. B *5!0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 11 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

Y = A - B - C - D

6 . Đ c B /l Mi o0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 11 0 1 01 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1


c 80 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 01 1 1 1

c B A Y

0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1

Y = A ■B + A ' B

Y = ( A + B + C) ■ (A + B + C ) = A + C

A B C

Y = (A + B) ■ (A + B)


13- Y = A - B + A - B

14. Y=(A + B) ■ (A + B)

15’ Y = A ■B + A ■B = A ■B ■A ■B

Y=(A + B) ■ (A + B)=A + B+A + B

17. - - — = -----Y = (A ■ B) + (A ■ B) = A ■ B ■ A ■ B


1 o _ _ = ■ - ------- =

10‘ Y=(A + B) (A + B)=A + B + A + B

19. Za kombinacije s neparnim brojem jedinica.

20. Za kombinacije s neparnim brojem jedinica.

3.1. KARAKTERISTIČNE VELIČINE INTEGRIRANIH DIGITALNIH SKLOPOVA

4. A-C, B-A, B-C, C-A

9- F(a, - 10, F(B) — 10,

F(c) = 10 10. 2

3.2. SKUPINE INTEGRIRANIH DIGITALNIHSKLOPOVA S BIPOLARNIM TRANZISTORIMA

4. 0, 0, 0 5. Najmanje 360 £2, Y = A +B + C + D 7. 150

8. 26 ns

5- UNL(A) — 0,4 V

Unl(b) = 0,95 V

UNL(C) = 0,3V

Unh(a> = 0,4 V

Unh(B) - 1)45 V UNH(C) = 0,7 V

RJEŠENJA ZADATAKA ZA PONAVLJANJE 2 3 1

9. 10. UNL = 0,3 V UNH = 0,7 V

1=0Uf

0 = 0

^ = o

11. 16 16. Y = ( A + B ) - ( C + D ) ' ( E + F ) = A + B + C + D + E + F

3.3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S UNIPOLARNIM TRANZISTORIMA

5. y = ^ + 5 + C + D + £ + F

8. t/Wi = 0,9 V UNH = 1,4 V

•UDD

■ 5, 8, 12

14

J7, 4, <

13-2 1-11

10.

IZXZXAA/XAZ_,

Y1

Y2

/ \ / \ / \ /

AAA

3.4. MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH SKUPINA

3. R = tr/2,2Cu = 6060,06 Q; niža standardna vrijednost R = 5600 Q; struja kojom je opterećen izlaz sklopa 7400 mora biti niža od 7= (5 - 0,4) V/ /5,6k Cl = 0,8 mA < 16 mA.


5. I = (15 - 0,4)V/3,3 k£2 = 4,42 m A < /ot;f ,= 108,9 ns

6. 74HCT, 74ACT8. 2 9. 74L, 74LS i 74LS uz Ucc = UDD = 5 V

4.1. BISTABILNI MULTIVIBRATORI

16. 5 ns 17. 25 ns i 40 ns 18.

21. CP,

D

0

22.

23. CP

J

K

0

26. CP,

f l 0 .

j '

0

10. 2

30 MHz


4.2. MONOSTABILNI MULTIVIBRATORI

8. Uz odabrani kapacitet C = 0,001 (iF otpor iznosi R = 6213,3 fž.

4.3. ASTABILNI MULTIVIBRATORI

1 l 8. tpl = 322 fis

tP 2 | tp2 = 151,34 ps tp2tp1fpt/ = 3105,5 Hz

4.4. VREMENSKI SKLOP

2. 909 k a 3. R = 7215,5 Q

R2 = 3607,5 Q


LITERATURA

T. ICohonen, Digital Circuits and Devices, Prentice-Hall, Englewood Cliffs, 1972.K. Reiss, H. Liedl, W. Spichall, Integrierte Digitalbausteine, Siemens Aktiengesellschaft,

Berlin-Munchen, 1972.

A. Szabo, Impulsna i digitalna elektronika II., Školski centar “Ruder Bošković”, Zagreb, 1973.

The TTL Applications Handbook, Fairchild Semiconductor, Mountain Vievv, 1973.

A. Szabo, Impulsna i digitalana elektronika, Sveučilište u Zagrebu, 1976.L. Nashelsky, Introduction to Digital Computer Technology, J. Wiley & Sons, Ne\v York,

1977.M. Levine, Digital Theory and Practice Using Integrated Circuits, Prentice-Hall, Englevvood

Cliffs, 1978.Optoelectronics data Book, Fairchild, Mountain Vievv, 1978.W. Fletcher, A n Engineering Approach to Digital Design, Prentice-Hall, Englewood Cliffs,

1980.Integrated Circuits, Signetics TTL Logic, Signetics-Philips, Eindhoven, 1982.

Optoelectronics Designer’s Catalog, Hewlet Packard, Palo Alto, 1982.H. Taub, Digital Circuits and Microprocessors, McGraw-Hill International Book Company,

1983.D. Leach, A. P. Mahvino, Digital Principles and Applications, McGraw-Hill Book Com-

pany, 1986.E. Kiihn, Handbuch TTL- und CMOS-Schaltkreise, Veb Verlag Technik, Berlin, 1988.R. Tocci, Digital Systems, Prentice-Hall, Englevvood Cliffs, 1988.Handbuch der Elektronik, Digitaltechnik, Medien-Institut, Bremen, 1988.FACT Data, Motorola Semiconductors, Cambridge, 1988. (dobrotom tvrtke SEMPEC)

L. Borucki, Digitaltechnik, B. G. Teubner, Stuttgart 1989.Hitachi Advanced CMOS Logic HD74AD Series Data Book, Hitachi, 1989. (dobrotom

tvrtke MIBATRON)FAST and L S TTL Data, Motorola INC. Phoenix, 1989. (dobrotom tvrtke ELBATEX) High-Speed CMOS Logic Data, Motorola Inc., Phoenix, 1989.Digital Troubleshooting Techniques Using Logical Analysis Test Kits, Global Specialties, New

Haven, 1990.Preferred Type Range Catalogue 1990, Philips, Brussels, 1990.S. Paunović, Digitalna elektronika I., Školski centar “Ruđer Bošković”, Zagreb, 1991.U. Peruško, Digitalna elektronika, Školska knjiga, Zagreb, 1991.J. Gies, Digitalni integrirani sklopovi (Tabellenbuch digIN er integrierter Schaltungen), Te

hnička knjiga, Zagreb, 1992.

RJEŠENJA ZAb,. . .KA ZA PONAVLJANJE

KAZALO

A

ABT-podskupina BiCMOS 135 AC-podskupina CMOS 131, 137 ACT-podskupina CMOS 131,137 Aikenov kod 29, 36aktivno vrijeme trajanja impulsa 186, 189 alfanumerički kodovi 31, 36 ALS-podskupina TTL 113, 117 antiparalelni vodiči 158 antivalencija 77, 80 ASCII 31, 36, 37 asinkroni ulazi 182, 189 AS-podskupina TTL 113, 117 astabil 210, 214, 215, 220 astabilni multivibrator 210, 215

B

baza brojevnog sustava 12 BCD kod 27, 36 BC-podskupina BiCMOS 135 BCT-podskupina BiCMOS 135 BiCMOS 134, 137 binama znamenka 13, 23 binarna znamenka najnižeg brojnog mjesta 14,

23binarna znamenka najvišeg brojnog mjesta 14,

23binarni brojevni sustav 13, 23 binarni signali 15 binarni zarez 13, 23bistabil 172, 174, 176, 177, 180, 181, 182, 184,

189bistabilni multivibrator 172, 189Booleova algebra 39, 57bridom upravljani bistabi 177, 189brojevni sustavi 11, 12, 13, 15, 17, 19, 23brojno mjesto 13, 14, 23brzina rada 88brzina rasprostiranja 152

C

CMOS 124, 126, 130, 131, 137 CMOS velike brzine 130, 137 CMOS kompatibilan s TTL 130, 137

D

davač impulsa 165, 169D-bistabil 176, 189decimalni brojevni sustav 12, 23De Morganovi teoremi 61, 69detektor brida 177digitalna elektronika 11, 23digitalni sklopovi 11dijeljenje frekvencije 181, 199dinamički faktor razgranjivanja 115, 117dinamički utrošak snage 129, 137disjunkcija 42dopuštenje prolaza impulsa 41, 43, 46, 48, 77,

78dvojnost logičkih operacija 62, 69 dvolinijsko kućište 49, 50 dvosmjerna sklopka 132, 137 dvostruki bistabil 181, 189 dvostruki vod 151 dvožilna linija 151

E

EBCDI 32, 36 ECL 115, 117 ekvivalencija 78, 80 excess-3 kod 28, 36 EX-ILI 77 EX-NILI 78

F

faktor ispune 213, 215 faktor razgranjivanja 87, 91

237

faktor refleksije 152, 161 FAST 113, 117 F-podskupina TTL 113 FCT-podskupina BiCMOS 135

G

generiranje impulsa 210, 212 Grayev kod 30, 36

H

Hammingov kod 34, 36 HC-podskupina CMOS 130, 137 HCT-podskupina CMOS 130, 137 heksadecimalni brojevni sustav 19, 23 H-podskupina TTL 111

I

I 40, 53, 80 identitet 80 IEC 39 ILI 42, 53, 80 implikacija 80 impuls ritma 174, 189 imunost na smetnje 87 inhibicija 80 inverzija 44 isključivo ILI 77, 79 isključivo NILI 78, 79 izl izna struja 86, 91 izlazni napon 82, 91

J

jednostavni bistabil 173 jednostavni vod 151 jednožilna linija 151 JK-bistabil 180, 189

_K_ ____

karakteristična impedancija 151 karakteristični otpor 151, 161 koaksijalni kabel 151 kod 27, 28, 29, 30, 32, 34, 36 kodovi za ispravljanje pogrešaka 34 kodovi za otkrivanje pogrešaka 33

kombinacijski sklopovi 39kompatibilnost digitalnih sklopova 130, 139,

149komplement 21, 23komplementiranje 21, 23konjunkcija 40kratki spoj 163, 169kućište za površinsku montažu 49, 50kvazistabilno stanje 171

L

logička algebra 39, 57, 58, 69 logička shema 51, 53 logička sonda 165, 169 logički simbol 39, 53 logički sklop 39, 40, 53, 72 logički sklop I 40, 53 logički sklop ILI 42, 53 logički sklop NE 44, 53 logički sklop NI 45, 53 logički sklop NILI 47, 53 logički umnožak 71, 75, 79 logički zbroj 72, 74, 79 I^podskupina TTL 111 LS-podskupina TTL 112 LSB 14, 23 LSD 13, 17, 23 LSI 50

M

maksimalna frekvencija 90, 185, 189 maksterm 74 minimizacija 60 minterm 71monostabil 198, 199, 206, 208, 219monostabilni multivibrator 198, 208MOS 121MSB 14, 23MSD 13, 17, 23MSI 50

N

napon napajanja 84, 91 naponski upravljani oscilator 214, 215 NBCD-kod 27 NE 44, 53

238

negacija 44, 80 neparni paritet 33, 36 NI 45, 53, 80 NILI 47, 53, 80 NMOS 121, 137

0______

odvojno pojačalo 156, 161 oktalni brojevni sustav 17, 18, 23 optoelektronički vezni element 160 osjetljivost na statički elektricitet 124, 126 osnovica brojevnog sustava 12 otvoren izvod 169 otvoren kolektor 103, 117 otvoren odvod 131, 137 otvoren ulaz 100, 117, 125

P_________

paralelni vodiči 158paritetni bit 33, 36parni paritet 33, 36Piercova funkcija 47pleteni par žica 151plosnato kućište 49, 50PMOS 121, 137poboljšani CMOS 131, 137poboljšani Scliottkv 113, 117poboljšani Schottky male snage 113, 117ponovno okidanje 198, 208pravila logičke algebre 57, 69prekid izvoda 164prekid veze 165preslušavanje 158, 161pretvorba brojeva različitih brojevnih sustava

15, 18, 20 prilagođenje 152, 161 protutaktna sklopka 95, 117

___R

redundancija 61 refleksija 153reflektirajući binarni brojevni sustav 30 relativni brojevi 21

S

sabirnica 110, 135 samokomplementirajući kod 29

Schmittov okidni sklop 107Schottky TTL 112, 117Schottky TTL male snage 112, 117sekvencijski sklopovi 39Shaefferova funkcija 45sinkroni ulaz 174, 189sklop s otvorenim kolektorom 103, 117sklop s tri stanja 108, 131sklop za pomak razine 144, 149složeni logički sklopovi 71snažni logički sklop 105, 117S-podskupina TTL 112spojeni I 104, 118spojeni ILI 116, 118SR-bistabil 172, 190SSI 50stabilno stanje 171 stanje visoke impedancije 108 statički faktor razgranjivanja 115, 118 statički utrošak snage 128, 137 strujna sonda 166, 169

tablica stanja 39, 53težina brojnog mjesta 12, 13, 14, 17, 19, 23težinski kod 27, 36tiskana veza 151TTL 94, 97, 111, 118TTL male snage 111, 118TTL velike brzine 111,118

U

ulazna struja 86, 91ulazni napon 85, 91univerzalnost logičkih sklopova 66, 69upravljani bistabil 174, 190usukani par žica 151utrošak snage 84, 92

V

višestruke refleksije 153, 161 višestruki vod 151 VLSI 50vremenski sklop 217, 219, 220 vrijeme držanja 185, 190 vrijeme kašnjenja 89, 92

239

vrijeme pada 90, 92 vrijeme porasta 90, 92 vrijeme postavljanja 185, 190

Z

zabrana prolaza impulsa 41, 43, 46, 48, 77, 78 zakon asocijacije 58, 69 zakon distribucije 58, 69

zakon komutacije 58, 69 zakoni logičke algebre 58 zalihost 61znamenka najnižeg brojnog mjesta 13, 14, 17,

19, 23znamenka najvišeg brojnog mjesta 13, 14, 17,

19, 23zrcalni binarni brojevni sustav 30, 36

Školska knjiga, d.d., Zagreb Masarykova 28

Za izdavača: ANTE ŽUŽUL, prof. • Predsjednik Uprave: dr. sc. DRAGOMIR MAĐERIĆ Tisak dovršen u travnju 1999.

Documents

Stanko Pauraović Digitalna elektronika I - · PDF fileStanko Paunović DIGITALNA ELEKTRONIKA 1. svezak brojevni sustavi i kodovi, logički sklopovi, skupine integriranih digitalnih