TTL-pred 4-Digitalna Elektronika

7/26/2019 TTL-pred 4-Digitalna Elektronika

1/18

3. 6. Tranzitorsko-tranzitorska logika( Transistor Transistor Logic ) TTL

- Sprega uloza sa jedininim elementima kola ostvarena je prekotranzistora.

-

U integriranoj tehnologiji to su najee multiemiterski ulazni tranzistorisl.3.14.

Sl.3.14

- Osnovna ema TTL NI kola data je na slici 3.14a.- Prepolarizacija spoja baza kolektor tranzistora T3 u zasienju i

rastereenje parazitne kapacitivnosti baze tranzistora T3 vri se preko


2/18

kolektorske struje tranzistora T1 to ova kola ini znatno brim od DTLkola.

- Nedostatak ovog kola je niska margina uma.

Sl 3.14aProblem niske margine uma moe se eliminisati pomou tipine konfiguracijeNI kola sa tro-emiterskim ulaznim tranzistororm u TTL logici prikazanim naslici 3. 15.

Sl. 3. 15


3/18

3.4.1 Princip rada NI - TTL kolaPredpostavimo da su svi ulazi NI kola na slici 3.15 na nivou logike 1. Tadatranzistor T1radi u inverznom reimu (struja kroz emiter je zanemarljiva).Napon u bazi T1 moe da postane dovoljno velik da tranzistori T3 i T4odu uzasienje.Vrijednost tog napona je:

SBETSBETBCTBT VVVV 3411 ++= =0,7V+0,75V+0,75V = 2,2V

Kako je tranzistor T4u zasienju baza tranzistor T2je na naponu 0,95VOvaj napon nije dovoljan da tranzistor T2provede, pa je izlaz na nivou log0.

Neka su sada svi ulazni signali, ili bar jedan od njih na nivou log 0 (0,2 V)tranzistor T1vodi, a tranzistor T4vrlo brzo prelazi u zakaeno stanje jer senjegova baza rastereuje kolektorskom strujom tranzistora T1.Baza tranzistora T3je na 0V i on je zakaen.Tranzistor T2vodi pa je naponsko nivo signala na izlazu:

DBETCCo VVVV = 2 = 5V - 0,75V - 0,75V = 3,5V,

to odgovara nivou log1.Serijska veza otpornika Rc2tranzistora T2i diode D (outoput circuit)predstavlja relativno malu izlaznu otpornost preko koje se nabija izlazni

parazitni kapacitet tranzistora T3to doprinosi brzini rada kola. Spoj na slici3.15 je poznat i kao totem pole spoj.Uloga diode D je da osigurava da je tranzistor T2zakaen kada su ulazi nanivou log 1.Na slici 3. 15. a) data je prenosna karakteristika NI kola u integriranoj TTLlogici.


4/18

Sl.3.15a)

Pad karakteristike izmeu 3,6 i 2,6V odgovara prolasku tranzistora T3krozlinearni reim prilikom prelaska iz zakoenog stanja u stanje zasienja (kadulazi poprimaju vrijednost log1).Rastereivanje baze tranzistora T3vri se dijelom preko otpornika Re, a veimdijelom preko poveane kolektorske struje koja se pojavi kroz tranzistore T2iT3jer tranzistor T2brzo provede zbog vrlo brzog koenja tranzistora T4.Zbog ovih strujnih udara dolazi do poveanja potronje TTL krugovaposebno na visokim frekvencijama.Za kolo na slici 3.15. nivo log 1 na izlazu je relativno nizak, posebno privelikim optereenjima kada je kolektorska struja tranzistora T2velika todovodi do velikog pada napona na otporniku Rc2.Ovo zahtjeva veliko pojaanje tranzistora T2i mali otpor otprnika Rc2Meutim, ovakva situacija moe prouzrokovati pregrijavanje tranzistora T2idiode D i njihov nekorektan rad.Pretpostavimo da je IC2 = 10mA. Tada je nivo log1 na izlazu 2,8V.Za vee optereenje na izlazu, nivo log 1 bi bio jo manji to bi dovelo donepouzdanog rada kola.

Da bi se prevaziao ovaj nedostatak umjesto tranzistora T2i diode D koristi seDarlingtonov spoj tranzistora T6i T2sl. 3.16.


5/18

Sl. 3.16

Diode na ulazu slue za zatitu kola od negativnih impulsa.Na ovaj nain postignuto je veliko strujno pojaanje, a ulogu diode D preuzimanapon VBEna tranzistoru T2.Pomou sklopa na sl.3.16 mogue je puniti parazitne kapacitete vrnom

strujom do 50mA, a da srednja disipacija snage ne prelazi 5 mW.NI - TTL logiko kolo u monolitnoj integriranoj tehnologiji je veoma brzozbog manje vrijednosti otpornika u kolektoru, bre prepolarizacije i bregpranjenja parazitnih kapaciteta u bazama tranzistora, ali troe vie energije.Rastereenje baze tranzistora T3vri se preko kolektorske struje tranzistora T5to doprinosi brzini rada kolaZa kolo na slici 3.16. nivo log 1 pri izlaznoj struji 10 mA je 4,4Vto predstavlja garantovanu vrijednost nivoa log 1

3. 3. 1. TTL logika kola sa otvorenim kolektoromTipino NI TTL logiko kolo sa otvorenim kolektorom prikazano je na sl.3.17.


6/18

Sl.3.17.

Napajanje izlaznog tranzistora vri se iz spoljanjeg izvora preko spoljanjegotpornika,Broj jedininih optereenja se moe poveati ako se povea spoljanjaotpornost R.Zbog ovoga se i koriste TTL kola sa otvorenim kolektorom. Pomouotvorenog kolektora mogue je upravljati vanjskim izvorom, relejem, leddiodom i sl. u ON/OFF reimu rada.Najvea vrijednost otpornika R odreuje se iz uslova:

)1()0()1(

)1( maxmaxmin0

ic

cc

p INIR

VVI +=

=

Standardna TTL kola ne mogu da se paraleluju (oiavaju) zbog malihizlaznih otpornosti dok je kod TTL kola sa otvorenim kolektorom to mogue.Napajanje izlaznih tranzistora kod paralelovanja TTL kola sa otvorenim

kolektorom vrii se preko zajednikog otpornika.


7/18

3. 3. 2. otkijeva TTL logika integrirana kola

Najvea slabost standardnih TTL kola je ipak njihova brzina koja zavisi odvremena prepolarizacije spoja colektor baza izlaznog tranzistora i vremenarastereenja parazitnih kapaciteta baze tog tranzistora prilikom promjenelogikog stana.Da bi se postigla vea brzina TTL kola koriste se otkijeve diode tako da jekatoda spojena u kolektor a anoda u bazu tranzistora sl. 3. 18.

sl.3.18Kod otkijeve diode umjesto p tipa poluprovodnika koristi se metal. Zavisnood vrste metala prag provoenja otkijeve diode se kree od 0,2-0,5V.otkijeva dioda je polarizovana kada je metal pozitivno polariziran u odnosuna poluprovodnik


8/18

Sl.3.18a.

Tipino otkijevo TTL NI logiko kolo prikazano je na sl.3.18a.Vrijeme rastereenja svih dioda pri inverznoj palarizaciji je veoma kratko, reda

50 ps jer je pove

anje elektrona u metalu pri vo

enju diode zanemarljivo uodnosu na koncentraciju slobodnih elektrona,otkijeva dioda izmeu baze i kolektora sprijeava da tranzistor ode uzasienjje. Uslov je da pad napona na otkijevoj diodi mora biti manji od 0,65V za sicilijumov tranzistor.Na brzinu NI kola u standardnoj TTL logici presudno. utie rastereenje bazetranzistora T3, sl.3.15, pri promjeni izlaza iz stanja log 0 u stanje log 1.Kod otkijeva NI - TTL kola na izlazu je otkijev tranzistor T4 koji ne ide uzasienje, a rastereenje njegove baze se vri preko otkijevog tranzistora T6 i

otpornika od 350E sl. 3.18..otkijeva TTL logika kola u literaturi su poznata kao nezasienalogika kola.NI - TTL kolo na slici 3.18. je iz serije 74LS00.otkijeva TTL kola imaju veu potronju od standardnih TTL kola.Vrijeme kanjenja u otkijevim TTL kolima je reda 3ns.


9/18

3. 3. 3. Logika kola sa tri stanja -TSLIzlaz ovih kola pored stanja log 0 i log 1 ima i tree stanje - iskljuenostanje.U ovom stanju kolo je preko velike izlazne impedanse (kako prema masi tako iprema naponu napajanja) odvojeno od ostatka strukture vezane na izlaz.Jednosatvno NOT - TTL kolo sa tri stanja prikazano je na slici 3.19.

A je ulazni signal a preko E ulaza dovodi se upravljaki signal.Kad je E ulaz na nivou log 1 kolo se ponaa kao standardno NI -TTL kolo.Kada se na ulaz E dovede nivo logike 0 bez obzira na stanje ulazatranzistori Q3i Q4su zakaeni. Izlaz F ima veliku impedansu (tranzistor uzakaenom stanju) prema masi i prema naponu napajanja. To praktino znaida je NI kolo odvojeno od ostatka elektronske strukture.

Sl.3.19.Elektronska ema tipine TSL elije data je na slici 3.19a.Ako je na onemoguavajuem ulazu nivo log0 kolo se ponaa kao NI TTLlogiko kolo. Ako je na onemoguavajuem ulazu nivo log1 na izlazu je stanje

visoke impedanse.


10/18

Sl.3.19a

Kola sa tri stanja se koriste gdje se javlja potreba prikljuenja vie logikihkola na zajedniku liniju, to omoguava velika izlazna struja kada je kolo ustanju log1.Koritenjem kola sa tri stanja moe se smanjiti broj veza u digitalnimstrukurama i upravljati optereenjem zajednikih vodnih linija.

3. 3. 4. Karakteristike TTL logikih kola

Analizu karakteristika TTLlogikih kola izvrit emo na primjeru standardnogNI - TTL kola sl.3.15

Vremena kanjenja

Na vrijeme kanjenja prednje ivice izlaznog signala dominantno utie otpor Rc2u kolektoru tranzistora T2, otpornost tranzistora T2u voenju i otpornost diodeD u voenju preko kojih se puni parazitni kapacitet tranzistora na izlazu. Oveotpornosti su poznate i kao pull-upotpornosti. Tipina vrijednosti vremena

porasta prednje ivice izlaznog signala je tPLH = 11 ns.Na kanjenje zadnje ivice izlaznog signala kod standardnog NI - TTL koladominantno utie brzina ulaska u zasienje tranzistora T3. Tipina vrijednostkanjenja zadnje ivice standardnog TTL kola jetPHL = 7 ns (tabela 3.1)Iz ovoga se moe zakljuiti da je maksimalna brzina standardnog TTL kolareda 30 MHZ.


11/18

Margina uma

Margine uma za standardno NI - TTL kolo mogu se proraunati prema emina sl 3.15. U praksi se kod prorauna margina uma umjesto VImax(0) i Vomin(1) uzimaju tipine vrijednosti napona V

IT(0) i V

OT(1) respektivno to u

proraunu daje veu vrijednost za margine uma.Tipine vrijednosti margina uma za tipino NI-TTL (7400 kolo tab.3.1) su0,4V.Faktor grananja (Fan-out)

Tipina vrijednost faktora grananja za NI TTL kolo sl.3.15 je 10.Faktor grananja za NI TTL kolo sa Darlingtonovim spojem tranzistora naizlazu sl.3.16 je dvostruko vei.

Karakteristike pojedinih tipova NI kola u TTL logici prikazane su u tabeli3.1.

Tab. 3.1.


12/18

3. 4. Emiterski spregnuta logika ECL

Emitter coupled Logic (ECL) predstavlja nezasienu familiju integriranihkola u bipolarnoj tehnologiji, Osnovna elija ECL tipa logike je ILI/NILI

logi

ko kolo

ija je struktura data na slici 3.20.

Sl.3.20.

U ECL logici ILI (NILI) kolo ima prednost u odnosu na NI (I) kolozbog jednostavnije realizacije.Kod ovih logikih kola kolektori i emiteri ulaznih tranzistora su spregnuti.Zahvaljujuu injenici da tranzistori rade u linearnom reimu (na granicizasienja) rastereenje baza tih tranzistora prilikom promjene logikih stanja jeveoma brzo, pa ECL logika predstavlja veoma brzu bipolarnu logiku.Baze izlaznih tranzistora T3i T4( sl. 3.21) se rastereuju preko kolektorskihstruja tranzistora T1 i T2.Upravljanje reimom rada ulaznih tranzistora T1i T1i tranzistora T2koji je udeferencijalnom spoju sa ulaznim tranzistorima vri se upravljanjem strujomemitera.Struja emitera, koji su meusobno spojeni, u jednom logikom stanju jekonstantnaIzvor konstantne struje ine diferencijalna pojaala.


13/18

Sl.3.213. 4. 1. ECL kola sa usklaenom logikom

Na slici 3.22 data je dvo-ulazno ILI/NILI ECL logiko kolo sa podeenimizlazima.

Sl.3.22


14/18

Tranzistori T4 i T5 predstavljaju emiterska sljedila i slue za podeavanjenivoa izlaznih signala.Potrebno je uoiti da i ovi tranzistori rade u linearnom reimu zahvaljujuikonstantnoj struji u emiterima. Izvor konstantne struje predstavljaju otpornostii naponski izvor VTT:Prednost ove konfiguracije je to zadrava veliku brzinu, a zbog maleotpornosti kolektor emiter u linearnom reimu izlazna struja je velika, pa je ifaktor grananja ( fan out) ovih kola velik, do 30.Tipina vrijednost kanjenja u ECL kolinna je 4 ns, a kod brzih ECL kolareda1ns, a disipacija 20nW.Na slici 3.22. prikazano je vrlo bzo ECL ILI/NILI kolo.Cijena brzine ECL kola plaa se znatno veom potronjom u odnosu na TTL

kolo.Ovo kolo se moe izvesti i sa otvorenim emiterom. Margine uma ECL kola suveoma male i iznose tipino 0,15 V. Zbog ovako malih margina uma vodi serauna o sprijeavanju pojave uma u kolu. To se postie ako je Vcc1 = Vcc2 =0V, napajanje Vcc je na uzemljenju.U tabeli 4 date su uporedne karakteristike dvoulaznog ILI/NILI kola urazliitim izvedbama ECL Logike.

Tab.4.

ECL kola se koriste samo kada je to nuno, u dijelu elektronske strukture gdjese zahtjevaju velike brzine (reda nekoliko stotina MHZ).U normalnom radu naponi napajanja Vcc1i Vcc2su na masi, VEE= -5,2 V, a VTTi VEEje od -2V do 0V


15/18

Vrijednost (minimalnog) nivoa logike 0 je -1,75 V, a nivoa logike 1 je ---0,9 V.Kada je napon Vcc1i Vcc2na masi umovi u kolu su najmanji, Ovo je veomavano jer je razlika u nivou log 1 i log 0 svega 0,85 V.Ako su ulazi A i B (jedan ili oba) na nivou log 1 (0,9 V). Emiteri tranzistoraT1A, T2Bi T2su na naponskom nivou -1,6 V (-0,9+(-0,7)V).Napon izmeu baze i emitera tranzistora T2je takav da je on zakaen. To sepostie pomou dioda D1, D2, otpornika 1,958 K.. i tranzistora T3.Poto je tranzistor T2zakaen tranzistor T4je u linearnom reimu to se postieupravljanjem emiterskom strujom tranzistora T4preko strujnog izvora kogaine otpornik od 50 E i izvor VTT= -2 V. Izlaz kola A+B je na nivou log 1 (-0,9 V), a izlaz kola A+ B na nivou log 0(- 1.75V).Kada su oba ulaza na nivou log 0 (-1,7 V), tranzistori T1Ai T1Bsu zakaeni, a

tranzistor T2vodi.Struja kroz otpor 365 E.. postaje [(-2,15-(-5,2)/0,365] = 8,2mA.Ova struja na otporniku 112E pravi pad napona -0,94 V. Dakle baza tranzistoraT4je na -0,94 pa izlaz A +B odgovara nivou log 0 (-1,75 V).Poto se tranzistori T1Ai T1Bzakoeni napon u bazi tranzistora T5je 0 V, patranzistor T5vodi, na izlazu je nivo log 1 (-0,9 V).Prenosna karakteristika ECL kola, sl.3.21 data je na sl 3.23

Sl.3.23

Oblast IIje oblast kada oba tranzistora u diferencijalnom spoju (T1i T2) radeu linearnom reimu. Tada je ulazna otpornost kola mala. Ova oblast predstavljaprelazni reim rada i potrebno je da traje to krae jer utie na brzinu rada kola.


16/18

U oblasti Itranzistor T2vodi, a T1je zakaen.Nivo izlaznog signala NOR je na nivou log 1 (-0,9 V)U oblasti III tranzistor T1vodi, a tranzistor T2je zakaen. Sada je izlaz NORna nivou log 0.Oblast IVpredstavlja oblast zasienja tranzistora T

1to se u ovim okolnostima

izbjegava kako se ne bi ugrozila brzina kola.Mogue je formirati oieni izlaz sa ECL kolima i tako dobiti razliite izlaznefunkcije sl. 3.24.

Sl.3.24

3. 5. Sprega kola DTL/TTL i ECL logike

Zbog razlike u naponskim nivoima logikih stanja, itegrirana kola u TTL iECL logici ne mogu se direktno sprezati.Tipine vrijednosti naponskih nivoa log 0 i log 1 kod TTL kola su 0,2 V i3,5 V respektivno, a kod ECL kola -1,7 V i -0,8 V respektivno.Da bi se povezala DTL/TTL i ECL kola mora se izvriti naponsko prilagoenjeizlaznih napona.Kod prelaska sa DTL/TTL na ECL kolo prilagoenje izlaznih napona vri sepomou naponskog djelitelja (primjer sl.3.25).


17/18

Sl.3.25.

Vrijednost otpornika se prorauna tako da nivou log 0 na izlazu DTL/TTLkola od 0,2 V odgovara nivou log 0 na ulazu ECL kola od -1,7 V. Takoernivou log 1 na izlazu DTL/TTL kola odgovara nivo log 1 na ulazu ECLkola od -0,8 V.Da bi se povezala ECL i DTL/TTL kola mogue je koristiti spoj kao na sl.3.26.

Spreno kolo ine tranzistori T5 dioda D1i otpornik. Ulazni tranzistori T3i T4su spojeni na 5V umjesto na 0V kako je u standardnoj strukturi. Mogue jerealizovati i drugaije strukture za spregu ECL i DTL/TTL ligikih kola.


18/18

Sl.3.26.

.

Documents

TTL-pred 4-Digitalna Elektronika