UNIVERSITA' DEGLI STUDI DI BOLOGNAFACOLTA' DI INGEGNERIA

Corso di Laurea Magistrale in Ingegneria Informatica

 Progetto di Calcolatori Elettronici M: “Estensione set d’istruzioni DLX””

Calcolatori Elettronici M Prof. Giovanni Neri,

Prof. Stefano Mattoccia

Realizzato da:Benini Paolo

 

Anno Accademico 2009 – 2010

OBIETTIVO

Estensione al set di istruzioni DLX

Istruzioni di memoria

Istruzioni aritmetiche unsigned

Istruzioni logiche

2

CARATTERISTICHE DLX

3

MAPPING DELLE ISTRUZIONI(FILE GLOBAL.VHD)

4

SET ISTRUZIONIR I F

ADDU rd,rs1,rs2 ADDUI rd,rs1,imm DIV fd,fs1,fs2

SGT rd,rs1,rs2 LB rd,imm(rs1) DIVU fd,fs1,fs2

SUBU rd,rs1,rs2 LBU rd,imm(rs1) MULT fd,fs1,fs2

MULTF fd,fs1,fs2* LH rd,imm(rs1) MULTU fd,fs1,fs2

LHI rd,imm

LHU rd,imm(rs1)

ORI rd,rs1,imm

SB imm(rs1),rd

SGTI rd,rs1,imm

SH imm(rs1),rd

SUBI rd,rs1,imm

SUBUI rd,rs1,imm5

Codificata come

istruzione di tipo R anche se è di tipo F

INSTRUCTION FETCH(FILE FETCH_STAGE.VHD)

6

Sono inserite nel codice le istruzioni macchina da

eseguire.

ISTRUCTION DECODE(FILE DECODE_STAGE.VHD)

7

Sono decodificate le istruzioni: è discriminato il

formato e il codice operativo dell’istruzione

EXECUTE(FILE EXECUTE_STAGE.VHD)

8

Implementazione delle istruzioni aritmetiche (senza segno) e logiche

R I F

ADDU rd,rs1,rs2ADDUI rd,rs1,imm

DIV fd,fs1,fs2

SGT rd,rs1,rs2ORI rd,rs1,imm DIVU fd,fs1,fs2

SUBU rd,rs1,rs2 SGTI rd,rs1,imm MULT fd,fs1,fs2

SUBI rd,rs1,imm MULTU fd,fs1,fs2

SUBUI rd,rs1,imm

MEMORY(FILE MEMORY_STAGE.VHD)

9

Qui vengono implementate le istruzioni di memoria: le Load (con e

senza segno) e le Store

I

LB rd,imm(rs1)

LBU rd,imm(rs1)

LH rd,imm(rs1)

LHU rd,imm(rs1)

SB imm(rs1),rd

SH imm(rs1),rd

WRITE BACK(FILE WRITEBACK_STAGE.VHD)

10

Viene eventualmente aggiornato il contenuto del Register File (se STORE non

fa nulla)

CONSIDERAZIONI

DLX pipeline Rappresentazione dei dati in VHDL

11

SVILUPPI FUTURI Istruzioni Floating Point Segnali INT e TRAP Controllo allineamento e salti