1

UNIVERSITÁ DEGLI STUDI DI MILANO

Facoltá di scienze Matematiche, Fisiche e Naturali

Corso di laurea in Fisica

Studio teorico e sperimentale di un preamplificatore di carica

integrato dotato di range – booster innovativo

Relatore: Prof. Alberto PULLIA

Correlatore: Prof. Stefano Riboldi

Tesi di laurea di:

Capra Stefano

Matr. N. 790776

PACS 85.40.V

Anno Accademico 2011 - 2012

2

Indice

Introduzione............................................................................................................................... Pagina

Capitolo 1 - Relatori HPGe e relative front – end come detector per la fisica nucleare.......... Pagina

1.1 – Caratteristiche generali di un rivelatore HPGe.......................................................... Pagina

1.2 – Front – end elettronico: requisiti per la spettroscopia.............................................. Pagina

1.3 – Il preamplificatore di carica: un integratore approssimato....................................... Pagina

1.4 – Analisi strutturale del circuito.................................................................................... Pagina

Capitolo 2 – Il preamplificatore di carica: dispositivo integrato ottimizzato per rivelatori

HPGe ....................................................................................................................... Pagina

2.1 – Motivazioni e difficoltá legate al passaggio da un dispositivo ad elementi discreti

ad una soluzione integrata......................................................................................... Pagina

2.2 – Studio del preamplificatore: stadio di ingresso discreto e stadio integrato............... Pagina

2.2.1 – A0(s) e A0(0): calcolo del guadagno ad anello aperto in frequenza

e in continua.................................................................................................. Pagina

2.2.2 – Guadagno del preamplificatore (configurazione closed loop) e

valutazione della banda passante ................................................................ Pagina

2.3 – Valutazione delle principali sorgenti di rumore riferite all’ingresso.......................... Pagina

2.3.1 – ENC: equivalent noise charge....................................................................... Pagina

2.3.2 – Misura in laboratorio della ENC.................................................................... Pagina

Capitolo 3 – Stadio di uscita del preamplificatore di carica: buffer a bassa impedenza ........... Pagina

3.1 – Stadio di uscita: descrizione e confronti con altre soluzioni....................................... Pagina

3.2 – Stadio di uscita e source follower a confronto........................................................... Pagina

3.3 – Analisi time – domain dello stadio di uscita e del suo anello di retroazione.............. Pagina

3.4 – Analisi in frequenza dello stadio di uscita e della sua rete di feedback...................... Pagina

3.5 – Struttura del bootstrap............................................................................................... Pagina

Capitolo 4 – Dispositivo di fast reset ............................................................................................ Pagina

4.1 – Analisi circuitale del dispositivo di reset ..................................................................... Pagina

4.2 – Comparatore con retroazione resistiva in configurazione “Trigger di Schmitt”.......... Pagina

4.3 – Lo switch deviatore di corrente................................................................................... Pagina

4.4 – Processo di fast reset: metodo di generazione della corrente ed effetti

sul preamplificatore.................................................................................................... Pagina

4.4.1 – Analisi time – domain del processo di reset.................................................. Pagina

4.4.2 – Comportamento del circuito in caso di profonda saturazione...................... Pagina

3

Capitolo 5 – Recupero dell’informazione energetica durante la procedura di fast reset ........... Pagina

5.1 – Recupero dell’informazione energetica di un segnale che provoca saturazione........ Pagina

5.1.1 – Relazione tra carica iniettata e tempo di reset.............................................. Pagina

5.2 – Relazione tra tempo di reset ed energia dell’evento all’interno del rivelatore.......... Pagina

5.3 – Studio del segnale digitale di reset............................................................................. Pagina

5.3.1 – Dipendenza del transiente di reset dalla temperatura di lavoro..................... Pagina

5.3.2 – Analisi del segnale FR nella condizione di “worst case”................................... Pagina

Capitolo 6 – Layout dell’integrato e prove sperimentali ............................................................ Pagina

6.1 – Layout del dispositivo in versione “compatta”.......................................................... Pagina

6.2 – Layout del dispositivo in versione “estesa”............................................................... Pagina

6.3 – Layout dei singoli blocchi circuitali............................................................................ Pagina

6.4 – Risultati sperimentali................................................................................................. Pagina

Conclusioni................................................................................................................................... Pagina

4

INTRODUZIONE Nei moderni esperimenti di fisica nucleare, per esempio quelli rivolti all’indagine delle risonanze giganti o

dei nuclei lontani dalla valle di stabilitá, si possono generare fasci di particelle cariche di notevole energia,

arrivando a sfiorare i 100MeV. In tali contesti, a rivelatori al germanio iper puro (HPGe), segue un

tradizionale front – end costituito da premplificatore di carica, amplificatore formatore e, per finire, un ADC

con conseguenti strumenti per la memorizzazione dei dati.

A basse energie (ragionevolmente fino a qualche MeV) tale catena soddisfa pienamente i requisiti degli

sperimentatori. Essi possono spingersi ben oltre la banale registrazione dell’informazione energetica: si

effettua ormai comunemente la Particle Discrimination applicando tecniche di Pulse Shape Analysis e con

analisi di tipo temporale si ottengono informazioni spaziali sul luogo dell’interazione all’interno del

rivelatore.

I problemi sorgono quando i rivelatori producono segnali di corrente equivalenti a decine di MeV. I

preamplificatori di carica possiedono uno swing di tensione limitato dai rail di alimentazione. In tali contesti

il segnale troppo intenso porta tali dispositivi in saturazione e l’informazione viene irrimediabilmente persa.

Bisogna sottolineare che questo fenomeno diviene logicamente piú grave all’abbassarsi delle tensioni di

alimentazione, trend che va consolidandosi negli ultimi anni a causa del passaggio dalla tecnologia discreta

a quella integrata: infatti i singoli transistori all’interno di un ASIC possiedono tensioni di rottura

decisamente minori rispetto ai componenti tradizionali a causa dei processi di miniaturizzione.

Ulteriore parametro da considerare, il tempo di recovery: in proporzione un preamplificatore in saturazione

impiega molto piú tempo a scaricarsi rispetto ad uno in condizioni di utilizzo normali. Questo comporta un

“acciecamento prolungato” del dispositivo, durante il quale si perde qualunque segnale in arrivo.

Dato il contesto iniziale, non intuendo in quale modo si possa riprogettare un preamplificatore di carica

senza passare per il consueto integratore retroazionato, l’unica soluzione consiste nel realizzare un

dispositivo ausiliario in grado di riconoscere quando il sistema entra in saturazione e capace di intervenire

in modo mirato per riportare lo stadio di integrazione in condizione operativa.

Il circuito analizzato in questo lavoro di tesi non solo svolge le mansioni sopra definite, ma, se sopraggiunge

una saturazione, recupera, in fase di reset, l’informazione energetica per mezzo di un sistema di

conversione carica – tempo dotato di ottima linearitá. Al di sotto dei 10MeV il circuito di “fast reset” resta

quiescente, permettendo al preamplificatore di svolgere il suo normale ruolo. Superata tale soglia, quando

il segnale porta l’elettronica al limite di utilizzo, il circuito di sense attiva la scarica forzata del condensatore

di retroazione ed in contemporanea viene generato un segnale digitale con durata proporzionale alla carica

recuperata, in quanto il circuito di fast reset opera per mezzo di un generatore di corrente costante (la

costante tempo / energia é 150 nS / MeV).

5

A causa della complessitá di tale struttura, il funzionamento del dispositivo non é perfettamente

simmetrico, ossia non presenta uguale comportamento cambiando la polaritá del segnale in ingresso. Nel

caso specifico il circuito di fast reset interviene esclusivamente per segnali negativi, mentre la saturazione

positiva non viene recuperata.

Sono state eseguite simulazioni accurate sul comportamento del dispositivo includendo i parassitismi

dovuti al layout. In laboratorio sono state effettuate misurazioni sul comportamento di alcuni prototipi e

sulle loro effettive prestazioni di rumore. Si é inoltre scovata la causa di un comportamento iniettante del

sistema in corrispondenza dell’accensione e spegnimento del circuito di reset.

Sebbene il design iniziale preveda l’aggiunta di alcuni componenti discreti esterni tra cui un transistore JFET

posto all’ingresso, futuri sviluppi possono portare ad una soluzione monolitica, senza l’utilizzo di elementi

esterni all’integrato. Nello specifico, si prospetta di sostituire tale primo stadio con una struttura CMOS, che

sia le simulazioni che una realizzazione fisica confermano avere prestazioni equivalenti (fatto salvo il

problema del rumore). Lavoro di piú ampio respiro sará invece la sostituzione della resistenza di feedback

(troppo grande e dispendiosa per essere tradotta su silicio) con una struttura CMOS complessa dotata delle

medesime caratteristiche elettriche e, possibilmente, di grande linearitá.

6

Capitolo 1

Rivelatori HPGe e relativo front – end come detector per la

fisica nucleare

La spettroscopia γ impone determinate caratteristiche alla catena di misura. La scelta del Germanio Iper –

Puro (HPGe) non é casuale, ovviamente, ma ponderata in base ai pregi ed ai difetti dei vari tipi di cristalli. Le

richieste non si esauriscono qui, ma coinvolgono ovviamente anche l’elettronica ad essi associata. Le linee

guida che si perseguono nel design di un front – end prestazionale sono la massima linearitá, la velocitá,

basso rumore ed elevata dinamica. Nel corso del seguente capitolo si giustifica la scelta di questa tipologia

di detector e si analizza, scomponendolo in macroblocchi, il funzionamento dell’ASIC. Dapprima si delinea il

funzionamento del preamplificatore e in seguito si analizza l’applicazione al circuito precedente del nuovo

blocco di fast reset. Sebbene il primo sia efficiente e ben progettato, la vera innovazione é costituita dal

secondo blocco, il quale libera l’integratore di carica dai comuni vincoli di dinamica imposti dalle

alimentazioni ed apre nuove possibilitá in campo spettroscopico, garantendo linearitá anche per segnali da

svariate decine di MeV (fino ad un massimo di circa 100MeV).

1.1 – Caratteristiche generali di un rivelatore HPGe

Un detector a semiconduttore per la fisica nucleare presenta una struttura molto semplice. Essa infatti é

costituita da un cristallo (in questo caso di Germanio, ma puó anche essere realizzato in Silicio) contattato

alle estremitá da due poli. Tipicamente la configurazione é quella riportata in figura 1.1. In prossimitá del

primo polo viene diffusa una regione con forte drogaggio di donatori (regione N+). Il corpo del cristallo non

viene drogato, in modo da ottenere proprietá elettriche il piú vicine possibile a quelle di un semiconduttore

intrinseco: tale condizione risulta ovviamente un asintoto teorico mai raggiungibile in una realizzazione

pratica. Infatti nonostante si possa prestare estrema cura durante l’estrusione del pezzo, non sará mai

7

possibile evitare la contaminazione della struttura cristallina da parte di elementi presenti nell’ambiente di

lavoro.

Figura 1.1 – Schema di principio di un rivelatore al Germanio

Il risultato finale é pertanto un semiconduttore con una concentrazione di impurezze inferiore a 1010

atomi/cm3: puó essere considerato come lievemente drogato P. All’allontanamento dalla condizione ideale

concorrono anche le imperfezioni del reticolo cristallino, che, rompendo la periodicitá spaziale del reticolo,

possono dare luogo a trappole elettroniche localizzate, con comportamento simile a quello di un atomo

accettore. In prossimitá del secondo polo viene diffusa una regione P+, senza altro scopo se non fungere da

contatto. Il risultato globale é una giunzione PN, ovvero, in termini piú prosaici, un diodo di dimensioni

macroscopiche. Tale giunzione viene polarizzata in inversa a tensioni anche molto elevate (nell’ordine di 1

KV). In questo modo attorno alla linea di inversione di drogaggio si crea una zona svuotata, ossia una

regione nel quale non sono presenti portatori di carica liberi, in quanto tutti ricombinati con le impuritá

della struttura a dare origine a cariche localizzate. Nella regione P ogni accettore lega a sé un elettrone

creando carica localizzata negativa. Simmetricamente in regione N ogni donatore perde un elettrone

caricandosi positivamente. Lo spessore dello “svuotamento” dipende dalla tensione inversa applicata e

dalla concentrazione di drogante secondo l’equazione 1.1 .

VqNN

W i

DA

211 1.1

8

Laddove W = XA + XD ossia la somma dello spessore di svuotamento in regione P e in regione N+.

ε é la costante dielettrica del semiconduttore in questione, q la carica del protone, V la tensione diretta

applicata alla giunzione dall’esterno, i é il potenziale di built – in ossia

2ln

i

DAi

n

NN

q

KT 1.2

NA e ND sono rispettivamente le concentrazioni di accettori nella regione P e di donatori in quella N+. Dalla

formula 1.1 si evince quale sia la dipendenza tra drogaggio di un semiconduttore, tensione applicata e

spessore della regione di svuotamento. Inoltre vale la legge

AADD XNXN 1.3

Dal momento che la regione di contatto N+ presenta una concentrazione di drogante superiore per ordini di

grandezza rispetto a quella del corpo del rivelatore, nella formula dello spessore di svuotamento la

percentuale relativa alla zona N+ é quasi trascurabile, mentre quasi tutto il corpo centrale del detector si

trova senza portatori di carica liberi.

Affinché un rivelatore svolga le proprie mansioni é necessario che l’interazione avvenga proprio in zona

svuotata. La cessione di energia da parte di un γ o una particella carica provoca fenomeni di ionizzazione,

cioé permette la separazione di elettroni e lacune inizialmente legati in forma di carica localizzata: il campo

elettrico provvede a separare gli uni dalle altre e a raccoglierli sotto forma di corrente ai contatti. Risulta

ora chiaro per quale motivo sia necessario utilizzare un cristallo iper – puro: considerando una densitá di

impurezze di soli 1010 atomi/cm3 per svuotare 1 cm lineare di semiconduttore occorre applicare una

tensione di circa 1KV. Una densitá superiore di impurezze provocherebbe un ulteriore riduzione, a paritá di

tensione di alimentazione, della regione svuotata. Utilizzando un cristallo di Silicio, al contrario, non é

possibile scendere sotto le 1020 impurezze/cm3. Questo elemento costituisce una limitazione allo spessore

utile di tali detector, che generalmente non superano pochi millimetri. Al contrario rivelatori HPGe possono

avere dimensioni di svariati centimetri, rendendoli i perfetti candidati per bloccare con assorbimento totale

raggi γ con energia dell’ordine del MeV.

Il rivelatore, in quanto diodo polarizzato in inversa, presenta ovviamente un suo rumore parallelo bianco di

tipo Shot. Infatti quando una corrente flusce attraverso una barriera di potenziale, i portatori di carica

riescono a compiere l’attraversamento a tempi casuali. Il flusso di corrente non é costante e risente della

granularitá della carica. Bisogna inoltre ricordare che il Band – gap del Germanio (0.67 eV) é minore di

quello del Silicio (1.11 eV). Le oscillazioni termiche, nel primo caso, riescono piú facilmente in zona svuotata

9

a ionizzare una coppia e-/p+ rispetto al secondo caso, contribuendo ad una maggiore corrente di buio del

detector, e, di conseguenza, un maggior rumore parallelo. Per questo motivo, al contrario dei rivelatori al

Silicio, gli HPGe vengono fatti lavorare alla temperatura di 77K, mettendoli a contatto, per mezzo di un

“dito freddo”, con l’azoto liquido. Allo stesso modo, peró, l’energy gap inferiore permette un rapporto

molto piú basso tra l’energia dell’evento e il numero di coppie di portatori di carica liberati (2,96 contro

3,76 ev/#), contribuendo a una miglior statistica e quindi ad una maggior risoluzione energetica (2 KeV @

1.332 MeV – 0.2%). Per la rivelazione dei neutroni é altresí importante un alto numero di massa al fine di

garantire un’elevata efficienza (anche in questo caso Ge 72,64 contro Si 28,08). Sempre per motivi di

efficienza, sarebbe desiderabile un rivelatore di grande superficie: bisogna peró giungere ad un

compromesso, in quanto maggiore l’area del detector, maggiore la corrente di buio che lo percorre e quindi

maggiore il rumore parallelo generato.

Normalmente un rivelatore HPGe lavora a tensioni ben piú alte (anche 4500V) di quelle necessarie per

ottenere svuotamento completo: questo per assicurarsi che anche il campo elettrico minimo presente nel

cristallo sia sufficiente a saturare la velocitá di deriva dei portatori di carica. In questo modo si minimizzano

gli effetti indesiderati dovuti ad un eventuale tempo di raccolta delle cariche eccessivamente prolungato

nel tempo, nonché si limitano gli effetti di ricombinazione elettrone - lacuna.

Questi rivelatori riescono a sopportare rate di eventi nell’ordine di 10KHz senza pile – up, avendo un rise

time di 200-300 nS: per mezzo di tecniche CFD si discriminano tempi nell’ordine dei 4-5 nS.

1 . 2 – Front end elettronico: requisiti per la spettroscopia ϒ

La ricerca nucleare odierna si spinge in aree insolite nella mappa dei nuclei: gli atomi vengono portati in

condizioni estreme al fine di porre delle risposte agli interrogativi sulla struttura nucleare. Ció é possibile

solamente grazie ad una nuova generazione di fasci radioattivi e sfruttando tecniche di spettroscopia γ.

Al fine di produrre nuclei esotici con un rate sufficiente occorrono intensitá di fascio progressivamente

crescenti. Infatti l’unico modo per popolare canali di reazione particolarmente deboli é aumentare il rate di

reazioni. Questo comporta ovviamente delle difficoltá, in quanto tanto il detector quanto la catena

elettronica si trovano ad operare a frequenze sempre piú elevate. Il singolo evento di interesse, come puó

essere la produzione di un nucleo esotico, si trova circondato da innumerevoli eventi di background, dovuti

ad un ambiente ostile con alta radioattivitá di fondo. Segnali di particelle cariche e neutroni precedono e

seguono il segnale desiderato. La gamma di energie rilasciate nel rivelatore é estremamente ampia, e, al

fine di non perdere dati preziosi, l’efficienza degli spettrometri deve essere massimizzata su tutto lo

spettro. Fondamentale é anche un’ottima risoluzione angolare: a tale scopo si prediligono rivelatori

segmentati a struttura radiale. In tal modo é possibile registrare non solo l’intensitá del γ ma anche la sua

direzione di provenienza.

10

A titolo di esempio si consideri la struttura dei detector di AGATA (Advanced Gamma-ray Tracking Array):

gli spettrometri sono costituiti da array a 4π di Germanio Iper-puro, monolitici e multi-elettrodo. Essi sono

position-sensitive e vengono implementate anche tecniche avanzate di pulse-shape analysis.

Visti i requisiti “fisici” dei dispositivi di misura, possiamo ora dedurre quali siano le richieste per l’elettronica

di front-end.

In primo luogo si chiede ovviamente basso rumore. Volendo ricostruire degli spettri con la maggior

precisione possibile bisogna evitare che il rumore circuitale provochi un’eccessivo broadening delle righe

spettrali. Per porre un limite fisico di accettabilitá, basti pensare che l’elettronica non deve corrompere il

segnale in misura maggiore di quanto non faccia il rivelatore stesso. Infatti al suo interno i processi

randomici di generazione e ricombinazione elettrone – lacuna disturbano i segnali e diminuiscono la

risoluzione energetica del setup.

Come giá accennato precedentemente, i rivelatori HPGe lavorano con un dito freddo immerso nell’azoto

liquido. Se la circuiteria dissipasse una quantitá eccessiva di energia, potrebbero verificarsi fenomeni di

microebollizione del refrigerante. Pertanto si impone un consumo energetico del preamplificatore

(anch’esso a temperature criogeniche) non superiore ai 20mW.

Al fine di applicare tecniche di tracking γ, bisogna poter analizzare la forma esatta del fronte di salita del

segnale del preamplificatore. In essa é infatti contenuta l’informazione relativa al punto di interazione del γ

all’interno del rivelatore. Si deduce quindi che il preamplificatore di carica associato debba godere della piú

ampia banda possibile, in modo da non mascherare, con il proprio fronte lento di salita, informazioni utili

agli sperimentatori. Dimensionalmente parlando, si richiede un rise time non superiore ai 20nS.

Dovendo studiare nuclei esotici, le energie di interesse vanno da pochi KeV a decine di MeV. Per questo

motivo la catena elettronica (ma soprattutto il preamplificatore di carica) deve godere di un ampio range

dinamico (anche 60 dB). Nonostante ció, capita che segnali troppo intensi portino i sistemi (il

preamplificatore o l’ADC) in saturazione. La condizione operativa non viene raggiunta subito: si parla infatti

di “tempo morto”, ossia un periodo durante il quale l’elettronica non é più in grado di ricevere e registrare

nessun segnale in arrivo. Evidentemente si desidera il piú breve tempo morto possibile. Parimenti, data

l’alta frequenza di eventi da registrare, il preamplificatore deve avere una costante di tempo breve, in

modo da riportare il segnale alla linea di base abbastanza velocemente: in caso contrario possono

verificarsi pile – up indesiderati.

Sempre al fine di poter popolare canali dell’esperimento molto rari, le misure sotto fascio possono protrarsi

per lungo tempo. Durante l’esperimento, peró, la catena elettronica deve subire, al fine di non corrompere

i dati, il piú piccolo drift possibile. Infatti fluttuazioni nel guadagno (per esempio a causa di variazioni di

temperatura) possono deteriorare la risoluzione spettrale della presa dati. Nel caso specifico del

preamplificatore, si cerca un guadagno di anello particolarmente elevato (nell’ordine di 103), in modo da

11

garantire un guadagno ad anello chiuso stabile. Considerando le prestazioni del rivelatore come deadline di

riferimento, si tollerano errori dello 0,2% nell’ordine di grandezza del MeV.

Nonostante possa apparire una richiesta di secondaria importanza, i preamplificatori devono anche avere

dimensioni contenute. Si pensi infatti ai rivelatori segmentati e al numero elevato di front – end elettronici

in gioco: la miniaturizzazione puó risolvere innumerevoli problemi di natura logistica.

1.3 – Il preamplificatore di carica: un integratore approssimato

In seguito all’interazione con un raggio γ, nella zona svuotata del rivelatore si creano, per ionizzazione,

coppie elettrone – lacuna. I forti campi elettrici dovuti alla polarizzazione inversa provvedono a separarli e a

raccoglierli ai due poli. Il flusso di elettroni viene raccolto dall’anodo, mentre quello di lacune dal catodo. Si

puó quindi modellizzare il rivelatore come un generatore di impulsi di corrente. Nonostante tali impulsi

abbiano una forma propria, in prima approssimazione possono essere considerati come delle delte di dirac

δ(t0). Dal momento che il detector é costituito da una giunzione PN in inversa, essa avrá una certa capacitá

parassita, dovuta alla formazione delle regioni svuotate, tanto piú grande all’aumentare dell’area del

rivelatore. In definitiva la modellizzazione del detector per piccolo segnale é quella in figura 1.2. La

resistenza parallela di enorme valore non é di nostro interesse.

Figura 1.2 – Modellizzazione elettronica del detector HPGe per piccolo segnale

Ovviamente la polaritá del segnale in uscita dipende dalla scelta del polo del rivelatore al quale si é

applicato il preamplificatore. Normalmente il design circuitale é ottimizzato solo per segnali con polaritá

definita, soprattutto per quanto riguarda problemi di dinamica. Nel caso specifico del circuito preso in

esame, il blocco di fast reset opera solo per segnali di corrente in ingresso positivi.

Scopo del preamplificatore é integrare la corrente in input al fine di ottenere un’escursione di tensione in

uscita proporzionale alla carica prodotta dal rivelatore: essa é proporzionale all’energia rilasciata

dall’evento all’interno del semiconduttore e ci fornisce informazioni sulla particella carica o sul γ incidente.

12

A tale scopo basterebbe riversare la corrente proveniente dal Germanio (Formula 1.4) su di un

condensatore e misurare le variazioni di tensione ai suoi capi. Per ottenere ció si utilizza un amplificatore

operazionale retroazionato capacitivamente (Figura 1.3).

Figura 1.3 – Modello elementare di preamplificatore di carica

L’espressione della tensione in uscita é data dalla formula 1.5, ottenuta considerando come ideali tutti i

componenti rappresentati.

0ttQiD 1.4

t t

F

baseline

F

baselineD

F

baselineout ttC

Qvdttt

C

Qvdtti

Cvtv

0 0

00 1''''1

1.5

Giustamente l’integratore nella configurazione presentata ha la caratteristica di essere invertente, pertanto

ad una corrente in ingresso positiva corrisponde un’escursione di tensione in uscita negativa: in questo

modo si giustifica il segno (-) nella formula 1.5.

Se non fosse presente un dispositivo in grado di scaricare periodicamente il condensatore CF il circuito

saturerebbe dopo poco tempo. A tale scopo si é soliti aggiungere una resistenza RF (Figura 1.4) di grande

valore in parallelo a CF, in modo da riportare, in assenza di segnale in ingresso, l’uscita del preamplificatore

alla linea di tensione di base (valore di tensione arbitrario scelto dal progettista a seconda delle esigenze).

É comunque indispensabile che la costante di tempo FFF CR sia molto piú lunga rispetto ai tempi

caratteristici dei segnali del rivelatore, in quanto, su tali scale temporali, il circuito deve comportarsi come

un integratore.

13

Figura 1.4 – Preamplificatore di carica con resistenza di Feedback

In questo modo risposta del circuito nel dominio della trasformata di Laplace diviene:

FFinout Cs

ss IV11~~

1.6

Mentre la tensione in uscita, dal momento che abbiamo approssimato l’impulso del rivelatore ad una delta

di Dirac, sará uguale, a meno della tensione di baseline, alla risposta all’impulso del sistema, ottenuta

antitrasformando la formula 1.6.

01

0

tteC

Qvtv F

tt

F

baselineout

1.7

Si noti che la resistenza di feedback RF deve essere molto grande, in modo da generare sul condensatore CF

il piú piccolo rumore di corrente parallelo possibile. Tale rumore é bianco, con densitá spettrale

matematica data dalla 1.8:

R

KTInoise

22 1.8

Il ruolo della resistenza RF é anche quello di fornire un percorso in continua tra l’ingresso e l’uscita: ció é

indispensabile per definire un punto di polarizzazione del transistor J-FET di ingresso (argomento su cui si

tornerá nei prossimi paragrafi).

Fino ad ora si é mantenuta l’approssimazione di guadagno ideale dell’amplificatore operazionale: ció

significa che il moresso negativo dell’OP-AMP si considera come una massa virtuale perfetta. Non si

permette alla capacitá parassita del detector di effettuare charge-sharing con la capacitá di feedback e si

forza la corrente in ingresso a caricare unicamente CF. Nella realtá il guadagno dell’operazionale é finito, la

14

massa virtuale subisce piccole variazioni di tensione e parte della carica in arrivo dal detector flusce nella

sua capacitá interna. Si consideri, infatti, che CF é dell’oridine del decimo di pF (realisticamente 0,17pF),

mentre il detector puó anche avere una capacitá di 16pF. Se le due capacitá venissero messe in parallelo

senza ulteriori sistemi al contorno, la corrente di segnale fluirebbe quasi esclusivamente nella CDET. D’altro

canto, una piccola CF é necessaria per ottenere un guadagno ragionevole dello stadio integratore (vedi

formula 1.7). Se da un lato un circuito ideale presenza un nodo a massa virtuale con impedenza di ingresso

nulla, dall’altro un circuito reale presenta un’impedenza di ingresso finita, dettata da CF e dal guadagno

dell’amplificatore. Secondo la legge di Miller, ipotizzando che l’operazionale guadagni - K, l’impedenza di

ingresso (vista cioé dal detector) sará pari a:

KsC

VVsC

V

I

VZ

FoutinF

in

in

inin

1

1~~

~

~

~

1.9

Quindi, essendo K dell’ordine di 103, nel momento in cui il detector eroga della carica, questa viene ripartita

su CDET e su CF come se fossero in parallelo due capacitá da 16 pF e 170 pF. Ovviamente il circuito si

comporta a livello pratico come se quasi tutta la corrente venisse raccolta dal preamplificatore: comunque

lo sperimentatore deve essere cosciente del possibile cambio di prestazioni del circuito al variare della

capacitá del rivelatore, fenomeno non comprensibile considerando l’amplificatore operazionale come

ideale e a guadagno infinito. In un circuito analogico prestazionale un elemento chiave nella progettazione

é la gestione del rumore elettronico. In un amplificatore / preamplificatore, qualora si abbia a che fare con

segnali deboli in ingresso, lo stadio che richiede maggior cura é sicuramente il primo. Infatti eventuali

rumori aggiunti al segnale dopo che questo é stato amplificato saranno meno dannosi in termini di signal-

noise ratio. Nel caso di un preamplificatore di carica solitamente la scelta dello stadio d’ingresso ricade su

un transistor J-FET discreto, in quanto caratterizzato da basso rumore (rispetto ad un transistore MOS) e

altissima impedenza di ingresso (praticamente solo capacitiva, rispetto ad un BJT).

Figura 1.5 – Schema riassuntivo di un preamplificatore di carica con stadio di ingresso a JFET

15

La configurazione complessiva é riportata in figura 1.5 (pagina precedente).

A seguito di un evento all’interno del rivelatore, la tensione di uscita vout seguirá l’andamento descritto nella

formula 1.7: tuttavia il comportamento “a gradino” caratteristico della funzione 1(t) rispecchia solo

parzialmente il comportamento reale del sistema. In realtá tale espressione andrebbe ulteriormente

convoluta con un’esponenziale decrescente con tempo caratteristico dovuto ai poli dell’amplificatore

operazionale. In termini pratici il fronte di salita si sviluppa in circa una ventina di nanosecondi, con

un’escursione di tensione di picco legata all’energia depositata nel Germanio dalle formule 1.10 e 1.11 e

11.12.

F

DETout

C

Qv 1.10

Con QDET la carica erogata dal rivelatore e, come nel resto del capitolo, CF la capacitá di feedback su cui

viene integrata la carica.

La carica corrisponde al numero di coppie elettrone – lacuna generate dall’interazione, a meno di fenomeni

di ricombinazione e di scarsa efficienza di raccolta.

E

qQDET 1.11

E = energia rilasciata nel detector, é l’energia media necessaria per generare una coppia e- - p+

all’interno del semiconduttore. Con q si intende la costante elementare di carica 1,602·10-19 C.

Si parla di energia media in quanto la generazione di coppie di portatori é dettata da fenomeni di natura

statistica. Nel caso di un cristallo di Germanio iper-puro vale 2.92 eV / coppia.

EC

qv

F

out

1.12

CF determina ovviamente il fattore di scala Volt / MeV: avendo scelto CF = 0.17 pF vale la 1.13:

MeV

mV

C

q

F

323

1.13

In fase di simulazione risulta poco attendibile un generatore di corrente deltiforme: al contrario si

preferisce adottare un generatore di tensione esponenziale con rise time di pochi nS e fall time

estremamente prolungato (anche un secondo): rispetto ai tempi caratteristici del circuito il segnale puó

essere considerato una funzione a gradino ( 1(t) ). Tale generatore di tensione inietta corrente sulla

capacitá del detector tramite un condensatore chiamato CIN o CTEST. Il risultato viene ottenuto poiché il

16

nodo sul quale si opera é una terra virtuale, la quale raccoglie la corrente che scorre tramite il

condensatore di iniezione. Il circuito nel complesso é rappresentato in figura 1.6.

Figura 1.6 – Preamplificatore di carica applicato ad un generatore di segnali che simula il rivelatore

La corrente che scorre attraverso un condensatore con ai suoi capi una tensione della forma VCIN· 1(t) é:

INCINCIN sCVI~~

1.14

INCINCIN sCs

VI

1~

1.15

E antitrasformando:

)()( tCVtI INCINCIN 1.16

Palesemente il prodotto VCINCIN risulta uguale a QIN, ossia alla carica iniettata nel nodo di ingresso del

preamplificatore. Volendo definire un’equivalenza tra energia rilasciata nel detector e valore del gradino di

tensione corrispondente in fase di simulazione, si ottiene:

q

VCE CININ

DET

1.17

Un gradino di tensione positivo corrisponde ad una delta di corrente di lacune entrante nel nodo di massa

virtuale: ad esso corrisponde uno swing negativo della tensione di uscita secondo il comportamento di un

normale integratore invertente.

Lo stesso setup viene utilizzato non solo per le simulazioni ma anche per i test in laboratorio, dove, per

praticitá, il sistema rivelatore – sorgente viene sostituito da un generatore di segnali: grazie ad esso si

possono produrre, con la tecnica descritta, impulsi di corrente corrispondenti alle energie necessarie per le

misurazioni di interesse.

17

1.4 – Analisi strutturale del circuito

Il circuito puó essere suddiviso in tre macroblocchi concettuali, il preamplificatore di carica e il circuito di

fast reset, a sua volta suddiviso in dispositivo di sense e generatore di corrente controllato (figura 1.7).

Figura 1.7 – Diagramma a blocchi dell’ASIC

In modo piú specifico possiamo riconoscere le parti inserite all’interno dell’ASIC (Application specific

integrated circuit) e i componenti discreti esterni (figura 1.8). In particolare lo stadio di ingresso del

preamplificatore (JFET BF862) e l’anello di retroazione (RF e CF) non fanno parte dell’integrato, mentre al

suo interno sono posti il secondo stadio e lo stadio di uscita.

Il secondo stadio, vista la configurazione adottata, puó essere considerato un amplificatore di

transconduttanza. Infatti un segnale sul gate del JFET provoca una generazione di corrente al suo drain.

Questa viene letta su una resistenza e nuovamente amplificata, tradotta in tensione e inviata allo stadio di

uscita.

Quest’ultimo é uno stadio a bassa impedenza in grado di pilotare un cavo coassiale di discreta lunghezza. Il

segnale di output viene infatti inviato direttamente al front-end digitale per essere convertito da un ADC e

processato numericamente. Come si puó notare dagli schemi riportati, il dispositivo di fast reset agisce

direttamente sul nodo in ingresso. Tale soluzione puó sembrare “rischiosa” dal punto di vista prestazionale:

il nodo di input é il piú debole in tutto il sistema, in termini di rumore, capacitá parassite e generazione di

distorsioni. Infatti ogni parassitismo capacitivo su tale linea si somma in parallelo alla capacitá del detector

e riduce, come giá spiegato in precedenza, l’efficienza di raccolta della carica iniettata su CF, a causa di

fenomeni di charge-sharing. Essendo un polo di ingresso di un amplificatore ad alto guadagno, ogni sua

oscillazione di tensione puó creare problemi al segnale in uscita: sia che questa sia provocata dal naturale

funzionamento del dispositivo di reset, sia che essa derivi dal rumore elettronico aggiunto dai transistor che

costituiscono il generatore di corrente di scarica.

18

Figura 1.8 – Schema a blocchi del preamplificatore con fast reset

Tuttavia le simulazioni e le prove sperimentali hanno dimostrato che i vantaggi superano di gran lunga gli

svantaggi (anche in termini di ENC, equivalent noise charge).

Infatti, in caso di piccoli segnali, il circuito di fast-reset non interagisce in nessun modo con l’integratore,

permettendo un funzionamento normale del medesimo. La presenza di ulteriore capacitá sul nodo in

ingresso si é rivelata del tutto tollerabile, e i test sperimentali dell’ENC sono piú che soddisfacenti, come si

mostrerá nei prossimi capitoli. Essendo lo stadio di uscita integrato, l’escursione di tensione negativa é

limitata dalla tensione di alimentazione. La tecnologia implementata é una C-MOS 350nm 5V. Per evitare di

raggiungere tensioni di rottura, i rail impiegati sono + 2.5 V e - 3V. Considerando la modalitá di lavoro

adottata (segnali di lacune, swing di tensione in uscita negativo), la limitazione di dinamica in uscita é

costituita essenzialmente dalla VEE (- 3V).

In termini piú pratici, un segnale da 8.5 MeV provoca un’escursione di tensione in uscita pari a 2.8V. In

questa configurazione i transistor dell’ultimo stadio sono giá in regione di triodo. Essendo τF = 170 μs, il

tempo di discesa di vout totale é pari a 375 μs. Bisogna peró notare che, se il sistema entra in saturazione, il

nodo di ingresso non si comporta piú come una terra virtuale. Parte della carica si deposita anche su CDET e

il raggiungimento della condizione operativa ha tempi molto piú lunghi di quelli caratteristici dettati da CF e

RF. Nel prossimo capitolo si analizzerá in dettaglio questo aspetto, suffragando i calcoli teorici con adeguate

simulazioni. Fortunatamente tale condizione di “accecamento” (caratterizzata da tempi di recovery lunghi)

viene risolta dall’intervento del blocco di fast reset.

19

Qualora si presentino segnali molto ampi (sopra ai 10 MeV) il sistema cambia modalitá di funzionamento: il

circuito di sense riconosce la saturazione del preamplificatore. Viene quindi aperto un canale che permette

al generatore controllato di scaricare manualmente CF. In questra seconda fase di funzionamento si eleva il

range dinamico del sistema di un fattore 10: si possono gestire segnali fino a 100MeV Si recupera inoltre

l’informazione energetica misurando i tempi di scarica per mezzo di un TAC (time to amplitude converter),

direttamente applicato al segnale in uscita dal trigger di Schmitt del sistema di sense. Questo metodo peró

non riesce a discriminare la carica dovuta all’evento corrente dalla carica residua presente in CF: le due

vengono naturalmente sommate tra di loro. Fortunatamente tutte le acquisizioni vengono ora eseguite in

digitale ed un semplice ma efficace algoritmo permette di aggirare questa difficoltá.

Lo stadio di uscita del preamplificatore deve possedere determinate caratteristiche affinché possa essere

applicabile nell’ambito della fisica nucleare. In primo luogo deve poter funzionare perfettamente anche a

temperature criogeniche, in quanto tale circuito lavora alle stesse temperature dei cristalli HPGe. In

secondo luogo deve possedere bassa impedenza di uscita, in quanto deve pilotare cavi coassiali terminati

piuttosto lunghi. Deve essere in grado di erogare molta potenza nel piú breve tempo possibile e deve

produrre poco rumore. Nel nostro caso tutte queste specifiche sono pienamente rispettate. Inoltre il rise

time, valutato pilotando un cavo coassiale con impedenza nominale di 100Ω, é inferiore ai 20nS, con swing

rail to rail.

Si analizza ora piú in dettaglio il blocco di fast reset.

Il circuito di sense é costituito da un comparatore. Alcune resistenze esterne di retroazione lo rendono un

trigger di Schmitt, ossia un circuito bistabile. I valori delle resistenze determinano i due livelli di tensione di

attivazione e spegnimento del dispositivo: la prima viene collocata a -2.6V, mentre la seconda circa a 0V.

Quando l’uscita del preamplificatore scende sotto la prima soglia, il trigger si attiva, inviando il segnale di

controllo al current sink. Nel momento in cui vout ritorna al valore predefinito di baseline, il trigger si

spegne, e lo stesso fa anche il current sink: il preamplificatore é pronto per ricevere nuovi impulsi in

modalitá operativa tradizionale.

Per questioni di design, il generatore di corrente controllato é sempre attivo, con corrente costante. Essa

permette infatti un rapporto lineare tra tempo di scarica e carica prelevata. Il segnale del trigger provvede

semplicemente a deviare tale flusso di corrente da un punto di terra al nodo di ingresso del circuito. Tale

soluzione, vincente sul piano della linearitá della risposta, ha peró presentato alcune sue debolezze in fase

di layout. Un’errata disposizione dei pad di contatto su silicio ha portato alla generazione di un canale

capacitivo tra il segnale di controllo e il nodo di terra virtuale, causando un’indesiderata iniezione di carica

ad ogni accensione/spegnimento. In fase sperimentale tale malfunzionamento é stato corretto per mezzo

di una capacitá di controiniezione, applicata tra il nodo in questione e il segnale di controllo negato.

Nei capitoli successivi si descriverá ogni parte del circuito in maggiore dettaglio.

20

Nelle immagini seguenti si mostra il comportamento del sistema, con o senza intervento del dispositivo di

fast reset.

Figura 1.9 – Transienti di risposta del preamplificatore senza saturazione: il generatore di segnali fornisce

gradini di tensione da 0.1V (minor escursione) a 0.7V (massimo swing)

Figura 1.10 – Transienti di risposta del preamplificatore in caso di saturazione con intervento del dispositivo di

fast reset: il generatore di segnali fornisce gradini di tensione da 0.8V a 2V (a passo di 0.2V) e, in ultimo, un

gradino da 2.5V e uno da 3V (i segnali sono presentati per durata crescente).

In particolare l’ultima immagine presenta la sovrapposizione del comportamento di due versioni differenti

del dispositivo: una in configurazione standard (segnali di durata maggiore) e una con una lieve capacità di

controiniezione (segnali di durata minore), che cerca di limitare l’insinuarsi del segnale di controllo dello

switch all’interno del nodo di ingresso del preamplificatore per via capacitiva (si analizzerà in dettaglio

questo fenomeno nei capitoli successivi).

21

Capitolo 2

Il preamplificatore di carica: dispositivo integrato ottimizzato

per rivelatori HPGe

In questo capitolo si analizza in dettaglio il preamplificatore di carica integrato che costituisce il primo dei

tre macroblocchi che compongono il circuito. Dal momento che lo stadio di uscita é stato studiato in modo

da avere prestazioni particolari, ad esso é stato dedicato un capitolo a parte, nel quale ne viene esposta

l’architettura e delineate le caratteristiche. In particolar modo si vuole sottolineare il grande range

dinamico del dispositivo, nonostante le naturali limitazioni dovute ad un design integrato.

Viene eseguita un’analisi di piccolo segnale (approssimazione al primo ordine) del preamplificatore a

circuito aperto e circuito chiuso, calcolo del guadagno di anello e banda passante. Si valuta la dinamica di

uscita e la forma dei segnali.

Non ultimi, vengono presentati i risultati di un’accurata analisi di rumore, suffragata da misure in

laboratorio.

Si sottolinea nuovamente la possibilitá di inserire il dispositivo nei setup elettronici degli esperimenti di

fisica nucleare: tale circuito rispetta infatti pienamente i requisiti per poter essere adottato in misure di

spettroscopia γ, con range energetico compreso tra 10KeV e 10MeV.

2.1 – Motivazioni e difficoltá legate al passaggio da un dispositivo ad elementi discreti ad una soluzione

integrata

I piú recenti esperimenti di fisica nucleare prevedono l’utilizzo di rivelatori altamente segmentati. Questo

implica un grande numero di canali di lettura. Ciascuno di questi richiede ovviamente un proprio

preamplificatore di carica. Dal momento che tale dispositivo viene applicato a contatto con il detector,

anche le sue dimensioni fisiche giocano un ruolo importante in fase di progettazione. I tradizionali

22

preamplificatori a componenti discreti presentano tutti i vantaggi legati alle alte tensioni di alimentazione,

ma soffrono delle difficoltá legate al proprio imgombro (Figura 2.1).

Figura 2.1 – Confronto tra le dimensioni di un preamplificatore a componenti discreti e un ASIC

Dal momento che i trend attuali prevedono un incremento notevole dei canali di lettura di un esperimento,

passare dalla tecnologia discreta a quella integrata puó essere sicuramente un ottimo passo in avanti. Per

esempio si considerino i 6660 canali di acquisizione della configurazione a 4π del detector AGATA:

l’elettronica deve essere in grado di gestire i segnali provenienti da 180 cirstalli segmentati di Germanio

Iper Puro. Ció comporta, come giá accennato nell’introduzione, una serie di difficoltá. La miniaturizzazione

dei componenti prevede una consistente riduzione delle tensioni di alimentazione, a causa delle basse

tensioni di rottura dei singoli transistor miniaturizzati. Nel caso in esame, la tecnologia CMOS a 350 nm

adottata prevede una tensione di rottura pari a 5V. Per questo motivo si sceglie un’alimentazione duale +/-

3V. I segnali in uscita da un tale dispositivo dovranno rispettare i limiti di dinamica che tali valori di tensione

impongono. Lo studio deve allora orientarsi in modo da sfruttare al meglio tutto il range di tensioni

disponibile, avvicinandosi il piú possibile a prestazioni rail – to rail (a tale proposito si sottolinea che una

dinamica di almeno 60dB è una specifica comune).

Quest’ultima richesta é particolarmente onerosa, in quanto i design integrati devono fronteggiare

problematiche relative alle tensioni di soglia e di overdrive dei MOS, che generalmente limitano

notevolmente l’escursione dei segnali utili. Nel nostro caso, é vantaggioso sapere, giá in fase di

progettazione, che il dispositivo sará solito lavorare con tenisoni di uscita negative: questo permette di

scegliere un’architettura mirata (soprattutto per lo stadio di output) che riesca a sfruttare il piú possibile la

dinamica inferiore, a discapito, ovviamente, di quella superiore.

23

Dal momento che parte dell’informazione in arrivo dal detector é contenuta anche nel fronte di salita del

segnale, il dispositivo deve avere tempi di risposta tali da non corrompere il dato fornito.

Sorge peró la necessitá di collegare il front-end digitale ad una certa distanza dal detector. Il

preamplificatore deve essere in grado di pilotare componenti elettroniche remote tramite cavo coassiale:

per questo motivo serve un dispositivo di potenza a bassa impedenza di uscita.

La soluzione piú semplice é il classico source-follower (figura 2.2).

Figura 2.2 – Source follower: la resistenza RS può anche essere sostituita da un componente attivo

Molto semplice da implementare, questa configurazione risente peró di numerosi difetti: la non linearitá

(problema del tutto relativo, essendo il macroblocco retroazionato), la scarsa banda passante e soprattutto

lo scarso swing di tensione. La limitazione sorge dalla tensione di soglia (tipicamente 1 V) caratteristica del

transistor MOS, alla quale va a sommarsi il contributo dovuto all’effetto body.

Focalizzando l’attenzione sull’escursione rail to rail, la letteratura fornisce numerose soluzioni, le quali,

purtroppo, solitamente fanno uso di stadi di output ad alta impedenza. Nel caso in esame questo potrebbe

essere dannoso, in quanto il guadagno del preamplificatore varierebbe a seconda del carico collegato

all’uscita.

La scelta della tecnologia é anche basata sulle variabili di ambiente nel quale il circuito sará costretto ad

operare: i dispositivi CMOS funzionano perfettamente anche alle temperature criogeniche impiegate per i

rivelatori HPGe (77K). Non sarebbe stato possibile realizzare un design circuitale basato su transistor

bipolari (BJT) in quanto, a tali temperature, le prestazioni dei dispositivi elettronici a giunzione precipitano,

a causa di fenomi di freeze – out. Per evitare simili problemi, si potrebbe adottare una soluzione ibrida:

tenere il primo stadio a discreti a contatto con il detector e portando il secondo stadio integrato a distanza

24

dal rivelatore. Tale soluzione peró comporta delle difficoltá tecniche: infatti la lunghezza dell’anello di

retroazione genera dei ritardi di linea che possono causare instabilitá di tipo oscillante del sistema. Si

potrebbe porre rimedio a tale fenomeno per mezzo di filtri numerici, oppure riducendo fortemente la

banda passante del preamplificatore (a discapito dell’informazione contenuta nel fronte di salita dei

segnali).

2.2 – Studio del preamplificatore: stadio di ingresso discreto e stadio integrato

Figura 2.3 – Schema concettuale del preamplificatore: il guadagno di andata del dispositivo si ottiene come

prodotto tra il gain del primo stadio a discreti e quello dello stadio ASIC

Nella figura precedente é stato riportato il design concettuale del preamplificatore, compreso il primo

stadio a discreti. Esso é costituito da un transistor JFET, il B862 prodotto da Philips. La scelta ricade su

questo componente principalmente per tre motivi. Il primo é il basso rumore, specialmente alle frequenze

inferiori, laddove nei dispositivi CMOS un contributo pesante é dato dal rumore 1/f (rumore rosa).

In secondo luogo, il basso consumo di potenza: come giá accennato in precedenza, essendo il circuto

termalizzato dall’azoto liquido, una minor dissipazione di calore evita il formarsi di fenomeni di

microebollizione nel refrigerante. In ultimo, avendo a che fare con un componente discreto, si ha la

possibilitá di sostituirlo in caso di guasto (al contrario un dispositivo integrato deve essere sostituito per

intero). A differenza di un CMOS, il JFET non presenta una vera e propria tensione di soglia, permettendo

una tensione di 0V gate – source: in questo modo si puó ridurre l’offset di uscita del preamplificatore.

Bisogna comunque ricordare che la resistenza di feedback RF, essendo di grande valore (1GΩ), deve essere

necessariamente un componente discreto. Infatti la traduzione di un simile dispositivo su silicio

occuperebbe un’enorme quantitá di spazio: la sua area sarebbe quasi sicuramente superiore a quella di

25

tutto il preamplificatore. Futuri sviluppi dell’ASIC potrebbero portare alla realizzazione di una struttura

CMOS integrata volta ad emulare il comportamento di una resistenza simile: in tal caso, i problemi piú

difficili da risolvere saranno legati alla non linearitá del sistema, eventualmente correggibile per mezzo di

tecniche di cancellazione POLO – ZERO.

Un’eventuale integrazione di RF porterebbe necessariamente all’integrazione di tutto il primo stadio,

ottenendo cosí una struttura monolitica, con tutti i benefici (e gli svantaggi) del caso.

La figura 2.4 offre una visione schematica del funzionamento dell’ASIC.

Figura 2.4 – Rappresentazione concettuale della porzione ASIC del preamplificatore

Vengono riportate in sequenza la larghezza e la lunghezza dei transistor in μm. I generatori di corrente sono

I1 = 170 μA e I2 = 300 μA.

Come si puó notare, l’ASIC prevede una struttura a tre sezioni: la prima é costituita dal cascode di T1 e T2

(pMOS), con un bias fornito da I1, la seconda é unvece uno stadio ad alto guadagno con compensazione alla

Miller (CM definisce il polo dominante dell’operazionale) in configurazione common source. Per finire si

chiude con un buffer di uscita.

Di seguito, in figura 2.5, é invece presentato lo schematico completo del preamplificatore di carica.

A T1 e T2 corrspondono M1 e M2: m5 svolge la funzione di T3. I due generatori di corrente sono realizzati

rispettivamente con i transistor M3, M4 e M6 e M14 (in configurazione a specchio). La prima realizzazione

del sistema prevede due resistenze di polarizzazione esterne per determinare le correnti I1 e I2: futuri

sviluppi possono includere, una volta trovata la configurazione ottimale, l’integrazione di R3 ed R4.

Al fine di migliorare la dinamica negativa del circuito sarebbe stato interessante diminuire il valore di

tensione di alimentazione positiva in favore di quella negativa: purtroppo ció non é stato possibile a causa

dei valori di polarizzazione del drain del BF862. Infatti la sua tensione drain-source non deve scendere sotto

1.5 V: del resto la tensione di drain é dettata anche da VCC e dalla soglia di M1 (circa 1V). Pertanto 2.5 V di

26

alimentazione positiva sono obbligatori. Allo stesso modo, essendo la tecnologia disposta a sopportare un

massimo di 5.5V, il rail negativo non puó scendere sotto i -3V.

Figura 2.5 – Schematico completo del preamplificatore di carica

Gli unici transistor che possono soffrire problemi di eccessivo stretching sono il driver M13 e M5. Il primo lo

si analizzerá piú approfonditamente nel prossimo capitolo, mentre il drain di M5 ha la stessa tensione del

gate del follower M12. Dal momento che quest’ultimo presenta un source forzato dalla retroazione a circa

0V e visto che la sua VGS sará pari alla tensione di soglia VTH del dispositivo (non più di 1.7 V) lo stretching di

tensione massimo su M5 non supera mai i 4.7V.

La presenza dei transistor M16 e M17 non deve trarre in inganno il lettore: il loro scopo é solamente quello

di fungere da diodo di protezione per il gate del transistor di input (M1) dell’asic. É noto che l’accumulo di

carica elettrostatica dall’esterno su tale nodo potrebbe facilmente portare, con un’alta tensione di Gate,

alla rottura dell’ossido del dispositivo.

2.2.1 – A0(s) e A0(0) : calcolo del guadagno ad anello aperto in frequenza e in continua

L’operazionale che costituisce il cuore del preamplificatore di carica é diviso in quattro stadi. Uno discreto

(stadio JFET a source comune) e tre integrati. Essendo tali stadi in cascata, il guadagno totale del dispositivo

27

si ottiene come prodotto dei guadagni dei singoli stadi. Per convenzione si intende A0(s) il guadagno di

andata, ossia il guadagno ad anello aperto, dell’amplificatore operazionale.

A01(0): guadagno in continua dello stadio a JFET

Figura 2.6 – Stadio di ingresso a JFET

La configurazione adottata per il primo stadio (discreto) é il common source. Volendo valutare il guadagno

di tensione tra l’ingresso e l’uscita gli elementi di interesse sono la transconduttanza del BF862 (gmJ), la

resistenza di drain (RD) e la resistenza di early del dispositivo (r0). Il risultato é il seguente:

001 //0 rRgA DmJ 2.1

Infatti il transistor puó essere considerato come un generatore di corrente comandato in tensione. Per

valutare il segnale di tensione in output bisogna moltiplicare la corrente generata dal dispositivo verso il

nodo di uscita per la resistenza equivalente dell’uscita stessa verso massa (vedi il modello a π in figura 2.7).

Figura 2.7 – Modello a π del transistore JFET in configurazione common source

28

Si riporta una tabella contenente i valori fisici dei dispositivi in esame:

Elemento Valore

gmJ 34.4 mS

RD 1.2KΩ

r0 5KΩ

Rout1=(RD//r0) 970Ω

Si sottolinea che tali valori sono relativi ad una misurazione a temperatura ambiente. Nello specifico la

transconduttanza del JFET é stata ricavata a partire da alcune simulazioni, effettuate sempre a 300k.

Dal momento che, con l’abbassarsi delle temperature, la resistenza di Early del transistor tende ad

aumentare, si puó supporre che, a temperature criogeniche, r0 abbia un ruolo sempre meno influente nel

calcolo del parallelo Rout. In tali condizioni ambientali il JFET eroga correnti piú basse: si puó a buon ragione

supporre che anche il consumo energetico sia inferiore ai 15mW stimati a temperatura ambiente.

A02(0): guadagno in continua del secondo stadio (il primo all’interno dell’ASIC)

Figura 2.8 – Secondo stadio di guadagno: esso è posto all’ingresso dell’ASIC

29

Il secondo stadio di guadagno é costituito dal transistor M1 che inietta corrente su una resistenza di uscita

costituita dal parallelo di due resistenze. La prima é la r0 di M4, la seconda, Req, é costituita dalla resistenza

equivalente del cascode M2-M1 vista dal drain di M2.

0101202 1 rrgrR meq = 2.5MΩ 2.2

Dove gm2 é la transconduttanza di M2, r01 e r02 rispettivamente le resistenze di Early di M1 e M2.

Pertanto la resistenza di uscita di questo stadio vale:

kRrR eqout 855//042 2.3

Sapendo che gm1 = 7.6mS:

3

2102 105.6 outm RgA 2.4

Ovviamente tale calcolo é stato effettuato nell’approssimazione che la resistenza vista verso il gate di M5 si

pressoché infinita.

A03(0): guadagno in continua del terzo stadio

Figura 2.9 – Terzo stadio di guadagno con rete di polarizzazione

Questo é uno stadio common source ad alto guadagno con compensazione alla Miller (la tipica

conformazione del secondo stadio dell’amplificatore operazionale convenzionale).

30

Il transistor M5 inietta corrente su una resistenza di uscita costituita dal parallelo delle resistenze di Early

r05 e r06, rispettivamente dei transistor M5 e M6. Essendo la transconduttanza gm5 = 5.6 mS, r05=8.6kΩ e

r06=45KΩ, il guadagno puó essere stimato essere:

4.40// 350605503 outmm RgrrgA 2.5

Anche in questo caso si trascura completamente la resistenza di ingresso dello stadio successivo.

A04(0): guadagno in continua dello stadio di uscita

Figura 2.10 – Stadio di uscita e rete di polarizzazione

Come é noto, lo stadio di uscita non ha funzione amplificante. La sua funzione é quella di fornire un segnale

robusto (con alta erogazione di potenza) ad alta dinamica. Essendo lui stesso un sistema retroazionato, il

suo guadagno viene calcolato a circuito chiuso, e, come si mostra nel capitolo successivo, é pari a:

75.004 A 2.6

31

A0(0): guadagno in continua dell’operazionale

Il guadagno in continua ad anello aperto dell’intero operazionale si ottiene facendo il prodotto del

guadagno dei singoli stadi. Riepilogando quanto affermato nei paragrafi precedenti:

06050415104040302010 ////000000 rrRrRgggAAAAAA eqoutmmmj 2.7

Tale espressione ci fornisce ovviamente un valore approssimato del guadagno ad anello aperto del

dispositivo: esso puó essere stimato attorno a A0(0) = 6.6 · 106 . Si presenta di seguito una tabella

contenente i principali dati utilizzati:

Grandezza Valore Grandezza Valore Grandezza Valore

A04 0.75 r04 1.3MΩ RD 1.2KΩ

gmJ 34.4mS Req 2.5MΩ Rout1 970Ω

gm1 7.6mS Rout2 855KΩ r06 45KΩ

gm5 5.6mS r05 8.6KΩ Rout3 7.2KΩ

La stima effettuata, sebbene fortemente approssimata, non si discosta molto dai risultati del simulatore:

dall’immagine seguente (figura 2.11) si evince che il valore teorico calcolato (6.6·106) é perfettamente

compatibile con quello ottenuto al calcolatore (A0(0) = 2.3·106).

Figura 2.11 – Diagramma del guadagno di andata in frequenza dell’operazionale

32

Si sottolinea che tale valore é riferito ad un segnale in tensione posto all’ingresso dell’operazionale e

valutato all’uscita del medesimo senza chiusura di retroazione.

Nel grafico é incluso anche il guadagno di anello G0(s), ossia il guadagno in tensione per un segnale

immesso tramite la rete di retroazione (ovviamente aperta) e valutato sempre all’uscita dell’operazionale

(schema di principio in figura 2.12).

Figura 2.12 – Modellizzazione circuitale per la misura del guadagno di anello

Tale valore nasce, oltre che da A0, dalla partizione delle impedenze che costituiscono la rete di feedback.

1

001

0outmJGDGSDETF

F

RgCCCC

CAG

2.8

Nella formula 2.8 é stata inclusa anche la capacitá del rivelatore oltre a quelle parassite tra i poli del

transistor JFET. Come si puó notare il polo dominante presenta la stessa frequenza in entrambe le curve:

ció é assolutamente normale, in quanto la seconda funzione di trasferimento é uguale alla prima

moltiplicata a sua volta per la risposta in frequenza della rete di retroazione.

Un alto guadagno a circuito aperto é importante per garantire la stabilitá del guadagno ad anello chiuso.

Dal momento che G0 si aggira attorno al valore di 5·103 nel range 1KHz – 10KHz (mantenendosi al di sopra

di 104 sotto al KHz) possiamo garantire una stabilitá del fattore di amplificazione closed-loop (GCL, o piú

semplicemente G) attorno allo 0.02%.

33

Per comprendere meglio il significato fisico del guadagno d’anello, si analizza la sua funzione di

trasferimento a partire dai poli e dagli zeri noti.

21

21

~11

11)(

~

PP

ZZ

T

out

ss

sssA

V

VsG

2.9

A(s) é ovviamente il guadagno del preamplificatore: per semplicitá si considera solamente la sua risposta a

frequenza zero (A0(0)) e il polo dominante, ossia quello del secondo stadio ASIC, determinato da M5, dalla

resistenza di carico vista sul nodo di guadagno e dalla capacitá di Miller CM. Poli e zeri a frequenze superiori

possono essere momentaneamente trascurati, dopo aver appurato che la frequenza del polo dominante é

sufficientemente bassa da garantire la stabilitá in tutte le condizioni di funzionamento.

In sintesi:

PDOMs

AsA

1

)0()( 0

0 2.10

I due zeri al numeratore nascono rispettivamente dalla coppia RF – CF (formula 2.11) e dallo zero dello

stadio di ingresso (2.12).

FFZ CR1 2.11

mF

GDZ

g

C2 2.12

Quest’ultimo zero viene generato dall’esistenza di un percorso diretto del segnale tra ingresso e uscita dello

stadio a scource comune fornito dalla capacitá parassita CGD. Un’ulteriore caratteristica di tale zero é quella

di essere posto nella parte destra del piano complesso (fenomeno tipico degli stadi compensati alla Miller).

Analizziamo ora in dettaglio i due poli.

Il primo é dettato dal taglio in frequenza provocato dal primo stadio. Come si puó notare la capacitá

parassita CGD viene amplificata per un fattore pari al guadagno in tensione dello stadio a JFET (effetto

Miller).

FGSDETGDFP CCCKCR 11 2.13

FGSDETGD

FGSDETGDKP

CCCKC

CCCCR

12 2.14

34

Alla definizione del secondo polo concorrono le medesime capacitá ma non piú RF, bensí la resistenza vista

dal drain del BF862.

Per maggiore chiarezza si ribadiscono le definizioni dei simboli adottati. CDET é la capacitá parassita dovuta

alla giunzione in inversa del rivelatore. RF e CF sono rispettivamente la resistenza e il condensatore che

costituiscono la retroazione dell’amplificatore operazionale. Sono state indicate le capacitá parassite

interne al transistor JFET con le iniziali dei terminali a cui fanno riferimento (CGS = capacitá parassita tra

Gate e Source, CGD = capacitá tra Gate e Drain). La resistenza che in precedenza era stata definita Rout1 ora si

identifica con RK. K é il fattore di guadagno dello stadio.

Si inserisce quindi la figura 2.13: essa riporta una simulazione effettuata con una CF di 1pF (diversamente

dai 0.17 pF reali). Le due curve riportate presentano il guadagno d’anello (G(s)) e il guadagno

dell’operazionale non retroazionato. La scelta di CF ha esclusivamente lo scopo di mostrare al meglio le

caratteristiche della funzione di trasferimento: il grafico ha quindi solamente valore dimostrativo.

Figura 2.13 – Diagramma di bode delle grandezze A0 e G0 valutate con CF = 1pF

In questa configurazione la banda passante é molto elevata: questo comporterebbe delle instabilitá, in caso

di applicazione pratica.

Come dimostrato dai calcoli esposti in precedenza, τp1 e τz1 sono i principali responsabili del

comportamento a basse frequenze.

Per quanto riguarda τp2 esso si trova a frequenza piú alta rispetto a quella in cui il sistema raggiunge il

guadagno unitario (pertanto non compromette la stabilitá). Al contrario τz2 non é visibile in quanto

35

mascherato da un polo della funzione di trasferimento dell’operazionale. Per dare un’idea al lettore delle

dimensioni dei componenti in questione (compresi quelli parassiti) viene fornita una tabella riassuntiva.

Grandezza RF RD CF CDET CGS CGD gmJ K

Valore 1GΩ 1.2KΩ 1pF 15pF 7.0pF 6.2pF 34.4mS 1.69

Evidentemente la differenza di guadagno tra la regione a bassa frequenza e quella appena superiore a τz1

dovrebbe essere la minore possibile: la caduta del fattore di amplificazione riduce la stabilitá del guadagno

dell’intero sistema. Può essere dimostrato che la caduta del guadagno d’anello è legata alla tensione VGD

che cade tra gate e drain nel JFET. La stessa tensione VGD è anche responsabile dell’effetto Miller che si ha

sulla capacità CGD, ovvero CGD è aumentata di un fattore moltiplicativo (1 + K).

La funzione di guadagno ad anello aperto A0(s) della formula 2.9 puó essere scritta in termini semplici

facendo uso dell’approssimazione a polo dominante.

Il polo dominante è determinato, come già accennato, dalla costante τpDOM = RL∙CL, dove la resistenza di

carico RL è quella vista sul nodo di guadagno e CL la capacità totale verso massa vista sullo stesso nodo. La

funzione di trasferimento ad anello aperto, in trasformata di Laplace, è data dalla 2.15.

LL

Lm

in

out

CsR

Rg

sV

sVsA

1~

~

0 2.15

Nella 2.15 la tensione Vout(s) è quella in uscita dall’amplificatore, mentre Vin(s) è quella presa sul gate del

JFET. É possibile ipotizzare di tagliare l’anello sul nodo di uscita e iniettare un segnale di prova.

Il circuito idealizzato per fare questa operazione è mostrato nella figura 2.14, in cui la capacità in ingresso

rappresenta la somma di tutte le capacità. Lo stadio di ingresso del preamplificatore è inglobato

nell’operazionale della figura che comprende anche l’ASIC.

Figura 2.14 – Circuito ideale per il calcolo del guadagno d’anello.

36

Il guadagno d’anello è calcolabile tramite la (2.8): come giá spiegato in precedenza, esso è dato dal

guadagno d’andata open loop moltiplicato per il partitore tra le impedenze della rete di feedback e quella

di ingresso.

LL

Lm

TOT

F

TOT

F

FD

F

CsR1

Rg

C

CsA

C

CsA

CC

CsG

2.16

Nella precedente CD è la somma di tutte le capacità presenti sul nodo in ingresso, mentre CTOT = CD + CF; gm è

la transconduttanza del JFET. Il guadagno reale Gr di un amplificatore reazionato è legato al guadagno

ideale ad anello chiuso dalla relazione:

L

rG

11

H

1G 2.17

Dove GL è il guadagno d’anello, e 1/H il guadagno ideale ad anello chiuso. È evidente che, poiché Gr sia il più

prossimo possibile a 1/H, il fattore 1/GL debba essere minimizzato: pertanto il guadagno d’anello GL deve

essere massimizzato. La (2.16) dimostra che, una volta fissati i valori delle capacità in gioco, il valore di G

dipende unicamente da RL. Quest’ultima deve pertanto assumere il valore più alto possibile. Per questo

motivo è stato scelto uno stadio di ingresso a JFET in configurazione common source, seguito dagli stadi di

gain dell’amplificatore integrato; ció garantisce un guadagno ad anello aperto elevato, il che consente

un’alta GLOOP. Nella tabella seguente si presenta una serie di valori numerici utili, alcuni dei quali giá esposti

in precedenza. I valori riportati sono stati valutati con la capacità di feedback CF = 0.17pF, ovvero tramite la

curva della figura 2.11: tale é infatti il valore della capacità adeguato per l’utilizzo del preamplificatore. Tutti

i parametri dinamici riportati sono stati ricavati tramite simulazioni circuitali.

I valori riportati A0 e G0 della tabella sono bene in accordo con quelli delle formule (2.7) e (2.8); il valore

calcolato è: A0 = 6.6∙106 e G0 = 4.7∙103; il rapporto tra le due grandezze è sufficientemente piccolo: G0 / A0 =

1.34∙10-3.

In conclusione la scelta effettuata di porre uno stadio a source comune (JFET) seguito da uno stadio

cascode (ingresso preamplificatore) consente un elevato guadagno ad anello aperto che permette,

conseguentemente, di mantenere elevato anche il guadagno d’anello.

Vengono di seguito elencate alcune caratteristiche salienti del preamplificatore.

Guadagno ad anello aperto a bassa frequenza (A0) 2.3 ∙ 106

Guadagno d’anello a bassa frequenza (G0) 5 ∙ 103

37

Prodotto guadagno – banda (GBWP) 185 MHz

Capacità equivalente del rivelatore (CD) 15 pF

Capacità di feedback (CF) 0.17 pF

Resistenza di feedback (RF) 1 GΩ

Banda passante 41.1 MHz

Transconduttanza JFET (gmJFET) 34.4mS

Resistenza di Drain sul JFET (RD) 1.2KΩ

Capacità di compensazione alla Miller (CC) 0.3pF

Capacità gate – source JFET (CGS) 6.2pF

Capacità gate – drain JFET (CGD) 7.0pF

2.2.2 – Guadagno del preamplificatore (configurazione closed loop) e valutazione della banda passante

La figura 2.11 riporta indicata la frequenza in cui il guadagno d’anello diviene unitario. Tale valore viene

anche definito come banda passante del circuito integrato. Infatti adottando l’approssimazione di polo

dominante, il valore in questione (41.1MHz) rappresenta il prodotto guadagno banda di un amplificatore

retroazionato. Per utilizzare una notazione comune indichiamo con G il guadagno di andata del dispositivo

(invertente) e H il guadagno di retroazione. In definiva il guadagno dell’intero dispositivo retroazionato é:

HGH

GGAIN

1

1

2.18

Dove ovviamente GH é il guadagno di anello: in caso di G molto grande vale l’approssimazione precedente.

Come segnale in ingresso si considera la tensione VIN sulla capacità di test Ctest; il preamplificatore è visto

come un amplificatore operazionale in configurazione invertente, retroazionato tramite la sola capacità CF

(trascurando RF). Il guadagno ideale di tensione ad anello chiuso, pertanto, risulta:

F

test

C

C

H

1 2.19

Tramite la relazione fondamentale della teoria della reazione è possibile ricavare il guadagno ad anello

aperto G:

LL

LmJ

TOT

test

TOT

test

CsR

Rg

C

CsA

C

C

HGHG

1)(

1 2.20

38

Nella 2.20 con CTOT si intende la somma di tutte le capacità al nodo di ingresso, come introdotto nel

paragrafo precedente, mentre RL e CL, anch’esse definite nella precedente sezione, sono la resistenza e la

capacità di carico viste sul nodo di guadagno; la transconduttanza gmJ è quella del JFET in ingresso. Nella

figura 2.15 è mostrata la situazione: ad anello aperto il guadagno in continua G0 è pari a gmRLCtest / CTOT,

mentre la banda passante è fp = 1 / (2πRLCL). Il prodotto guadagno banda GBWP (Gain BandWidth Product)

è allora quello riportato nella (2.19).

LTOT

testmJP

CC

CgfGGBWP

20 2.21

La frequenza fH del polo del guadagno reale ad anello chiuso (figura 2.15), che rappresenta la banda

passante del preamplificatore, si ottiene tramite il rapporto di GBWP e il modulo del guadagno ideale ad

anello chiuso, come mostrato nell’espressione (2.20).

Figura 2. 15 - Guadagno ad anello aperto e ad anello chiuso: conservazione di GBWP.

TOTL

FmJH

CC

Cg

H

GBWPf

21 2.22

Il valore del guadagno ideale ad anello chiuso |1/H| è rappresentato dal rapporto tra l’impedenza di

feedback e quella in ingresso (Ctest), allora il suo valore numerico è |1/H| = Ctest / CF = 5.88. Tramite la (2.20)

è immediato calcolare la banda passante ad anello chiuso dell’amplificatore: fH = 31.5MHz; in realtà, come

mostrato nella figura 2.10, la banda passante è di 41.1MHz. Il guadagno ad anello chiuso rappresenta la

funzione di trasferimento del circuito e può essere considerata come VOUT(s) / VIN(s) oppure come VOUT(s) /

IIN(s); uno schema concettuale é fornito in figura 2.16.

39

Figura 2. 16 - Circuito equivalente per calcolare la funzione di trasferimento ad anello chiuso.

(A) L'ingresso è in tensione, mentre in (B) è in corrente.

Considerando il solo generatore di tensione in ingresso VIN, caso (A) della figura 2.16: la funzione di

trasferimento del circuito è:

FF

Ftest

IN

OUTV

CsR

sRC

sV

sVST

1)(

)( 2.23

Essa presenta uno zero nell’origine e un polo alla frequenza f = 1 / 2πRFCF = 940 Hz.

Facendo, ora, riferimento al caso (B) della figura 2.16 si trova la funzione di trasferimento della rete

considerando l’ingresso in corrente; essa è indicata dalla formula 2.24.

FF

F

IN

OUTI

CsR

R

sI

sVST

1)(

)( 2.24

Ancora il polo è alla frequenza f = 940Hz. Nei grafici della figura 2.17 si mostrano le due funzioni di

trasferimento ad anello chiuso. Il secondo polo delle curve è quello introdotto dalla non idealità

dell’amplificatore e rappresenta la banda passante del preamplificatore (41.1MHz).

Facendo riferimento al primo grafico della figura 2.17 si vede la presenza dello zero nell’origine, annullato

dal polo dovuto alla costante di tempo τ = RFCF, come indicato nella (2.23); il secondo polo è quello dovuto

alla banda passante del preamplificatore. Il valore della zona senza pendenza è circa 6, che rappresenta il

valore del guadagno ad anello chiuso Ctest / CF.

Nel secondo grafico della figura 2.17 il valore a bassa frequenza è quello della resistenza di feedback, il

primo polo è dato dalla stessa τ = RFCF del caso in tensione, e, ancora, il secondo polo è rappresentato dalla

banda passante del preamplificatore.

40

Figura 2.17 - Guadagno ad anello chiuso nel caso di ingresso in tensione in alto e nel caso di ingresso in

corrente in basso.

2.3 - Valutazione delle principali sorgenti di rumore riferite all’ingresso

Il rumore elettronico di un preamplificatore di carica può essere rappresentato da due generatori: uno di

tensione serie e uno di corrente parallelo, posti al nodo d’ingresso del circuito, cioè al gate del transistor

JFET, come mostrato in figura 2.18.

Figura 2. 18 - Generatori di rumore serie e parallelo riferiti all’ingresso.

41

Le densità spettrali di potenza di rumore di tensione SV e di corrente SI sono entrambe date, in prima

approssimazione, da un contributo bianco e da uno dipendente dalla frequenza, secondo le espressioni:

f

aa

fd

edS

fSV

2

2.25

fbbfd

idS f

PI

2

2.26

Il contributo bianco di tensione (rumore serie) è dovuto al rumore termico di canale del JFET; il contributo

bianco di corrente (rumore parallelo) è causato invece dal rumore granulare della corrente di gate del JFET,

dalla corrente di perdita del rivelatore e dal rumore termico della resistenza di feedback RF. Esprimendo gli

spettri di potenza di rumore in termini di spettri matematici bilateri (riferiti cioé anche a frequenze

negative) si ottengono per i coefficienti a e b delle relazioni (2.25) e (2.26) le seguenti espressioni:

mg

KTa

2 2.27

F

LGR

KTIIqb

2 2.28

dove gm è la transconduttanza del JFET, α è un coefficiente variabile tra 0.5 e 0.7 in dipendenza dal punto di

lavoro del transistor stesso, K è la costante di Boltzmann, T è la temperatura assoluta, IG e IL sono le correnti

di leakage del gate del JFET e del rivelatore. Il contributo di tensione di rumore serie proporzionale a f1 ,

espresso dal coefficiente af, è causato essenzialmente dalle fluttuazioni nella densità di portatori di carica

nel canale del JFET, dovute a fenomeni d’intrappolamento e di ricombinazione nelle zone di carica spaziale

e, a basse temperature, a incompleta ionizzazione dei donatori e degli accettori. Il contributo di corrente di

rumore parallelo proporzionale a f , espresso dal coefficiente bf, è invece dovuto alle non idealità dei

dielettrici utilizzati.

Dei quattro contributi analizzati, quello più importante è il contributo bianco di tensione serie. Per questo

motivo l’elemento più critico nella minimizzazione del rumore di un preamplificatore è la scelta del JFET

d’ingresso.

42

2.3.1 - ENC: equivalent noise charge

Per consentire la miglior risoluzione possibile delle energie degli eventi che si verificano nel rivelatore, il

preamplificatore di carica deve essere seguito da un sistema di formatura del segnale e di ottimizzazione

del rapporto segnale-rumore. Collegando l’uscita di questo sistema di amplificazione e filtraggio ad un

analizzatore di ampiezze multicanale, è possibile ricostruire la conformazione spettrale di emissione della

sorgente radioattiva che ha generato i raggi γ. Il parametro che caratterizza l’errore commesso nella misura

della carica rilasciata dal rivelatore colpito da un raggio γ è la cosiddetta carica equivalente di rumore (ENC).

Essa è in relazione alla larghezza a metà altezza (fwhm) di una determinata riga spettrale, secondo la

formula 2.29:

355.2)(

)( q

CENCeVfwhm 2.29

Nella formula precedente q è la carica elementare, ψ = 2.92eV/coppia è l’energia media necessaria per la

formazione di una coppia elettrone-lacuna nel germanio e il fattore 2.355 è il noto fattore di conversione

tra la deviazione standard di una distribuzione gaussiana e la sua ampiezza a metà altezza.

La carica equivalente di rumore ENC è legata ai parametri elettrici del sistema rivelatore-preamplificatore,

al rumore elettronico riferito all’ingresso del preamplificatore e al tipo di sistema di filtraggio utilizzato:

32

2

1

22

22 AbA

bCaAC

aENC

f

TOTfTOT

2.30

I parametri a, b, af e bf corrispondono ai coefficienti che caratterizzano le densità spettrali di potenza dei

generatori di rumore riferiti all’ingresso del preamplificatore, riportate nelle relazioni (2.25) e (2.26). La

capacità CTOT è la somma di tutte le capacità (già introdotta nei precedenti paragrafi) che si collegano al

nodo d’ingresso del preamplificatore: la capacità del rivelatore Cdet, quelle d’ingresso del JFET, quella

d’integrazione CF e quella di test Ctest. I fattori A1, A2 ed A3 dipendono invece dalla forma della funzione di

risposta del sistema complessivo dato dal preamplificatore e dal filtro formatore e, quindi, per un dato tipo

di preamplificatore, dipendono soltanto dalla scelta del filtro formatore. Il parametro τ, infine, è legato

all’estensione temporale della funzione di risposta incluso il filtro formatore. Il quadrato della carica

equivalente di rumore risulta quindi dato da tre contributi principali: uno dovuto al rumore bianco serie,

legato al coefficiente A1 e inversamente proporzionale a τ, uno dovuto al rumore bianco parallelo, legato al

coefficiente A3 e direttamente proporzionale a τ e uno dovuto ai rumori serie e parallelo dipendenti dalla

frequenza, legato al coefficiente A2 e indipendente da τ. Dalla (2.30) appare evidente che, una volta fissato

il tipo di filtro e quindi i fattori A1, A2 e A3, ENC2 può essere considerata funzione del valore scelto per il

parametro τ di tempo che caratterizza la funzione di risposta del filtro stesso. In particolar modo, è chiaro

43

che questa funzione ha un minimo in corrispondenza di un particolare valore di τ, che risulta perciò quello

ottimale per il tipo di filtro scelto. Nella figura 2.19 vengono mostrate le densità spettrali di rumore

equivalenti del circuito riferite al suo ingresso in corrente, secondo le espressioni (2.25) e (2.26). Nel grafico

in alto è considerato solo il circuito del preamplificatore, mentre nel grafico in basso il rumore considerato

è quello generato da tutto il circuito integrato, compreso anche il dispositivo di fast reset. Il valore phb

rappresenta il parametro fisico di rumore ed è uguale a:

F

bilaterophR

KTbb

42 2.31

Nella (2.31) si suppongono nulli i contributi delle correnti di leakage del JFET e del rivelatore. La frequenza fc

di corner del rumore, visibile in figura 2.19, è pari a 38kHz. La minima carica equivalente di rumore, che

caratterizza il circuito, ottenibile con il filtro che massimizza il rapporto segnale rumore, è indicata nella

(2.32).

.s.m.relettroni5.48f2

1

q

b

q

bENC

c

phcph

2.32

Come è evidente dalla figura 2.19 il rumore introdotto dal dispositivo di reset è limitato, infatti il valore di

ENC indicato nella (2.32) ottenuto con un filtro formatore ottimo assoluto è di 48 elettroni r.m.s.

44

Figura 2.19 - Densità spettrale di rumore equivalente del circuito riferita all’ingresso in corrente. Il grafico

sopra rappresenta il solo preamplificatore, mentre il grafico sotto rappresenta il circuito nella sua

completezza, compreso il dispositivo di reset.

2.3.2 – Misura in laboratorio della ENC

Presentiamo di seguito una tabella che elenca le prestazioni di rumore effettive del circuito testato in

laboratorio. Per tali misure si é fatto uso di uno shaper ORTEC 572. Con un generatore di segnali sono stati

simulati eventi da 1 MeV di energia. Al fine di valutare la variazione di prestazioni al variare di CF, sono stati

raccolti due set di dati: il primo di questi con CF = 1.25p (nominale 1pF), il secondo con CF = 0.4pF.

La capacitá simulata del detector é pari a 15 pF, la CTEST (precedentemente definita anche CIN) é presa del

valore di 1pF.

τ [μs] VMAX [Volt] σRMS [mV] ENC [elettroni rms]

0.5 5.69 3.15 189.6

1 6.09 2.90 163.1

2 6.27 2.62 143.1

3 6.13 2.47 138.0

6 6.01 2.37 133.1

10 6.05 2.40 135.9

45

Sono stati riportati anche i tempi di formatura perché, come é noto, tale valore influenza le prestazioni di

rumore. Per maggiore chiarezza di seguito si presenta la formula per il calcolo della ENC:

RMSeV

ENCMAX

RMS

92.2

11000 2.33

I dati rilevati applicando una CF di 0.4pF sono i seguenti:

τ [μs] VMAX [Volt] σRMS [mV] ENC [elettroni rms]

0.5 7.40 3.96 181.3

1 7.86 3.58 155.9

2 7.97 3.24 139.2

3 7.79 3.08 135.4

6 7.58 2.99 135.1

10 7.44 3.04 140.5

Si apprende dai dati sopra riportati che le prestazioni non cambiano significativamente al variare di CF.

Si sottolinea che tali valori sono stati registrati con il circuito in condizione “full-serivce”, ossia non sono

stati scollegati i blocchi di sense e di fast reset. Tali prestazioni di rumore sono quindi influenzate anche

dalla presenza di transistor esterni al semplice preamplificatore. Nonostante questo le prestazioni sono

ottime e giustificano pienamente la direzione progettuale seguita.

46

Capitolo 3

Stadio di uscita del preamplificatore di carica: buffer a bassa

impedenza

Lo stadio di uscita progettato per questo ASIC costituisce un’ottima soluzione ad alcune problematiche

tipiche. Soluzioni comuni adottate per un buffer di output prevedono una bassa impedenza di uscita. Tali

soluzioni, peró, se applicate alla progettazione CMOS integrata, forniscono pessime prestazioni in termini di

dinamica. Al contrario, volendo raggiungere un Voltage swing elevato, solitamente si ricorre a soluzioni ad

alta impedenza di uscita (la cui applicazione in questo caso renderebbe instabile il guadagno del

preamplificatore al variare del carico applicato). La soluzione adottata é estremamente funzionale in

quanto riesce a garantire, per mezzo di un’architettura innovativa, tanto una bassa impedenza di uscita,

quanto un elevatissimo swing in tensione. Si raggiungono infatti livelli di tenisone in uscita prossimi al rail di

alimentazione negativo su carichi da 100Ω o superiori. Di seguito si presentano in dettaglio i difetti legati

alle soluzioni tipiche della letteratura e si espongono i pregi del dispositivo analizzato.

3.1 – Stadio di uscita: descrizione e confronti con altre soluzioni

La soluzione tipica di un amplificatore nella tecnologia CMOS per lo stadio d’uscita è ad alta impedenza,

come mostrato nella figura 3.1. Come è possibile notare, il guadagno per il piccolo segnale è fortemente

legato al carico posto in uscita. Il tipico stadio è formato da un invertitore con due transistor di cui uno a

canale n e uno p; una struttura di questo tipo è in grado di sostenere una escursione rail-to-rail della

tensione tra i valori delle alimentazioni, ed è in grado di fornire la potenza necessaria a pilotare un cavo

coassiale terminato anche lungo.

47

Figura 3.1 - Tipico stadio d’uscita ad alta impedenza. Il guadagno per piccolo segnale è fortemente

dipendente dal carico in uscita.

Il problema sorge quando si considera il guadagno in tensione di questo tipo di stadio; esso è dato dal

prodotto della transconduttanza dei transistor gm e l’impedenza Z del carico collegato.

Quando lo stadio d’uscita viene inserito nel preamplificatore di carica, il guadagno complessivo del

dispositivo diventa dipendente dal valore di impedenza del carico posto in uscita. Dal momento che si

desidera un guadagno particolarmente stabile in tutte le condizioni di lavoro, la soluzione ad alta

impedenza in uscita deve essere assolutamente scartata. Si sceglie pertanto una soluzione a bassa

impedenza.

La più semplice struttura a bassa impedenza è quella di un source follower a singolo transistor come quella

mostrata nella figura 3.2.

Figura 3. 2 - Lo stadio d’uscita standard a bassa impedenza è formato da un transistor CMOS in

configurazione source follower.

48

Il source follower per avere uno swing negativo dell’uscita deve essere costituito da un transistor di tipo p:

in questo caso sorge un problema legato alla tensione di innesco dello stesso dispositivo. Se consideriamo

un’impedenza in uscita Z = 100Ω (cavo coassiale terminato), il generatore di polarizzazione indicato nella

figura 3.2 deve essere in grado di fornire sia la corrente del follower che quella del carico; questo fatto è

possibile per un follower di tipo p solo con una tensione negativa in uscita. Lo swing di tensione ottenibile

con un semplice follower non può essere certamente rail-to-rail sulle alimentazioni; infatti per avere in

uscita una tensione di 0V, la sua tensione di gate dovrebbe essere inferiore di un valore pari alla tenisone di

soglia; allo stesso modo la tensione al gate di controllo non sará mai sufficientemente negativa per fornire

in uscita un segnale a contatto col rail inferiore. La tensione di soglia del resto viene influenzata dall’effetto

body del transistor; la tensione di soglia VT del transistor dipende infatti dalla caduta di tensione presente

tra il terminale di source e il substrato.

fSBfTT VVV 220 3.1

Nella (3.1) VT0 è la tensione di soglia in mancanza di effetto body, ovvero quando VBS = 0V; γ è un parametro

che dipende dal processo di fabbricazione e tipicamente è γ = 0.5 V1/2; f è un parametro fisico,

tipicamente f2 = 0.6V, che dipende dalla concentrazione di drogaggio e dalla concentrazione intrinseca

dei portatori di carica. In generale il substrato viene polarizzato alla tensione più alta disponibile per

transistor di tipo p, e alla tensione più bassa per i transistor n, per mantenere la giunzione p-n tra source e

substrato polarizzata inversamente, limitando correnti di leakage. Tornando a considerare il follower della

figura 3.2, una tensione negativa all’uscita produce uno spostamento negativo della tensione di source che

provoca un incremento della tensione VBS; la conseguenza è quella di un innalzamento della tensione di

innesco VT. Tutto questo mostra che lo swing di tensione dell’uscita (source del follower) è ridotto rispetto

all’escursione della tensione di gate. In conclusione i tipici stadi d’uscita, sia ad alta che a bassa impedenza,

non soddisfano contemporaneamente tutte le richieste, perciò il progetto deve cadere sulla struttura

circuitale più complessa di un source follower con corrente costante autoregolata.

La nuova soluzione coniuga l’escursione rail-to-rail dell’uscita (da 0V a –3V) e bassa impedenza in uscita; la

struttura circuitale dello stadio d’uscita è, allora, mostrata nella figura 3.3.

49

Figura 3. 3 - Schema di principio dello stadio d’uscita, formato da un source follower con corrente costante

autoregolata.

La struttura principale dello stadio d’uscita è formata dai transistor M1 e M2, che fungono da follower e da

driver; il driver M1 è di tipo n-MOS e agisce come generatore di corrente controllato e stabilisce un

collegamento diretto tra il carico e l’alimentazione negativa. La corrente fornita dal driver è controllata

tramite una rete di feedback formata dagli specchi di corrente, indicati nella figura 3.3 con n-MIRROR e p-

MIRROR. La corrente I2 che scorre attraverso il follower M2 è portata sul gate del driver attraverso gli

specchi di corrente il cui fattore di guadagno è k1·k2. La corrente convogliata I2 è confrontata con quella di

riferimento IB al nodo N e la differenza tra queste due correnti produce la carica della capacità di gate di M1,

producendo, conseguentemente una variazione della tensione allo stesso gate del driver. Questa stessa

tensione al gate di M1 controlla la corrente di drain del driver che, nel caso, raggiunge il follower M2

chiudendo la retroazione dello stadio d’uscita. L’equilibrio viene raggiunto quando la differenza tra la

corrente I2 e IB si annulla e, allora, la corrente di drain del follower M2 viene mantenuta al valore costante

indicato dalla (3.2).

21

2kk

II B

M

3.2

I valori numerici delle correnti, forniti dal simulatore, sono IB = 80μA e IM2 = 340μA; esse sono state scelte il

più piccolo possibile per dissipare la minor potenza possibile. Il rapporto di specchiamento k1·k2 ha un

valore di 0.2 teorico, mentre quello effettivo è 0.24 e la discrepanza è dovuta alle effettive dimensioni dei

canali dei transistor in gioco, che sono stati scelti piuttosto piccoli per avere una risposta veloce alle

variazioni della tensione sul gate del driver. La conseguenza di avere questo tipo di retroazione nello stadio

d’uscita è quello di mantenere costante la corrente IM2 per qualsiasi valore della tensione in ingresso (gate

del follower M2), mentre quando un segnale di tensione a gradino negativo entra nel circuito accade uno

sbilanciamento tra le correnti IM2 e IB come descritto prima. Il transistor driver M1 reagisce a questo

50

sbilanciamento del nodo N pompando corrente per ristabilire l’equilibrio; nell’istante in cui l’equilibrio

viene raggiunto, il driver sta erogando la corrente indicata nella (3.3)

L

OUTBLMM

R

V

kk

IIII

21

21 3.3

Dove IM1 è la corrente di drain del driver, IM2 quella di drain del follower, mentre IL è la corrente assorbita

dal carico in uscita. Il driver è, allora, in grado di fornire sia la corrente che scorre sul carico sia quella

necessaria a mantenere costante la corrente che fluisce sul follower. La potenza necessaria a pilotare il

carico, come ad esempio un cavo coassiale terminato, viene quindi fornita solo quando è necessario,

permettendo di evitare un’inutile dissipazione di potenza. Il secondo requisito che è soddisfatto da questa

soluzione dello stadio d’uscita è quello di consentire un’escursione rail-to-rail della tensione. La più elevata

tensione negativa in uscita è ottenuta nel momento in cui la tensione di gate del driver M1 raggiunge il suo

picco più elevato, idealmente VCC; in questo caso il valore della tensione VOUT è definita dal partitore

resistivo formato dalle resistenze di carico RL e dalla resistenza di canale del driver RCH.

Le dimensioni del canale di M1 sono state appositamente scelte per ottenere che RCH << RL; la dimensione

W del canale deve anche tenere in conto dell’area di occupazione nel processo di fabbricazione e della

larghezza di banda. Per queste ragioni il canale del driver ha larghezza W = 500μm, che non impone

limitazioni dovute ad effetti capacitivi parassiti della banda passante, che, in questa tecnologia CMOS è

intrinsecamente elevata. La relazione (3.4) consente di valutare la massima ampiezza raggiungibile

dall’uscita.

LCH

LCCOUT

RR

RVV

max

3.4

Quando la tensione VOUT raggiunge la massima escursione, essa forza la tensione di drain del driver

all’alimentazione negativa –VEE, mentre la tensione al gate è chiamata verso VCC. Questo determina il

funzionamento del driver in zona di triodo, ovvero in una regione molto vicino all’origine della caratteristica

ID - VGS; il transistor agisce proprio come una resistenza, quella indicata come RCH nella (3.4). Il valore

numerico della resistenza di canale è di circa 4Ω, perciò anche con un carico di soli 100Ω il picco della

tensione in uscita è molto vicino alla tensione di –3V: il valore indicato dalla (3.4) e verificato in simulazione

è di 2.88V.

51

3.2 – Stadio di uscita e source follower a confronto

Il semplice source follower introdotto nel capitolo precedente e usato nelle simulazioni è mostrato nella

figura 3.4.

Figura 3. 4 - Source follower utilizzato nelle simulazioni.

Figura 3. 5 - Schema del source follower a corrente costante auto regolato.

52

Nella figura 3.4 il transistor M3 rappresenta il source follower, mentre lo specchio M1-M2 fornisce la

polarizzazione; nella figura 3.5 è, invece mostrato lo schema circuitale completo del nuovo stadio di uscita. I

transistor M7-M11 formano lo specchio di corrente indicato con n-Mirror nella figura 3.3, mentre i transistor

M8-M9 formano lo specchio p-Mirror. M12 è il follower, M13 è il driver, mentre la struttura di specchi

composta da M3, M46, M47 e M10 fornisce la corrente di polarizzazione IB introdotta nel paragrafo 3.2 e

gestiscono la tensione da fornire al condensatore di bootstrap, fatto che verrà approfondito nel seguito.

M15 è un transistor in configurazione diodo di protezione che non permette al gate del driver di subire

fenomeni di latch-up quando esso tende a VCC, ovvero non permette il formarsi di cammini parassiti a bassa

impedenza tra l’alimentazione e la massa. Al fine di illustrare le problematiche esposte nel paragrafo 3.2 è

stata fatta una simulazione della dinamica dell’uscita in funzione di una tensione continua in ingresso; è

stato mostrato anche il guadagno di piccolo segnale (dVOUT / dVIN) su un carico di 100Ω che rappresenta

l’impedenza del cavo coassiale terminato.

Figura 3. 6 - Dinamica della tensione in uscita VOUT e del guadagno di picco segnale in funzione della

tensione continua in ingresso VIN su un carico di 100Ω.

Come mostra la figura 3.6, entrambe le configurazioni hanno una dinamica positiva molto limitata: nel caso

dello stadio d’uscita in esame è pari a 210mV (contro i soli 60mV del source follower, in cui lo specchio di

corrente che lo alimenta non è in grado di fornire la corrente). Nello stadio d’uscita con corrente costante

53

autoregolata la dinamica positiva è limitata perché il driver non è in grado di fornire corrente al carico se

l’uscita è positiva e il follower non può affatto fornirla in quanto l’anello di reazione la mantiene costante. Il

semplice follower ha un’escursione negativa che raggiunge solo i –450mV imposti dalla caduta di tensione

dovuta al suo innesco legato all’effetto body; lo stadio d’uscita progettato consente il raggiungimento,

invece, della tensione di –2.88V, molto vicina alla tensione di alimentazione (-3V). L’effetto body è

responsabile dell’andamento delle curve del guadagno per un piccolo segnale, in quanto, quando i

terminali di body e di source non possono essere cortocircuitati, la tensione VBS non è nulla e dal punto di

vista del piccolo segnale si ha una tensione vbs. In questo modo il body si comporta come se fosse anch’esso

un terminale di gate: il segnale vbs modula la corrente di drain di una quantitá data dal prodotto tra vbs e la

transconduttanza gmb di body. Le formule (3.5) e (3.6) ci ricordano che:

mmb gg 3.5

SBfSB

T

VV

V

22 3.6

Il valore di χ è compreso tra 0.1 e 0.3, quindi l’effetto body produce, per il source follower, un decremento

del guadagno di piccolo segnale dato dalla formula (3.7).

oL

m

m

in

out

rRg

g

v

v

11

3.7

Dove ro è la resistenza vista sul drain del follower e RL è il carico. Quello che accade è che se RL è piccola è

dominante nel parallelo con ro e non può essere trascurata con la resistenza d’uscita 1/gm del follower;

pertanto la (3.7) può essere scritta come:

Lm

m

in

out

Rg

g

v

v

11

3.8

È evidente che il guadagno non può che essere inferiore all’unità, come è mostrato nella curva della figura

3.6. Il source follower sviluppato nello stadio d’uscita, in questi termini, può essere equiparato ad un source

follower semplice ma con una resistenza di carico infinita (essendo la sua corrente mantenuta costante); il

guadagno di piccolo segnale è ancora dato dalla relazione (3.7), ma, adesso, la ro è dominante nel parallelo

con RL, vista infinita. La (3.9) esprime il guadagno in questo caso:

54

111 m

m

om

m

in

out

g

g

rg

g

V

V 3.9

Ora, nella (3.9) è possibile trascurare 1/ro in confronto con gm ed è evidente che il guadagno è ancora

inferiore all’unità: 1/(1 + χ). Esso è comunque superiore a quello ottenibile con un semplice source follower,

in quanto raggiunge il valore di 0.8.

Anche in questo caso è evidente l’azione dell’effetto body, in particolare perché il follower M12 non ha il

body cortocircuitato al suo source. Nel caso di una resistenza di carico elevata, diciamo 1MΩ, il guadagno di

piccolo segnale si attesta attorno al valore di 0.8 per entrambe le configurazioni; nella figura 3.7 è mostrata

la situazione analoga a quella della figura 3.6, ma con un carico di, appunto 1MΩ.

Figura 3. 7 - Dinamica della tensione in uscita VOUT e del guadagno di picco segnale in funzione della

tensione continua in ingresso VIN su un carico di 1MΩ.

Nel caso di un carico elevato, è dimostrato che l’espressione (3.9) è valida e, quindi, il guadagno risulta

uguale in entrambe le configurazioni. In accordo con la (3.4) lo swing di questo nuovo stadio d’uscita può

raggiungere la tensione di –3V.

55

3.3 – Analisi time-domain dello stadio di uscita e del suo anello di retroazione

Concetto fondamentale dietro la progettazione dello stadio di uscita é la presenza di una rete di feedback

che mantiene costante la corrente che attraversa il transistor M12. Tale retroazione é costituita non da

elementi passivi (come la retroazione esterna al preamplificatore), ma da elementi attivi: per essere piú

precisi il feedback é fornito da due specchi di corrente. Dal momento che il sistema deve trattare segnali

veloci e non si desiderano interferenze tra la funzione di trasferimento del preamplificatore e quella dello

stadio di uscita retroazionato, la banda dello stadio di output deve essere maggiormente estesa. A tale

scopo, per realizzare gli specchi menzionati, sono stati scelti transistor di piccole dimensioni: in questo

modo si garantisce una maggiore velocitá nel riportare, in seguito a variazioni provocate dal segnale, la

corrente di M12 al valore di default.

Per rendere l’idea di cosa accada nell’ultimo stadio in seguito ad una variazione della tensione di uscita,

viene mostrata di seguito (figura 3.8) il risultato di una simulazione. Il generatore di segnali all’ingresso

fornisce un gradino di 500mV: nel grafico si possono osservare le risposte in corrente del driver, quella del

follower e quella che fluisce nel carico. Si sottolinea inoltre che buona parte della corrente in uscita é

fornita proprio dal driver.

Figura 3.8 - Correnti sul driver, sul follower e sul carico in risposta a un gradino di tensione negativo di

ampiezza 500mV.

56

Siamo ora interessati alle correnti dei transitor M12 e M13, non in seguito ad un transiente, ma con una

tensione in uscita costante. Si utilizza sempre un carico di 100Ω. I risultati sono visibili nei grafici 3.9 e 3.10.

Figura 3. 9 - Correnti in funzione sul driver e sul follower in funzione della tensione in uscita VOUT.

La figura seguente (3.10) ci mostra invece la tensione di output e la corrente fornita dal driver al variare del

carico collegato.

Tale analisi é stata eseguita in un range di tensioni border – line, ossia ai limiti della dinamica negativa,

condizione considerata come la piú critica, dove il dispositivo dimostra ancora il suo funzionamento. Si

evince il ruolo del feedback: effettivamente riesce a mantenere costante la corrente del follower con

qualsiasi valore di tensione di uscita, fino al limite di dinamica.

57

Figura 3. 10 - Tensione massima in uscita e corrente erogata dal driver in funzione del carico in uscita.

3.4 – Analisi in frequenza dello stadio di uscita e della sua rete di feedback

Dopo aver esposto il comportamento dello stadio di uscita e della sua rete di retroazione nel dominio del

tempo, trattiamo ora la sua risposta in frequenza. Per l’esattezza, visto che si ha a che fare con un sistema

reazionato, verrá presentato il guadagno di anello per piccolo segnale al variare della frequenza e del punto

di lavoro in continua del dispositivo. A tal proposito, la figura 3.11 é assolutamente esplicativa: si nota un

aumento del fattore di guadagno quando l’uscita si porta da 0V a -2.1V. Superata questa soglia, il valore

torna a decrescere fino al limite di -3V. La GLOOP presenta quindi un massimo proprio in corrispondenza del

valore di tensione in uscita di -2.1V. La figura successiva, invece, ci mostra un trend equivalente, ma riferito,

questa volta, alla frequenza di guadagno unitario del sistema, ossia alla sua banda passante (figura 3.12).

58

Figura 3. 11 - Guadagno d’anello in funzione della frequenza per alcuni punti di lavoro del circuito.

Questo comportamento é facilmente giustificabile se si prende in considerazione l’espressione analica del

guadagno d’anello: a tal proposito ipotizziamo di aprire il circuito all’altezza del gate del driver e di

applicare ad esso un segnale di test. La corrente di drain del follower, dopo essere stata moltiplicata per il

fattore k1∙k2, viene specchiata sul transistor M9, per poi fluire verso massa attraverso l’impedenza vista sul

gate del driver. Tale impedenza è data dal parallelo tra la resistenza di drain di M9 e la capacità tra gate e

source CGS del driver. Facendo uso di un’approssimazione di polo dominante, il guadagno d’anello puó

essere scritto in questo modo:

GSo

o

mFL

LmD

Crs

r

gR

RgkksG

9

921

11 3.10

59

Figura 3.12 - Larghezza di banda e guadagno d’anello in funzione dell’intervallo dinamico della tensione

d’uscita.

Nella formula 3.10 si indicano le transconduttande del driver e del follower rispettivamente con gmD e gmF.

Come si evince dal grafico 3.11, il polo dominante non si sposta in modo apprezzabile al variare del punto di

lavoro. Infatti, almeno in condizione di alto guadagno, RL non puó subire variazioni sensibili. Parimenti gmF

(cosí come k1·k2) vengono mantenuti pressoché costanti grazie all’azione della rete di feedback.

Si conclude, quindi, che il comportamento della GLOOP visibile in 3.10 é dovuto soprattutto al valore assunto,

al variare del punto di lavoro, dalla transconduttanza del driver. Ad una tensione di uscita minore

corrisponde una maggior corrente fornita da tale transistor. In un dispositivo MOS, la gm é proporzionale

alla radice della sua corrente di drain (a paritá di dimensioni).

Del resto al drain del driver corrisponde proprio l’uscita del circuito, mentre il suo source é connesso alla

tensione negativa di rail. Quando l’uscita tende a –VEE, diminuisce progressivamente la tensione drain –

source. Quando tale valore scende sotto l’overdrive del transistor, esso esce dalla zona di saturazione ed

entra in regione di triodo, con conseguente crollo della transconduttanza.

I risultati di figura 3.11, facenti riferimento alla formula 3.10, sono ricavabili a partire dai seguenti valori

fisici:

60

VOUT (V) gmD (mS) gmF (mS) ro6 (KΩ)

-2.8 16.22 4.21 52.1

-2.1 55.51 4.71 50.4

-1.4 51.11 4.67 49.9

-0.7 41.37 4.94 49.2

0 6.83 5.11 47.4

In particolar modo, a partire dai precedenti valori numerici, per mezzo della 3.10 si puó ricavare la GLOOP:

tale risultato sará piú accurato quanto piú grande il guadagno delle curve in questione. A titolo

dimostrativo, consideriamo l’uscita a -2.1V. In tale condizione, definibile come “condizione di massimo

guadagno”, il risultato numerico (157.5) si avvicina notevolmente a quello ottenuto per mezzo di una

simulazione (168).

Proprio nella situazione in cui il guadagno é maggiore, il margine di fase diventa una variabile importante

per garantire la stabilitá del sistema. La figura mostra il margine di fase con un punto di lavoro in uscita

fissato a -2.1V.

Figura 3.13 - Diagramma della fase nel caso più critico per la stabilità del circuito.

61

Si presentano alcuni valori utili riguardandi la condizione giá analizzata nella precedente tabella.

VIN (V) VOUT (V) Guadagno in continua Larghezza di banda (MHz) Margine di fase (°)

-1.9 -2.8 3 17 107.5

-0.9 -2.1 168 572 51.2

0 -1.4 156 630 47.9

0.9 -0.7 128 635 46.3

1.8 0 32 259 69.1

Con i dati presentati in questo paragrafo si puó garantire la stabilitá del circuito anche nelle condizioni di

lavoro piú critiche. Infatti il margine di fase non supera mai il valore di π/4 (limite di sicurezza imposto dal

criterio di Bode). Come giá accennato, si desidera una banda passante dello stadio di uscita molto piú

ampia di quella dell’intero sistema, in modo da evitare possibili interferenze tra le due funzioni di

trasferimento. Il guadagno di anello del preamplificatore diviene unitario alla frequenza di 185 MHz,

mentre quello dello stadio di output oltre i 600MHz.

3.5 - Struttura del bootstrap

Essendo il circuito immerso in azoto liquido e portato a temperature criogeniche, si desidera avere la minor

dissipazione di calore possibile. A tale scopo le correnti di polarizzazione dei rami costituiti da M7, M8 e

M10, M9 sono molto piccole: rispettivamente 44µA e 80µA. In particolare la corrente che scorre sul ramo di

M9 rappresenta la corrente di polarizzazione IB utilizzata per essere confrontata con la corrente I2 che

fluisce sul follower. Se peró il driver deve erogare molta potenza, il suo gate sale in tensione, provocando lo

spegnimento di M9. Esso non è quindi in grado di rispondere velocemente alla variazione che il driver

impone.

L’idea che ha suggerito l’introduzione del bootstrap è quella di fornire corrente in modo dinamicamico, solo

nel momento in cui il gate del driver è chiamato in alto, mentre l’uscita viene chiamata in basso. La

soluzione adottata è stata quella di porre un condensatore tra l’uscita e il gate di M10; un capo del

condensatore si trova allora sulla linea che collega i gate in uno specchio di corrente, quindi a tensione

fissata, mentre l’altro capo è collegato all’uscita del circuito.

62

Quando l’uscita si porta verso le tensioni inferiori, in risposta ad uno stimolo in ingresso, la tensione ai capi

del condensatore aumenta. Ció genera una corrente in grado di supportare la richiesta del ramo di circuito

con M9. La struttura reagisce con una costante di tempo di 0.5ns, mentre la durata del funzionamento del

bootstrap è legata alla velocità con cui reagisce l’uscita; nella figura 3.14 è mostrata l’azione del bootstrap

contemporaneamente al segnale in uscita. È evidente che la corrente di bootstrap viene erogata solo sul

fronte di discesa della tensione.

Figura 3.14 - Corrente di bootstrap sullo stadio d’uscita per un piccolo segnale.

63

Capitolo 4

Dispositivo di fast reset

Passiamo ora ad analizzare il secondo macroblocco di questo ASIC, ossia il circuito di fast reset. Esso, pur

rimanendo quiescente in condizioni normali, é in grado di riconoscere la saturazione del preamplificatore

ed intervenire per riportarlo in punto di lavoro operativo in un tempo molto veloce. Infatti un comparatore

in configurazione di trigger di Schmitt confronta la tensione del segnale in uscita con un livello imposto dal

designer: esso corrisponde al limite noto di dinamica del preamplificatore di carica. Non appena un segnale

in ingresso particolarmente ampio fa saturare l’uscita dell’operazionale il trigger scatta e avvia una scarica

controllata del condensatore CF per mezzo di un generatore di corrente costante.

Nei paragrafi seguenti vengono presentati i dettagli del design circuitale.

4.1 – Analisi circuitale del dispositivo di reset

All’inizio di questa tesi sono state esposte le motivazioni per introdurre nell’architettura di un

preamplificatore un dispositivo di reset veloce. Riassumendo quanto giá esposto, tale necessitá sorge

quando al processo di integrazione dei circuiti di front-end corrisponde uno scaling delle tensioni di

alimentazione, con conseguente riduzione della dinamica utile in uscita. Quando l’integratore si trova a

dover gestire segnali in ingresso molto ampi ed entra in saturazione, ogni informazione proveniente dal

detector viene persa. Il sistema torna attivo quando, per scarica spontanea, tutta la carica erogata dal

detector fluisce attraverso RF. Questo processo puó essere anche molto lungo: infatti il tempo caratteristico

τF relativo alla coppia CFRF é relativo al preamplificatore retroazionato in normali condizioni di

funzionamento. Quando l’uscita converge al rail negativo ed il sistema entra in profonda saturazione (vedi

paragrafo 4.4.2), la funzione del dispositivo cambia: la carica iniettata resta contenuta nel nodo di ingresso

(quindi su CDET e sulle capacitá parassite - e non - ad essa in parallelo), provocando una variazione anomala

64

della tensione della massa virtuale (che ora smette di essere tale). Il τ caratteristico di scarica del sistema in

queste condizioni diventa RF(CDET + CF + Cparassite). Dal momento che CDET si aggira attorno ai 16 pF e CF ai 0.17

pF, la saturazione provoca un aumento del tempo caratteristico di scarica di un fattore 100.

A causa di questo fenomeno, i tempi morti in fase di saturazione possono avere durata prolungata, con

grande perdita di dati. Nasce cosí la necessitá di un dispositivo che permetta un tempo di recovery rapido,

come é appunto il circuito di fast reset qui presentato.

Rimanendo quiescente se il preamplificatore é attivo, quando il segnale in uscita supera la soglia massima,

il circuito di sense fa scattare un deviatore, il quale collega al nodo di ingresso un generatore di correnter

costante che ne drena la carica fino a riportare l’uscita del pre al livello di baseline predefinito. Dal

momento che la corrente é nota (e regolabile dall’esterno dell’integrato per mezzo di alcune resistenze -

nella prima versione del dispositivo) la carica recuperata é in relazione lineare col tempo di apertura dello

switch. Siccome il segnale di controllo del medesimo é disponibile anche all’esterno del chip, per mezzo di

procedure Time – to – amplitude, si puó ricostruire il valore energetico dell’evento saturato.

I macroblocchi del dispositivo in questione sono visibili in figura 4.1.

Figura 4.1 - Schema di principio del dispositivo di reset; la parte racchiusa nella linea tratteggiata

rappresenta il circuito integrato.

65

4.2 - Comparatore con retroazione resistiva in configurazione “trigger di Schmitt”

Nonostante siano molteplici le soluzioni che la letteratura riporta per questo genere di situazioni, in fase di

progettazione la scelta é caduta su un semplice OP-AMP con retroazione positiva. Nonostante il design

preveda una soluzione integrata, alcuni componenti sono stati lasciati all’esterno del chip, in modo da

permettere allo sperimentatore di testare varie configurazioni circuitali in vista di una realizzazione

definitiva. Alcuni di questi componenti sono per esempio le resistenze di retroazione del comparatore di

sense. La scelta opportuna dei loro valori permette di settare le tensioni di intervento e stacco del trigger,

senza doversi confrontare con realizzazioni CMOS (che tipicamente soffrono di un problema di instabilitá

della tensione di soglia al variare della temperatura). Bisogna inoltre sottolineare che la soluzione adottata

non prevede l’utilizzo di ulteriori tensioni di riferimento, e quindi non richiede ulteriori piedini di contatto

sull’integrato. La figura 4.2 riporta lo schema circuitale del comparatore.

Figura 4.2 - Schema circuitale del comparatore.

Come si puó notare la coppia differenziale M20 M22, alimentata dal generatore di corrente a specchio M21

M18, confronta l’uscita dell’ASIC con il segnale di feedback (gestito dalle resistenze esterne). Il segnale in

corrente viene mandato al secondo stadio tramite un carico a specchio (M25 e M23). Il guadagno avviene

per mezzo del source coune M24 (alimentato da un carico attivo, M19): il segnale viene quindi invertito dai

mos M26 e M27 e utilizzato tanto per generare la retroazione quanto per pilotare lo switch. Se la soglia

66

inferiore di scatto é programmabile, quella superiore é costituita dalla massa. L’impulso digitale di controllo

si muove tra la massa e il rail di tensione negativo.

Palesemente la retroazione é positiva: sei il segnale dell’ASIC scende invia corrente al nodo di uscita (Drain

di M23) facendolo salire in tensione. Ció comporta una maggiore corrente drenata da M24: la tensione di

V1 scende, mentre l’uscita, a valle dell’invertitore sale. Le resistenze portano la salita di tensione alla coppia

differenziale di ingresso che, invece di stabilizzarsi, verrá portata ulteriormente fuori equilibrio (retroazione

positiva). La tenisone di intervento (Vs) é definita dal rapporto tra le resistenze R8 e R9, secondo la formula

4.1:

98

9

RR

RVV EES

4.1

La scelta dei valori R8 = 2KΩ e R9 = 13KΩ impongono la soglia al valore –2.6V facendo scorrere una corrente

di soli 200μA sulla rete di reazione. Essendo la tenisone A una media pesata tra Vout (compreso tra 0V e il

rail negativo) e massa, il suo valore non puó ovviamente essere maggiore di 0V.

La figura 4.3 mostra il ciclo d’isteresi del comparatore implementato.

Figura 4.3. Ciclo d'isteresi del trigger di Schmitt valutato tramite una variazione in continua della tensione al

suo ingresso.

67

4.3 – Lo switch deviatore di corrente

Passiamo ora alla descrizione del deviatore di corrente. Come giá anticipato esso si occupa di prelevare la

corrente del generatore alternativamente dal nodo in ingresso al preamplificatore o da massa. La possibilitá

di scegliere il nodo al quale appendere il generatore é data dalla particolare configurazione adottata. I

segnali di controllo utilizzati sono rispettivamente l’uscita del comparatore e il rispettivo impulso negato.

Dal lato verso massa M31 funge da semplice interruttore. Esso é spento quando il segnale di controllo

negato é basso, accendendosi quando raggiunge la tensione di 0V. Si sarebbe potuta adottare una

soluzione uguale per il ramo rivolto verso il nodo di ingresso del preamplificatore. Al contrario, peró, si é

preferito adoperare un sistema a control gate, costituito da due transistor complementari in parallelo (M41

e M42). Essi sono rispettivamente un n-MOS e un p-MOS: il drain del primo é collegato al source dell’altro e

vice-versa. Questa scelta é volta ad annullare le possibili iniezioni di carica che un segnale unipolare

potrebbe iniettare nel nodo di ingresso tramite la capacitá parassita Gate – Drain di un singolo interruttore

a transistor. M41 e M42 sono rispettivamente pilotati dal segnale di controllo “fast reset” e dal suo impulso

negato. Si sottolinea che, in condizioni normali di lavoro del preamplificatore di carica, il gruppo di fast

reset puó dirsi praticamente scollegato dal resto del dispositivo, senza possibilitá di interferire con il suo

normale funzionamento. Infatti se FR é al livello logico basso, solamente M31 conduce corrente, mentre

M41 e M42 sono spenti. Il drain di M31 é fisso a massa come il gate, mentre il source segue la tensione di

gate a seconda della corrente forzata dal generatore sottostante. Diversamente M42 si ritrova con VGS nulla

e si spegne. M41 é palesemente spento.

Figura 4.4 - Schema circuitale del deviatore

68

Diversamente, quando FR sale e FR negato scende (condizione derivante dall’attivazione del trigger), la

tensione tra Source e Gate di M42 si avvicina ai 3V accendendo il transistor. Il gate di M41 si porta a 0V

come il Drain: il Source segue la tensione di Gate secondo la corrente forzata dal generatore sottostante. In

questa condizione M31 é sicuramente spento.

Come accennato precedentemente la configurazione a control gate cerca di eliminare le possibili iniezioni

di carica che i segnali di controllo possono provocare nel nodo di ingresso attraverso le capacitá parassite

dei transistor dello switch. Ma affinché ció accada, le due iniezioni devono essere opposte ma simmetriche:

dal momento che i due segnali hanno polaritá opposta ma uguale ampiezza, le due capacitá (CGD di M41 e

CGS di M42) devono essere uguali.

4.4 – Processo di fast reset: metodo di generazione della corrente ed effetti sul preamplificatore

Figura 4.5 - Circuito che genera la corrente IR di reset.

Come si puó notare dallo schematico del circuito il cuore del sistema di generazione della corrente é un

amplificatore operazionale analogo a quello adottato per realizzare il dispositivo di sense presentato

precedentemente. All’ingresso positivo é collegata la massa, mentre a quello negativo giunge un segnale di

retroazione proveniente dalla coppia di R10 (resistenza responsabile del valore della corrente di reset) e

M43 (un MOS di tipo p inserito nell’anello di reazione). Con semplici considerazioni si mostra che la

retroazione é negativa. La corrente generata da R10 e M43 viene raccolta dallo specchio (M44) e riprodotta

69

(M45). R10 presenta un valore di 1MΩ. Lo specchio di corrente in realtá non riproduce fedelmente la

corrente di M43, ma la riduce di un fattore 10. L’espressione della corrente di reset é, pertanto:

1010

1

R

VI CC

R 4.2

Nonostante la formula sopra suggerisca un valore della corrente di reset pari a 300nA, le simulazioni al

calcolatore hanno invece proposto un valore di 360nA. Questo effetto é dovuto a fenomeni di

sovrapposizione (che riducono le dimensioni effettive dei MOS) che si verificano nei transistor dello

specchio e soprattutto in M45, date le sue piccole dimensioni. Il reale rapporto di specchiamento é circa

8.3.

4.4.1 - Analisi time – domain del processo di reset

Figura 4.6 - Segnale in uscita dal preamplificatore durante il transiente di reset

Nella figura precedente si puó osservare il comportamento del segnale in uscita durante la fase di fast

reset. É stato simulato un evento nel detector da circa 10MeV per mezzo di un segnale in tensione a

gradino di 500mV, iniettato sul nodo di ingresso per mezzo di CIN (per maggiori dettagli fare riferimento ai

70

precedenti capitoli). Non appena vout scende sotto la soglia del comparatore, il circuito di reset interviene,

scaricando con corrente costante dapprima il nodo di input e, una volta usciti dalla saturazione, la capacitá

CF. La validitá della simulazione é garantita dal principio di sovrapposizione degli effetti, secondo cui

l’iniezione di carica ad opera del generatore di segnali e la scarica dovuta IRESET possono essere considerati

separatamente e sommati al termine del calcolo. Al gradino di tensione corrisponde una carica iniettata

pari a:

tCVtI testININ 4.3

A partire dalla 4.3 si puó scrivere l’espressione della Vout in funzione di IIN, facendo uso del formalismo della

trasformata di Laplace:

FF

testIN

F

INOUT

sC

Q

sC

CV

Cs

sIsV

1 4.4

Dal momento che l’antitrasformata di 1/s é il gradino 1(t), il preamplificatore risponde ad un gradino di

tensione positivo in ingresso con un gradino di tensione negativo in uscita, moltiplicato per il fattore

CTEST/CF.

Se ora definiamo IIN come la corrente drenata dal circuito di reset, avendo essa un’andamento del tipo

IR·1(t), la sua trasformata di Laplace diventa IR/s. Riscrivendo l’espressione di Vout a partire dalla 4.4 si ha:

2

1

sC

I

Cs

sIsV

F

R

F

INOUT 4.5

L’antitrasformata di 1/s2 é la rampa lineare. Sommando le due espressioni di Vout trovate, secondo il

principio di sovrapposizione il segnale di uscita (in seguito ad un evento che fa intervenire il circuito di fast

reset) nel dominio del tempo presenta la seguente forma:

tC

Qt

C

ItV

FF

ROUT 1

4.6

Questa formula é valida solo fino a quando il trigger non spegne nuovamente il circuito di fast reset: da

quel momento il segnale rispetta la funzione di trasferimento tipica del solo preamplificatore.

Durante il transiente di reset, come detto, si sta scaricando la capacità CF di feedback e come indicato nella

(4.6) l’andamento atteso è una rampa lineare. La pendenza della rampa è, quindi, assegnata dalla corrente

di reset e dal valore della capacità CF, ed esso è 2.18V/µs; tramite la simulazione circuitale è agevole

71

misurare il rapporto tra la tensione di picco in uscita e la durata T dell’intervallo di tempo in cui è attivo il

dispositivo di reset. Questo valore è indicato nella formula 4.7:

s

Vs

V

T

VOUT

10.2

352.1

843.2 4.7

Il risultato ottenuto in simulazione è in accordo con quello atteso, anche perché la (4.7) indica il rapporto

tra la tensione di picco e la durata del reset, ma una misura dell’effettiva pendenza della rampa, effettuata

dal simulatore, indica che il valore è 2.18∙106 V/s atteso. Moltiplicando il precedente valore per la capacità

di feedback si risale alla corrente di reset, ottenendo esattamente i 370nA erogati dal generatore.

Si noti che uno dei punti deboli di questa procedure potrebbe essere la presenza di cammini parassiti in

grado di disperdere la carica che invece, deve essere misurata con una certa accuratezza.

Nella figura 4.7 è mostrato l’andamento della carica sulla capacità CF di feedback durante il transiente di

reset; è piuttosto evidente che la carica iniettata corrisponde al valore atteso e che dopo un intervallo di

tempo T, corrispondente alla durata del reset, la carica si attesta ad un valore pressoché nullo.

La carica iniettata nel circuito e accumulata sulla capacità di feedback è data dal prodotto:

testINCVQ 4.8

Nel caso della figura 4.7 il valore di Ctest è di 1pF, mentre VIN = 500mV pari ad un evento di poco inferiore a

10MeV di energia; il valore atteso di Q è di 500fC, esattamente quello ottenuto in simulazione. Nell’istante

in cui termina il lavoro del circuito di reset la carica indicata dalla simulazione è pari a 12fC, perciò la carica

effettivamente rimossa dal dispositivo di reset è 488fC. Come verrà approfondito nel prossimo capitolo il

valore di 12fC rappresenta un parametro di offset. Considerando i tempi caratteristici del dispositivo di

reset e della coppia RFCF, si puó approssimare che la carica fluita in RF durante il transiente di scarica sia

nulla.

72

Figura 4.7 - Andamento della carica sulla capacità di feedback

La simulazione conferma pienamente l’andamento lineare di rimozione della carica. Non essendoci percorsi

parassiti che possono dissipare la carica, il processo di reset é in gradi di raccogliere tutta quella che resta

depositata sul nodo di ingresso. Dal momento che vale la definizione di seguito, ecco trovata la relazione

tempo – carica (e quindi tempo - energia) che ci permette di recuperare l’informazione contenuta nel

preamplificatore durante il transiente di ripristino.

TIQdt

tdQtI R 4.9

Nella formula 4.9 Q è la carica, IR la corrente di reset e T l’intervallo di tempo durante il quale il reset è

attivo. La pendenza della curva mostrata nella figura 4.7 dà un’indicazione della velocità con cui viene

scaricato il condensatore CF; il valore ottenuto in simulazione (vedi formula 4.10) é in perfetto accordo con i

risultati numerici. Esso è stato calcolato valutando la carica totale iniettata (0.5pC) e la durata del

transiente T: il simulatore fornisce un valore della pendenza del grafico 4.7 (derivata discreta) di 367nA.

nAT

Q360

4.10

73

Bisogna peró sottilineare la presenza di alcune deviazioni dall’idealitá nel processo di reset. Il sistema non

comincia subito a scaricare linearmente CF, ma per i primi 100nS circa presenta un comportamento

anomalo. Esso é dovuto ad alcune non linearitá generate dallo stadio di uscita del preamplificatore che

fatica ad uscire dalla condizione di saturazione. Il principale responsabile é il driver, che, con le sue grandi

dimensioni, risulta lento ad attivarsi e a tornare in condizioni operative standard.

Nel prossimo capitolo si dimostrerá che tali fenomeni non inficiano la linearitá di misurazione dell’energia

dell’evento in base al tempo di reset.

Si sottolinea, inoltre, che la linea di base raggiunta dopo il processo di reset (-8mV) non corrisponde a

quella a cui il circuito si riporta naturalmente (-38mV). Ció non costituisce assolutamente un problema, in

quanto il sistema raggiunge nuovamente la baseline naturale con una costante di tempo pari a RFCF =

170μs.

4.4.2 - Comportamento del circuito in caso di profonda saturazione

L’analisi del paragrafo precedente é riferita a segnali che portano il preamplificatore in leggerissima

saturazione. Analizziamo ora il caso di un segnale in ingresso molto intenso, in grado di indurre profonda

saturazione nell’integratore. In tale circostanza la carica in arrivo sul nodo di ingresso non si accumula piú

solo su CF, ma su tutta la capacitá riferita al polo di input. Infatti, dal momento che la retroazione non é piú

attiva, CF diventa una semplice capacitá tra l’ingresso e la massa, in parallelo alle altre (la terra virtuale non

é piú tale). Nonostante ció la carica non viene dispersa, ma efficacemente raccolta dal dispositivo di reset.

Nei grafici seguenti si mostra quanto accaduto in seguito all’iniezione di un segnale a gradino da 2.5V: esso

fornisce al nodo di ingresso una carica di 2.5pC. Nella figura seguente (4.8) vengono riportati due grafici

riguardanti la carica contenuta sul nodo di ingresso e quella persa attraverso RF in condizione di saturazione

se si tiene spento il dispositivo di reset.

74

Figura 4. 8 - La figura mostra la carica che viene iniettata nel circuito quando il dispositivo di reset è spento

e la carica totale che si accumula sul nodo di ingresso. La differenza tra le due curve rappresenta la carica

definitivamente persa attraverso la resistenza di feedback (in alto).

La corrente che fluisce attraverso la resistenza di feedback é pressoché costante nel tempo: assume un

valore di 2.8nA. Tale corrente dipende da RF e dalla tensione ai suoi capi. Quest’ultima, in caso di forte

saturazione, é quasi indipendente dalla quantitá di carica iniettata. Infatti il suo polo negativo é fisso, per la

saturazione, a -3V. Quello positivo, invece, é riferito ad una “piastra” di CDET. Essendo quest’ultima di

grande valore, le variazioni di tensione ai suoi capi in seguito alle iniezioni di carica del detector (seppur

grandi) sono quasi trascurabili. Quindi la tensione ai capi di RF é costante in condizioni di profonda

saturazione e costante sará anche la corrente che fluisce su di essa.

La carica che viene persa sulla resistenza di feedback è pari alla corrente di 2.8nA moltiplicata per la durata

T del transiente. In questo caso è pari a circa 20fC. Tale carica è irrimediabilmente persa e costituisce un

errore di misura di energia dell’evento, come trattato nel prossimo capitolo.

Nella figura successiva è mostrata, invece, la medesima situazione, ma con il dispositivo di reset attivo.

Partendo da un segnale in ingresso uguale al caso precedente, ora la carica totale al nodo di input

diminuisce progressivamente, fino ad annullarsi nel momento in cui, avendo il fast reset portato a termine

il suo compito, il trigger ne provoca lo spegnimento.

75

Figura 4. 9 - Nel grafico in basso è mostrata la carica totale al nodo d’ingresso sotto l’azione del fast reset.

Nel grafico in alto è mostrata la carica rimossa dal solo dispositivo di reset.

Il transiente di reset ha una durata molto breve: il tempo morto del dispositivo viene drasticamente ridotto

e il preamplificatore é subito pronto per ricevere nuovi segnali.

In questo caso la sua durata vale 6.82μs e la carica residua presente sul nodo di ingresso al termine del

processo è pari a 90fC.

La carica totale rimossa dal dispositivo di reset è 2.49pC, mentre quella totale iniettata nel circuito era di

2.15pC.

Tale differenza di carica deriva dal problema di linea di base giá esposto in precedenza. Il circuito di fast

reset riporta il preamplificatore ad un valore di tensione leggermente piú alto rispetto al livello della sua

baseline naturale. Questo comporta un eccesso di carica prelevata, costante di evento in evento, che

costituisce un offset noto e stabile nelle misurazioni tempo – energia, che deve essere sommato a quello

dovuto alla corrente di leakage su RF.

76

Capitolo 5

Recupero dell’informazione energetica durante la procedura di

fast reset

Come giá anticipato nei precenti capitoli, il circuito di fast reset non si occupa solamente di riportare

velocemente il preamplificatore in condizioni operative, ma, in caso di saturazione, riesce ad estrarre

l’informazione energetica e a riproporla non come segnale in ampiezza, ma come durata di un impulso.

Infatti a seguito di un’iniezione di corrente ad opera del rivelatore, anche in caso di saturazione dell’uscita

del preamplificatore, la carica iniettata non viene persa ma resta “intrappolata” sul nodo di ingresso del

circuito. Dal momento che la procedura di scarica avviene per mezzo di un generatore di corrente costante,

in questo capitolo analizzeremo il rapporto tra la durata del tempo di reset e la carica effettivamente

recuperata. Al fine di dimostrare la stabilitá del dispositivo, verranno presentati gli esiti delle simulazioni

effettuate al variare della temperatura: in particolar modo bisogna valutare il suo funzionamento a

temperature criogeniche.

5.1 – Recupero dell’informazione energetica di un segnale che provoca saturazione

Il circuito non genera solamente il normale segnale di uscita: é anche possibile monitorare la condizione del

segnale digitale FR, ossia il comando generato dal circuito di sense per l’accensione del current sink.

Ovviamente i due segnali sono in stretta correlazione: entrambi, in caso di saturazione, ci mostrano

l’attivitá e gli effetti del sistema di fast reset.

In particolar modo, il segnale FR é fondamentale per il recupero dell’informazione energetica. Supponiamo

che un’iniezione di corrente troppo intensa abbia fatto saturare il preamplificatore. Nel momento in cui la

carica viene raccolta e il segnale in uscita supera la soglia del trigger, quest’ultimo scatta e accende il

current sink. Drenando corrente dal nodo di ingresso con intensitá costante, questo si disattiverá solo dopo

77

aver riportato la baseline del preamplificatore al valore di 0V. Il tempo impiegato per compiere tale

operazione é ovviamente in relazione con la quantitá di carica prelevata, secondo la formula 5.1:

TIQ R 5.1

Dove IR è la corrente di reset. Da questa si deduce, in modo del tutto banale, la 5.2:

R

testIN

R I

CV

I

QT 5.2

Ipotizziamo di simulare un evento molto energetico per mezzo dell’usuale generatore di tensione e una

CTEST da 1 pF: immettendo un gradino da 500mV si sta iniettando una carica di 0.5 pC. In tale situazione il

circuito di fast reset dovrebbe impiegare 1.351 μs per riportare, per mezzo di una corrente IR di 370 nA, il

segnale in uscita alla baseline desiderata.

Effettivamente la simulazione del fenomeno conferma quanto previsto: il tempo di reset equivale a 1.352

μs, con un errore dello 0.01%. Si noti che in questo calcolo non é stato considerato l’effetto della resistenza

di feedback RF: potendo essa drenare un massimo di 2.8 nA, costituisce solamente lo 0.75% di IR e l’errore

che ne deriva é assolutamente trascurabile.

Affinché la durata dell’impulso FR possa essere utilizzata con profitto come misura energetica, essa deve

mantenere un buon livello di linearitá rispetto alla carica iniettata su tutto lo spettro 10MeV – 100MeV.

Al contrario, eventuali offset di natura sistematica non costituiscono una limitazione al processo di misura,

in quanto sono cancellabili per mezzo di algoritmi digitai che operano direttamente sul segnale in uscita dal

preamplificatore.

5.1.2 – Relazione tra carica iniettata e tempo di reset

Partendo dalla formula 5.1 e cercando di definire una relazione tra carica iniettata e tempo di reset, si

giunge alla scrittura di una semplice relazione lineare. Il coefficiente angolare dipende dall’intensitá della

corrente IR, mentre il termine noto ingloba tutti i fenomeni che generano offset sistematico nella misura.

Traducendo in formula quanto affermato si giunge alla 5.3:

nsbAa

baQT

9.1210680.2 16 5.3

78

In fase di simulazione, il circuito rispetta bene le aspettative teoriche riguardo il comportamento lineare

della formula 5.3. Nella figura successiva si mostra un grafico “carica iniettata vs tempo di reset”.

Figura 5.1 - Relazione lineare tra la durata del transiente di reset e la carica rilasciata dal rivelatore.

Se passiamo ai differenziali, dalla 5.3 si deduce che:

a

It

QR

1

5.3.1

Per mezzo di un fit lineare effettuato sulle simulazioni di figura 5.1, si estrae un valore di 1/IR pari a

2.702∙106 A-1. Volendo ricavare IR a partire da tale parametro si otterrebbe il valore 373nA. Esso é

perfettamente coerente con i 370nA nominali ottenuti come valore registrato in simulazione circuitale.

L’esistenza di un coefficiente b (termine noto) non nullo, significa che le misure temporali risentono di un

offset indipendente dalla durata del tempo di reset. Esso impedisce che il fit lineare passi esattamente per

l’origine. Lo scarto temporale sistematico registrato é 14.6ns. Ció ovviamente non inficia la linearitá della

relazione: la correlazione lineare dei dati, valutata con il software Microcal Origin, vale infatti 0.9999.

Si conclude che quanto affermato nella formula 5.1 é perfettamente rispettato, e che la misura della durata

del tempo di reset puó essere utilizzata per recuperare l’informazione energetica.

79

La linearitá di uno strumento di misura é una qualitá fondamentale, in quanto permette una calibrazione

veloce ed efficace. Diversamente basti pensare agli effetti negativi della saturazione dei fototubi accoppiati

a cristalli scintillatori particolarmente luminosi (come i LaBr3).

Analizzando la forma dei segnali provenienti dal preamplificatore in fase di reset, si notano brevi transienti

di comportamento anomalo, che non seguono cioé la rampa lineare. Il fatto che le misure carica – tempo

restituiscano relazioni cosí precise significa che le oscillazioni visibili in uscita non sono dovute all’azione del

dispositivo di fast reset ma al comportamento del preamplificatore, il quale mostra qualche difficoltá

nell’uscire dalla condizione di saturazione. Ció é molto importante, perché significa che i comportamenti

anomali non sono dovuti ad indesiderate iniezioni di carica sul nodo di ingresso, cioé intaccano solamente il

segnale in uscita e non la carica drenata dal current sink.

Lo sperimentatore non sará peró interessato ad applicare alle misure effettuate la formula 5.3: al contrario

avrá bisogno della formula inversa per convertire la durata degli impulsi in carica equivalente.

fCbnAa

bTaQ

8.4373 5.4

Il nuovo coefficiente angolare corrisponde esattamente alla corrente di reset, mentre l’offset non sará piú

di natura temporale ma di carica.

5.2 – Relazione tra tempo di reset ed energia dell’evento all’interno del rivelatore

In base alle considerazioni fatte nel primo capitolo, esistono relazioni di natura statistica che legano

l’energia depositata nel rivelatore con la quantitá di portatori di carica generati. Fortunatamente tale

relazione é lineare, ed esprimibile con la formula 5.5:

q

QE 5.5

Dove q è la carica elementare e ψ l’energia sufficiente alla produzione di una coppia di portatori di carica;

nel caso del germanio iper-puro ψ = 2.92 eV/coppia.

Evidentemente, in base alle considerazioni fatte nel precedente paragrafo, l’energia depositata sará in

relazione lineare anche con il tempo di reset. Per mezzo di semplici passaggi arriviamo alla formula 5.6:

80

KeVbs

MeVa

bTaE

888.6

5.6

L’unitá di misura di a” é MeV/ s : infatti tale parametro rappresenta proprio il fattore di scala che gli

sperimentatori desiderano conoscere per effettuare la conversione tempo – energia.

A seguito delle considerazioni effettuate, presentiamo di seguito un equivalente della figura 5.1, ma non

piú riscalato sulla base della carica, bensí su quella dell’energia.

Figura 5.2 - L'intervallo di tempo di funzionamento dello strumento di reset dipende linearmente

dall'energia E dell'evento rivelato

Sulla base delle simulazioni effettuate si conclude che l’idea di desaturare il preamplificatore agendo

proprio sul nodo di ingresso é assolutamente valida. La grande linearitá ottenuta, assieme alle eccellenti

prestazioni di rumore costituiscono il principale risultato legato al progetto di questo dispositivo integrato.

81

I problemi di saturazione tipici dei segnali in tensione sono dovuti alle non linearitá delle architetture

adottate. Non valendo per i segnali in tensione alcuna legge di conservazione, la precisione di un dispositivo

viene degradata da ogni forma di distorsione indotta dai componenti elettronici. Al contrario il principio su

cui si basa il circuito di fast reset é una legge fisica nota a tutti, ossia la conservazione della carica elettrica.

Nel momento in cui essa viene iniettata dal detector sulla capacitá di ingresso, a meno di cammini resistivi

essa non puó essere dissipata. Al contrario resta intrappolata su tale nodo ed é solamente il segnale in

tensione in uscita al preamplificatore che perde coerenza.

Il recupero di tale carica non solo costituisce esattamente il recupero dell’informazione, ma permette al

sistema di tornare immediatamente operativo.

Pertanto la misura energetica tradizionale verrá in questo dispositivo affiancata da un’altra, meno

convenzionale, basata sull’analisi di durata dei segnali di reset. Le due misure non interferiscono, in quanto

attive in diverse regioni dello spettro energetico: sotto ai 10MeV é attiva la prima, mentre al di sopra di tale

valore e fino a 100MeV, le misure energetiche sono fornite dal segnale di FR.

Riportiamo una tabella recante una serie di coppie di valori Energia – Tempo:

Energia E dell’evento

(MeV) Carica Q rilasciata (pC)

Durata T transiente di

reset atteso (µs)

Durata T transiente di

reset simulato (µs)

10MeV 0.55 1.486 1.486

25MeV 1.37 3.703 3.685

50MeV 2.74 7.405 7.375

75MeV 4.11 11.108 11.031

100MeV 5.49 14.838 14.728

Anche tenendo in opportuna considerazione i vari offset, discussi in precedenza, appare evidente che la

durata del transiente di reset è sistematicamente minore rispetto a quella attesa, calcolata tramite la

formula 5.2. Il coefficiente angolare che rappresenta 1 / IR è differente per le due curve: 2.702∙106 A-1 nel

caso simulato e 2.680∙106 A-1 estrapolato dalla correlazione lineare.

82

Sulla base di tali dati, si forniscono due relazioni “efficaci” per descrivere il comportamento del sistema,

basate su considerazioni di tipo empirico.

MeVs

MeVTE 088.08.6

5.7

fCs

nCTQ 6.4373 5.8

Dal momento che il circuito presenta un comportamento stabile, ma leggermente differente rispetto al

previsto, proviamo ora a sondare le cause alla radice di tali discrepanze.

Per prima cosa si valuta l’errore percentuale al variare dell’energia dell’evento simulato.

Durata T transiente di

reset atteso (µs)

Durata T transiente di

reset simulato (µs) Errore %

1.486 1.486 0.01

3.703 3.685 0.48

7.405 7.375 0.40

11.108 11.031 0.67

14.838 14.728 0.74

Allo stesso modo visualizziamo graficamente la differenza tra valori attesi e valori simulati nel grafico di

figura 5.3.

La curva spessa rappresenta l’energia in funzione della durata del reset ottenuta in simulazione, mentre

quella sottile rappresenta i valori attesi calcolati con la formula 5.7.

Dal momento che l’errore percentuale dipende dalla fascia energetica, si mostrano solamente i dati con

discrepanza maggiore, corrispondenti all’intervallo 60 MeV – 100MeV.

83

Figura 5. 3 - Discrepanza tra i valori attesi e quelli simulati.

La spiegazione di questo errore risiede nel fatto che la curva simulata non è perfettamente lineare, ma

possiede un termine quadratico, ovvero l’equazione che lega l’energia al tempo è di tipo E = aT2 + bT + c; i

valori dei coefficienti sono riportati nella formula seguente.

MeVTs

MeVT

s

MeVE 075.079.61001.4 2

2

6

5.9

Ovviamente il coefficiente di secondo grado é considerevolmente inferiore rispetto a quello lineare, in

quanto é dovuto ad effetti resistivi parassiti, che rendono la corrente drenata leggermente dipendente

dalla tensione tra ingresso e uscita del preamplificatore.

84

5.3 – Studio del segnale digitale di reset

Vista l’importanza di cui gode il segnale FR all’interno dell’architettura del preamplificatore, se ne

analizzano in dettaglio le caratteristiche. Come si é soliti fare in caso di circuiti digitali, é opportuno

effettuare delle simulazioni focalizzate sul principio del “worst case”, ossia del caso peggiore.

Dal momento che i circuiti a CMOS fanno uso sia di pMOS che di nMOS, tali studi sono orientati a valutare

le prestazioni del dispositivo nel caso che una delle due tipologie di transistor presenti prestazioni

particolarmente scarse. Si parla di analisi “worst case zero” se vengono penalizzati gli nMOS, viceversa nel

“worst case one” sono i pMOS ad avere prestazioni particolarmente scadenti.

I risultati ottenibili sono da considerarsi come valori di confine, ossia come livelli di prestazioni minime

garantite dal dispositivo.

In questo paragrafo i segnali di reset vengono ottenuti simulando eventi da 35MeV, corrispondenti a

gradini di tensione in ingresso di 2V. Il segnale disponibile all’uscita del trigger di Schmitt é visibile in figura

5.4.

Figura 5. 4 - Sviluppo temporale tipico del segnale FR.

La forma del segnale di reset è un’onda rettangolare: il fronte di salita si presenta in concomitanza con

l’ingresso del preamplificatore in zona di saturazione, mentre quello di discesa rappresenta il termine della

85

procedura di fast reset. Effettuando misure della distanza temporale dei due fronti si puó ottenere

un’informazione di tipo energetico.

5.3.1 – Dipendenza del transiente di reset dalla temperatura di lavoro

Dal momento che le curve caratteristiche dei dispositivi dipendono fortemente dalla temperatura di lavoro,

é opportuno stimare quali siano le variazioni di comportamento del circuito fast reset al variare della

temperatura. Le simulazioni dimostrano, come é prevedibile, che, a paritá di energia, il tempo di reset

diminuisce all’abbassarsi della temperatura.

Questo fenomeno é dovuto ai transistor del generatore del current sink, che alle basse temperature

divengono piú performanti e drenano piú corrente.

Si riporta nella tabella sottostante l’esito di simulazioni a temperature differenti.

Temperatura (K) Tempo di reset (µs) Corrente di reset (nA)

300 5.95 360

273 5.45 366

250 5.36 371

220 5.25 377

Il trend mostrato suggerisce, a temperatura criogenica, un’ulteriore riduzione dei tempi di reset.

Cerchiamo di dare una spiegazione dettagliata del fenomeno a partire dalle caratteristiche dei MOS e dalla

dipendenza dei singoli fattori dalla temperatura.

L

W

2

CK

VVKI

oxn

2

TGSDS

5.9

La (5.9) descrive il comportamento di un transistor nMOS.

86

µn rappresenta la mobilità degli elettroni nel cristallo, Cox è la capacità per unità di superficie del

condensatore tra il gate e il substrato (dipende ovviamente dallo spessore dell’ossido isolante).

W e L sono la larghezza e la lunghezza del canale e VT è la tensione di soglia del dispositivo.

La temperatura influenza sia il coefficiente K che la tensione di soglia VT. Quest’ultima aumenta di circa

1.1mV per ogni grado di decrescita della temperatura. Questo potrebbe far pensare, passando da 300K a

70K, ad una diminuzione della corrente di drain del dispositivo a paritá di polarizzazione. Tuttavia l’effetto

complessivo é dominato dal fattore K, inversamente proporzionale alla temperatura. Al suo interno é infatti

presente la mobilità elettronica µn; in un dispositivo a semiconduttore i principali fattori che agiscono sulla

mobilità, oltre alla concentrazione di drogaggio del cristallo, sono fenomeni di scattering dei portatori di

carica. Questi possono essere provocati da collisioni con le vibrazioni reticolari o con le impuritá del

cristallo. Ad alta temperatura il fenomeno prevalente é l’interazione con i fononi (al crescere della

temperatura le vibrazioni del reticolo sono sempre più consistenti). Questo porta ad avere una diminuzione

della mobilità al crescere della temperatura, con un andamento proporzionale a T-3/2 (T rappresenta la

temperatura assoluta). A bassa temperatura gli atomi presentano minori vibrazioni termiche, quindi questo

tipo di scattering diviene meno rilevante. Parimenti, peró, la velocità media dei portatori è più lenta, cosa

che favorisce l’interazione con le impurezze del semiconduttore. Pertanto a temperature criogeniche lo

scattering con le imperfezioni reticolari diventa predominante. Tale meccanismo provoca una diminuzione

della mobilità dei portatori di carica al diminuire della temperatura, con un andamento proporzionale a T3/2.

Essendo il circuito integrato realizzato su silicio, in figura 5.5 viene presentato l’andamento della mobilitá

dei portatori di carica in questo tipo di cristallo al variare della temperatura.

Figura 5. 5 - Mobilità elettronica in funzione della temperatura nel silicio.

87

É evidente che nel silicio a 77K la mobilitá dei portatori é molto piú elevata rispetto a quanto accade a

temperatura ambiente. Questo garantisce migliori prestazioni dei dispositivi elettronici alle temperature

criogeniche.

5.3.2 – Analisi del segnale FR nella condizione di “worst case”

I cicli di processo per la realizzazione dei circuiti integrati possono subire fluttuazioni statistiche che

deteriorano le prestazioni dei dispositivi integrati. Tali fluttuazioni si possono valutare quantitativamente e

possono essere inserite nelle simulazioni sotto forma di analisi di caso peggiore. In particolar modo le

carenze prestazionali (tipicamente focalizzate sulla velocitá di risposta) possono essere concentrate sui

transistor a canale p o su quelli a canale n. Infatti tali dispositivi prevedono diffusioni differenti e sono

pertanto realizzati con maschere diverse. Le variabili che sono maggiormente soggette a fluttuazioni sono

lo spessore dell’ossido di gate, le tensioni di soglia e le dimensioni. Per questi motivi i progettisti cercano di

non sfruttare mai, per il funzionamento dei circuiti analogici, i valori assoluti dei componenti, utilizzando

altresí delle soluzioni basate sul rapporto tra variabili. Allo stesso modo anche le concentrazioni dei

droganti nel substrato e nel canale possono subire variazioni inaspettate, con conseguente fluttuazione

della mobilitá. Dispositivi dello stesso tipo, a paritá di tensioni di polarizzazione, possono portare correnti

differenti.

Tempo di reset

(µs)

Corrente di reset

(nA)

Caso tipico 5.37 370

Worst case power (n-MOS e p-MOS veloci) 5.33 373

Worst case speed (n-MOS e p-MOS lenti) 5.51 360

Worst case one (n-MOS veloci e p-MOS lenti) 5.36 371

Worst case zero (n-MOS lenti e p-MOS veloci) 5.48 363

Nella tabella precedente sono stati presentati tempi di reset differenti per eventi da 35 MeV, a seconda del

caso peggiore considerato. Il circuito di fast reset si é dimostrato robusto nel sopportare le fluttuazioni dei

valori dei propri componenti, garantendo tempi di reset stabili con una variazione massima del 3,3%.

88

Capitolo 6

Layout dell’integrato e prove sperimentali

Il circuito integrato in esame non é stato studiato solamente al simulatore, ma anche realizzato

concretamente. Il dispositivo é stato prodotto in piú versioni da Austria Microsystem in tecnologia CMOS

AMS C35B4C3 350nm. L’azienda ha fornito alcuni campioni giá bondati all’interno del package, oltre ad una

serie di dispositivi da collegare manualmente. I layout che vengono effettivamente tradotti in circuito non

sono esattamente quelli sottoposti. Infatti l’azienda, per motivi legati al processo produttivo, esegue sui

diagrammi forniti degli script definiti “script di post – layout”. Essi provvedono a riempire le aree libere tra i

dispositivi con porzioni di metal o diffusioni in modo da garantire percentuali minime di copertura per ogni

layer della tecnologia. Solitamente queste modifiche sono assolutamente irrilevanti in quanto non

intaccano la fisionomia del circuito. Tuttavia potrebbero generare dei percorsi parassitici di natura

capacitiva tra i nodi dell’integrato, causando in alcuni casi dei malfunzionamenti non previsti in fase di

simulazione.

Sfruttando un chip giá provvisto di bonding, é stato realizzato un box sperimentale in grado di fornire al

dispositivo alimentazioni stabilizzate e di portare all’esterno i segnali di interesse per mezzo di connettori

BNC, con il quale sono stati effettuati i test necessari. L’integrato é stato montato su schedina PCB (figura

6.1).

Figura 6.1 – Immagini della PCB su cui é stato montato l’integrato

89

6.1 – Layout del dispositivo in versione “compatta”

La prima versione del circuito (figura 6.2) prevede quattordici pin di cablaggio e costituisce la versione

“compatta” del dispositivo. Infatti i singoli macroblocchi (preamplificatore, circuito di sense e current sink)

sono giá cablati internamente.

Figura 6.2 – Layout del circuito in versione “compatta”

I 14 pad presentano una disposizione che separa i segnali (fila superiore) dalle alimentazioni (fila inferiore).

Nella fila superiore, procedendo da sinistra verso destra si trovano i seguenti contatti: uscita del generatore

di corrente (Ireset), ingresso e uscita del preamplificatore, uscita (segnale FR) e ingresso positivo del

comparatore, segnale di FR negato e ground.

Nella fila inferiore, procedendo da destra a sinistra, sono collocate le alimentazioni positive dello stadio di

ingresso e di uscita, il primo ingresso per le correnti di bias, ingresso per la resistenza di polarizzazione del

current sink, alimentazione negativa dello stadio di uscita, secondo ingresso per le correnti di bias e, per

finire, alimentazione negativa dello stadio di ingresso.

Le dimensioni totali sono 1000 μm x 340 μm. I pad sono di forma quadrata con lato 95 μm e vengono

cablati con un cavo di diametro pari a 25 μm.

90

6.2 – Layout del dispositivo in versione “estesa”

La seconda versione del dispositivo (Figura 6.3) prevede invece una coppia di pin in piú rispetto al layout

“compatto”. Il suo scopo é puramente sperimentale, in quanto permette di monitorare alcuni segnali

interni che, in condizioni normali di utilizzo, non hanno necessitá di essere visualizzati dall’utente.

I macroblocchi non sono interconnessi: questo permette uno studio separato di preamplificatore,

comparatore e current sink. La loro struttura circuitale non subisce variazioni rispetto alla versione

precedente, ad eccezione di alcuni transistor di protezione aggiunti sulle linee che nella versione compatta

non vengono portate all’esterno.

Figura 6.3 – Layout del circuito in versione “estesa”

I 16 pin sono disposti secondo il medesimo criterio della versione compatta: segnali nella fila superiore e

alimentazioni in quella inferiore.

In alto, procedendo da sinistra a destra, sono collocati i seguenti contatti: corrente di reset (Ireset),

comando di azionamento dello switch, ingresso e uscita del preamplificatore, ingresso negativo e positivo

del comparatore, segnale di FR e di Inhibit.

Nella fila inferiore, procedendo da destra a sinistra si trovano il ground, le alimentazioni positive dello

stadio di ingresso e di quello d’uscita, il primo ingresso delle correnti di bias, l’ingresso per la resistenza di

polarizzazione del current sink, la tensione di alimentazione negativa dello stadio di uscita, il secondo

ingresso delle correnti di bias e, per concludere, l’alimentazione negativa dello stadio di ingresso.

Le dimensioni totali sono 1150 μm x 340 μm. I pad, come nel caso precedente, sono di forma quadrata con

lato 95 μm e vengono cablati con un cavo con diametro pari a 25 μm.

91

6.3 – Layout dei singoli blocchi circuitali

In questo paragrafo vengono presentati i layout dei singoli blocchi circuitali. Si sottolinea che essi non

presentano differenze tra la versione “compatta” e quella “estesa” al di fuori di alcuni transistor di

protezione (non riportati nelle figure).

Current sink

Il primo dispositivo collocato nella parte a sinistra dell’integrato é il current sink: le sue dimensioni sono

circa 240 μm x 60 μm. Al suo interno si possono riconoscere i transistor che compongono lo switch: sono

collocati nell’angolo in alto a destra e caratterizzati da dimensioni ridotte.

Figura 6.4 – Layout del current sink

Preamplificatore

In entrambe le realizzazioni costituisce il dispositivo centrale: le sue dimensioni sono 320 μm x 75 μm.

Come accade in quasi tutti gli amplificatori operazionali, il dispositivo che occupa piú area al suo interno é

la capacitá di compensazione: essa é la figura quadrata di color rosa al centro del circuito.

Figura 6.5 – Layout del preamplificatore

92

Comparatore

Basato anch’esso su un amplificatore operazionale, non presenta la capacitá di compensazione in quanto,

non essendo retroazionato negativamente, non presenta problemi di stabilitá.

Nell’integrato é sempre collocato sulla destra e le sue dimensioni sono 200 μm x 40 μm.

Figura 6.6 – Layout del comparatore

6.4 – Risultati sperimentali

Dopo aver inserito la versione “estesa” all’interno del box sperimentale, sono state eseguite alcune

misurazioni sul comportamento del preamplificatore sia in condizione operativa standard, sia con l’innesco

del circuito di fast reset. Nonostante nel primo caso il circuito abbia dimostrato piena funzionalitá, non

appena si é fatto intervenire il dispositivo di scarica forzata si é manifestato immediatamente un problema.

In seguito ad ogni commutazione del comando di reset il segnale in uscita subiva gravi sbalzi di tenisone.

Questi ultimi erano cosí consistenti da portare il preamplificatore in saturazione passando da un rail di

alimentazione all’altro, con conseguente accensione e spegnimento del fast reset (il quale, intervenendo

una volta, entrava in un ciclo infinito).

La prima interpretazione fornita (rivelatasi poi errata) si concentrava sul transistor PMOS dello switch:

infatti il suo bulk, al posto di essere riferito alla tensione di alimentazione superiore, era stato collegato alla

massa virtuale del nodo di ingresso.

Si ipotizzava che l’instabilitá del sistema in fase di commutazione fosse provocata da indesiderate iniezioni

di carica ad opera di tale transistor attraverso il bulk in seguito alla variazione di carica di canale indotta

dalla tensione di controllo FR.

Per verificare la validitá di tale supposizione sono state effettuate delle simulazioni post – layout: si é

estratto dal layout dell’integrato un nuovo circuito con inclusi tutti i parassitismi dettati dalla sua

conformazione fisica. Il bulk di tale transistor non si é dimostrato iniettante, mentre si é riscontrato un

93

discreto accoppiamento capacitivo (circa 9.35 fF ) tra i pad “Ireset” e “Current In”. Il primo collega il current

sink al nodo di ingresso, mentre il secondo porta il segnale FR allo switch. Tale capacitá in simulazione era

responsabile di piccole iniezioni di carica in corrispondenza del cambiamento di stato del comparatore.

All’interno del package dove é contenuto il dispositivo, i fili di bonding collegati ai piedini possono avere un

accoppiamento capacitivo dell’ordine del pF.

Partendo da questo presupposto si é dedotto che l’instabilitá del preamplificatore in fase di accensione e

spegnimento del fast reset sia provocata da un’iniezione di carica indesiderata sul nodo di ingresso ad

opera del segnale FR per mezzo di un canale capacitivo parassita.

Per valutare le prestazioni effettive del dispositivo é stata aggiunta pertanto una capacitá di

controiniezione, collegata tra il nodo di ingresso e il segnale di fast reset negato (Inhibit).

Il valore della capacitá che permette al circuito di avere un comportamento stabile con una minima

iniezione di corrente in fase di commutazione é 0.8pF, in linea con le dimensioni stimate dei parassitismi.

Sono state pertanto eseguite misurazioni di linearitá del preamplificatore in entrambe le modalitá di

funzionamento (tradizionale e fast reset), i cui risultati sono visibili in figura 6.7.

0 1 2 3 4 5 6 7 8 9 10-3

-2

-1

0

(22)(8)(5) .......................................

Vcom

p [ V

]

Time [ µs ]

-2.4

-2.0

-1.6

-1.2

-0.8

-0.4

0

0.4

Legenda:

(1) to (4) = 2 to 8 MeV, 2 MeV step

(5) to (23) = 10 to 100 MeV, 5 MeV step

(23)

(23)(22)

(9)(7)(6)

(9)(8)(7)(6)

(5)

(4)

(3)

(2)

(1)

.......................................Out [ V

]

Figura 6.7 – Risposta del preamplificatore ad eventi simulati nel range 2 MeV – 100MeV

94

Come si puó osservare, il preamplificatore presenta un’ottima risposta lineare in entrambe le condizioni di

funzionamento. Di seguito riportiamo un grafico dei tempi di reset in funzione della carica iniettata nel

preamplificatore. La linea continua rappresenta un fit lineare dei dati a disposizione. Gli errori relativi sono

riferiti allo scarti da tale retta.

10 20 30 40 50 60 70 80 90 1000

2

4

6

8

y-axis ready-axis read

Re

set

tim

e

[ µ

s ]

EGe [ MeV ]

-0.002

-0.001

0

0.001

0.002

Reset velocity ~ 12 MeV / µs

Re

lative

err

or

0 1 2 3 4 5

Measurement

Linear fit

Charge [ pC ]

Figura 6.8 – Curva energia – tempo ed errori relativi

L’errore relativo nella fascia energetica 10 MeV – 100MeV non supera mai una parte su mille.

Questi dati sono la conferma definitiva che il dispositivo di fast reset non costituisce solamente un mezzo

per desaturare velocemente il preamplificatore, ma anche un valido strumento per estendere il suo range

energetico di un fattore 10.

Ovviamente il sistema é estremamente lineare anche nella modalitá di funzionamento tradizionale: tuttavia

l’aspetto piú interessante é quello di riuscire ad ottenere misure accurate e lineari dell’energia di un evento

anche quando il segnale di uscita é completamente distorto.

Come giá accennato nei capitoli precedenti, quando un preamplificatore entra in saturazione, il tempo

morto é molto piú lungo del tempo caratteristico dettato da RFCF.

Nella prossima figura si mostra una simulazione nella quale il dispositivo di fast reset viene spento, e si

valutano i tempi morti in attesa del recupero dalla saturazione.

L’analisi é stata eseguita con CF = 0.4pF CTEST = 1 pF e CDET = 16pF.

95

Figura 6.9 – Segnali in uscita con dispositivo di fast reset disattivato. Gradini di tensione in ingresso da 0.2V

(segnale piú piccolo) a 2V (segnale piú grande e saturato) / Passo costante 0.1V

I segnali fortemente saturati impiegano molto tempo per tornare alla baseline.

Ipotizziamo ora di considerare solamente i rami esponenziali di tali curve, trascurando la componente

saturata. Supponiamo inoltre di avere a disposizione un preamplificatore a dinamica pressoché infinita.

Interpolando le curve si ricavano le ampiezze originali di quei segnali (del tutto teorici) di cui le nostre curve

costituiscono la coda. Nel grafico seguente si presenta, per ogni ampiezza di segnale in ingresso nel

preamplificatore reale, l’ampiezza del segnale teorico immesso in un preamplificatore a dinamica infinita

che impiegherebbe il medesimo tempo per raggiungere la tensione di baseline.

0 0,5 1 1,5 2 2,5 3 3,5 4 4,5

0

5

10

15

20

25

30

35

Input voltage [V]

Eq

uiv

ale

nt in

put vo

ltag

e [V

]

Figura 6.10 – Grafico Input voltage – equivalent input voltage

96

I dati in blu sono relativi a segnali in condizione lineare, mentre quelli arancioni provocano saturazione.

Come si puó notare dal grafico precedente, piú l’energia del segnale in ingresso aumenta, piú il tempo

morto diventa un problema rilevante, in quanto la relazione tra l’energia di un evento e il relativo tempo

morto non é lineare.

Il dispositivo di fast reset, in quest’ottica, costituisce una brillante soluzione al problema.

Nell’immagine seguente si mostra il comportamento del circuito caso di segnale grande immediatamente

seguito da segnali piú piccoli.

0

1

2

(3)(2)(1)

Test in

[ V

]

0 2 4 6 8 10 12 14 16 18 20

-2

-1

0

(3)

(2)(1)

Out [ V

]

Time [ µs ]

Fig. 6.11 – Effetto di riduzione del tempo morto: i segnali (2) e (3) da 1 e 2 MeV non sono più oscurati dal

segnale (1) da 40 MeV che è decine di volte più grande

Nella simulazione un segnale a gradino in ingresso impiegava 500 μs per uscire dalla saturazione e piú di

1ms per tornare alla baseline. Al contrario il dispositivo di fast reset é stato in grado di riportare il sistema in

condizione operativa in 6μs, permettendo al preamplificatore di leggere perfettamente segnali molto

piccoli solamente 8μs dopo.

La linearitá del preamplificatore é garantita anche per misurazioni acquisite immediatamente dopo una

forte saturazione: nella figura successiva si mostra il segnale di output ottenuto facendo seguire, a un

gradino di tensione in ingresso di 2V, una serie di impulsi di ampiezza minore (il loro valore é riportato in

legenda):

97

12 13 14 15 16 17 18 19 20 21 22

-2,25

-1,75

-1,25

-0,75

-0,25

0,25

0,054 V

0,108 V

0,162 V

0,216 V

0,270 V

0,324 V

0,378 V

0,432 V

0,486 V

Tempo [us]

Te

ns

ion

e d

i u

scita

[V

]

Figura 6.12 – Segnale di output del preamplificatore: Cin=1pF CDET = 16pF CF=0.17pF

Primo gradino di tensione in ingresso: 2V

I valori del secondo gradino sono riportati in legenda

Come si puó notare il sistema risponde con eccellente linearitá a piccoli segnali nonostante sia appena

uscito dalla condizione di forte saturazione. Nel grafico sottostante riportiamo il fit lineare e relativa

correlazione per il set di dati relativo al secondo impulso.

Figura 6.13 – Fit lineare della risposta del dispositivo per piccoli segnali

98

Conclusioni

Il dispositivo, che giá mostrava la sua funzionalitá in fase di simulazione, nella sua realizzazione concreta é

dotato di ottime prestazioni. La linearitá del preamplificatore in modalitá tradizionale é elevata, ma non

costituisce di per sé una forma di innovazione. Al contrario il range – booster, che opera in una fascia

energetica da 10MeV a 100MeV, riesce a coniugare un’elevata linearitá alla capacitá di riduzione dei tempi

morti di almeno tre ordini di grandezza (dal millisecondo al microsecondo).

Futuri sviluppi prevedono l’integrazione totale del dispositivo. Ció comporta la sostituzione del primo stadio

a JFET con una struttura CMOS.

La resistenza di feedback da 1GΩ, per poter essere integrata, richiederá un lavoro di ricerca approfondito,

in quanto essa dovrá essere sostituita da un’architettura circuitale a transistor che abbia caratteristiche

elettriche equivalenti e dotata di elevata linearitá e ampio range di funzionamento.

Si prospetta una futura applicazione del dispositivo a sistemi di rivelatori con molti canali come i pixel

detector, per i quali le soluzioni a componenti discreti non costituiscono una soluzione ottimale.