연세대학교 신소재공학과 심우영

W. Shim & C. Lieber (2014)

High TECH:Nanowire Transistors

연세대학교 신소재공학과 심우영

W. Shim, Y. Jun & C. Lieber

Block 1 Block 2

Block 4Block 3

2x2 2x2

2x2 2x2

1.7 mm

Nanoprocessors

연세대학교 신소재공학과 심우영

Nanoprocessors

W. Shim, Y. Jun & C. Lieber

Tile-1 Tile-2

Tile-3 Tile-4

Inner-block main bus programmable-resistor matrix(~ 0.6 X 1 µm2 unit size)

500 µm

연세대학교 신소재공학과 심우영

W. Shim , Y. Jun & C. Lieber

Array-1

Array-2

Vias

Via

Tile-4 (from Block-4) Structure programmable-resistor matrixes(~ 0.6 X 0.6 µm2 unit size)

2 µm

연세대학교 신소재공학과 심우영

Programmable NW Array-1 (10 X10)

Gate-line (Au) pitch size: 350 nm (200 nm width, 150 nm spacing)

Programmable NW Array-2

Ni

2 µm

연세대학교 신소재공학과 심우영

Rigid Silicon

연세대학교 신소재공학과 심우영

J. Rodgers, Northwestern University

Flexible substrate

G. Whitesides, Harvard University

Low TECH: Paper Capacitors

Carbon - Most abundant materials on Earth- Easily exfoliated & deposited- Electrically and thermally conducting electrodes

연세대학교 신소재공학과 심우영

Low TECH: Paper Capacitors