第三章 门电路3.1 概述 • 集成电路 (Integrated Circuit) 就是将所有的元件和连线都制作在同一块半导

体基片 ( 芯片 ) 上。• 集成电路分模拟和数字两大类。• 在数字集成逻辑电路中，常以“门”为最小单位。我们可按其“集成度” ( 一

定大小的芯片上所含门的数量多少 ) 分成：• 小规模集成电路 (SSI ： Small Scale Integrating) ，一块芯片上含 1~50 个门。• 中规模集成电路 (MSI ： Medium Scale Integrating), 一块芯片上含 50~100

个门。 • 大规模集成电路 (LSI ： Large Scale Integrating), 一块芯片上含 100~10000

个门。 • 超大规模集成电路 (VLSI ： Very Large Scale Integrating), 一块芯片上含 104

~106 个门。 Intel 做出 45 纳米一个门，正在研制 20 纳米一个门的芯片，极限9 纳米一个门。

• 摩尔定律的基本内容是：集成电路的集成度每 18 个月就翻一番，特征尺寸每 3年缩小 1/2 。

• 计算机界对于摩尔定律的两点推论是： 微处理器的性能每隔 18 个月提高一倍，而价格下降了一半。用一美元所能

买到的计算机性能，每隔 18 个月翻两番。

集成逻辑门是以双极型晶体管 ( 电子和空穴两种载流子均参与导电 ) 为基础的，称为双极型集成逻辑门电路。它主要有下列几种类型：

• 晶体管—晶体管逻辑 (TTL ： Transistor-Transistor Logic) ；

• 高阈值逻辑 (HTL ： High Threshold Logic) ；• 射极耦合逻辑 (ECL ： Emitter Coupled Logic) ；• 集成注入逻辑 (I2L ： Integrated Injection Logic) 。 集成逻辑门是以单极型晶体管 ( 只有一种极性的载流

子：电子或空穴 ) 为基础的，称为单极型集成逻辑门电路。目前应用得最广泛的是金属—氧化物—半导体场效应管逻辑电路 (MOS ： Metal Oxide Semiconductor) 。 MOS电路又可分为：

• PMOS(P 沟道 MOS) ；• NMOS(N 沟道 MOS) ；• CMOS(PMOS—NMOS 互补 ) 。

在逻辑门电路中：正逻辑用高电平表示 1 ，低电平表示 0 状态。负逻辑用高电平表示 0 ，低电平表示 1 状态。

CMOS 门用正逻辑， PMOS 用负逻辑。

单开关电路 互补开关电路

基本开关电路

3.2 二极管门电路 半导体二极管、三极管和 MOS 管

都用在开关状态。二极管的开关特性：导通 = 短路，有 0.7V 压降，截止 = 断路，电阻 =∞

1 ．二极管与门 二极管与门由二极管

和电阻组成， Vcc=5V ，A 、 B 输入高电平为 VI

H=3V 、低电平 VIL=0V ， 二极管导通压降 VD=0.7

V 。 A 、 B 中只要有一

个是低电平，必有一个二极管导通，使输出钳位为 0.7V ，逻辑 0 。

A 、 B 同时为 1 ，两个二极管都导通，输出 3.7V ，逻辑 1 。

Y=A•B

A/V B/V Y/V

0033

0303

0.70.70.73.7

二极管与门的逻辑电平和真值表

A B Y

0011

0101

0001

00.7V

1

13.7V

2 ．二极管或门 二极管或门由二极管

和电阻组成， Vcc=5V ，A 、 B 输入高为 VIH=3V 、低电平 VIL=0V 。

A 、 B 中有一个是高电平，输出端电位为 2.3V ，逻辑 1 ；

A 、 B 同时为低电平时，输出才是 0 。

Y=A+B

A/V B/V Y/V

0033

0303

02.32.32.3

二极管或门的逻辑电平

A B Y

0011

0101

0111

32.3V0

0

0V

3.3 CMOS 门电路1 ． MOS 管的开关特性 金属 - 氧化物 - 半导体场效应晶体管

作为开关器件1 ） MOS 管工作原理 在漏极和源极之间加电压 vDS ，令

栅、源极间的电压 VGS=0 ，漏极、源极间相当于两个 PN 结反向串联， D-S间不导通， iD=0 。

在栅源之间加正电压 VGS ， VGS 大于 VGS(th) 时，形成一个 N 型的反型层，D-S 间的导电沟道形成。 VGS 升高，导电沟道的截面积加大， iD 增加。 VGS 控制 iD 的大小。

SiO2 绝缘层电阻 1012 欧姆，没有 iG

电流

2 ） MOS 管的输出特性 栅极电流等于 0 ，没有输入特性

曲线。 漏极输出特性曲线分为三个工作

区 a) 截止状态：当 VGS<VGS(th) ，漏

源之间没有导电沟道， iD≈0 ，D-S 间的内阻非常大， 109Ω ，开关断开。 VGS<VGS(th) 的区域称为截止区。

b) 导通状态： VGS>VGS(th) ，出现导电沟道， i

D 产生，分成两个区。 VGS 一定时， iD 与 VDS 之比近似为常数，具有线性电阻的性质，称为可变电阻区。

在 VDS≈0 时，导通电阻 RON 和 VGS 的关系：

表明当 VGS>>VGS(th) ， RON 近似地与 VGS 成反比， 若要 RON 小，取 VGS 大。在恒流区， iD 大小由 VGS 决定， VDS 的变化对 iD 的影响很小。 iD 与 VGS 的关系：

)(2

1|

)(0

thGSGSDSvON VvK

R

2

)(

)1( thGS

GSDSD V

vIi

其中 IDS 是 VGS=2 VGS(TH) 时的 iD 值。在 VGS>> VGS(th) ， iD 近似与 VGS

2 成正比。iD 与 VGS 关系的曲线称为转移特性曲线，在恒流区 VDS 对转移特性的影响不大。

了解

3 ） MOS 管的开关等效电路• MOS 管截止时漏、源之间的内阻 ROFF

非常大，开关断开；• MOS 管导通时内阻 RON 大约 1kΩ ，阻

值较小，与 VGS 有关，开关闭合。• CI代表栅极电容，几皮法。

P 沟道增强型 MOS 管的结构

2 ． CMOS 反相器1 ）电路结构T1 是 P 沟道增强型 MOS 管，T2 是 N 沟道增强型 MOS 管，T1 、 T2 开启电压分别为 VGS(th)p 、 VGS(th)N ，电路正常工作必须满足于 VDD> VGS(th)N+|VGS(th)p| 。当 vI=VIL=0 时， |VGS1|=VDD>|VGS(th)p| ； VGS2=0 < VGS(th)N ；T1 导通，内阻小； T2 截止，内阻大。输出高电平 VOH≈VDD

当 vI=VOH=VDD 时， VGS1=0<|VGS(th)p| ； VGS2=VDD >VGS(th)N ； T1 截止， T2 导通，输出低电平 VOL≈0

T1 和 T2总是工作在一个导通一个截止的状态，互补状态，静态功耗低。 CMOS 互补对称式金属 - 氧化物 - 半导体电路。

0

VDD

2 ）电压传输特性和电流传输特性设 VDD> VGS(th)N+|VGS(th)p| ，且 VGS(th)N=|VGS(th)p| ，

T1 和 T2 具有同样的导通内阻 RON 和截止内阻ROFF 。

AB段： vI< VGS(th)N T1 导通，低内阻， VGS1>|VGS

(th)p| T2 截止，分压结果输出高电平， vo=VOH≈VDD

CD段： vI>VDD-|VGS(th)p| 使 |VGS1|<|VGS(th)p| ， T1

截止， VGS2>VGS(th)N T2 导通 vo=VOL≈0 。

BC段： VGS(th)N <vI<VDD-|VGS(th)p| 区间， VGS2>VGS

(th)N ， |VGS1|>|VGS(th)p| T1 、 T2 同时导通，参数对称， vI=1/2VDD vo=1/2VDD ，将电压传输特性转折区的中点称为阈值电压 VTH

VTH=1/2 VDD 电压传输特性转折区曲线陡峭，接近理想开关特性。

VGS(th)N

VGS(th)p

电流传输特性：

AB段： T2 截止 CD段： T1 截止， 漏极电流几乎为 0 ； BC段 T1 、 T2 同时导通，有 iD 流过 T1 、 T2 ，在 vi=1/2VDD附近 iD

最大。

工作在 BC段，动态功耗大。

3 ）输入噪声容限 在保证输出高、低电平基本

不变的条件下，允许输入信号的高、低电平有一个波动范围。

输入高电平的噪声容限 VNH=VOH(min)-VIH(min)

输入低电平的噪声容限 VNL=VIL(max)-VOL(max)

规定 VOH(min)= VDD -0.1V ， VOL(max)= VSS+0.1V 。 VSS 是 N 沟道 MOS 管的源极电位，

源极接地， VOL(max)= 0.1V 。 测试结果在输出高、低电平的变化不大于限定的 10% VDD情况下，输入信号高、低电平允许的变化量大于 30% VDD ，得到 VNH =VNL=30% VDD 。 VDD越高，噪声容限越大。

0 VOH(min) VIH(min)0

1VOL(max) VIL(max) 1

VNH 、 VNL随 VDD 变化曲线不同 VDD 下的电压传输特性

CMOS 反相器输入噪声容限与 VDD 的关系

3 ．传输延迟时间 输出电压变化落后于输入电

压变化的时间。 输出高电平跳变低电平的传

输延迟时间 tPHL

输出低电平跳变高电平的传输延迟时间 tPLH

CMOS 电路的 tPHL 、 tPLH 是相等的平均传输延迟时间 tpd=1/2(tPHL+tPLH)

tpd 是几 ns 量级

tPHL tPLH

4 ． CMOS 与非门 CMOS 或非门

与非逻辑A B Y

0 00 11 01 1

11100

1

1

1

0

或非逻辑A B Y

0 00 11 01 1

1000

1

0

0

0

1

5 ．漏极开路输出门电路 （ OD 门） OD 门输出电路是一个漏极开

路的 N 沟道增强型 MOS 管 TN ，OD 门工作时输出端必须经上拉电阻接电源，满足

ROFF>>RL>>RON 。 TN 截止时 vO=VOH≈VDD2

TN 导通时 vO=VOL≈0 。 VDD2选为不同于 VDD1 的数值，

可以将输入高、低电平 VDD1/0V 变换为输出高、低电平 VDD2/0V 。

1

1

10

0 01

线与逻辑：将几个 OD 门的输出端直接相连，实现线与逻辑。

当 Y1 或 Y2任何一个为低电平时， Y 都为低电平；

只有 Y1 、 Y2 同时为高电平， Y 才为高电平。

Y=Y1·Y2

CDAB

CDAB

YY1

Y2

GHCDAB

GHCDAB

当所有 OD 门截止，漏电流 IOH

和负载门高电平输入电流 IIH 流过RL

要求保证输出高电平不低于 VOH

VDD-(nIOH+mIIH)RL≥VOH RL(max)= (VDD- VOH)/(nIOH+mIIH)

外接电阻的计算方法：

n 是并联 OD 门的数目， m 是负载门电路高电平输入电流的数目。

当输出为低电平，并联 OD门中只有一个门的输出 MOS管导通，负载电流全流入导通管，为保证负载电流不超过输出 MOS 管允许的最大电流，RL 不能太小。

最大负载电流 IOL(max) ， 低电平输入电流 IIL

(VDD- VOL)/ RL+m’|IIL|≤IOL(max) RL(min)= (VDD- VOL)/ (IOL(max) -m’|IIL|)m' 是负载门低电平输入电流的数目，负载门为 CMOS 门电路，m=m’取 RL(max)≥RL≥RL(min)

1 0IOL(max) IIL

例 1 输出高电平的漏电流 IOH(max)=5μA, VOL(max) =0.33V 时允许的最大负载电流 IOL(max)=5.2mA ；

负载门的输入电流 IIH(max) IIL(max) 均为 1μA ，VDD =5V, VOH≥4.4V ,VOL≤0.33V 求 RL 取值范围？解： RL(max)= (VDD- VOH)/(nIOH+mIIH)

=(5-4.4)/(3×5×10-6+6×10-6)Ω

=28.6kΩ

RL(min)= (VDD- VOL)/ (IOL(max) -m’|IIL(max)|)

=(5-0.33)/(5.2×10-3-6×10-6)Ω

=0.9kΩ

28.6kΩ≥RL≥0.9kΩ

6.CMOS传输门T1 是 N 沟道增强型 MOS 管，T2 是 P 沟道增强型 MOS 管， T1 和 T2 的源极和漏极结构上完全对

称，栅极引出端在中间， T1 和 T2 源极和漏极相连作为传输门的输入和输出端，C 和 C’ 是一对互补的控制信号。

传输门的一端接输入正电压 vI ，另一端接负载电阻 RL,设控制信号 C 、 C’的高电平 VDD 、低电平 0V ；当 C=0 ， C’=1 时，输入信号 vI 的变化范围不超过 0--VDD ，

T1 和 T2 同时截止。输入与输出间高阻态 (>109Ω) ，传输门截止。

0

1

当 C=1 ， C’=0 时，RL>> T1 、 T2 的导通电阻，0<vI< VDD - VGS(TH)N ， T1 导通；|VGS(TH)p|<vI< VDD ， T2 导通。 vI 在 0-- VDD 之间变化时， T

1 和 T2至少有一个是导通的，vI 与 vo 之间呈低阻态 (<1kΩ) ，传输门导通。

由于 T1 、 T2 结构是对称的，漏极和源极可以互用，因此 CMOS传输门是双向器件，输入端和输出端也可以互易使用。

1

0

VDD

0

1

用 CMOS传输门和 CMOS 反相器可以构成各种复杂的逻辑电路，构成异或门：

当 A=1 、 B=0 时， TG1 截止、 TG2导通， ；

当 A=0 、 B=1 时， TG1 导通、 TG2截止， Y=B=1 ；

当 A==B=0 时， TG1 导通、 TG2 截止， Y=B=0 ；

当 A=B=1 时， TG1 截止、 TG2 导通， ；

异或逻辑 Y=A B⊕

A B Y

0 00 11 01 1

0110

1

0

0

1

1BY

0BY

B

7. 三态输出的 CMOS 门电路 三态输出门的输出有高、低电

平和高阻态。 三态门总是接在集成电路的输出

端，称为输出缓冲器，三态控制端 。 ，A=1 ， G4 、 G5 的输出同时为高电

平， T1 截止、 T2 导通 Y=0 ；A=0 ， G4 、 G5 的输出同时为低电

平， T1 导通、 T2 截止 Y=1 。Y= 反相器正常工作。

，不管 A 的状态如何， G4 输出高电平、 G5

输出低电平， T1 和 T2 截止，输出高阻态。

0 1

1

1

1

00

0

0

1

1

高阻态EN

1EN

0EN

A

输入处的圆圈表示低电平有效， 低电平时电路正常工作，

EN 高电平时电路正常工作。

ENEN

总线结构 EN 不能同时为 1 。

EN1EN2+EN1EN3+EN2EN3+…=0双向传输EN=1 ， G1 工作 G2 高阻态，数据 DO 反相后送到总线；

EN=0 ， G2 工作 G1 高阻态，来自总线的数据 DI 反相后送入电

路。

NNENAENAENAY 2211

3.4 TTL 门电路 (transistor-transistor-logic)1 ．双极性三极管的开关特性双极型三极管的开关等效电路： (a) 截止状态： VBE<0.7V ， iB=0 ，iC=0 三极管截止，开关断开。 (b)饱和导通状态 VBE>0.7V ，iB>IBS ， VBE=0.7V=VON ， VON 开启电压，集电极和发射极近似短路，饱和压降 VCE(sat) ，开关接通。

b

c

e

3. TTL 反相器电路结构及工作原理1 ） TTL 反相器的电路结构由三部分组成：输入级：由 T1 、 D1 和电阻 R1 组成。中间级：由 T2 、 R2 、 R3 组成。 T2

的集电极和发射极为 T4 、 T5 提供了两个相位相反的信号，所以这级又称倒相级。

输出级：由 T4 、 T5 、 R4 、 D2 组成。T5 为反相器， T4 是 T5 的有源负载，完成逻辑上的“非”。

输入级中间级 输出级

由中间级提供的两个相位相反的信号，使 T4 、 T5总是一管导通而另一管截止的工作状态。输出电路的形式称为“推拉式输出”电路，或称“图腾输出”。

+

-

2 ）工作原理 Vcc=5V 、 VIH=3.4V 、 VIL=0.2V 、

VON=0.7V (1) 当 vi=VIL 输入低电平 (0.2V) 时，

T1 的发射结导通， T1 基极电压 VB1被钳位在

VB1=Vi+VBE1=0.2+0.7=0.9V VB1 不能使 T1 集电结、 T2 、 T5

导通， T1 集电结， T2 、 T5 截止。 由于 T2 的 b-c 结反向电阻大， T1 工作在深度饱和状态。 VCE1≈0 ，

VC2= 高电平， VE2= 低电平，

VB1 VC2

VE2

T4 导通、 T5 截止， 输出高电平 VOH

0.2V

0.9V

1

0

VOH

(2) 当 vi=VIH 输入高电平 (3.4V) 或悬空时，

VB1=VIH+VON=4.1V ， 因为 T1 的集电结、 T2 、 T5 导通

的电压是 2.1V ， T1 的 VB1被钳位在2.1V 上，

T1 的发射结反偏。 电源 VCC 通过 R1 ， T1 的集电结 向 T2 、 T5 提供基流，使 T2 导通饱和， VC2↓ 、 VE2↑ ， T4 截止、 T5 导通， 输出 Y 为 低电平 VOL 。 Y=VCES5=0.2V Y= 输出级的特点是： 无论输出是高电平还是低电平，输出电阻都比较低。 这是因为当输出为低电平时， T5饱和， T4 截止，输出电阻 rO=rCES5 ，值很小。 当输出为高电平时， T5 截止， T4 导通， T4 工作在射极跟随器状态，输出电阻 rO

的阻值很小。 由于电阻 rO 值很小使得电路带负载的能力增强。

4.1V3.4V

2.1V0.2V VC2

VE2

A

二极管 D2 作用： 在 T5饱和导通时，为确保 T4 可靠截止，抬高 T4 的基极电位。 VB4=VCES5+VD2+VBE4

=0.2+0.7+0.7

=1.6V

D1 是输入端钳位二极管，抑制输入的负极性干扰脉冲，防止T1 的发射极电流过大。

3 ）电压传输特性 电压传输特性曲线可分成四段：①AB段 ( 截止区 )

0≤VI<0.6V VB1<1.3V ，T2 、 T5 截止，T4 导通，输出高电平。VOH=Vcc- vR2 - vBE4 - Vd2

≈3.4V 。②BC段 ( 线性区 )

0.6V≤VI <1.3V

T2 导通、 T5 截止， T2 工作放大区， VC2↓VO 线性下降。

③CD段 (转折区 ) 1.3V≤VI<1.5V

VI=1.4V ， VB1=2.1V ， T2 、 T5 同时导通， T4 截止

VO急剧下降。转折区中点对应输入电压 = 阈值电压 VTH

④DE段 (饱和区 ) VI ≥1.5V VO =0.3V 。

OC 门（集电极开路）、 TS 三态门与 CMOS 电路的 OD 门、三态门功能相同。

思考题1 、简要说明集成电路的定义和分类，集成电路的发展速度

与规模。2 、 为什么说 CMOS 是开关电路，它的主要特点是什么？3 、什么是噪声容限？ CMOS 电路的噪声容限与 VDD 有什么

关系？4 、分别说明 CMOS 非门、 OD 门、三态门和传输门构成

和功能，并说明它们之间的区别。