任务 5 设计生产线产品计件显示

电子产品安装与调试

任务 5

设计生产线产品计件显示


工作任务描述： • 用定时 / 计数器 T0 对生产线产品进行计件，用实• 验箱上的按键模拟产品检测，按一次键相当于产品计• 数一次，检测到的产品实时显示出来，采用两位数码• 管显示，计到 99 从 0 开始计数。用实验箱上的 2 位• LED 实现计数显示，用 P1 口作为位锁存器 ,74LS273• 作为段锁存器， P1.7 ～ P1.6 连 LED1 ～ LED2, • 74LS273 的 00 ～ 07 与 LEDA ～ LEDDp 相连， CS2

73• 连 CS0 ， 74LS273 的地址为 0CFA0H ，去掉短路子

连• 接。


学习内容：• 一、存储器的扩展技术• 二、简单并行扩展技术• 三、 LED 显示技术


一、存储器的扩展技术 • （一）并行扩展技术概述• 80C51 系列单片机有很强的外部扩展能力。外部• 扩展可分为并行扩展和串行扩展两大形式。• 早期的单片机应用系统以采用并行扩展为多，近期• 的单片机应用系统以采用串行扩展为多。• 外部扩展的器件可以有 ROM 、 RAM 、 I/O 口和其• 他一些功能器件，扩展器件大多是一些常规芯片，有• 典型的扩展应用电路，可根据规范化电路来构成能满• 足要求的应用系统。


（一）并行扩展技术概述• 1 、并行扩展总线组成• ⑴ 数据传送 : 由数据总线 DB （ D0 ～ D7 ）完

成；• D0 ～ D7 由 P0 口提供• ⑵ 单元寻址 : 由地址总线 AB （ A0 ～ A15 ）

完成；• 低 8 位地址线 A0 ～ A7 由 P0 口提供；• 高 8 位地址线 A8 ～ A15 由 P2 口提供。• ⑶ 交互握手 : 由控制总线 CB 完成。• 控制线有 PSEN 、 WR 、 RD 、 ALE 、 EA 。


（一）并行扩展技术概述• 2 、并行扩展容量• 可分别扩展 64KB ROM （包括片内 ROM ）

和• 64KB 外 RAM 。


（一）并行扩展技术概述• 80C51 控制总线，有以下几条：• ① ALE ：输出，用于锁存 P0 口输出的低 8 位地址信号，与• 地址锁存器门控端 G 连接。• ② PSEN ：输出，用于外 ROM 读选通控制，与外 ROM 输• 出允许端 OE 连接。• ③ EA ：输入，用于选择读内 / 外 ROM 。 EA=1 ，读内 ROM ；• EA=0 ，读外 ROM 。一般情况下，有并且使用内 ROM 时，• EA 接 Vcc ；无内 ROM 或仅使用外 ROM 时， EA 接地。• ④ RD ：输出，用于读外 RAM 选通，执行 MOVX 读指令时， RD 会

自动有效，与外 RAM 读允许端 OE 连接。• ⑤ WR ：输出，用于写外 RAM 选通，执行 MOVX 写指令时， WR 会

自动有效，与外 RAM 写允许端 WE 连接。 • ⑥ P2.X ：并行扩展外 RAM 和 I/O 时，通常需要片选控制，一般由 P

2 口高位地址线担任。


（一）并行扩展技术概述• 3 、并行扩展寻址方式 • 存储器片内存储单元子地址：由与存储器地址线直接连接的地址线

确• 定；• 存储器芯片地址：由高位地址线产生的片选信号确定。当存储器芯

片• 多于一片时，为了避免误操作，必须利用片选信号来分别确定各芯片的

地• 址分配。产生片选信号的方法有线选法和译码法两种。• （ 1 ）线选法• 高位地址线直接连到存储器芯片的片选端。图中芯片是 2K* 8 位


（一）并行扩展技术概述• 低位地址线 A0 ～ A10 实现片内寻址。• 高位地址线 A11 ～ A13 实现片选（ A11 ～ A13 中只允许有一根为

低电• 平，另二根必须为高电平，否则出错）。• 无关位 A14 、 A15 可任取，一般取“ 1” 。

线选法优点：连接简单；缺点：①芯片地址空间不连续；②存在地址重叠现象。

适用于扩展存储容量较小的场合。


（一）并行扩展技术概述• （ 2 ）译码法• 通过译码器将高位地址线转换为片选信号。


（一）并行扩展技术概述

比较：译码法与线选法比较，硬件电路稍复杂，需要使用译码器，但可充分利用存储空间，全译码时还可避免地址重叠现象，局部译码因还有部分高位地址线未参与译码，因此仍存在地址重叠现象。译码法的另一个优点是若译码器输出端留有剩余端线未用时，便于继续扩展存储器或I/O口接口电路。译码法和线选法不仅适用于扩展存储器 (包括外 RAM和外 ROM)，还适用于扩展 I/O口 (包括各种外围设备和接口芯片 )。


（二）并行扩展外 ROM• 1 、扩展 EPROM


（二）并行扩展外 ROM• ⑴ 地址线 : 低 8 位地址：由 80C51 P0.0 ～ P0.7 与 74373 DO ～ D7

端连接， ALE 有效时 74373 锁存该低 8 位地址，并从 Q0 ～ Q7 输出，与 EPROM 芯片低 8 位地址 AO ～ A7 相接。高位地址：视 EPROM 芯片容量大小。 2764 需 5 位， P2.0 ～ P2.4 与 2764 A8 ～ A12 相连；27128 需 6 位， P2.0 ～ P2.5 与 27128 A8 ～ A13 相连。

• ⑵ 数据线：由 80C51 地址 / 数据复用总线 P0.0 ～ P0.7 直接与 EPROM 数据线 DO ～ D7 相连。

• ⑶ 控制线 : • ALE ： 80C51 ALE 端与 74373 门控端 G 相连，专用于锁存低 8 位

地址。• 片选端：由于只扩展一片 EPROM ，因此一般不用片选， EPROM

片选端• CE 直接接地。 • 输出允许： EPROM 的输出允许端 OE 直接与 80C51 PSEN 相连，

80C51 的 PSEN 信号正好用于控制 EPROM OE 端。• EA ：有并且使用内 ROM 时， EA 接 Vcc ；无内 ROM 或仅使用外

ROM 时， EA 接地。


（二）并行扩展外 ROM• 2 、扩展 E2PROM• ⑴ 将 E2PROM 用作外 ROM


（二）并行扩展外 ROM• ⑵ 将 E2PROM 同时用作外 ROM 和外 RAM


（三） 80C51扩展外 RAM时典型连接电路• 1 、 80C51 扩展外 RAM 时典型连接电路


（三） 80C51扩展外 RAM时典型连接电路• ⑴ 地址线、数据线仍按 80C51 一般扩展 ROM 时

方式连接，高位地址线视 RAM 芯片容量， 6116需 3 根， 6264 需 5 根。

• ⑵ 片选线一般由 80C51 高位地址线控制，并决定RAM 的口地址。 6264 有 2 个片选端只须用其一个，一般用 CE1 ， CE2 直接接 Vcc 。

• ⑶ 读写控制线由 80C51 的 RD 、 WR 分别与 RAM 芯片的 OE 、 WE 相接。


（四） 80C51 同时扩展外 ROM 和 RAM 典型连接电路


（四） 80C51 同时扩展外 ROM 和 RAM 典型连接电路• ⑴ 地址线、数据线仍按 80C51 一般扩展外 ROM

时方式连接。• ⑵ 片选线，因外 ROM 只有一片，无需片选。 276

4 CE 直接接地，始终有效。外 RAM 虽然也只有一片，但系统可能还要扩展 I/O 口，而 I/O 口与外 RAM 是统一编址的，因此一般需要片选， 6264 CE1接 P2.5 ， CE2 直接接 Vcc ，这样 6264 的地址范围为 C000H ～ DFFFH ， P2.6 、 P2.7 可留给扩展 I/O 口片选用。

• ⑶ 读写控制线，读外 ROM 执行 MOVC 指令，由PSEN 控制 2764 OE ，读写外 RAM 执行 MOVX指令，由 RD 控制 6264 OE ， WR 控制 6264 WE 。


二、用 74 系列芯片并行扩展 I/O 口• 扩展 I/O 口分类：并行扩展和串行扩展；• 可编程和不可编程。• 80C51 并行扩展 I/O 口是将 I/O 口看作外 RAM

的一• 个存储单元，与外 RAM 统一编址，操作时执行 MOV

X• 指令和使用 RD WR﹑ 控制信号。从理论上讲，扩展• I/O 口最多可扩展 64000 个 I/O 口。• 构成输出口时，接口芯片应具有锁存功能；• 构成输入口时，接口芯片应具有三态缓冲和锁• 存功能。

王贵勇


（一） 74373 扩展输入口 • 74373 是 8D 三态同相锁存器，内部有 8 个相同的 D触发器， D0 ～ D7 为其 D 输人端； Q0 ～ Q7 为其 Q 输出端；G 为门控端； OE 为输出允许端；加上电源端 Vcc 和接地端 GND ，共 20 个引脚。

DIP封装引脚图和功能表


（一） 74373 扩展输入口• 1 、典型应用电路

G接高电平，门控始终有效；从 D0～ D7输入的信号能直达 Q0～Q7 输出缓冲器待命；由 80C51的 RD和 P2.7（一般用 P2.0～ P2.7为宜）经过或门与 74373 OE端相连。

用 74373 扩展 80C51 输入口的优点 :线路简单、价格低廉、编程方便。


（一） 74373 扩展输入口• 2 、【例】按上图，试编制程序，从 373 外部每隔

1秒读入一个数据，共 16 个数据，存入以 30H 为首址的内 RAM 。

解：编程如下：IND: MOV DPTR,#7FFFH ;置 373 口地址

MOV R0,#30H ;置内 RAM 数据存储区首址 IND0: MOVX A,@DPTR ; 输入数据

MOV @R0,A ; 存数据 INC R0 ; 指向下一存储单元

LCALL DLY1s ;调用 1s延时子程序 CJNE R0,#40H,IND0 ;判 16 个数据读完否 ?未完继

续 RET


（二） 74377 扩展输出口• 74377 为带有输出允许控制的 8D触发器。 D0 ～ D7 为

8 个 D触发器的 D 输人端； Q0 ～ Q7 是 8 个 D触发器的Q 输出端；时钟脉冲输入端 CLK ，上升沿触发， 8D共用； OE 为输出允许端，低电平有效。当 74377 OE 端为低电平 , 且 CLK 端有正脉冲时，在正脉冲的上升沿， D 端信号被锁存，从相应的 Q 端输出。

DIP封装引脚图和功能表


（二） 74377 扩展输出口• 1 、典型应用电路• 80C51 单片机的 WR 和 P2.5 分别与 74377 CL

K 端和输出允许端 OE 相接。 P2.5 决定 74377 地址为 DFFFH 。


（二） 74377 扩展输出口• 2 、【例】按上图，试编制程序，从 74377 连续输出 16 个

数据，输出数据区首址 30H 。• 解：编程如下：• OUTD: MOV DPTR,#0DFFFH ;置 377 口地址• MOV R0,#30H ;置内 RAM 数据存储区首址• MOV R2,#10H ;置数据长度• OUT1: MOV A,@R0 ; 读数据• MOVX @DPTR,A ; 输出数据• INC R0 ; 指向下一存储单元• DJNZ R2,OUT1 ;判 16 个数据输出完否 ?未完继续

• RET ;


三、 LED显示技术• （一） LED 数码管的概述• 七段 LED 显示器 ( 数码管 ) 系发光器件的一

种。常用的 LED发光器件有两类：数码管和点阵。• 数码管内部由七个条形发光二极管和一个小圆点发光二极管组成，根据各管的亮暗组合成字符。常见数码管有 10 根管脚。管脚排列如下图所示。其中 COM 为公共端，根据内部发光二极管的接线形式可分为共阴极和共阳极两种。

• 使用时，共阴极数码管公共端接地，共阳极数码管公共端接电源。每段发光二极管需 5 ～ 10mA 的驱动电流才能正常发光，一般需加限流电阻控制电流的大小。


（一） LED 数码管的概述• 1 、七段数码管显示接口

LED引脚图及内部结构


（一） LED 数码管的概述• 1 、显示原理• LED 数码管的 a ～ g七个发光二极管。加正电压的发光，加零电压

的不能发光，不同亮暗的组合就能形成不同的字型，这种组合称为字型码。共阳极和共阴极的字型码是不同的，如下表所示。

• 可采用硬件译码输出字型码控制显示内容，如采用 74LS48 、 CD4511(共阴极 ) 或 74LS46(74LS47) 、 CD4513(共阳极 ) 。也可用单片机 I/O 口直接输出字型码控制数码管的显示内容。

• 用单片机驱动 LED 数码管显示有很多方法，按显示方式分有静态显示和动态显示。


（二）显示方式及接口• 1 、静态显示• （ 1 ）并行输出


（二）显示方式及接口• （ 2 ）串行输出


（二）显示方式及接口• 2 、动态显示


二、显示方式及接口• DIS ： MOV R0 ， #79H ；显示数据缓冲区首地址送 R0• MOV R3 ， #01H ；使显示器最右边位亮• MOV A ， R3 ；• LD0 ： MOV DPTR ， #7F01H ；数据指针指向 A 口• MOVX @DPTR ， A ；送扫描值• INC DPTR ；数据指针指向 B 口• MOV A ， @R0 ；取欲显示的数据• ADD A ， #0DH ；加上偏移量• MOVC A ， @A+PC ；取出字型码• MOVX @DPTR ， A ；送显示• ACALL DL1 ；调用延时子程序• INC R0 ；指向下一个显示段数据地址• MOV A ， R3 ；• JB ACC.5 ， ELD1 ；扫描到第六个显示器否 ?• RL A ；未到，扫描码左移 1 位• MOV R3 ， A• AJMP LD0• ELD1 ： RET• DSEG ： DB 3FH ， 06H ， 5BH ， 4FH ， 66H ， 6DH • DB 7DH ， 07H ， 7FH ， 6FH ， 77H ， 7CH• DB 39H ， 5EH ， 79H ， 71H ， 40H ， 00H• DL1 ： MOV R7 ， #02H ；延时 1ms 子程序• DL ： MOV R6 ， #0FFH• DL6 ： DJNZ R6 ， DL6• DJNZ R7 ， DL• RET

Documents

任务 5 设计生产线产品计件显示