Микропроцессоры и системные платы. Вопросы: Микропроцессоры

Микропроцессоры иМикропроцессоры исистемные платы.системные платы.

Вопросы:Вопросы:1.1. Микропроцессоры.Микропроцессоры.2.2. Физическая и функциональная Физическая и функциональная

структура микропроцессора.структура микропроцессора.3.3. Системные платы.Системные платы.4.4. Внутримашинные системный и Внутримашинные системный и

периферийный интерфейсы.периферийный интерфейсы.

Микропроцессор

CPU, Central Processing Unit – функционально законченное программно управляемое устройство обработки информации, выполненное в виде одной или нескольких больших (БИС) или сверхбольших (СБИС) интегральных схем («микросхем»).

БИС = LSI, large-scale integrationСБИС = VLSI, very large-scale integration

CPU manufacturers, TMs

• Intel Corp., USA– Intel Pentium, Intel Core, Intel Atom,…

• Advanced Micro Devices, Inc., USA– AMD Athlon, AMD Duron, AMD Opteron,…

• VIA Technologies, Inc., ROC– VIA C7, VIA Nano,…

• SUN Microsystems, Inc., USA– SUN UltraSPARC

• Apple Inc., USA– Apple PowerPC

• IBM• Motorola• TI• …

Гордон Мур, Роберт Нойс: Интел!

Изобретатели транзистора Уильям Шокли,Джон Бардин иУолтер Браттейн.

Gordon Moore

Bob Noyce

Функции микропроцессора

• Приём и обработка запросов и команд от адаптеров на обслуживание ВУ

• Обработка данных и их запись в ОП, регистры МПП и регистры адаптеров ВУ

• Выработка управляющих сигналов для всех устройств ПК

• Вычисление адресов команд и операндов• Выборка и дешифрация команд из ОП• Выборка данных из ОП, регистров МПП и регистров адаптеров ВУ

Основные параметры микропроцессора

• Разрядность

• Рабочая тактовая частота

• Размер кэш-памяти

• Состав инструкций

• Рабочее напряжение

• Конструктив

• …

Кэш-память MП

• L1 – память 1 уровня, находится внутри ядра МП, работает на полной частоте МП

• L2 – память 2 уровня, кристалл на плате МП, связан с ядром внутренней шиной, работает на полной или половинной частоте МП

Система команд МП - перечень, вид и тип команд,

автоматически исполняемых МП.

Структура команды МП:

• Код операции

• Адресная часть (от 0 до 4 адресов)

Классификация МПпо системе команд

• CISC, Complex Instruction Set C…• RISC, Redused …• ILP, Instruction Level Parallelism

– SS, Super Scalar– VLIW, Very Length Instruction Word– EPIC, Explicitly Parallel Instruction Computing

• IA-64• …

Базовый состав команд i86• Команды пересылки данных• Команды пересылки данных внутри МП (MOV, PUSH,

POP, …)• Команды ввода-вывода (IN, OUT)• Операции с флагами• Арифметические команды

– Основные (+,-,*,/)– Дополнительные (INC, DEC)

• Логические (дизъюнкция, конъюнкция,...)• Команды обработки строк (пересылка, сравнение,

слияние, разделение,…)• Команды передачи управления (безусловный и

условный переходы, прерывания,…)• Команды управления (NOP, внешняя синхронизация,

…)

CISC микропроцессоры

• Нефиксированное значение длины команды • Ряд операций (таких как загрузка в память,

арифметические действия) кодируется в одной инструкции, а исполняется как последовательность нескольких микроопераций

(т.н. «микропрограмма»).

i4004

Год выпуска 1971

Разрядность данных / адреса (бит) 4 / 4

Тактовая частота (МГц) 0,108

Адресное пространство, байт 4*103

Состав команд -

Число элементов / технология 2300 / 10 мкм

Кэш L1 / L2 -

Напряжение (В) / конструктив -

i8088


Разрядность данных / адреса (бит) 8, 16 / 16

Тактовая частота (МГц) 4,77 и 16

Адресное пространство, байт 64*103


Число элементов / технология 70 000 / 3 мкм

Кэш L1 / L2 -


Применение: стандартный микропроцессор для всех ПК производства корпорации IBM и их клонов.Аналог процессора 8086, за исключением 8-битной внешней шины

i80286



Тактовая частота (МГц) 8 – 20

Адресное пространство, байт 16 * 106


Число элементов / технология 180 000 / 1,5 мкм

Кэш L1 / L2 -


Конвейерное выполнение команд (одновременное выполнение разных тактов последовательных команд в разных частях МП).Регистры для очереди команд (6 байтов).Работа в сети.Многозадачность: реальный и защищённый режимы работы (Real Address Mode, Protected Virtual Address Mode), соотв. защита памяти.

i80386





Состав команд Базовый

Число элементов / технология 275 000 / 1 мкм

Кэш L1 / L2 -


Модификации: DX, SX,SLПоддержка системы виртуальных машин (развитие многозадачности: моделирование нескольких компьютеров с разными ОС).

i486






Число элементов / технология 1,2*106 / 1 мкм

Кэш L1 / L2 8


Встроенный математический сопроцессор (от DX и выше)Работа внутренних схем МП с умножением внутренней частоты (DX2, DX4)Кэш 1 (встроен) и 2 уровня.RISC-элементы

Intel Pentiumtm






Число элементов / технология 3,3*106 / 0,5; 0,35 мкм

Кэш L1 / L2 8 / 8

Напряжение (В) / конструктив 5 / Socket 5

80586 (P5) – Pentium. AMD: k5, Cyrix: M15-ступенчатая конвейерная структура (многократное совмещение тактов выполняемых команд)Масса улучшений, за счёт которых производительность Pentium-60 = 486DX4-120

Intel Pentium Pro






Число элементов / технология 5,5*106 / 0,5; 0,35 мкм

Кэш L1 / L2 8 + 8 / 256(512)

Напряжение (В) / конструктив 5 / Socket 8

Шестое поколение семейства x86 (P6)Состоит из двух кристаллов:собственно МП и кэш-память.Несовместим по сокету с другими типами МП.Новшества: «динамическое исполнение» (dynamic execution) = суперконвейер (superpipelining) + предсказание ветвлений программы при условных переходах (multiple branch preduction) + …Кэш 2 уровня на внутренней частоте МП!

Intel Pentium MMX





Состав команд Базовый + 57 = ММХ

Число элементов / технология 5*106 / 0,35 мкм

Кэш L1 / L2 16 / 16

Напряжение (В) / конструктив 2,8 / Socket 7

MMX – MultiMedia eXtantionМодернизация Pentium.+ 57 команд для обработки ММ,увеличен вдвое кэш, + 8 регистров,Блок предсказания ветвлений (заимствован у P_Pro)Все ОС и программы потребовалось перекомпилировать для обеспечения совместимости.Эффективность: +15 % (+ 30 % для ММ)

Intel Pentium IIГод выпуска 1997

Модификации Klamath, Deschutes, Katmai, Tanga




Состав команд ММХ + = ММХ2

Число элементов / технология 7,5*106 / 0,25 мкм

Кэш L1 / L2 16 + 16 / 512F/2

Напряжение (В) / конструктив 2 / Slot 1

Выполнен в виде картриджа SSEC под слот:МП + 4 микросхемы L2.Архитектура двойной независимой шины(скоростная backside to L2, frontside to BUS).Поддерживает 2-процессорную конфигурациюПоявились инструкции SIMD, single instructionmultiply data (одно действие над массивом данных)

Intel Pentium IIIГод выпуска 1999

Модификация Coppermine




Состав команд ММХ + 70


Кэш L1 / L2 16 + 16 / 256F

Напряжение (В) / конструктив 1,65 / Slot1,Socket 370

Развитие P2.Новинка: усложнение логики,расширение набора SIMD-инструкцийдля формата данных с плавающей запятой (SSE, streaming SIMD extention)

Intel Pentium IIIГод выпуска 1999

Модификация Xeon, Tanner, Cascade




Состав команд ММХ2

Число элементов / технология 30*106 / 0,18; 0,13 мкм

Кэш L1 / L2 16 + 16 / 256-2048F

Напряжение (В) / конструктив 1,65 / Slot 2

Развитие P_Pro.Новинка: усложнение логики,расширение набора SIMD-инструкцийдля формата данных с плавающей запятой(SSE, streaming SIMD extention)

Intel Pentium 4Год выпуска 2000

Модификация Willamette




Состав команд ММХ2 + 144


Кэш L1 / L2 8 + 8 / 256F

Напряжение (В) / конструктив 1,85 / Socket 423, 478Гибридный МП, не CISC!Добавлены 144 инструкции SSE.Оптимизирован для работы с ММ и 3D потоками.20 ступеней конвейера.Speculative execution, опережающее исполнение по нескольким путям(за счёт просмотра программы на несколько шагов вперёд).Hyper Pipelined, поточная обработкана двух параллельных 32-битовых конвейерах.Rapid Executive Engine, технология ускорения вычисленийс помощью двух АЛУ процессоров(АЛУ для коротких операций за полтактаи АЛУ для медленных операций (умножение, деление)).

Intel CeleronГод выпуска 1998

Модификации Covington, Mendocino, Dixon, M, D




Состав команд ММХ2

Число элементов / технология 19*106 / 0,25; 0,22 мкм

Кэш L1 / L2 16 + 16 / 128F

Напряжение (В) / конструктив 2 / Slot 1, Socket 370

Облегчённый вариант МП для дешёвых компьютеров: небольшой L2.Отличия от Р2:Сокращена разрядность шины адреса(АП = 4Гб)Только дkя однопроц. конфигурацийОслаблены процедуры контроля чётностипри преобразованиях.

More Intel…

• Pentium M• Pentium D• Core Duo• Core 2 Duo• Core 2 Extreme• Core Quad• Atom• …

Intel Atom


Технологии Simultaneous Multi-Threading — SMT

Разрядность данных / адреса (бит)

Тактовая частота (МГц) 1,8 ГГц

Количество ядер 1 или 2

Состав команд Intel Core 2 Duo

Число элементов / технология / площадь 47*106 / 45 нм / 25 мм2

Кэш L1 / L2

Потребление энергии 0,6 - 2,5 Вт, (=MID)

Happy Birthday, x86!

RISC микропроцессоры

• Только «простые» команды, фиксированной длины

• Команды одинакового размера

• Каждая команда выполняется за 1 такт

Процессоры с параллельными вычислениями (tiled & grid CPU)

Микропроцессоры иМикропроцессоры исистемные платы.системные платы.

Вопросы:Вопросы:1.1. Микропроцессоры.Микропроцессоры.2.2. Физическая и функциональная Физическая и функциональная

структура микропроцессора.структура микропроцессора.3.3. Системные платы.Системные платы.4.4. Внутримашинные системный и Внутримашинные системный и

периферийный интерфейсы.периферийный интерфейсы.

Конструктив

• Slot, под щелевой разъём– Slot 1,2

• Socket, под разъём-гнездо– Socket 5, 8, 7, 370, 423, 478,…

Функциональная структура МП

Операционная часть:• УУ• АЛУ• МПП

Интерфейсная часть:• Адресные регистры МПП• Блок регистров команд• Схемы управления шиной и портами

Порт ввода-вывода | IO port

- [пункт] системного интерфейса ПК, через который МП обменивается информацией с УВВ.

Адрес - номер порта.

Всего портов 65 536.

http://circuits.epanorama.net/circuits/io_properties.gif

Состав МП Pentium

• Core• Execution Unit• Integer ALU• Registers• Floating Point Unit• Primary Cache• IDP Unit/ Branch Predictor

Упрощённая структурная схема МП

AH AL

BH BL

CH CL

DH DL

SP

BP

DI

SI IP

ES

SS

DS

CS

Шина адреса (внутренняя шина МП)

Шина данных (внутренняя шина МП)

FL

АЛУ

Узелформирования

адреса

УУ

Шина инструкций (внутренняя шина МП)

1 2 3 n

Схема упра-

вления шиной

и порта-

ми

СИСТЕМНАЯ ШИНА

Операционная часть МП Интерфейсная часть МП

Микропроцессорная память

8088: 2-х байтовые регистры (14 шт)– Универсальные AX, BX, CX, DX – Сегментные CS, DS, SS, ES– Смещения IP, SP, BP, SI, DI– Флагов FL

• 6 статусных флагов• 3 управляющих флага

80386: 4-х байтовые регистрыPentium: 8-ми байтовые регистрыVLIW: 256 шт…

Универсальные регистры (регистры общего назначения, РОН)

Каждый РОН может использоваться для временного хранения любых данных. При выполнении некоторых команд используются как специальные:

AX – регистр-аккумулятор при вводе-выводе; также хранит первый операнд и результат умножения и деления;

BX – адрес базы в сегменте данных; начальный адрес массива;

CX – регистр-счётчик циклов;DX – расширение регистра-аккумулятора; также

хранит номер порта ввода-вывода.

Сегментные регистры

Используются для хранения начальных адресов сегментов (полей) памяти, отводимых программе для хранения:

• команд - CS (Code Segment);

• данных - DS (Data Segment);

• стека - SS (Stack Segment);

• данных при межсегментных пересылках - ES (Extended Segment).

Регистры смещений

Регистры внутрисегментной адресации предназначены для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов):

IP (Instruction Pointer) - хранит смещение адреса текущей команды программы;

SP (Stack Pointer) – смещение вершины стека;BP (Base Pointer) – смещение начального адреса поля

памяти, непосредственно отведённого под стек);SI (Source Index), DI (Destination Index) – для хранения

адресов индекса источника и приёмника данных при операциях над строками.

Регистр флаговСодержит условные одноразовые признаки-маски (флаги),

управляющие прохождением программы в ПК.

Статусные флаги отражают результаты операций:CF (Carry Flag) – флаг переноса;PF (Parity Flag) – флаг чётности;AF (Auxillary Carry Flag) – флаг логического переноса; ZF (Zero Flag) – флаг нуля;SF (Sign Flag) – флаг знака;OF (Overflow Flag) – флаг переполнения.

Управляющие флаги непосредственно определяют режим исполнения программы:

TF (Trap Flag) – флаг системного прерывания (трассировки);IF (Interrupt Flag) – флаг запрета прерываний;DF (Direction Flag) – флаг направления обработки данных.

Documents

Микропроцессоры и системные платы. Вопросы: Микропроцессоры