Embed Size (px)
DESCRIPTION
به نام یگانه مهندس هستی مدار منطقی مهدی قدیری [email protected] [email protected]. فصل پنجم. مدارهای ترتیبی همزمان. مدارهای ترتیبی همزمان. یک سیستم دیجیتالی شامل مدارهای ترکیبی و ترتیبی است. قسمت ترتیبی شامل المانهای ذخیره سازی (حافظه) است. - PowerPoint PPT Presentation
Citation preview
به نام یگانه مهندس به نام یگانه مهندس هستیهستی
مدار مدار منطقیمنطقی
مهدی قدیریمهدی قدیری[email protected][email protected]
[email protected]@ieee.org
1logic circuit 6
فصل پنجمفصل پنجم
مدارهای ترتیبی همزمانمدارهای ترتیبی همزمان
2logic circuit 6
feedback path
مدارهای ترتیبی همزمانمدارهای ترتیبی همزمان .یک سیستم دیجیتالی شامل مدارهای ترکیبی و ترتیبی است. یک سیستم دیجیتالی شامل مدارهای ترکیبی و ترتیبی است
قسمت ترتیبی شامل المانهای ذخیره سازی )حافظه( است.قسمت ترتیبی شامل المانهای ذخیره سازی )حافظه( است.
اطالعات باینری ذخیره شده در المانهای حافظه نشان اطالعات باینری ذخیره شده در المانهای حافظه نشاندهنده حالت مدار در هر لحظه از زمان هستند.دهنده حالت مدار در هر لحظه از زمان هستند.
مقدار خروجیها و حالت بعدی مدار از روی مقدار ورودیها و مقدار خروجیها و حالت بعدی مدار از روی مقدار ورودیها و حالت فعلی مدار تعیین می گردند.حالت فعلی مدار تعیین می گردند.
3logic circuit 6
مدارهای ترتیبی همزمانمدارهای ترتیبی همزمان مدارهای ترتی@بی همزم@ان از س@یگنال مخصوص@ی اس@تفاده می مدارهای ترتی@بی همزم@ان از س@یگنال مخصوص@ی اس@تفاده می
ای از ای از گ�سس�تهگ�سس�تهکن@د ک@ه م@ق@دار@ المانه@ای @حافظ@ه ر@ا در فواص@ل کن@د ک@ه م@ق@دار@ المانه@ای @حافظ@ه ر@ا در فواص@ل زمان تغییر می دهد.زمان تغییر می دهد.
تولی@د ب@ه اس@م ی@ک دس@تگاه زم@انی از تولی@د برای حص@ول همزم@انی، ب@ه اس@م ی@ک دس@تگاه زم@انی از برای حص@ول همزم@انی، اس@تفاده می ش@ود ک@ه دنبال@ه ای از پالس@های کالک اس@تفاده می ش@ود ک@ه دنبال@ه ای از پالس@های کالک کالککالککنن@ده کنن@ده
را تولید می کند.را تولید می کند.
در م@دارهای ترتی@بی ک@ه از کالک اس@تفاده می کنن@د ب@ه المانه@ای در م@دارهای ترتی@بی ک@ه از کالک اس@تفاده می کنن@د ب@ه المانه@ای میگویند. میگویند.فلیپ فالپفلیپ فالپحافظه حافظه
فلیپ فالپ ی@ک دس@تگاه ذخ@یره س@ازی دودویی اس@ت ک@ه ق@ادر ب@ه فلیپ فالپ ی@ک دس@تگاه ذخ@یره س@ازی دودویی اس@ت ک@ه ق@ادر ب@هذخیره یک بیت اطالعات است.ذخیره یک بیت اطالعات است.
4logic circuit 6
مدارهای ترتیبی همزمان مدارهای ترتیبی همزمان با کالکبا کالک
خروجیها می توانند از قسمت ترکیبی مدار یا از فلیپ فالپها و یا خروجیها می توانند از قسمت ترکیبی مدار یا از فلیپ فالپها و یااز هر دو قسمت گرفته شوند. از هر دو قسمت گرفته شوند.
فلیپ فالپها ورودی خود را از قسمت ترکیبی مدار و کالک فلیپ فالپها ورودی خود را از قسمت ترکیبی مدار و کالکدریافت می کنند. دریافت می کنند.
حالت فلیپ فالپها فقط در لبه های کالک )باالرونده یا پایین حالت فلیپ فالپها فقط در لبه های کالک )باالرونده یا پایین( تغییر می کند.( تغییر می کند.00 یا یا 11رونده( و یا سطوح کالک )رونده( و یا سطوح کالک )
5logic circuit 6
.لچ ها از انواع اصلی فلیپ فالپها هستند.لچ ها از انواع اصلی فلیپ فالپها هستند لچ ها عنصر اصلی تشکیل دهنده انواع فلیپ لچ ها عنصر اصلی تشکیل دهنده انواع فلیپ
فالپها هستند.فالپها هستند..فلیپ فالپ ها با سطوح کالک کار می کنند. فلیپ فالپ ها با سطوح کالک کار می کنند .وجود فیدبک ها در لچ ها، ایجاد حافظه می کند.وجود فیدبک ها در لچ ها، ایجاد حافظه می کند:در این قسمت به معرفی چهار لچ می پردازیم:در این قسمت به معرفی چهار لچ می پردازیم لچ - لچ -SRSR-- لچ لچ DD-- لچ لچ JKJK-- لچ لچ TT
LatchesLatches لچ ها لچ ها
6logic circuit 6
لچ لچSRSRیا لچ پایه یا لچ پایه
SRSRلچ لچ
7logic circuit 6
Q
QR
SSS RR Q(t) Q(t+1) Q(t+1)
00 00 00 00 11
00 00 11 11 00
00 11 00 00 11
00 11 11 00 11
11 00 00 11 00
11 00 11 11 00
11 11 00 00 00
11 11 11 00 00
RESET
SET
SRجدول درستی لچ
بدون تغییرحافظه
غیر مجاز
Undefined state
جدول مشخصه و معادله مشخصه لچ جدول مشخصه و معادله مشخصه لچSRSR::
هستند و لچ حالت خود را 0در شرایط عادی، هر دو ورودی لچ حفظ می کند.
اگرS=1,R=0 بشود لچ به حالت set خواهد رفت یعنی Q=1 خواهد شد.
اگرS=0,R=1 بشود لچ به حالت reset خواهد رفت یعنی Q=0 خواهد شد.
خروجیQ’ همیشه معکوس Q.است 8logic circuit 6
RS Q(t+1)
Q(t+1)
0 0 Q(t) Q(t)
0 1 0 1
1 0 1 0
1 1
نامعین
نامعین
SRSRلچ لچ
SRجدول مشخصه لچ
0 1 0 0
1 1 X X
00 01 11 10
0
1S
Q(t)
R
)()1(Q tQRSt :SRمعادله مشخصه لچ
NANDNAND با گیت با گیت SRSRلچ4 لچ4
لچ لچSRSR ب@ا گیت ب@ا گیت NANDNAND تغی@یر ح@الت می ده@د ک@ه تغی@یر ح@الت می ده@د ک@ه وق@تی وق@تی سیگنال صفر را روی ورودی ببیند. سیگنال صفر را روی ورودی ببیند.
لچ لچ مق@ادیر خروجيه@ا ب@رای مق@ادیر خروجيه@ا ب@رایSRSR ب@ا گیت ب@ا گیت NANDNAND نس@بت ب@ه نس@بت ب@ه
مکمل هستند. مکمل هستند. NORNOR با گیت با گیت SRSRلچ لچ 9logic circuit 6
با ورودی کنترل با ورودی کنترلSRSRلچ4 لچ4
ورودی کنترل ورودی کنترلCC مشخص می کند که چه موقع حالت لچ تغییر مشخص می کند که چه موقع حالت لچ تغییر می کند.می کند.
وقتی وقتیC=0C=0 است خروجی گیتهای است خروجی گیتهای NANDNAND ثابت ثابت 11 )طبقه اول( در )طبقه اول( در باقی می مانند، لذا حالت لچ هیچ تغییری نمی کند.باقی می مانند، لذا حالت لچ هیچ تغییری نمی کند.
وقتی وقتیSS = 0, = 0, RR = 0, = 0, CC = 1 = 1.باشد، حالت لچ هیچ تغییری نمی کند. باشد، حالت لچ هیچ تغییری نمی کند وقتی وقتیSS = 1, = 1, RR = 0, = 0, CC = 1 = 1 باشد، لچ به حالت باشد، لچ به حالت setset.می رود. می رود وقتی وقتیSS = 0, = 0, RR = 1, = 1, CC = 1 = 1 باشد، لچ به حالت باشد، لچ به حالت resetreset.می رود. می رود 10logic circuit 6
R
S
Q
Q
C
R
S
Q
Q
C
DDلچ4 لچ4
برخالف لچ برخالف لچSRSR لچ ، لچ ،DD.حالت نامشخص ندارد. حالت نامشخص ندارد اگر اگرDD = x, C= 0 = x, C= 0 .باشد حالت لچ به تغییری نمی کند. باشد حالت لچ به تغییری نمی کند اگر اگرDD = 1, C= 1 = 1, C= 1 باشد لچ به حالت باشد لچ به حالت setset .می رود. می رود اگر اگرDD = 0, C= 1 = 0, C= 1 باشد لچ به حالت باشد لچ به حالت resetreset .می رود. می رود
11logic circuit 6
برای حل مشکل حالت چهارم و غیر قابل قبول لچ برای حل مشکل حالت چهارم و غیر قابل قبول لچSRSR پایه پایه SS به یکدیگر متصل می نماییم. به یکدیگر متصل می نماییم.NOTNOT را به کمک یک را به کمک یک RRو و
DQ
Q
C
جدول مشخصه و معادله مشخصه لچ جدول مشخصه و معادله مشخصه لچDD::
12logic circuit 6
eلچD
Dجدول مشخصه لچ
)()1(Q tQRSt Q(t+1)
D
01
01
DtQD
tDQDtQDDt
))(1(
)()()1(Q
Dt )1(Q :Dمعادله مشخصه لچ
JKJKلچ4 لچ4
برخالف لچ برخالف لچSRSR در لچ در لچ JKJK حالت چهارم، حالت تعریف شده می حالت چهارم، حالت تعریف شده می باشد.باشد.
13logic circuit 6
برای حل مشکل از بین رفتن حالت حافظه در لچ برای حل مشکل از بین رفتن حالت حافظه در لچDD لچ لچ JKJK ساخته شد:ساخته شد:
J Q
Q
C
R
S
Q
Q
C K
K
J
JKJKلچ4 لچ4
14logic circuit 6
KJ Q(t+1)
0 0 Q(t)
0 1 0
1 0 1
1 1
Q(t)
JKجدول مشخصه لچ
RESET(kill)
SET(jump)
بدون تغییر)حافظه(
مکمل
JJ KK Q(t) Q(t+1)
00 00 00 00
00 00 11 11
00 11 00 00
00 11 11 00
11 00 00 11
11 00 11 11
11 11 00 11
11 11 11 00
RESET
SET
JKجدول درستی لچ
بدون تغییرحافظه
مکمل
0 1 0 0
1 1 0 1
00 01 11 10
0
1J
Q(t)
K
)( )( )1(Q tQKtQJt معادله مشخصه لچ :JK
TTلچ4 لچ4
15logic circuit 6
J
K
T
CLK
Q(t)
Q(t)
به علت پیچیدگی فلیپ فالپ به علت پیچیدگی فلیپ فالپJKJK با اتصال دو پایه با اتصال دو پایه JJ و و KK به به را به شکل زیر می سازیم. را به شکل زیر می سازیم.TTیکدیگر فلیپ فالپ یکدیگر فلیپ فالپ
KJ Q(t+1)
0 0 Q(t)
0 1 0
1 0 1
1 1
Q(t)
JKجدول مشخصه لچ
RESET(kill)
SET(jump)
بدون تغییر)حافظه(
مکمل
Q(t+1)
T
0 Q(t)
Q(t)1T )( T )1(Qجدول مشخصه لچ
)( )(
)( )( )1(Q
tQt
tQTtQT
tQKtQJt
Tمعادله مشخصه لچ :
فلیپ فالپفلیپ فالپ مثال لچ مثال لچDD شود شود 11 فلیپ فالپی است که وقتی سیگنال کنترل فلیپ فالپی است که وقتی سیگنال کنترل
حساس حساس حساس به سطح مثبت حساس به سطح مثبت تریگر می گردد، یا اصطالحا تریگر می گردد، یا اصطالحا است. تا وقتی که کنترل یک باشد تغییرات ورودی روی خروجی است. تا وقتی که کنترل یک باشد تغییرات ورودی روی خروجی
مشاهده خواهد شد. مشاهده خواهد شد. سروکار داریم.سروکار داریم.حساس به لبه حساس به لبه در عمل با فلیپ فالپ های در عمل با فلیپ فالپ های تریگرتریگرتغییر آنی سیگنال کنترل یا کالک می باشدکه به آن تغییر آنی سیگنال کنترل یا کالک می باشدکه به آن لبه لبه
TriggerTrigger.می گویند. می گویند :کالک در مدارهای منطقی شامل چهار قسمت زیر است:کالک در مدارهای منطقی شامل چهار قسمت زیر است
16logic circuit 6
CLK
سطح مثبت کالک: سطح منفی کالک: لبه مثبت کالک ) لبه باال رونده (: لبه منفی کالک ) لبه پایین رونده (:
17logic circuit 6
فلیپ فالپ حساس به لبهفلیپ فالپ حساس به لبه
نمودار زمانی تحلیل نمودار زمانی تحلیلمدار:مدار:
این اتفاق بدلیل تاخیر در این اتفاق بدلیل تاخیر در پاسخپاسخ
عناصر مدار اتفاق می عناصر مدار اتفاق می افتد کهافتد که
تاخیر انتشار گیت تاخیر انتشار گیت به آن به آن گفته میشود.گفته میشود.
:مدار تولید کننده لبه:مدار تولید کننده لبهCLK y
x
CLK∆t تاخیرانتشار
x=CLK
y
0t
پالس سوزنیپالس سوزنیD
Q
Q
CLKلب@ه ب@ه لب@ه فلیپ فالپ حس@اس ب@ه فلیپ فالپ حس@اس
مثبتمثبت
18logic circuit 6
فلیپ فالپ حساس به لبهفلیپ فالپ حساس به لبه
لب@ه این م@دار در از کالک منفی دلخ@@واه ورودی
D می نمون@@ه متناس@ب و گ@یرد
Qب@ا آن خ@روجی می تغی@@@یر را
دهد.
و ت@@@@ابع و مدار ت@@@@ابع مدار متبوع:متبوع:
CLK
CLK
y
D
Q
yy ب@ه حس@اس م@دار خ@روجی ب@ه : حس@اس م@دار خ@روجی :سطح مثبتسطح مثبت
سمبلهای گرافیکی فلیپ سمبلهای گرافیکی فلیپ فالپهای حساس به لبهفالپهای حساس به لبه
موثرترین و اقتص@ادی ت@رین فلیپ فالپی ک@ه س@اخته موثرترین و اقتص@ادی ت@رین فلیپ فالپی ک@ه س@اخته حس@اس ب@ه @لب@ه @اس@ت@.@ زی@را @ حس@اس ب@ه @لب@ه @اس@ت@.@ زی@را @DDش@د@ه اس@ت@ فلیپ@ فالپ @ش@د@ه اس@ت@ فلیپ@ فالپ @
گی@تهای @مو@رد ن@ی@از ب@ر@ای س@ا@خت آ@ن مین@یمم @است.گی@تهای @مو@رد ن@ی@از ب@ر@ای س@ا@خت آ@ن مین@یمم @است.
19logic circuit 6
DDفلیپ فالپ فلیپ فالپ حساس به سطح حساس به سطح
مثبتمثبت
DDفلیپ فالپ فلیپ فالپ حساس به سطح حساس به سطح
منفیمنفی
DDفلیپ فالپ فلیپ فالپ حساس به لبه حساس به لبه
منفیمنفی
DDفلیپ فالپ فلیپ فالپ حساس به لبه حساس به لبه
مثبتمثبت
JKJKنحوه ساخت فلیپ فالپ نحوه ساخت فلیپ فالپ DDبه کمک فلیپ فالپ به کمک فلیپ فالپ
فلیپ فالپ فلیپ فالپJKJK قابلیت قابلیت setset و و resetreset کردن و معکوس کردن کردن و معکوس کردن خروجی خود را دارد. خروجی خود را دارد.
اگر فقط ورودی اگر فقط ورودیJ=1J=1 خواهد شد. خواهد شد. 11 باشد خروجی فلیپ فالپ باشد خروجی فلیپ فالپ اگر فقط ورودی اگر فقط ورودیK=1K=1 خواهد شد. خواهد شد. 00 باشد خروجی فلیپ فالپ باشد خروجی فلیپ فالپ شوند خروجی معکوس خواهد شد. شوند خروجی معکوس خواهد شد. 11اگر هر دو اگر هر دو
20logic circuit 6
اگر ورودی فلیپ فالپ اگر ورودی فلیپ فالپTT یک باشد، این فلیپ فالپ خروجی یک باشد، این فلیپ فالپ خروجی خود را در لبه بعدی کالک عوض می کند.خود را در لبه بعدی کالک عوض می کند.
اگراگر TT = 0 = 0 یعنی یعنیDD = = QQ و خروجی تغییری و خروجی تغییری نمی کند.نمی کند.
اگراگر TT = 1 = 1 یعنی یعنیDD = = QQ’’ و خروجی در و خروجی در کالک بعدی تغییر می کند.کالک بعدی تغییر می کند.
QQTD
'QQTD
TTنحوه ساخت فلیپ فالپ نحوه ساخت فلیپ فالپ DDبه کمک فلیپ فالپ به کمک فلیپ فالپ
21logic circuit 6
