1 Non Ideal Op Amps Parameters - Naresuan University 2 Ex 1 Op Amp para.pdf · สามารถใช้งาน Voltage Offset Null เพื่อก าจัด Offset Voltage

303303 Electrical Engineering Laboratory II Lab 1 1

ภาควชาวศวกรรมไฟฟา มหาวทยาลยนเรศวร

การทดลองท 1 Non Ideal Op – Amps Parameters

วตถประสงค

1. วดและค านวณคาแรงดนอนพตออฟเซทของออปแอมปได 2. วดหากระแสอนพตออฟเซทและกระแสอนพตไบอสของออปแอมปได 3. วดหาความตานทานอนพตและเอาตพตของออปแอมปได 4. วดหาแรงดนอนพตสงสดของออปแอมปได 5. วดหาการเปลยนแปลงแรงดนเอาตพตสงสดของออปแอมปได 6. วดและค านวณคาอตราสลวของออปแอมปได 7. วดหา Gain Bandwidth Product ของออปแอมปได 8. วดและค านวณคา Common-Mode Rejection Ratio (CMRR) ได 9. สามารถเปรยบเทยบความแตกตางระหวางออปแอมปในทางอดมคตกบในทางปฏบตได 10. สามารถใชงาน Voltage Offset Null เพอก าจด Offset Voltage ไดอยางถกตอง 11. ออกแบบ Offset Voltage Compensating Network ใหกบวงจรออปแอมปได

เครองมอและอปกรณการทดลอง

1. ออปแอมปเบอร uA741 1 ตว 2. ออปแอมปเบอร LF351 1 ตว 3. มลตมเตอร 1 เครอง 4. ออสซลโลสโคป 1 เครอง 5. ฟงกชนเจนเนอเรเตอร 1 เครอง 6. แหลงจายแรงดนไฟตรง 1 เครอง 7. ตวเกบประจ 1nF 8. ตวตานทาน 100Ωx2, 1MΩx2, 10kΩx3,100kΩx4, 1kΩ 1 ชด 9. ความตานทานปรบคาได kk 100,10 10. สายตอวงจร

ทฤษฎ

ใน Data Sheet ของออปแอมปแตละเบอรจะมขอมลตาง ๆ ทผผลตก าหนด หรอทดสอบออกมา เพอประโยชนในการออกแบบวงจรของผใชงาน เนองจากในทางปฏบตโครงสรางในสวนอนพตของตวออปแอมปเองสงผลใหเกดคา Input Offset Voltage, Input Bias Current และ Input Offset Current ซงคาทงหมดทกลาวมาท าใหออปแอมปมความไมเปนอดมคต อกทงสรางปญหาขณะน าไปใชงานจรง โดยเมอน าไปใชงานกจะมผลท าใหแรงดนเอาตพตมคาผดพลาด และมผลกระทบอยางมากถาเปนวงจรทใชส าหรบสญญาณขนาดเลกและตองการความเทยงตรงแตกสามารถแกไขหรอลดคาดงกลาวไดโดยอาศยการออกแบบวงจรเพมเตม



Differential Input Resistance: Ri

เปนความตานทานอนพตระหวางขา Inverting Input และขา Non-Inverting Input ในทางอดมคต Z i มคาเทากบอนนต แตในทางปฏบตออปแอมปไมไดมคาดงกลาวออปแอมปบางตวอาจจะมคา 1 เมกกะโอหม หรอสงกวานน อยางไรกตามคาน มกจะมก าหนดไวในคมอของโรงงานคมอผผลต ส าหรบออปแอมปทใชในการทดลองนคอเบอร 741 คาอนพตอมพแดนซจะมคาประมาณ 2 เมกกะโอหม

Zi

Zo

AVd

Vo

+VCC

-VCC

Vd

รปท 1 แสดงวงจรเทยบเคยงของออปแอมป

Output Impedance: Z 0

ในทางอดมคตมคาเทากบศนยโอหม แตในทางปฏบตคานอาจมคาไดถงหลายรอยโอหมส าหรบออปแอมป เบอร 741 จะมคาประมาณ 75 โอหม สวนออปแอมปเบอรอน ๆ จะมคาแตกตางกนออกไป

Input Voltage Range

เมออนพตถกตอไวทแรงดนคาเดยวกน แรงดนนจะเรยกวา Common-Mode Voltage (CMV) ส าหรบออปแอมปเบอร741 จะม Input Voltage Range ±13V (Max) หมายถงวาแรงดนอนพตจะสงไดไมเกน +13V หรอวาต าไมเกน –13V

Output Voltage Swing

คอการเปลยนแปลงแรงดนเอาตพตไดสงทสด ส าหรบ 741C จะม Output Voltage Swing = ±13V เมอ RL ≥ 2kΩ และ

แรงดน Supply = ±15V

Input Offset Voltage: U ios

เปนความตางศกยระหวางอนพตทง 2 ของออปแอมปซงมผลเนองมาจากการความไมสมพงษ (Mismatch) กนของแรงดน

ไบแอสระหวางขาเบสกบขาอมตเตอรของทรานซสเตอรทภาคอนพตขยายผลตางของตวออปแอมปนนเอง เราสามารถเขยน



รปท 2 แสดงผลของออปแอมปในทางปฏบต

วงจรเทยบเคยงของออปแอมปโดยมผลลพธของ Input offset Voltage ดวยการสมมตเปน Error Voltage Source ทอนพต

ของออปแอมปดงรปท 3

รปท 2 รปวงจรสมมลของออปแอมป

รปท 3 ออปแอมปในทางปฏบตเปรยบเทยบกบอดมคต

คา Input Offset Voltage (U ios ) นจะมคาเปนบวกหรอลบกไดคา U ios นในออปแอมปแตละเบอรจะมคาไมเทากนตวอยางเชน U ios (741C) = 6 mV (Maximum) หรอ U ios (714C) = 150 μV (Maximum) เนองจาก 741C เปนออปแอมป

แบบ Precision

จากรปท 2 ถาเราตออนพตลงกราวด (ui = 0) ในทางทฤษฎเอาตพต ua จะตองมคาเทากบศนยดวย แตในทางปฏบตจะไมเปน

เชนนน เนองจาก Input offset Voltage นนเอง แรงดน ua ในขณะท ui = 0 นเราเรยกวา “Output Offset Voltage: uao ”

โดยค าจ ากดความแลว Input offset Voltage (uios ) จะหมายถงขนาดของแรงดนทระหวางขาอนพตของออปแอมปทสงผลให

แรงดนเอาตพต(ua ) มคาเปนศนยหรอแสดงเปนสมการไดวา

uios = (up − un)|ua=0



แตเมอเราวเคราะหแลว กจะหมายถง Input offset Voltage เปนขนาดของแรงดนท Input offset Voltage Source ออปแอมปแตละเบอรจะมคา Input offset Voltage แตกตางกนซงกพจารณาไดจาก Data Sheet ของออปแอมปเบอรนนส าหรบขนาดของ Output Offset Voltage นนขนอยกบโครงสรางของวงจรและคาของอปกรณทตออยกบออปแอมปตวนนยกตวอยางวงจรขยายแบบกลบเฟสในรปท 4

รปท 4 วงจรขยายแบบกลบเฟสเมอเกด Input Offset Voltage

จากวงจรเราสามารถหาคาแรงดนเอาตพต (uao) ไดจาก

uao = (1 +Rf

R1) uios

ถาก าหนดให R1 = 1k Ω, Rf = 100k Ω และออปแอมปตวนม uios = 6mV จะได

VmVuao 6.0601001

นนคอจะเหนไดวา ในขณะท ui = 0 ทเอาตพตจะมแรงดนออกมาถง 0.6V ซงแรงดนขนาดนจะมผลตอการใชงานจรงเปนอยาง

มาก แตกจะเหนไดวาถาคา Rf ลดลงเหลอ 10 kΩ ขนาดของ uao กจะลดลงเหลอ 60mV เชนเดยวกน ถา Rf = 1MΩ เราจะ

เหนไดวา uao จะมขนาดถง 6V

Offset Voltage Compensation

ออปแอมปโดยทวไปแลวจะมจดตอเตรยมไวเพอตอกบตวตานทานปรบคาไดเพอใชในการปรบ Offset Voltage ดวยแตวธการตอตวตานทานปรบคาได เขากบออปแอมป เพอปรบ Offset Voltage นจะมหลกการทคลายคลงกนแตไมเหมอนกนทงหมด ดงนนเพอความแนนอนจงตองดการตอจากในดาตาชตเปนหลก เชน 741 จะมขาตอเตรยมไวส าหรบปรบแรงดนออฟเซทโดย

การตอ POT ในต าแหนงทระบมาใน Data Sheet เรยกวาขา OFFSET NULL (N1) และขา OFFSET NULL (N2) โดยวธ

ปรบนนจะตองตอวงจรปรบแรงดนเขากบขา N 1 และขา N 2 ชวงระดบแรงดน offset ทปรบไดเรยกวา Offset Voltage Adjustment Range



-

+

N2N1 10kΩ

741

-V

-

+

N2N1

10kΩ

741

+V

รปท 5 รปท 6

ออปแอมปแตละเบอรนนใชคาความตานทานแตกตางกนไปตามรปท 5 และรปท 56 ส าหรบ 741 จะม Offset Voltage Adjustment Range ±15mV เมอใช POT ขนาด 10k โดย การปรบศนย (Null Adjustment) คอการปรบแรงดนออฟเซตดวยการปอนไฟตรงคานอย ๆ คาหนงชดเชยใหกบอนพต (ขา+ หรอขา- กได) เพอใหแรงดนเอาทพตเทากบศนย

-

+

Vo

R2

R1

100Ω

100Ω

50kΩ

+VCC

-VCC

รปท 7 การปรบแรงดนออฟเซตทางขาอนพต + ในกรณทปอนขาสญญาณอนพต Vi ทขาอนพต –

-

+

Vo

R2

R1

50kΩ

+VCC

-VCC 100ΩVi

รปท 8 การปรบแรงดนออฟเซตทางขาอนพต - ในกรณทปอนขาสญญาณอนพต Vi ทขาอนพต +



Input Bias Current: IB and Input Offset Current: Ios

ในการใชงานออปแอมปนนหากเราตออนพตทงสองขางลงกราวดจะพบวามกระแส I(-) ไหลเขาสขา Non-Inverting Input อนเนองมาจากทรานซสเตอรทขาอนพตทงสองของออปแอมปตองการกระแสไบแอสตรงในการท างาน ซงจาก Datasheet ของอปกรณจะพบวา Input Bias Current หรอ IB หาไดจากคาเฉลยของกระแสทไหลเขาขาอนพตทงสองของตวออปแอมป

IB =I(−) + I(+)

2

สวนผลตางของ I(-) และ I(+) จะเรยกวา Input Offset Current หรอ Ios

IOS = |I(−) − I(+)|

Input Offset Current หมายถงผลตางของกระแสทไหลเขาสขาอนพตทงสอง ซงยงท าใหแรงดนเอาตพตมคาเปนศนย

โดยทวไป Ios จะอยในชวง pA ถง nA

จากสมการทงสองทกลาวมาจะไดวาทขา Inverting Input จะได Inverting Input Bias Current

I(−) = IB +Ios

2

และทขา Non-Inverting Input จะได Non-Inverting Input Bias Current

I(+) = IB −Ios

2

รปท 9 แสดงการค านวณเพอหาคา Output Error Voltage ของวงจรขยายแบบกลบเฟส

จากวงจรก าหนดให uos = 0V, Ios = 0mA และ IB = 100nA เมอท าการหาคา Output Error Voltage; uaε จะได ดงนแรงดน

ทตกครอม R1 จะเทากบ 0V ท าใหไมมกระแสไหลผาน R1ดงนนกระแส I(-) กจะตองไหลจากเอาตพตผาน Rf เขาสขา

Inverting Input ดงนน uaε จะหาไดจาก

uaε = If ∙ Rf = 100nA ∙ 500kΩ = 50mV



ดงนนแสดงใหเหนวาถงแมออปแอมปจะม uos = 0V และ Ios = 0mA กตามแต Input Bias Current (IB) กสามารถท าใหเกด

คาผดพลาดทเอาตพตได ซงการแกไขนนจะท าไดโดยการตอตวตานทาน RP เพมเขาไปในวงจรระหวางขา Non-Inverting และ

กราวดโดยก าหนดให

Rp = R1||Rf =R1Rf

R1 + Rf

10kΩ

10kΩ

-

++

-Vo

VA

รปท 10

การวดแรงดนออฟเซตทอนพต (VIOS)

วธท 1 ตอวงจรดงรปท 10 ปรบคาของ VA จนกวา VO มคาเทากบศนยโวลต

การปรบคาของ VA ในทางปฎบตนนกระท าไดยากเนองจากตวออปแอมปมความไวสงนนเอง (เนองจาก Open loop gain

มคาสงมาก) จะสงเกตไดวา VO จะกระโดดอยระหวางแรงดนอมตวตลอดเวลา

วธท 2 ตอวงจรดงรปท 11 ตวตานทาน R1 และ R2 (Feedback Network) ท าหนาทลดความไวของออปแอมปลง

-

+Vo

R2=10kΩ

R1=10kΩ

รปท 11

การวดท าไดโดยอานคาของ VO แลวหลงจากนน ท าการค านวณหาคา VIOS จากสมการดงตอไปน

oVRR

RV

IOS

21

1

โดยทจะสอดคลองตามเงอนไขดงตอไปน OARR 12



IOSIOS IRRRV 212 1

เมอ A 0 = Open Loop Gain

I ios = Input Offset Current

External Compensation of Offset Errors

สาเหตหลกของ Output Error Voltage เปนผลมาจากคาของ IB, IOS และ uios ซงเปนขนาดของกระแสและแรงดนดงนนจงม

ความเปนไปไดทเราจะสามารถใชแหลงจายกระแสตอเชอมในต าแหนงทเหมาะสมของวงจรเพอก าจดคาผดพลาดทอนพตเหลาน โดยวธนจ าเปนอยางยงทจะตองมการจ ากดขนาดคา Output Offset Error Voltage ใหอยในพกดทสามารถควบคมและปรบแตงคาไดโดยงาย ซงการตอวงจรเพมเขาไปจะตองมผลกระทบทเกดกบวงจรนอยทสด และตองสามารถแกปญหาของ Offset Error ไดโดยตรง

การออกแบบ Current Source Compensating Network

รปท 12 แสดงการตอแหลงจายกระแสเพอก าจดคา Offset Error

การตอแหลงจายกระแสเพมเขาไปทโนด A ของวงจรนนเพอก าจด Offset Error ของวงจรทเกดขน โดยกระแส Ik ท

เราจะตองจายเขาไปนนสามารถหาไดจาก

Ik = I1 + I(−) + If

I(−) = IB +Ios

2= 80nA +

40nA

2= 100nA

I1 =uos

R1=

5mV

100kΩ= 50nA

If =uos

Rf=

5mV

500kΩ= 10nA

ดงนน Ik = 100nA + 50nA + 10nA = 160nA



ซงแหลงจายกระแสทเราตองใชนนจะสามารถสรางไดจากแหลงจายแรงดนโดยก าหนดใหน าตวตานทาน Rk มาตออนกรมกบ

แหลงจาย US โดยคาของ Rk ทใชจะตองมคาทสงกวา R ทโหลดอย 10 เทา ดงวงจรตอไปน

รปท 13 เงอนไขของการสรางวงจรแหลงจายกระแส

จากวงจรจะได Us = (Ik ∙ Rk) + uos

เมอ uos = 5mV

Rk = 1MΩ

Ik = 160nA

Us = (160nA ∙ 1MΩ) + 5mV = 165mV

แตเพอใหวงจรนอยในพกดความเพอทสามารถควบคมไดดงนนแรงดน US ควรปรบคาไดในชวง ±200mV ดงนนเราจะไดวงจร

แหลงจายกระแสดงตอไปน

รปท 14 แสดงวงจรแหลงจายกระแสทใชงานในทางปฏบต

จากวงจร ก าหนดใหกระแสทไหลผานตวตานทานปรบคาอยในชวง 1mA -10mA ดงนนให IRPOT= 5mA

เมอ URPOT= 200mV + 200mV = 400mV



RPOT = URPOT

IRPOT

=400mV

5mA= 80Ω

แตเลอกใชคาความตานทาน RPOT = 100Ω

แรงดนทตกครอม U′RPOT= IRPOT

∙ RPOT = 5mA ∙ 100Ω = 500mV

จะได R = (VSS−

U′RPOT2

IRPOT

) = (15V−

500mV

2

5mA)

R = 2950Ω ≅ 3kΩ

เพราะฉะนนจะไดวงจรเทยบเคยงของแหลงจายกระแสดงตอไปน

รปท 15 วงจรสมมลของแหลงจายกระแส

ซงหากพจารณาวงจรเทยบเคยงทไดหากเราน าวงทไดไปตอเพมเขาไปในวงจรขยายแบบไมกลบเฟส นนจะเหนไดวา Rk ของแหลงจายกระแสจะไปขนานกบ R1 ของวงจร ดงนนคา R1 ในวงจรจะเปลยนไปท าใหอตราขยายของวงจรเปลยนแปลงไป

ดวย

รปท 16 ลกษณะสมบตของวงจรขยายแบบไมกลบเฟสเมอชดเชย Offset ดวยแหลงจายกระแส

ซงวธการแกปญหา Offset ทเกดขนในวงจรลกษณะนเราจะอาศยวธการตอแหลงจายแรงดนเขาไปแทนแหลงจายกระแสในวงจรซงสามารถท าไดดงตอไปน



การออกแบบ Voltage Source Compensating Network

ออปแอมปกบ Offset Voltage Compensating Network ดงทแสดงในภาพขางลางน จะประกอบดวยตวตานทานปรบคาได

(Ra) ตวตานทาน Rb และ Rc ถาเราน าไปใชในวงจรขยายแบบกลบเฟส Compensating Network ควรตอกบขาอนพตไมกลบ

เฟสของออปแอมป ในวงจรท สามารถใชเปนวงจรขยายแบบไมกลบเฟสได ดงนน Compensating Network จงถกตอทขา

อนพตกลบเฟสของออปแอมป ซงตวตานทานปรบคาได (Ra) ตออยระหวาง +UCC และ -UEE โดยแรงดนทตกครอม Rc คอแรงดนทขาอนพตไมกลบเฟส U2 เราสามารถท าใหแรงดนท U2 เทากบ U1 ไดโดยการปรบ Ra นนคอ uios สามารถท าใหเปนศนยได และเปนผลให uo มคาเปนศนยดวย

รปท 17 การตอ Offset Voltage Compensating Network เขากบออปแอมป

ตวอยางเชน สมมตให uo มคาเปนบวก ซงบอกเปนนยวา U1 >U2 กรณนหมายความวา U2 ควรถกเพมจนกระทงมคาเทากบ

U1 ซงสามารถเพมไดโดยการปรบ Ra ไปทาง +UCC หรอกลาวอกนยหนงคอ ถา uo มคาเปนลบ กแสดงวา U2 >U1 จากนนจงท าการปรบ Ra ไปทาง –UEE จนกระทง uo ลดลงจนเปนศนย

การสรางความสมพนธระหวาง uios แหลงจายแรงดนและสวนประกอบของการชดเชย (Compensating) อนดบแรก จาก

วงจรเธวนนอยใหมองจากจด T กลบเขาไปหา Ra คาความตานทานสงสดของวงจรสมมลเธวนน Rmax จะปรากฎเมอต าแหนงของตวตานทานปรบคาไดอยกงกลางดงแสดงในรป (a) ดงนนแรงดนสงสดของวงจรสมมลเธวนน Umax จะมคาเทากบ +UCC

และ –UEE เมอตวตานทานปรบคาไดอย ณ ต าแหนงสงทสดและต าทสดตามล าดบ ดงแสดงในรป (b) และ รป (c)

Rmax =Ra

2||

Ra

2=

Rf

4



รปท 18 (a) วงจรสมมลเธวนนส าหรบคาความตานทาน Rmax (b) และ (c) วงจรสมมลส าหรบแรงดน max

แหลงจายแรงดน +UCC และ –UEE มขนาดเทากนเพราะฉะนนใหเราแทนขนาดดวยแรงดน U ดงนน Umax= U ตอไปท าวงจร

ชดเชยอกครงโดยใชแรงดนเธวนนสงสดและความตานทานทแสดงในวงจรตอไปน แลวประยกตใชกฎของการแบงแรงดนกบวงจรจะได

U2 =Rc

Rmax + Rb + RcUmax

U คอฟงกชนของแรงดนเธวนนสงสด Umax และคาความตานทานเธวนนสงสด Rmax แตคาของ U2 สามารถเปนคาเดยวกนกบ

uios ได จาก U1–U2 = uios ดงนนจะไดวา

uios =Rc

Rmax + Rb + RcUmax

ในสมการ ยงมตวแปรทยงไมทราบคาอย ใหเราท าการสมมตโดย Rb >Rmax >Rc เมอ Rmax =Ra

4 เหตผลของการสมมต

นกคอ กระแสไบอสในออปแอมปจะก าหนดใหคงทและมคาทนอยมาก (อยในชวงนาโนแอมป) เพราะฉะนนกระแสไบอสทขา

กลบเฟสของออปแอมปในวงจรจะมคาคงทและนอยมากตามไปดวย กระแสไบอสทขากลบเฟสและกระแสทไหลผาน Rc ไดมา

จากกระแสทไหลผาน Rb ซงกระแสทไหลผาน Rb จะมคานอยกวากระแสทไหลผาน Rc กตอเมอ Rb > Ra จงบอกเปนนยวา Rb > Rmax ดงนนการสมมตให Rb >Rmax >Rc จงดมเหตผล จากการสมมตสามารถกลาวไดวา



Rmax + Rc + Rb ≅ Rb

ดงนน สามารถเขยนสมการ uios ใหมไดดงน

uios =RcUmax

Rb

เมอ Umax = U = |UCC| = |−UEE|

uios =RcU

Rb

จากสมการจะเหนไดวา uios นน ไมขนอยกบขนาดของแหลงจายแรงดน +UCC และ -UEE

ตวอยาง ออกแบบ Compensating Network ส าหรบออปแอมปเบอร LM307 โดยจายแรงดนใหกบออปแอมป ±10V

(ก าหนดให LM307 ม Input Offset Voltage : uios สงสด 10mV )

วธท า LM307 ม Input Offset Voltage : uios สงสด 10mV

คาของแหลงจายแรงดนคอ

U = |UCC| = |−UEE| = 10V

จากสมการ

uios =RcU

Rb

10mV =Rc(10V)

Rb

Rb =(10V)

10mVRc

ถาเลอก Rc = 10Ω

จะได Rb = 1000Rc = 10kΩ

เลอก Rb = 10Rmax เมอ Rmax =Ra

4

ดงนน Rb = 10Ra

4

Rba =Rb

2.5=

10kΩ

2.5= 4kΩ − 𝑅Potentiometer



ถาไมม Potentiometer คา 4kΩ เราอาจใชคาทนอยกวาได เชน 3kΩ ทงนเนองจาก เงอนไข คอ Rb = 10Rmax เมอ

Rmax =Ra

4 ดงนนถาเลอกใช Ra = 3kΩ จะยงคงเปนไปตามเงอนไขทก าหนดไว

Slew Rate: SR

เปนอตราสงสดของการเปลยนแปลงแรงดนเอาตพตตอเวลา มหนวยเปน โวลตตอวนาท สามารถแสดงเปนกราฟไดดงรปท 19 และสามารถหาคาไดจาก

SR =∆V

∆t|

max V/s

คาอตราสลวจะท าการทดสอบท Unity Gain (+1) ซงจะเปนคาคงทของออปแอมปแตละเบอร ในการเลอกออปแอมปใชงานดานความถตองน าคา SR มาพจารณาดวย เพราะถาแรงดนตองการความชนซงมคาสงกวา SR มากกจะเกดความผดเพยนขนได

รปท 19 การเปลยนแปลงแรงดนเอาตพตของออปแอมป 741



รปท 20 ผลของการสลวส าหรบสญญาณสเหลยมและไซน

พจารณาสญญาณอนพต เปลยนแปลงระดบของ V i ขนอยกบความถ (f) และขนาดของ V p ซงอตราการเปลยนแปลง

ระดบสงสดของ V i หาไดจาก p

fV2 ถาคาอตราดงกลาวมคามากกวาอตราสลวของออปแอมป ผลจะปรากฏวา

สญญาณเอาทพต V o จะเปลยนรป (Distortion) หรอเพยนไปจากสญญาณ V i ทงนเพราะ V 0 ไมสามารถตดตามการเปลยนแปลงระดบของ V i ได เนองจากการเปลยนแปลงของ V 0 จะมคาสงสดไดเทากบอตราสลวของออปแอมปเทานน

ดงนนถา p

fV2 มคาสงสดกวาอตราสลวของออปแอมปมากขนเทาใดจะพบวา V 0 จะมรปรางใกลเคยงรปสามเหลยม

มากขนเทานน

pmax

Vf2 อตราสลว

ดงนน ความถสงสดท Vo ไมเกดการลดทอน (f max ) = อตราสลว / p

V2

Gain-Bandwidth Product: GB

รปท 21 ตวอยางการตอบสนองความถของวงจรขยาย (Frequency Response)

Vi

t

ΔVO

VO

t

Δt

t

t

VP

Vi

VO



วงจรขยายโดยทวไปรวมทงวงจรขยายทม Op amp ทความถปานกลาง (Midband) วงจรจะม Gain (A) หรอ

อตราขยาย สงทสดซงจะเทากบ Ao : Midband Gain เมอสญญาณมความถต าลงอตราขยายของวงจรกมคาลดลง จนถงท

ความถ FL อตราขยายแรงดนจะมคาเทากบ 70.7% ของ Ao หรอลดลงจาก Ao มา 3 dB ความถ FL นเรยกวาจดคทออฟ

ความถต า (Low Frequency Cutoff) และในท านองเดยวกนเมอความถของสญญาณสงขน อตราการขยายจะลดลง

เชนเดยวกนทความถ FH นเรยกวาจดคทออฟความถสง (High Frequency Cutoff) สวนชวงระหวาง FL ถง FH คอคา

Bandwidth ของวงจรขยาย

ในวงจรขยายทกวงจรจะมจดคทออฟความถสงเสมอ แตบางจะสามารถตอบสนองความถต ามากๆไดจะถง

กระแสตรง (0 Hz)

Gain-Bandwidth Product หรอ GB = Gain x Bandwidth ใน Datasheet คา GB เปนคา Bandwidth ของออป

แอมปเมอ ปรบวงจรให Gain เปน 1 บางครง Gain-Bandwidth Product อาจเรยกเปน Closed-loop Bandwidth, Unity Gain

Bandwidth หรอ Small-Signal Bandwidth การทราบ GB จะท าใหสามารถทราบไดวาถาออกแบบวงจรใหมคา Gain ตาม

ตองการแลว Bandwidth ของวงจรจะมคาเทาไร เชน

ถา Op amp ตวหนงมคา GB = 100 MHz ถกเอาไปใชในวงขยายและออกแบบใหวงจรขยายนนม Gain = 100 จะ

สามารถทราบไดวาวงจรขยายนนจะม Bandwidth = GB/Gain = 100MHz/100 = 1MHz

Common-Rejection Ratio: CMRR

CMRR เปนคณสมบตอยางหนงของออปแอมปทไดมาจากภาคอนพต ทเปนดฟเฟอรเรนเชยลแอมป หมายความวาหากสญญาณทเขามายงขวอนพตทงสองมเฟสตรงกนขนาดเทากน (สวนสญญาณแบบนเรยกวาอยในคอมมอนโหมด)

สญญาณทงสองนจะถกก าจดทงไป ดงนนเอาทพตจะเปนศนย (สวนสญญาณทมขนาดตางกนหรอมเฟสแตกตางกนจะเรยกวา อยในดฟเฟอเรนเชยลโหมด)



รปท 22

CM

D

A

ACMRR

AD = Differential Gain, ACM= Common-Mode Gain

คา CMRR ของออปแอมปยงมคาสงเทาไร หมายความวาสญญาณรบกวนจะถกก าจดมากขนเทานน

เอกสารอางอง

[1] มนตร ศรปรชญานนท. เอกสารประกอบการสอนวชา 222210 การออกแบบวงจรอเลกทรอนกส. สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ กรงเทพฯ.

[2] Clayton, George Burbridge. Operational Amplifiers, 2nd ed. Butterworth & Co (Publishers) Ltd, 1979.

[3] Dostál, Jirí. Operational amplifiers. (Studies in electrical and electronic engineering; v. 4). Elsevier scientific publishing company, 1981.

[4] Stata, Ray. User’s Guide to Applying and Measuring Operational Amplifier Specifications (AN – 356

Application Note). Analog Devices.

[5] Ramakant A. Gayakwad , Op-Amps and Linear Integrated Circuits, Prentice Hall International

Edition, 4th Edition, 2000.

-

+

R2

R1

R4

R3

1000Hz



การทดลอง

ตอนท 1 อตราสลว

1.1 วดคาอตราสลว ( Slew Rate)

-

+

Vo

10k

10k +12V

-12V

2

34

76

V in

รปท 23

1.2 ตอวงจรตามรปท 23 โดยใชออปแอมปเบอร 741 ปอนไฟเลยง VVcc 12 ท Vin ปอน Square Wave ความถ 10 kHz, Amplitude = 5 Vpp

ΔVO

Δt

VO

Vin

รปท 24

1.3 สงเกต Vin และ OV ท Oscilloscope บนทก Wave Form Vin และ OV ลงในกราฟ



1.4 วดคา Vp-p OUTPUT และค านวณคา OV , OV = …………………… Vpp

1.5 วดคา T ของ VO และบนทกคา T , T = …………………………. S

1.6 จาก V และ T ทวดไดค านวณหาคา Slew Rate TV Slew Rate = ………………………. SV /

1.7 เปรยบเทยบคาทไดกบคาทระบใน Data Sheet

…………………………………………………………………………………………………………………………………

ตอนท 2 Gain Bandwidth Product

-

+

Vo

10k

10k +12V

-12V

2

34

76

V in

รปท 25 วงจรทใชส าหรบหา Gain Bandwidth Product

2.1 ตอวงจรตามรปท 25 โดยใชออปแอมปเบอร 741

2.2 ปอน Vin เปน Sine wave ทความถประมาณ 20 kHz ปรบใหมขนาดสงสดโดยแรงดน output ยงคงเปน Sine wave อย

แลวเปลยนความถตามตารางท 2 วดคาแรงดน Vo และอตราขยาย



ตารางท 1 ตารางบนทกผลการทดลองตอนท 2 ของออปแอมปเบอร 741

ความถ (f) (Hz) แรงดน input (Vin) (Vpp) แรงดน output (Vo) (Vpp) Av อตราขยายแรงดน 1 2 5 7 10 20 50 70 100 1k 2k 5k 7k 10k 20k 50k 70k 100k 200k 500k 700k 1M 2M

2.3 น าคาทไดไปพลอตกราฟ Av ลงบนกราฟ Semilog โดยใหแกนนอนเปนความถ

2.4 อานคา GB = ชวงท Av มคาประมาณ 1 ได GB = ………………… MHz

2.5 เปลยนออปแอมปเปนเบอร LF 351 ทดลองซ าขอ 2.2 บนทกคาลงในตารางท 2

ตารางท 2 ตารางบนทกผลการทดลองตอนท 2 ของออปแอมปเบอร LF 351

ความถ (f) (Hz) แรงดน input (Vin) (Vpp) แรงดน output (Vo) (Vpp) อตราขยายแรงดน (Av) 1 2 5 7



10 20 50 70 100 1k 2k 5k 7k 10k 20k 50k 70k 100k 100k 200k 500k 700k 1M 2M 3M 4M 5M

2.6 น าคาทไดไปพลอตกราฟ Av ลงบนกราฟ Semilog

2.7 อานคา GB = ชวงท Av มคาประมาณ 1 ได GB = ………………… MHz

2.8 เปรยบเทยบคาทไดกบทระบใน Data Sheet

…………………………………………………………………………………………………………………………………



ตอนท 3 Input Offset Voltage, Input Offset Current และ Input Bias Current

รปท 26 วงจรทใชส าหรบหา Input Offset Voltage, Input Offset Current และ Input Bias Current

3.1 ตอวงจรตามรปท 26 โดยใชออปแอมปเบอร 741 จายแรงดน Supply ใหออปแอมปท างาน 2 – 5 นาทกอนท าการทดลอง

3.2 ลดวงจร R3 และ R4วดแรงดน UO ค านวณหาคาแรงดนอนพตออฟเซท (𝑈𝑖𝑜𝑠)จาก

𝑈𝑜 = [1 +𝑅1

𝑅2] 𝑈𝑖𝑜𝑠

บนทกคาลงในตารางท 3

3.3 วดแรงดน UO โดยไมตองลดวงจรตวตานทาน ค านวณหาคากระแสอนพตออฟเซท (𝐼𝑖𝑜𝑠 ) จาก

𝑈𝑜 = [1 +𝑅1

𝑅2] [𝑈𝑖𝑜𝑠 − 𝐼𝑖𝑜𝑠𝑅3]

ใชคา Uios จากขอ 3.2 บนทกคาลงในตารางท 3

3.4 ลดวงจร R3 วดแรงดน UO ค านวณหาคา I(+) จาก

𝑈𝑜 = [1 +𝑅1

𝑅2] [𝑈𝑖𝑜𝑠 − 𝐼(+)𝑅4]

ใชคา Uios จากขอ 3.2

3.5 ลดวงจร R4วดแรงดน UO ค านวณหาคา I(-) จาก

𝑈𝑜 = [1 +𝑅1

𝑅2] [𝑈𝑖𝑜𝑠 + 𝐼(−)𝑅3]



ใชคา Uios จากขอ 3.2

3.6 ค านวณหาคากระแสอนพตไบแอส (𝐼𝐵 ) จาก

𝐼𝐵 =|𝐼(−) + 𝐼(+)|

2

บนทกคาลงในตารางท 3

3.7 เปลยนออปแอมปเปนเบอร LF 351 แลวทดลองซ าขอ 3.1 – 3.6


ตารางท 3 ตารางบนทกผลการทดลองตอนท 3

Uios Iios IB

Datasheet ทดลอง Datasheet ทดลอง Datasheet ทดลอง 741 351

ตอนท 4 Offset Voltage Adjustment Range

รปท 27 วงจรส าหรบปรบ Offset Voltage

4.1 ตอวงจรตามรปท 27 ใชออปแอมปเบอร 741 ซงก าหนดใหวงจรมอตราขยายเทากบ – 1

4.2 วดแรงดน uo แลวท าการปรบ VR (Variable Resistor) จนแรงดน uo เปน 0 สามารถท าไดหรอไม เพราะเหตใด

…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………



4.3 เปลยนอตราขยายเปน – 100 (เปลยนความตานทานทขา 2 เปน 1kΩ) วดแรงดน uo แลวท าการปรบ VR (Variable

Resistor) จนแรงดน uo เปน 0 สามารถท าไดหรอไม เพราะเหตใด

…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………

4.4 เปลยนออปแอมปเปนเบอร LF351 แลวทดลองซ าตามขอท 4.1-4.3

………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………...........

4.5 จากรปท 27 ถาท าการตอวงจรโดยทไมก าหนดอตราขยายใหกบออปแอมป (ตอขาอนพตทงสองลงกราวด) กอนท าการ

ปรบ Offset Voltage จะสามารถปรบคา Offset Voltage (ปรบจนแรงดน uo เปน 0) ไดหรอไม เพราะอะไร

…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………

ตอนท 5 Input Voltage Range

รปท 28 วงจรทใชส าหรบวดหา Input Voltage Range

5.1 ตอวงจรตามรปท 28 โดยใชออปแอมปเบอร uA741 และปรบ Ui ไวทแรงดนต า ๆ

5.2 ท าการปรบแรงดน Ui วดแรงดน Ui กอนทแรงดน Uo อมตว

แรงดนอนพตทางดานบวกมคา = …………….. V

5.3 เปลยน Ui เปนคาลบแลวท าการปรบแรงดน Ui วดแรงดน Ui กอนทแรงดน Uo อมตว

แรงดนอนพตทางดานลบมคา = …………….. V

5.4 เปลยนออปแอมปเปนเบอร LF 351 ทดลองซ าขอ 4.2 – 4.3



แรงดนอนพตทางดานบวกมคา = …………….. V

แรงดนอนพตทางดานลบมคา = …………….. V


…………………………………………………………………………………………………………………………………

ตอนท 6 Output Voltage Swing

รปท 29 วงจรทใชส าหรบวดหา Output Voltage Swing

6.1 ตอวงจรตามรปท 29 โดยใชออปแอมปเบอร uA741

6.2 วดแรงดน +Usat (คาสงสดดานบวก) และ -Usat (คาสงสดดานลบ)

+Usat = ……………. V

-Usat = ……………. V

6.3 เปลยนออปแอมปเปนเบอร LF351 ทดลองซ าขอ 6.2

+Usat = ……………. V

-Usat = ……………. V


…………………………………………………………………………………………………………………………………

Sine 5 Vpp

1kHz



ตอนท 7 วดคา Output Impedance

-

+

+12V

-12V

2

3

4

76

741

Vo

1kΩ

รปท 30

7.1 ตอวงจรตามรปท 30 และปอน VVcc 12 เพอให Bias กบ OP-AMP ใหใชมลตมเตอรคา + และคา –

7.2 ปลด R1 kΩ ออก ใชโวลตมเตอรวดแรงดน VO (DC) ทขา 6 กบ GND. VO=………………V

7.3 ตอ R1 kΩ เขาทขา 6 เทยบกบ GND ใชโวลทมเตอรวดแรงดน (DC) เอาตพต ทขา 6 กบ GND อกครงหนง VO เมอตอ R1 kΩ = ...........................V

7.4 ผลตางของแรงดนทง 2 ครง......................….V

ตามหลกการ Voltage Divider (ไปสบคนวธค านวณเอาเองเปนการบาน)

∴ ค านวณคาความตานทานในตว OP-AMP ทางดานเอาตพต =……………..

∴ Output Impedance = ……………………………..

ตอนท 8 หาคา Common-Mode Rejection Ratio [CMRR]

-

+

Vo

R2=100k

R1=100k +12V

-12V

2

34

76

R3=100k

R4=100k

V i

รปท 31



สตรการค านวณเบองตน Differential Gain = 3412 RRRRAd

Common-Mode Gain iOcm VVA

Common-Mode Rejection Rate )A/Alog(20]dB[GMMRcmd

8.1 ตอวงจรตามรปท 31 ปอนไฟ VVcc 12 และปอน Vi เปน Sine Wave ความถ 100 ZH

8.2 ปรบคา Amplitude ของ iV โดยใชโวลทมเตอรวด oV อยางนอยทสด 2 rmsV

8.3 วดคา OV โดยใช AC โวลทมเตอร

OV = ………………………… rmsV

10.4 ค านวณคา Common Mode Gain

1VVA Ocm

Acm = ……………………………………….

ค านวณคา CMRR ของวงจร

12 RRAd ………………………….

CMRR = ……………………….dB

8.5 เปรยบเทยบคาทไดกบทระบใน Data Sheet

…………………………………………………………………………………………………………………………………

สรปผลการทดลอง



ค าถามทายการทดลอง

1. วเคราะหผลการทดลองคา PARAMETER ตาง ๆ ของ OP-AMP เบอร 741A และ LF351 เปรยบเทยบกบขอมลจาก Datasheet ของ OP-AMP เบอรนวาคาแตละคาททดลองนนอยในพกด (RATED) ของมนหรอไม ถาไมถกตองตามพกด จงใหเหตผลของสงทผดพลาด

Documents

1 Non Ideal Op Amps Parameters - Naresuan University 2 Ex 1 Op Amp para.pdf · สามารถใช้งาน Voltage Offset Null เพื่อก าจัด Offset Voltage