韓國電磁波學會論文誌 第 22 卷 第 11 號 2011年 11月 論文 2011-22-11-11

http://dx.doi.org/10.5515/KJKIEES.2011.22.11.1117

1117

삼성탈 스(주) 이더연구소(Samsung Thales Co., Ltd.)

*한국폴리텍 Ⅶ 학(Korea Polytechnic VⅡ)

․논 문 번 호 : 20110908-099

․교 신 자 : 임주 (e-mail : atheion.lim@samsung.com)

․수정완료일자 : 2011년 10월 31일

낮은 상 잡음을 갖는 Ka 역 리미터 탐색기용

하이 리드 주 수 합성기

A Low Phase-Noise Ka-Band Hybrid Frequency Synthesizer

for Millimeter Wave Seeker

임 주 ․한 해 진*

Ju-Hyun Lim․Hae-Jin Han*

요 약

본 논문은 Ka 역 리미터 탐색기용 주 수 합성기 설계 제작에 한 논문이다. 상 잡음과 주 수

해상도 불요 특성을 개선하고자 DDS를 이용한 하이 리드 방식으로 구 하 다. 제안된 주 수 합성기는

역폭 1 GHz, 주 수 스 칭 시간은 9 μs 이하, 불요 특성 —68.9 dBc 이하, 상 잡음 특성은 오 셋 100

kHz에서 —113.58 dBc/Hz, 평탄도는 ±0.7 dB 이하로 측정되었다.

Abstract

In this paper, we implemented a Ka-band frequency synthesizer for millimeter wave seeker. We improved frequency

synthesizer performance of phase noise, resolution and spurious using the DDS driven hybrid method The proposed

frequency synthesizer has the bandwidth of 1 GHz, frequency switching time of below 9 μs, suppressed spurious level

of below —68.9 dBc. phase noise of —113.58 dBc/Hz at offset 100 kHz and flatness of ±0.7 dB.

Key words : Phase Noise, Switching Time, DDS, PLL, Spurious

Ⅰ. 서 론

리미터 란 자유 공간에서 주 수가 30 GHz 이

상 300 GHz 이하의 범 로, 리미터(mm) 단 의

장을 갖는 자기 를 의미한다. 리미터 역

은 통 으로 군사용으로 주 수가 할당되어 12～

45 GHz 역의 군사용 상 통신 3～95 GHz 역의

차량 탑재 군사용 이더, 자 무기, 미사일 추

장치 등이 연구되어 왔다.

이런 리미터 를 사용하는 이더의 큰 장 은

표 의 형상까지도 구분할 수 있는 고 분해능, 각도

정확도와 작은 속도 변화도 감지할 수 있는 속도 정

확도를 들 수 있으며, 한 장이 마이크로 에 비

해 작기 때문에 소형 이더를 구 할 수 있다는

이다. 반면에 주 수가 올라감에 따라 력이나 잡

음 특성이 떨어지기 때문에 감지 거리가 짧아지는

경향이 있다[1].

리미터 의 이런 특징 때문에 본 논문에서 제

작하고자 하는 탐색기용 주 수 합성기에 합한 주

수 역이라 할 수 있겠다. 를 들어 동일 크기의

목표물이라고 가정할 경우, 수 리미터의 장을

주 수를 신호원으로 사용하는 리미터 탐색기

는 수 센티미터의 장을 가지는 Ku 밴드 탐색기에

비해 각도 정확도가 약 2.3배, 공간상의 표 정확도

韓國電磁波學會論文誌 第 22 卷 第 11 號 2011年 11月

1118

는 약 5.5배 증가한다. 따라서 본 논문에서는 이런

장 을 갖는 리미터 역의 탐색기용 주 수 합

성기를 설계하 다.

주 수 합성기 구 방법에는 아날로그 주 수

합성 방법과 디지털 주 수 합성 방법, 디지털과 아

날로그를 혼용한 하이 리드 방식 등이 있는데, 아

날로그 주 수 합성 방식은 주 의 안정된 주

기 신호를 고주 압 제어 발진기(voltage con-

trolled oscillator)의 출력 신호와 동기시키기 해 궤

환 루 를 통해 고주 의 출력 신호를 주 수 분배

하여 기 신호와 비교하는 방식으로 우수한 불요

특성을 갖는다는 장 이 있지만, 궤환 루 의 특성

상 동기시간 지연으로 빠른 주 수 도약 시스템에서

는 합하지 않으며, 주 수 해상도 역시 높지 않다

는 단 이 있다.

반면, 디지털 주 수 합성 방식은 표본화 이론과

디지털-아날로그 신호 변환 기술로 출력 형을 합

성하는 방식으로, 역에 사용 가능하며 발생 주

수의 해상도 안정도가 뛰어나고, 변화가 연속

상을 이루므로 코헤런트 통신이 가능하며, 천이시

간이 수 ns～수백 ns로 짧아 빠른 주 수 도약 시스

템에 합하다. 하지만 아날로그 방식에 비해 낮은

불요 억압 특성과 주 수 합성 역이 시스템 클

럭의 1/2 정도로 제한되는 데다 재까지 DDS(Direct

Digital Synthesizer)의 시스템 클럭으로 동작할 수 있

는 최 범 는 3 GHz 이하이기 때문에 주 수 합성

범 가 주 역으로 제한되는 단 을 가지고 있

다. 때문에 이를 극복하기 한 방법으로 주 수 체

배기를 함께 사용해 높은 주 수 역 체배시키는

방식을 사용하고 있다.

마지막으로 아날로그 주 수 합성 방식과 디지털

주 수 합성 방식을 혼용하는 하이 리드 방식은 각

각의 합성 방식의 단 을 보완하기 한 방식으로서

낮은 상 잡음, 높은 주 수 해상도 빠른 천이시

간을 갖는 DDS를 이용하여 기 신호를 생성 압

제어 발진기와 상 동기시키는 방법으로서 아날로

그 주 수 합성 방식의 장 과 디지털 주 수 합성

방식의 장 을 충족시킨다.

와 같이 여러 가지 주 수 합성기 구 방법

에서 탐색기와 같은 고성능의 이더 시스템에서

용하는 주 수 합성기의 성능은 이더의 탐지/추

등 성능에 직결되기 때문에 고해상도, 낮은 상 잡

음, 빠른 상 고정 시간 우수한 불요 억압 특

성을 갖는 하이 리드 주 수 합성 방식을 사용하여

Ka 역 리미터 탐색기에 사용되는 소형화된

주 수 합성장치를 설계하 다.

Ⅱ. 설계 시뮬레이션

본 논문에서는 제작하고자 하는 주 수 합성기의

시스템 규격은 표 1과 같다.

제시된 표 1의 설계 규격을 만족할 뿐만 아니라

소형화를 목표로 그림 1과 같이 시스템 블록을 구성

하 다.

표 1의 규격을 만족하기 한 그림 1의 세부 구성

을 살펴보면 첫 번째로 기 신호 생성부는 진동에

해낮은 G-sensitivity(5×10—10/g)를갖는 40 MHz TC-

XO(Temperature Compensated Crystal Oscillator)에서

생성된 신호를 체배하여 기 신호를 생성하 다.

표 1. 설계 규격

Table 1. Specification of design.

항목 목표 성능

출력 주 수 Ka 역±500 MHz

출력 벨 0 dBm±1.5 dB

주 수 간격 ≤10 MHz

스 칭 시간 ≤10 μs

상 잡음

1 kHz —65 dBc/Hz

10 kHz —85 dBc/Hz

100 kHz —105 dBc/Hz

역내 스퓨리어스 ≤—60 dBc

그림 1. 주 수 합성기 블록도

Fig. 1. Block diagram of frequency synthesizer.

낮은 상 잡음을 갖는 Ka 역 리미터 탐색기용 하이 리드 주 수 합성기

1119

그림 2. 계산된 LO2의 상 잡음

Fig. 2. Calculated Phase noise of LO2.

두 번째로 DDS(DS872)[2] 클럭 주 수 생성을

한 LO2 합성부는 기 신호 생성부에서 입력받은

기 신호를 사용하여 아날로그 Integer-N PLL 방식

을 사용하여 생성하 다. DDS의 출력 주 수 특성

은 DDS의 입력 클럭에 의해서 향을 받게 되므로

상 고정시간은 고려하지 않고 최 의 상 잡음을

만족하도록 설계되었다.

계산상의 상 고정된 LO2의 주 수 특성은 그림

2와 같으며, 설계된 루 역폭 40 kHz로 설정하

다[3].

세 번째로 역주 수 합성부는 LO2 신호를 클럭

으로 사용하는 DDS 출력 주 수(fc±125 MHz, 주

수 step: 2.5 MHz)를 생성한다. 이 게 생성된 DDS

출력 주 수를 동기 신호로 하는 하이 리드 형태의

Inter-N PLL을 구 하여 최종 출력 역폭이 1 GHz

인 역 역주 수 합성부를 구 하 다.

네 번째로 역주 수 합성부에서 합성된 역

신호를 PLDRO(Phase Locked Dielectric Resonator Os-

cillator)에서 생성된 신호와 서 하모닉 믹서를 통

해 혼변조하여 최종 LO1 신호를 생성하는데, 이때

LO1 신호의 출력 상 잡음은 혼변조시 역주 수

신호와 PLDRO 출력 신호의 상 잡음과 비교했을

때 PLDRO의 상 잡음이 상 으로 높은 상 잡

음을 가지고 있으므로 LO1 상 잡음은 PLDRO 출

력 신호의 상 잡음 특성을 따라 갈 것을 측하

다. 한, 혼변조시 발생하는 혼합기의 비선형 특

성에 의해서 발생하는 역 외의 불요 를 제거하기

하여 그림 3과 같이 LO1 역 통과 여 기를 설계

하 다.

그림 3. LO1 역 통과 여 기 특성

Fig. 3. LO1 band pass filter characteristic.

그림 4. Tx 역 통과 여 기 특성

Fig. 4. Tx band pass filter characteristic.

다섯 번째로 LO1 신호를 형발생기로부터 들어

오는 LFM, PT, FMICW 등의 이더 형 신호와 혼

변조하여 이더 송신 신호로 상향 변환시켜주는 주

수 상향부로 구성된다. 상향부 역시 혼변조시 발

생하는 역외 불요 를 제거하기 한 Tx 역 통

과 여 기를 그림 4와 같이 설계하 다.

마지막으로 탐색기의 수신경로의 오차를 보상하

기 한 보정신호( 역폭: Ka 역±500 MHz)를 발

생하는 잡음 보정 신호 발생부가 구성되어져 있다.

이 게 설계된 주 수 합성기는 DDS를 이용하

기 때문에 10 Hz 이하까지의 고해상도를 가질 뿐만

아니라 아날로그 주 수 합성기의 장 인 우수한 불

요 특성 한 만족할 수 있다.

韓國電磁波學會論文誌 第 22 卷 第 11 號 2011年 11月

1120

(a) 윗면

(a) Top plane

(b) 면

(b) Bottom plane

그림 5. 제작된 주 수 합성기 사진

Fig. 5. Phase noise of implemented frequency synthe-

sizer.

Ⅲ. 작 측 결과

그림 5는 앞서 설계된 내용을 반 하여 실제 제작

된 사진이다. 주 수 합성기의 소형화를 해 모듈

의 윗면과 면을 사용하는 구조를 사용하여 모듈의

크기를 소형화 하 으며, 제작된 크기는 170(W)×160

(L)×30(H) mm3이다.

그림 5를 살펴보면 윗면에는 원부, 보정 신호

생성부 고주 신호 생성부로 구성되어 있었다.

고주 신호 생성부의 기 은 Duroid 5880(T=5 mil)

을 사용하여 제작하 으며, 윗면의 고주 송신신호

생성부의 부품 부분이 bare chip 타입이기 때문에

MMIC 조립 공정을 사용하여 조립하 다. 한, bare

chip 부품들 각각의 특성을 검증하여야 하므로 시험

모듈과 시험 캐리어를 구성하 다. 실제 제작시 조

립의 용이성을 하여 능동 소자와 수동 소자를

당히 블록으로 묶어 6개의 캐리어로 제작하여 블록

별 시험을 수행하 다. 한, 온도 변화에 한 출력

벨의 변화를 이기 해 TCA(Thermal Compen-

sation Attenuator)를 이용하여 소자의 온도에 따른 변

화를 보상하 으며, bare chip 상태의 부품들의 온도

변화가 심하기 때문에 LO1 출력의 마지막 증폭기는

출력 벨을 포화시켜 온도에 한 변화를 다.

면에는 FR4 기 을 사용하여 기 신호 생성

부, LO2 신호 생성부, 디지털 제어부, 역주 수 합

성부로 제작하 다.

그림 6은 Agilent사의 E5052A SSA(Signal Source

Analyzer)로 측정된 기 신호의 상 잡음 특성이

다. 오 셋 3 MHz에서 상 잡음이 격히 떨어지

는 이유는 TCXO의 신호를 체배한 다음 10 MHz

역폭을 갖는 역여 기로 필터링하 기 때문이다.

다음으로 측정된 LO2 신호의 상 잡음은 그림 7

과 같다. 앞서 계산 결과 값과 측정 결과 값이 거의

같음을 확인할 수 있다.

그림 8은 역 주 수 합성부의 상 고정 시간

스 칭 시간을 측정한 결과이다. 인 주 수

역(10 MHz step)으로의 상 고정 시간은 1 us 이하

로 측정되었으며, 상당히 빠른 시간이라고 단되어

진다. 이는 역 주 합성부의 루 역폭 설정시

상 잡음 특성과 상 고정 시간을 고려하여 1

MHz의 역으로 설정하 기 때문이다.

그림 6. 측정된 기 신호 상 잡음

Fig. 6. Measured phase noise of reference signal.

낮은 상 잡음을 갖는 Ka 역 리미터 탐색기용 하이 리드 주 수 합성기

1121

그림 7. 측정된 LO2 상 잡음

Fig. 7. Measured phase noise of LO2.

그림 8. 측정된 역 주 수 합성부의 상 고정 시간

Fig. 8. Measured lock time of low frequency band.

그림 9. 측정된 역 주 수 합성부의 스 칭 시간

Fig. 9. Measured switching time of low frequency band.

그림 9는 주 수 간격이 가장 큰 1 GHz 역을 움

직일 때의 스 칭 시간의 측정 결과이다. 8 us 이하

(a) 측정된 LO1의 평탄도

(a) Measured flatness of LO1

(b) 측정된 Tx의 평탄도

(b) Measured flatness of Tx

그림 10. 측정된 주 수 합성기의 출력 벨 평탄도

Fig. 10. Measured flatness of output level.

그림 11. 측정된 LO1 상 잡음

Fig. 11. Measured phase noise of LO1.

로 측정되었다.

그림 10은 최종 출력에 한 LO1 Tx 신호의

韓國電磁波學會論文誌 第 22 卷 第 11 號 2011年 11月

1122

그림 12. 측정된 Tx 상 잡음

Fig. 12. Measured phase noise of Tx.

(a) 역내 불요 특성

(a) In-band spurious characteristic

(b) 역외 불요 특성

(b) Out-band of spurious characteristic

그림 13. 측정된 불요 특성

Fig. 13. Measured spurious characteristic.

출력 벨에 한 평탄도 측정 결과이다. 1 GHz

역폭에서의 출력 벨의 평탄도는 약 ±0.7 dB로서

그림 14. 측정된 주 수 합성기의 스 칭 시간

Fig. 14. Measured switching time of frequency synthe-

sizer

목표 규격을 만족하는 성능을 보이고 있다.

그림 11, 12 LO1 Tx의 상 잡음은 ROHDE &

SCHWARZ 계측기 FSUP50를 사용하여 측정한 결과

이다.

그림 13은 주 수 합성기의 불요 특성을 측정

한결과이다. 측정결과를보면 역내에서는약—68.9

dBc의 불요 특성을 가지며, 역외에서는 약 —63

dBc의 우수한 불요 특성을 갖는 것을 확인하 다.

그림 14는 제작된 주 수 합성기의 최종 스 칭

시간을 Agilent 11970A 혼합기를 이용하여 측정한

결과이다. 측정 결과 약 9 μs 이하의 스 칭 시간을

갖는 것을 확인할 수 있었다.

마지막으로 표 2에 최종 측정된 결과를 목표 성능

과 비교하여 나타내었다. 표에서 보듯이 목표 성능

을 모두 만족하 다.

표 2. 측정 결과

Table 2. Measured result.

항목 목표 성능 측정 결과

출력 주 수Ka 역±

500 MHz

Ka 역±

500 MHz

출력 벨 0 dBm±1.5 dB 0 dBm±0.7 dB

주 수 간격 ≤10 MHz ≤10 MHz

스 칭 시간 ≤10 μs ≤9 μs

상

잡음

1 kHz —65 dBc/Hz —68.69 dBc/Hz

10 kHz —85 dBc/Hz —93.61 dBc/Hz

100 kHz —105 dBc/Hz —113.58 dBc/Hz

역내 스퓨리어스 ≤—60 dBc ≤—68.9 dBc

낮은 상 잡음을 갖는 Ka 역 리미터 탐색기용 하이 리드 주 수 합성기

1123

표 3. 타 논문과의 성능 비교

Table 3. The comparison of the performance other paper.

참고문헌주 수

[GHz]

상 잡음

[dBc/Hz] 스퓨리어스

[dBc]

역폭

[MHz]

채 간격

[MHz]

Lock

time비고

@1 kHz @100 kHz

[4] 35 —83 - —62 400 40 <15 us

[5] 35 —94.6 - - 없음 - 없음

[6] 33 —80 —105 —57 4,300 162.5 MMIC

[7] 35.0 —48 —96 —43 500 8 <2 ms

This paper 3X.X —68.6 —113.5 —68.9 1,000 ≤10 <1 us스 칭 시간

<9 us

Ⅳ. 결 론

본 논문에서는 Ka 역 리미터 탐색기용 주

수 합성기를 설계하 다. DDS를 이용한 하이 리

드 방식을 이용하여 낮은 상 잡음, 높은 주 수 해

상도와 불요 특성과 고속 스 칭 시간을 만족하

다. 이 게 제작된 주 수 합성기의 특성이 기존의

제작 논문과 비교했을 때의 성능을 표 3에 비교하여

보았다. 표에서 비교하 듯이 참고 문헌에 나와 있

는 주 수 합성기 비 높은 성능을 가짐을 확인할

수 있었다.

향후에 본 주 수 합성기를 업그 이드하여 사이

즈를 더욱 소형화 하고, 5 us 이하의 더욱 빠른 스

칭 시간을 갖도록 연구할 정이며, 본 주 수 합성

기를 이더 체계 유도탄 체계 등 다양한 시스템

에 용하도록 할 정이다.

참 고 문 헌

[1] 박 창, 이문교, 김삼동, 이진구, " 리미터 응

용기술", 한국 자 학회논문지, 19(5), pp. 3-12,

2008년 5월.

[2] DS872, DS872 datasheet, Available : http://www.

euvis.com

[3] 임주 , 송성찬, "DAC를 이용한 Offset-PLL 설계

제작", 한국 자 학회논문지, 22(2), pp. 258-

264, 2011년 2월.

[4] M. Xiaohua, D. Hao, J. Chuangxin, and M. Fan, "A

low phase-noise Ka-band frequency synthesizer", Mi-

crowave Conference Proceeding, pp. 1-3, 2011.

[5] M. S. Raj, M. Z. Straayer, and T. E, Collins, Ⅲ,

"An ultra-low phase-noise Ka-band tuneable frequ-

ency synthesizer", Frequency Control Symposium,

pp. 738-743, 2008.

[6] M. Zhan, P. Qiu, B. Yan, R. Xu, and W. Lin,

"LTCC BPFs used in Ka band LTCC frequency

synthesizer module", Microwave Conference APMC,

pp. 2508- 2510, 2009.

[7] 김 미, 양승식, 이만희, 염경환, "소형화된 Ka-

역 주 수 합성기 모듈 설계 제작", 한국 자

학회논문지, 18(5), pp. 511-521, 2007년 5월.

韓國電磁波學會論文誌 第 22 卷 第 11 號 2011年 11月

1124

임 주

2005년 2월: 충남 학교 기 자

공학과 (공학사)

2007년 2월: 충남 학교 공학

과 (공학석사)

2006년 12월～ 재: 삼성탈 스(주)

이더연구소 선임연구원

[주 심분야] 이더 시스템 송

수신기

한 해 진

1989년: 경북 학교 자공학과 (공

학사)

1998년: 경북 학교 자공학과 (공

학석사)

2005년: 경북 학교 자공학과 공

학박사 수료

2000년～ 재: 한국폴리텍 Ⅶ 학

울산캠퍼스 교수

2006년: Visiting Scholar Univ. of Misouri in Kansas-City

[주 심분야] 신호처리, 반도체