Chapter 06

จดทาโดย อ.ดร. เดช ดารงศกด 97

ภาควชาวศวกรรมเครองกล คณะวศวกรรมศาสตร มหาวทยาลยเชยงใหม เครองมอวด (254372)

บทท 6เครองมอวดแบบดจตอล

• การวดปรมาณตางๆ จะกระทาโดยใชเครองมอวดแบบอนาลอก หลงจากนนจะผานกระบวนการเปลยนสญญาณจากอนาลอกไปเปนดจตอล (A/D)

6.1 บทนา

• analog-to-digital converter (ADC) จะรบสญญาณแรงดนไฟฟาทไดจากหววด แลวแปลงสญญาณดงกลาวใหเปนสญญาณแบบดจตอล• เมอไดสญญาณแบบดจตอลแลว สามารถนาไปแสดงผล ประมวลผล เกบรกษา หรอสงผานตอไป



- หววดทาการวดสญญาณเขาแบบอนาลอก และผานวงจรปรบแตงสญญาณและตวขยายสญญาณกอน หลงจากนนจะใช ADC ในการแปลงสญญาณจากระบบอนาลอกไปเปนดจตอล ดงรปขางบน

6.2 รหสดจตอล (Digital Codes)ระบบดจตอลประกอบไปดวย gate หลายตว (AND, OR, NOT gates) ทา

หนาทเหมอนสวทชเปด-ปด โดยให 0 → off และ 1 → on



เมอพจารณาสญญาณดจตอล เชน 1010 → จะไดเลข 1 ทอยทางซายสดคอ most significant bit (MSB) และ 0 ทอยทางขวาสดคอ least significant bit (LSB) โดยมตารางแสดงเลขฐานสองแบบ 4 บต (4-Bit Binary Code) ดงน



ตวอยาง 6.1 : จงเปลยนเลขฐานสอง 101110 ใหเปนเลขฐานสบ

52 3242 22 12 02

1 0 1 1 1 0⇒

( ) ( ) ( ) ( ) ( ) ( )012345 202121212021 ×+×+×+×+×+×=

0248032 +++++=

แทนคา ⇒46=

ดงนน 1011102 = 4610 ตอบ



ตวอยาง 6.2 : จงเปลยนเลข 11 ซงเปนเลขฐานสบ ใหเปนเลขฐานสอง32 22 12 02

⇒ 23 : แทน 1 จะได 1 x 23 = 8 (นอยกวา 11) ใชได⇒ 22 : แทน 1 จะได 1 x 22 = 4 (8+4 = 12 > 11) ใชไมได

⇒ 1 1 → 0 1 1

⇒ 21 : แทน 1 จะได 1 x 21 = 2 (8+0+2 = 10 < 11) ใชได: แทน 0 จะได 0 x 22 = 0 (8+0 = 8 < 11) ใชได

⇒ 20 : แทน 1 จะได 1 x 20 = 1 (8+0+2+1 = 11) ใชได

ดงนน 1110 = 10112 ตอบ



• ถา n คอจานวนบต จะสามารถหา Maximum Count, C จากสมการ12 −= nC

Maximum Count และ Resolution

• Resolution หาไดจากสมการ

CR n

1 12

1 =−

=

∴ จานวนบตมาก → error ลดลง



6.3 กระบวนการแปลงสญญาณ (Conversion Process)• Digital-to-Analog Converter (DAC) – ตวแปลงสญญาณดจตอลไปเปนสญญาณอนาลอก เชน 4-bit DAC ดงรป

- สญญาณเขาดจตอล : 0000 - 1111- สญญาณออกอนาลอก : 0 – 15/16- 16 เปนเพยงตวเลขอางอง เพอแสดงสดสวนของสญญาณอนาลอกจาก full scale

ต.ย. full scale = 10 V ดงนนรหสดจตอล 1000 เมอแปลงเปนสญญาณอนาลอก จะไดคาแรงดนไฟฟา = V 5 10

168

=×⎟⎠⎞

⎜⎝⎛



• Analog-to-Digital Converter (ADC) – ตวแปลงสญญาณอนาลอกไปเปนสญญาณดจตอล เชน 4-bit ADC ดงรป

- สญญาณอนาลอกตงแตศนยจนถง full scale จะตองถกแบงเปนชวง ๆ เพอใหสอดคลองกบจานวนบตของ ADC

- ถาให FSV = full scale analog value จะสามารถแบงสญญาณเปนชวง ๆ เทากน ดงน

Quantization Increment = FSV x LSB

FSVn21

=



ความผดพลาดจากกระบวนการแปลงสญญาณ (a) DAC และ (b) ADC



6.4 เครองแปลงสญญาณจากดจตอลเปนอนาลอก

จะกลาวถงลกษณะสาคญของกระบวนการแปลงสญญาณดจตอลไปเปนสญญาณอนาลอก โดยจะยกตวอยางวงจรอยางงายดงรป

- มสวทชเปด-ปด โดยท 0 → วงจรเปด และ 1 → วงจรปด- ความตานทานมลกษณะเปน binary weighted คอ

fn

n RR 2=

(Digital-To-Analog Converter - DAC)



- เมอปดวงจร จะทาใหกระแสไหลผานสวทชตวท n ดงสมการ

fn

R

n

Rn R

vRvi

2==

- Op-Amp จะแปลงกระแสไฟฟาไปเปนแรงดนไฟฟาขาออก ดงสมการ

∑=

−=k

nnfo iRv

1

เมอ vR คอ แรงดนไฟฟาอางอง

ตวอยาง 6.3 : เมอสญญาณดจตอลคอ 1011 ในขณะท Rf = 5 kΩ และ vR = -10 V จงคานวณหาคา vo

5000210

×−

= nni⇒



ตวอยาง 6.3 (ตอ)

mAi 0 2 =

รหส 1011 คอ ปดวงจรทสวทชตวท 1, 3, 4 และ เปดวงจรทสวทชตวท 2 ดงนนจะคานวณกระแสไฟฟาผานสวทชแตละตวไดดงน

mAi 1 5000210 11 −=

×−

=

mAi 41

5000210 33 −=

×−

= mAi 81

5000210 44 −=

×−

=

จะไดแรงดนไฟฟาขาออก ⇒ mAkiRvn

nfo 81

411 5

4

1⎟⎠⎞

⎜⎝⎛ ++×Ω=−= ∑

=

V .8756 =ov ตอบ



(Analog-To-Digital Converter - ADC)กระบวนการแปลงสญญาณอนาลอกไปเปนสญญาณดจตอล โดยจะกลาวถง ADC เพยง 3 แบบทใชกนอยทวไป6.5.1 วธ Successive Approximation

FSVvv nub 121++=

- ประมาณคาแรงดนไฟฟา vb ใหใกลเคยงกบแรงดนไฟฟาทกาลงทาการวด vu ดงสมการ

- เทยบคาแรงดนไฟฟา vo กบ vb แลวปรบแกจนกระทงคา vo มคาทใกลเคยงกบ vb มากทสด

6.5 เครองแปลงสญญาณจากอนาลอกเปนดจตอล



FSVFSVFSVvb 3221

21

1610 14 =+= +

แทนคา 1000 ⇒

ตวอยาง 6.4 : จงหารหสทางดจตอลของแรงดนไฟฟา เมอใช 4-bit ADC ในการเปลยนสญญาณแรงดนไฟฟาขาเขา ใหเปนสญญาณดจตอลFSVvu 16

10=




bo vFSVv 168

<= ⇒ MSB = 1

bo vFSVv 1612

>= ⇒ ไมได ดงนนบตท 2 = 0

bo vFSVv 1610

<= ⇒ บตท 3 = 1

bo vFSVv 1611

>= ⇒ ไมได ดงนน LSB = 0

ดงนน FSV1610 = 1010 ตอบ



6.5.2 วธ Integration- Dual-Slope ADC จะอาศย Integrator ทางานรวมกบ Comparator ดงรป

- หลงจากเสรจสนการอนทเกรตทเวลา t* สวทชจะเปลยนการเชอมจาก summing amplifier มาเชอมกบแรงดนไฟฟาอางอง vR ตอไป

เมอนา vu และ vR มารวมกนท summing amplifier และผานไปยงตว Integrator ทใชเวลาในการอนทเกรต t* จะไดแรงดนไฟฟาดงน

( )RC

tvvv Rui 2

∗+=



แรงดนไฟฟาจาก Integrator จะลดลงดวยความชน

RCv

tv Ri −=∆∆

ตว Comparator จะตรวจเชคแรงดนไฟฟา vi จนกระทงลดลงถงศนย ซงจะเกดขนเมอ

( )RC

tvRC

tvv RRu ∆=

+ ∗

2

⎟⎟⎠

⎞⎜⎜⎝

⎛+=

∆∗ 1

21

R

u

vv

ttหรอ

จะเหนวา ∆t / t* ซงมสดสวนโดยตรงกบจานวนพลสของเวลา จะสมพนธกบ vu / vRโดยทตวเคาเตอรจะใหตวเลขฐานสองทสมพนธกบแรงดนไฟฟา vu ทวดได

⇒



6.5.3 วธ Parallel หรอ Flash- เปนกระบวนการแปลงสญญาณอนาลอกไปเปนดจตอลทรวดเรวทสด แตแพงทสด- ใช voltage comparator (2n – 1) ตว ตอขนานกน โดยแตละตวตอกบแรงดนไฟฟาทวด vu และ แรงดนไฟฟาอางอง vR

- vR ทปอนเขา comparator จะมคา 1 LSB สงกวา vR ทปอนเขา comparator ตวถดไป

highvv uR * ⇒<

ow * lvv uR ⇒>

เชน ADC 8-bit จะตองม 28 – 1 = 255 comparators

ถา



6.6 การกระจายขอมล (Data Distribution)- การสงขอมลจากจดหนงไปยงอกจดหนงจะตองอาศย “data bus”

Data bus ⇒ ลวดแบบอนกรม (Series wire)⇒ ลวดแบบขนาน (Parallel wire)

ลวด 1 เสน จะสงผานขอมลไดทละ 1 บต⎥

⎦

⎤→



เนองจากระบบเครองมอวดซบซอนขน ในการสงผานขอมลจาเปนทจะตองตดตงอปกรณเพมเตม ดงระบบการแปลงสญญาณแบบหลายชองสญญาณ ดงรป

- Multiplexer (MUX) คอ อปกรณทม m ชองสญญาณ และทาหนาทเชอมสญญาณอนาลอกเขากบ ADC- ไมโครโปรเซสเซอร (Microprocessor) ทาหนาทควบคมกระบวนการแปลงสญญาณ และการไหลของขอมล



6.6.1 โครงสรางของ Bus- การเชอมตอระยะใกล : parallel bus- การเชอมตอระยะไกล : serial bus

1.) RS-232

ทง serial และ parallel bus เปนสายสงสญญาณมาตรฐานทใชงานรวมกบเครองวดระบบดจตอลทวไป

- เปนสายสงมาตรฐานทสงขอมล (0 หรอ 1) ไดทละ 1 บต ของขอมล- มอตราการสงผานขอมลตา (low baud rate)- เหมาะสาหรบการสงขอมลในระยะไกล- สามารถใชรบหรอสงขอมลผานโมเดม (modem)



รปการสงขอมลจากคอมพวเตอรไปยงเครองวดแบบดจตอลผานสาย RS-232

- Baud rate คอ อตราการสงขอมล มหนวยเปน baud หรอ บตตอวนาท

ตวอยาง 6.5 : ถาสายสงมอตราเรวในการสงขอมล 2400 baud ถามวาใน 1 วนาท จะสามารถสงตวอกษรแบบ ASCII ไดกตวอกษร

- ตวอกษรแบบ ASCII 1 ตวอกษร ⇒ ตองใชเนอท 11 บต ในการสง∴ ใน 1 วนาท จะสามารถสงตวอกษรได 218

112400

= อกษร ตอบ



2.) IEEE-488ถกพฒนาขนโดย Hewlett-Packard บางครงอาจถกเรยกวา General Purpose Interface Bus (GPIB)

- สงผานขอมลไดทละ 8 บต พรอม ๆ กน- มอตราการสงขอมล (baud rate) ทสงมาก (มากถง 8x106 บตตอวนาท- เหมาะกบการสงขอมลในระยะใกล



3.) Plug-in Boards

- ไมตองมสายเคเบลสงขอมลสามารถใสบอรดลงไปทแผงวงจรหลก (Mother Board) ในคอมพวเตอรไดโดยตรง

- ราคาไมแพง และดดแปลงไดงาย- สามารถออกแบบบอรดใหทางานไดหลายฟงกชน



6.7 อนเตอรเฟส (Interface)

- เครองวดระบบดจตอลโดยทวไปจะตองเชอมตอเพอแลกเปลยนขอมลกบอปกรณดจตอลอนๆ เชน คอมพวเตอร พรนเตอร ฯลฯ- รหส ASCII ถกใชโดยทวไปในการสงขอมลตวอกษร ตวเลข- ในการสงแบบอนกรม จะตองใช 11 บต สาหรบสงตวอกษร 1 ตว (7 บต) เชน การสงขอมลตวอกษร J ดงรป



6.8 ดจตอลโวลตมเตอร (Digital Voltmeter, DVM)

- อานคาแรงดนไฟฟาไดเรว แมนยา และละเอยดมาก- สามารถทางานไดอตโนมต- สามารถใชงานรวมกบ multiplexer และ ดจตอลพรนเตอร สาหรบทาเปนระบบ data-logging อตโนมต

multimeter digitaldigit 5 21 −รปแสดง



- ชวงการทางานของ DVM จะมากหรอนอยนนขนอยกบจานวนหลก (digit)4-digit DVM ⇒ อานคาจาก 0 ถง 9999 (10000 จานวน) โดยม

⇒ ถาสเกลเตม (full scale) = 100 mV จะมคา resolution = 100 ppm (1 สวน จาก 10000)

คา sensitivity = 1/10000*100 = 0.01 mV

DVMdigit 4 21 −

⇒ เพมอกหนงหลก ทาใหอานคาไดถง 19999⇒ คอ 4-digit DVM with 100 % overrange

4-digit DVM with 200% overrange ⇒ อานคาไดถง 29999



ตวอยาง 6.7 : ถาใช ในการวดแรงดนไฟฟา 10.123 V ถามวา DVM จะอานคาแรงดนไฟฟาไดเทาใด

ตวอยาง 6.6 : ถาใช 4-digit DVM ในการวดแรงดนไฟฟา 10.123 V ถามวา DVM จะอานคาแรงดนไฟฟาไดเทาใด

DVM จะอานคาได 10.12 V ตอบ

DVMdigit 4 21 −

DVM จะอานคาได 10.123 V ตอบ



6.9 Data Logger

- ประกอบไปดวย multiplexer, ดจตอลโวลตมเตอร และหนวยเกบและแสดงผลขอมล- อตราการเกบขอมล (sampling rate) และ resolution ขนอยกบสมรรถนะของดจตอลโวลตมเตอร (DVM)

- เกบขอมลของอณหภม ความดน คา pH ฯลฯ



6.10 Data Acquisitionระบบจะเหมอนกบระบบของ data logger ซงสามารถวดสญญาณตางๆ จากหววดหลายๆ อน แตกมสงทแตกตางกน ดงน

- ระบบ data acquisition มอตราการเกบขอมล (sample rate) ทเรวกวามาก- มคอมพวเตอร หนวยความจา และความเรว ทดกวามาก- มซอฟทแวรสาหรบประมวลผลขอมล และแสดงผลเปนกราฟไดด- รบสญญาณขาเขาเปนแรงดนไฟฟา



6.11 Data Acquisition แบบใชกบคอมพวเตอรสวนตวระบบ data acquisition ผานคอมพวเตอร ⇒ มลกษณะเปนบอรดสาหรบตดตงเขา

ไปในคอมพวเตอร

⇒ รบสญญาณขาเขาเปนแรงดนไฟฟา

⇒ ราคาไมแพง⇒ ใชงานรวมกบหววดไดหลายชนด เชน สเตรนเกจ หววดอณหภมแบบความตานทาน เทอรโมคบเปล และเทอรมสเตอร

⇒ สามารถวดสญญาณตาง ๆ จากหววดหลาย ๆ อน ในเวลาเดยวกน



6.12 ออสซลโลสโคปแบบดจตอล (Digital Oscilloscope)ออสซลโลสโคปแบบน จะแตกตางจากออสซลโลสโคปแบบอนาลอกตรงท สญญาณขาเขาจะถกเปลยนจากสญญาณอนาลอกไปเปนสญญาณดจตอล และเกบสญญาณดจตอลทไดในหนวยความจา จากนนจะทาการแปลงจากสญญาณดจตอลกลบไปเปนอนาลอกเพอแสดงผลบนจอ CRT



6.13 Aliasingระบบ Data Acquisition จะม ADC เปนสวนประกอบในการแปลงสญญาณอนาลอกไปเปนดจตอลดวยอตราการสมขอมล (sample rate) ทกาหนดไว โดยทางทฤษฎนน คา sample rate (fs) จะตองมคามากกวา 2 เทาของความถขอมลทจะทาการสม จงจะสามารถสมขอมลไดแมนยา

ffs 2 > โดยท f คอ Nyquist frequency

Alias คอ สญญาณทมความถไมถกตอง (false frequency waveform) ซงเกดขนจากกระบวนการสมขอมลทใชคา sample rate (fs) ไมเพยงพอ กลาวคอ fs ≤ 2f



สญญาณดจตอลทไดจากการสม 10 ตวอยาง

ผลของคา sample rate ทมตอความถและแอมปรจดของสญญาณทได



6.14 ตวกรองสาหรบปองกน Aliasing (Anti-Aliasing Filter)เครองมอวดสามารถหลกเลยงการเกด Alias ไดโดยการใชตวกรองอนาลอกสาหรบกาจดสญญาณทมความถสงทงไป

– คา sample rate (fs) ตองมคามากกวา 2 เทาของคา cutoff frequency (fc) ของตวกรองสญญาณ

Documents

Chapter 06