低溫微晶矽薄膜電晶體於可撓式電子元件之應用Low Temperature Microcrystalline Silicon Thin Film Transistors for Flexible Electronics連佑中1、謝嘉民1*

1國家奈米元件實驗室

29奈米通訊NANO COMMUNICATION 19卷 No.1

主題

文章3

摘　要

本團隊於玻璃基板上製作出共平面式上閘極在內摻雜微晶矽薄膜電晶體。亦利用 x光繞射圖譜、掃描式電子顯微鏡及

穿透電子顯微鏡驗證微晶矽薄膜之材料特性。其在 200 oC的低溫製程下，具有高載子遷移率（280平方公分／電壓—

秒）、低次臨界擺幅（0.17 V/decade）及電流開關比大於 5次方以上。另外，由其輸出特性可知其具有相當低之寄生電

阻（1.52 MΩ-µm），展示了良好之電性。這種高性能、低溫製程元件非常適合應用於未來之面板產業。

Abstract

In this work, the coplanar top gate bottom source/drain in-situ doped microcrystalline (µc-Si:H) thin �lm transistors (TFTs)

were fabricated on the glass substrate. The X-ray diffraction (XRD), scanning electron microscope (SEM), transmission

electron microscopy (TEM) were used to investigate the material properties of µc-Si:H. The µc-Si:H TFT demonstrates high

mobility of 280 cm2/V-S, low subthreshold swing of 0.17 V/decade and Ion/Io� ratio larger than 105 under low temperature of

200 ℃. Moreover, the output characteristic shows good electric properties with fairly low parasitic resistance of 1.52 MΩ-

µm. This device with high performance and low process temperature becomes a candidate for future display industry.

關鍵字／Keywords ● 可撓式電子元件

Flexible Electronics

● 微晶矽

Microcrystalline Silicon

● 薄膜電晶體

Thin Film Transistor

D3-連佑中.indd 29 2012/3/8 上午10:31

主題

文章330

前　言

將電子元件製作於可撓式基板上逐漸受到學界及工

業界的重視

[1]。其原因是因為可以進一步擴大電子元件的

市場，如：捲軸式顯示器、太陽能衣等；此外，利用捲

對捲式壓印技術可使製作可撓式電子元件的成本大幅度

減少。舉例來說：利用一綑塑膠箔作為基板的話，可延

伸至千公里之長。相較於矽基板直徑的 10 ~ 12吋或是玻

璃尺寸的 2米乘上 2米要來的大上好幾倍

[2]。然而，便

宜的可撓式基板其低工作溫度限制了製程的最大溫度。

因此，也限制了可撓式電子元件其材料的選擇。其所限

制的製程溫度太低以至於不能相容於傳統的結晶矽晶片

製程，如熱氧化製程、擴散或磊晶。更甚者，其低熱預

算嚴重的限制了電漿沉積法、濺鍍法及微影製程的製程

參數。有機半導體在眾多可撓式電子材料中最具有吸引

力。尤其是它可以在室溫下利用旋轉塗佈的方式，或是

利用噴墨式相容於捲對捲壓印技術。這種有機半導體其

載子遷移率早已達到非晶矽的水準（~1 cm2/V-s）[3]。但是

這種材料卻有一個很致命的缺點，它在空氣中會有劣化

的困擾，所以仍需無機薄膜的封裝

[4]。

另外一種降低製程溫度之選擇為使用低溫無機薄膜

電機體。這種材料的選擇具有下列之優點：更多元的基

板選擇、更多低熱預算材料可以整合至製程、基板熱形

變及薄膜與基板熱膨脹係數不匹配所產生之機械應力之

減少、材料科學、元件物理，製程及設備之完備。因此，

無機半導體如非晶矽、微晶矽或多晶矽似乎是未來最適

合用於可撓式電子元件之材料。低溫多晶矽具有高載子

遷移率及互補式（n型及 p型）薄膜電晶體之優點，但

是它在大範圍的區域中會有薄膜電晶體參數不匹配之情

形，如：載子遷移率和臨限電壓，因為其晶粒大小在材

料中呈隨機分佈之情形

[5]。另一方面而言，非晶矽薄膜電

晶體僅有低載子遷移率及不提供 p型元件。而且非晶矽

電晶體的臨限電壓會隨著長時間的偏壓偏移，這與非晶

矽材料本質上的不穩定性有關

[6]。不過非晶矽材料在大面

積上具有良好的均勻性。更重要的是，它具有工業上的

可行性，其作為主動式陣列液晶顯示器之應用具有低價

格之優勢

[7]。

儘管臨限電壓隨時間的偏移對於非晶矽薄膜電晶體

為其本質，其對顯示器之均勻性的影響與多晶矽薄膜電

晶體在空間上的臨限電壓不匹配一致。以最簡單之主動

式陣列有機發光二極體的迴路為例

[7]，一組映像線圈迴路

是由一個驅動薄膜電晶體（T1）、一個開關電晶體（T2）

及一個儲存電容（CS）所組成。在寫入時，T2會被打開

而且電壓及發光資料會被儲存在 CS。在驅動時，T2關閉

但是 T1 利用電流驅動有機發光二極體直到下一個寫入

週期。儘管這電路有簡單的優點，對於大陣列顯示器的

設計而言是很重要的因素，但是它還是有很多缺點。有

機發光二極體的電流在這種線路中取決於 T1 的臨限電

壓。因此如果薄膜電晶體的主動層是利用多晶矽的技術

的話，臨限電壓不匹配會造成有機發光二極體電流的改

變，進一步造成發光的不均勻。若是非晶矽科技的話，

臨限電壓會隨時間上升，造成供應給有機發光二極體的

電流減少。最後使的映像的亮度逐漸減少至關閉。

由於以上非晶矽及微晶矽在實際電路應用上之缺

點，微晶矽科技的發展逐漸受到重視。本研究將呈現微

晶矽之材料特性，元件製作及一些重要之電性結果，對

於未來顯示器產業具有極大之應用價值。

元件製程及分析

圖 1標示了幾個重要的元件製作步驟。首先，利用

感應式耦合化學氣相沉積系統在玻璃基板上沉積 100奈

米厚的微晶矽薄膜。感應式耦合所產生之高密度電漿，

離基板距離較遠，可以減少離子轟擊產生之缺陷，造成

元件特性劣化

[8]。隨後沉積 100奈米厚之在內摻雜微晶矽

薄膜以便在微晶矽薄膜與金屬間形成歐姆接觸及免除昂

貴之離子佈植製程。此外，這種連續製程不需破真空換

腔體沉積薄膜可以避不必要之原生氧化層及雜質

[9]。之後

經過連續兩次的微影：第一次定義出元件的通道層；第

二次定義出源／汲極區域。然後利用 ICPCVD沉積 100奈

米的二氧化矽及利用蒸鍍的方式沉積 200奈米的鋁分別

作為閘極介電質及金屬閘極。接著微影出閘極區域並利

用反應性離子氣體作乾式蝕刻。最後再經過標準的鈍化

層及金屬化製程完成整個元件。我們利用ｘ光繞射儀及

D3-連佑中.indd 30 2012/3/8 上午10:31

奈米通訊NANO COMMUNICATION 19卷 No.1

31

低溫微晶矽薄膜電晶體於可撓式電子元件之應用

掃描式電子顯微鏡驗證微晶材料之結晶性及晶粒大小。

穿透式電子顯微鏡被運用來驗證元件的結構及材料的結

晶性。最後輔以 HP4156A來驗證元件之電性。

微晶矽材料特性

由於晶粒大小及結晶性對載子遷移率的限制，我們

利用 x光繞射譜及掃描式電子顯微鏡來驗證微晶矽的結

構特性。圖 2（a）為微晶矽薄膜之 x光繞射圖譜及 2（b）

掃描式電子顯微鏡圖。由 x光繞射圖譜可以得知三個繞

射峰值（28.5、47.4和 56.2度）可以確認薄膜元素為矽

原子，分別代表了（110）、（220）和（311）的矽晶格

面。其尖銳的峰值意謂微晶矽薄膜具有良好的結晶性。

為了估算微晶矽薄膜其晶粒大小，我們可以利用薛瑞爾

方程式：

λx、θx 及 B 分別代表 x 光在（110）晶格面之波

長、布拉格角及半高全寬。經過計算後之平均晶粒大小

約為 13.6奈米，與圖 2（b）掃描式電子顯微鏡所顯示之

平均晶粒尺寸為 15奈米相當接近。

圖 3 為微晶矽薄膜電晶體之（a）穿隧式電子顯微

鏡圖及（b）選區電子繞射圖樣。由穿隧式電子顯微鏡

的剖面圖可知確認微晶矽薄膜及氧化層的厚度皆約 100

奈米左右。由選區電子繞射環我們可以定義出矽元子

的（110）、（220）和（311）的晶格面，圖中的繞射點及

繞射環代表微晶矽薄膜的結晶性介於單晶矽及非晶矽之

間，因為繞射點代表材料具有良好之結晶性而繞射環則

顯示材料之非晶特性。

低溫氧化層電性及材料特性

為了要成功製作高效能微晶矽薄膜電晶體，其閘極

氧化層之品質亦為重要的一環。我們利用感應式耦合化

學氣相沉積系統，於腔體內通上矽烷、二氮化氧及氬氣

之混合氣體，調變其流量比、壓力及射頻功率等參數，

圖 1　微晶矽薄膜電晶體之製作流程圖。

圖 2　微晶矽薄膜之 (a)X光繞射圖譜及 (b)掃描式電子顯微鏡圖。

圖 3　 微晶矽薄膜電晶體之 (a)穿隧式電子顯微鏡圖及 (b)選區電子

繞射圖樣。

D3-連佑中.indd 31 2012/3/8 上午10:31

主題

文章332

-3 0 3 6 910-12

10-10

10-8

10-6

0.0

0.1

0.2

0.3

0.4

G (μ

A/V

)

I d (A)

Vg (V)

Vd=1 VW=10 μm L=60 μmμn=50.2 cm2/V-SVth=3.2 VS.S.=0.157 V/decade

0 2 4 6 8 100

5

10

15

20Vg=4 V Vg=6 V Vg=8 V Vg=10 V

I d( μ

A)

Vd(V)

)b()a(

由 n-k值初步判斷二氧化矽薄膜特性，並完成電容結構

以量測其電容—電壓圖及漏電流特性。圖 4（a）及（b）

分別為二氧化矽薄膜在不同的氣壓（75及 100 mtorr）

下，其規一化後的電容—電壓曲線隨厚度之變化圖。由

圖上我們可以觀察到當氧化層的厚度約薄的時候，其電

容電壓曲線會變得越陡峭。在相似的厚度的情況下，製

程壓力 100 mtorr的電容電壓曲線較為陡峭，可以初步判

定二氧化矽及矽基板之介面捕獲態密度較低，較適合做

為元件之氧化層。另外，亦可以觀察到電容的最低值與

最大值之比例會隨著厚度有下降之趨勢。圖 4（c）顯示了

電容元件之漏電流圖，我們已開發出在相當薄的二氧化

矽（~15奈米）下具有低漏電流之介電層。

微晶矽薄膜電晶體之電性分析

微晶矽薄膜電晶體的傳輸特性及輸出特性如圖 5

（a）及 4（b）所示。由其傳輸特性圖可知電流的開關比

大於 105，臨限電壓為 3.2伏特。此外，微晶矽薄膜電晶

體之載子遷移率（µn）與次臨限斜率（S.S.）可由以下公

式計算而得：

-6 -4 -2 0 2 4 60.0

0.2

0.4

0.6

0.8

1.0

48.8nm 21.8nm 15.6nm 11.5nmC

apac

itanc

e (p

F)

Voltage (V)-6 -4 -2 0 2 4 6

0.0

0.2

0.4

0.6

0.8

1.0

95.2nm 48.9nm 47.7nm 14.7nm 13.2nm 10.6nm 10.3nmC

apac

itanc

e (p

F)

Voltage (V)

)b()a(

-6 -3 0 3 6 910-11

10-10

10-9

10-8

10-7

10-6

10-5

Gate Voltage (V)Cur

rent

Den

sity

(A/c

m2 )

(c)

Oxide�thickness

Oxide�thickness

圖 4　 利用感應式耦合化學氣相沉積系統於低溫下沉積之氧化層，氣壓分別為 (a)75 mtorr及 (b)100 mtorr時之電容電壓隨厚度之變化圖及 (c)電容元

件之漏電流圖。

圖 5　 低溫微晶矽薄膜電晶體之 (a)傳輸特性及 (b)輸出特性。

D3-連佑中.indd 32 2012/3/8 上午10:31

奈米通訊NANO COMMUNICATION 19卷 No.1

33

低溫微晶矽薄膜電晶體於可撓式電子元件之應用

其中，Vg、Vd、Vth 及 Id 分別是閘極電壓、汲極電

壓、臨限電壓和汲極電流 ；L、W、Cox為閘極線寬的長

度、寬度及介電質電容。將傳輸特性圖作微分後，其最

大值為電導之最大值（Gmax），經過移項之後可以得到最

大之載子遷移率。另外，將汲極電流取底數，並將其底

數對閘極電壓作圖，微分後之最大值得倒數即為元件之

次臨限擺幅。經過上述公式計算後可得此元件具有相當

高的載子遷移率（50.2 平方公分／電壓—秒）及相當低

的次臨界斜率（0.157 V/decade）。另外，由其輸出特性

圖可知在低汲極電壓處沒有電流叢聚效應，意謂 n型奈

米矽晶與源、汲極間具有相當低的接面電阻。此外，在

高汲極電壓處達到飽和的現象說明了僅少數電子注入於

金屬接面中。元件的寄生電阻（Rp）可以由以下公式計

算而得：

其中 Ron及 Rch分別是開路電阻及通道層電阻。由定

義可以之將傳輸特性圖作微分並取倒數後，汲極電壓趨

近於零時所得之讀值即為開路電阻。將開路電阻與不同

閘極線寬長度作圖後可以得到圖 6。由圖 6或是公式，

我們不難計算出通道層阻抗與閘極線寬長度成正比。因

此，當閘極線寬長度趨近於零所得之開路電阻值即為元

件之寄生阻抗。此元件具有相當低之寄生阻抗（Rp ~ 1.52

MΩ-µm），低於台灣大學與普林斯頓大學於 2008年聯

合發表於 IEEE Transactions on Electron Devices期刊的 ~7

MΩ-µm（在閘極電壓 Vg約 10伏特時）[10]。

最後圖 7展示了不同厚度通道層之微晶矽薄膜電晶

體的傳輸特性圖。其厚度分別為 30及 100奈米。當厚度

由 100奈米減少至 30奈米時，其載子遷移由 280降至約

40平方公分／伏特—秒，而次臨線斜率僅由 0.11增加至

0.17 V/decade，說明了我們的微晶矽薄膜材料之孵化層

極薄，非常適於作超薄通道層之元件。

結　論

本團隊於玻璃基板上於 200 oC的低溫製程下，製作

出高載子遷移率（280平方公分／電壓—秒）、低次臨界

擺幅（0.17 V/decade）、低寄生電阻（1.52 MΩ-µm）及

電流開關比大於 5次方以上之共平面式上閘極在內摻雜

微晶矽薄膜電晶體。所有的微晶矽材料皆由 x光繞射圖

譜、掃描式電子顯微鏡及穿透電子顯微鏡驗證。這種高

性能、低溫製程元件非常適合應用於未來之面板產業。

-3 0 3 6 910-13

10-11

10-9

10-7

10-5

μn:280 cm2/V-ss.s.:0.11

W/L=60/60 μm Id=0.1 V

Vg (V)

I d(A

)

Channel layer 100 nmChannel layer 30 nm

μn:39.1 cm2/V-ss.s.:0.17

圖 7　不同厚度之微晶矽薄膜電晶體之傳輸特性圖。

0 10 20 30 40 50 600

5

10

15

20

25

304V 6V 8V10V Linear Fit of 4V Linear Fit of 6V Linear Fit of 8V Linear Fit of 10V

Ron

xW (M

Ω− μ

m)

Channel Length (μm) 圖 6　低溫微晶矽薄膜電晶體之寄生阻抗。

D3-連佑中.indd 33 2012/3/8 上午10:31

主題

文章334

參考文獻

[1] "Flexible Electronics," in Materials and Device Technology

(Proc. Mater. Res. Soc. Symp.), vol. 814, N. Fruehauf, B. R.

Chalamala, B.E. Gnade, and J. Jang, Eds. Philadelphia,

PA, 2004.

[2] J. R. Sheats, "Roll-to-roll manufacturing of thin film

electronics," Proc. SPIE, vol. 4688, pp. 240-248, 2002.

[3] K. Allen, "Reel to real: prospects for flexible displays,"

in Flexible Electronics 2004-Materials and Device Technology

(Proc. Mater. Res. Soc. Symp.), vol. 814, N. Fruehauf, B. R.

Chalamala, B. E. Gnade, and J. Jang, Eds., Pittsburgh, PA,

2004, pp. I1.1.1-I1.1.3.

[4] Y. Ichikawa et al., "Production technology for amorphous

siliconbased flexible solar cells," Solar Energy Mater. Solar

Cells, vol. 66, pp. 107-115, 2001.

[5] T. F. Chen, C. F. Yeh, and J. C. Lou, "Investigation of grain

boundary control in the drain junction on laser-crystalized

poly-si thin film transistors," IEEE Electron Device Lett.,

vol. 24, no. 7, pp. 457-459, Jul. 2003.

[6] M. J. Powell, C. Berkel, and J. R. Hughes, "Time and

temperature dependence of instability mechanisms in

amorphous silicon thin-film transistors," Appl. Phys. Lett.,

vol. 54, pp. 1323-1325, Jan. 1989.

[7] A. Nathan, A. Kumar, K. Sakariya, P. Servati, S.

Sambandan, and D. Striakhilev, "Amorphous silicon thin

film transistor circuit integration for organic LED displays

on glass and plastic," IEEE J. Solid-State Circuits, vol. 39,

no. 9, pp. 1477-1486, Sep. 2004.

[8] M. Goto, H. Toyoda, M. Kitagawa, T. Hirao, and H.

Sugai, Jpn. J. Appl. Phys. 36, 3714, 1997.

[9] J. H. Park, S. M. Han, Y. H. Choi, S. J. Kim, M. K.

Han, "New In-Situ Process of Top Gate Nanocrystalline

Silicon Thin Film Transistors Fabricated at 180 oC for

the Suppression of Leakage Current," Electron Devices

Meeting, 2007. IEDM 2007. IEEE International, 595,

2007.

[10] I. C. Cheng, S.Wagner, and E. Vallat-Sauvain, "Contact

Resistance in Nanocrystal l ine Si l icon Thin-Film

Transistors," IEEE Trans. Electron Devices, 55, 973, 2008.

D3-連佑中.indd 34 2012/3/8 上午10:31