Embed Size (px)
Citation preview
- 1 -
최 종 연 구 보 고 서
변복조 및 기술에 관한OFDM Equalizer
연구
수탁 기관 인천 대학교:
한국전자통신연구원
- 2 -
제 출 문
한국전자통신연구원장 귀하
본 보고서를 변복조 및OFDM Equalizer에 관한 연구의 최종연구보고서로 제출합니다.
년 월 일2002 12 10
수 탁 기 관 : 인천대학교
수탁 기관장 : 홍 철 인( )
수탁 책임자 : 조 중 휘 인( )
참여 연구원 : 정 재 근
안 성 현
이 병 찬
- 3 -
요 약 문
제 목1.
변복조 및 기술에 관한 연구OFDM Equalizer
연구의 목적 및 중요성2.
연구의 목적1)
시스템에 대한 개발의 필요성이 증대되고 이를 위하여는 다중 모드이면서 고속의- OFDM
수행이 가능한 레벨의 의 확보가 요망되고 더욱 이를 로 구현하FFT VHDL soft IP FPGA
여 검증된 코드가 요망됨
이를 해결하기 위하여 본 연구에서는 요구되는 가지 모드를 지원하는 효율적인- 5 FFT
구조는 알고리즘을 이용하여야 보다 효율적인 구조로 설계가 가능할 것Split Radix-2/4/8
으로 판단됨
아키텍쳐를 추출하고 이에 대하여 합성 결과가 면적의 관점과 동작속도 및 소모전력의-
관점에서 우수한 표현을 행하고자 함VHDL
구현된 에 대하여 와 를 사용하여 구현 하고자 함- VHDL Xilinx FPAG Altera FPGA
- 4 -
연구의 중요성2)
국내외적으로 아직 이에 대한 개발이 미흡한 것으로 파악되고 단일 모드에 대하여 기 개- ,
발된 구매를 통한 기술 도입을 하여도 총괄 과제를 위하여는 다중 모드로 수정하FFT IP
고 검증하여야 하는 문제점이 있음
구현된 결과에 대한 효용성을 검증하기 위하여 를 구성하여야 하는데 이에- Test Bed
시스템과의 연계하에 검증하여야 할 것으로 파악되므로 설계 도MIMI-OFDM Parameter
출이 문제점으로 지적될 수 있으나 과제 회의 및 협의를 통하여 해결 가능할 것으로 판단,
됨
연구의 내용 및 범위3.
시스템 연구- MIMO-OFDM
알고리즘에 대한 분석- FFT
알고리즘 분석과 효율적인 아키텍쳐 연구- Split Radix-2/4/8
효율적인 다중 모드 구조 연구- FFT
제안된 구조에 대하여 코드 설계- VHDL
과 을 이용한 검증과 논리 회로도 합성- VHDL simulation synthesis tool software
와 를 이용한 에 대한 구현과 디버깅 수행- Xilix FPGA Altera FPGA test bed
연 구 결 과4.
언어를 이용하여 다중모드 등 를 지원하는- C (64, 128, 256, 512, 1024, 2048 ) Radix-2
의 를 설계하였고 영상 전송 데모 시스템을 구현하였다FFT , OFDM .
을 이용하여 알고리즘을 적용한 포인트 포인트 포- VHDL Split Radix-2/4/8 64 , 128 , 256
인트 포인트 포인트 및 포인트를 지원하는 다중모드 를 구현하였다, 512 , 1024 2048 FFT .
를 검증할 수 있도록 영상입출력 처리가 가능한 데모 보드를 구성하여 설계한- FFT FPGA
블록에 대해서 하드웨어 검증을 하였다.
- 5 -
활용에 대한 건의5.
로 구성하는 경우 자체의 속도 제한으로 인한 문제점이 있으므로 으- FPGA FPGA ASIC
로의 개발이 요구될 수 있음.
기 대 효 과6.
는 고속 데이터 통신을 위한 통신을 위해 쓰이는 블록으로써 방식을- FFT OFDM OFDM
사용하는 여러 통신 응용분야에서 필수적으로 사용되어 진다 유럽형 와 등에. DAB DTV
적용하여 하드웨어를 개발할 때 화된 를 이용하여 개발기간을 단축시키면서 우수, IP FFT
한 성능을 갖는 제품 개발이 가능할 것으로 보인다 또한 고속 패킷전송을 위한.
기반에서의 블록에도 적용하여 하드웨어 개발에 이용될 수 있을MIMO-OFDM FFT/IFFT
것이다.
- 6 -
SUMMARY
1. Title
A Study on OFDM MODEM and Equalizer Technology
2. Objectives and Importance of the Research
a. Objectives of the Research
- According to increasing on OFDM system development, it is required for FFT
software IP, which supports for multi-points and high-speed execution and is
verified with VHDL and can be implemented with FPGA.
- To solve these problems, this research proposes an efficient FFT architecture
which support 5-modes with split radix-2/4/8 algorithm.
- We have designed an efficient architecture with VHDL in view of area, execution
time and power-consumption superior to yet-another FFT processor.
- We will implement the VHDL code with Xilinx FPGA and Altera FPGA.
b. Importance of the Research
- In view of main project, there are problems for modification and verification in
case of purchasing a pre-designed FFT IP, which can support only single-mode.
- We should discuss with main project team to have a consistency with
MIMO-OFDM system and then make a test-bed to verify a proposed architecture
combined with MIMO-OFDM system.
- 7 -
3. Scopes
- A study on MIMO-OFDM system
- FFT algorithm analysis
- Split Radix-2/4/8 algorithm analysis and architecture studying
- Study on the muli-mode efficient FFT architecture
- VHDL code design with proposed architecture
- Simulation and Synthesis with VHDL tools
- Test bed implementation and debugging with Xilinx FPGA and Altera FPGA
4. Research Results
- The C it used a language and supports a multiplex mode the FFT of the Radix-2
algorithm which it embodied.
- It embodied the image transmission demonstration program which applies the
OFDM.
- It used the VHDL and applies a Split radix-2/4/8 algorithm the multiplex mode
FFT which it embodied.
- In order to verify the FFT it composed the FPGA demonstration board where the
image input-output control is possible, against the FFT which it plans a hardware
verification it
5. The proposal against an application
- The case which it composes with the FPGA, the possibility there will be a
problem point which is caused by with speed limit of FPGA form it is the
development with the ASIC could be demanded.
- 8 -
6. Expectation effect
- The FFT for the OFDM communication for a high-speed data transmission is
used essential from the communication field which uses a OFDM method. It applies
in Europe and DAB and the DTV when developing the hardware FFT and a short
development duration. It uses it has the product which if forecase. Also it will be
able to apply even in the FFT/IFFT block of the MIMO-OFDM for a high-speed
packet transmission.
- 9 -
목 차- -
제 장 서 론1
제 장 변복조2 OFDM
제 장 알고리즘 분석3 FFT
제 절 알고리즘1 Radix-rFFT
제 절 알고리즘2 Split-radix FFT
제 절 알고리즘3 Radix-2/4/8 FFT
제 장 하드웨어 아키텍처 설계 및 모델링4 VHDL
제 절 하드웨어 사양1
제 절 블록별 설계2
제 장 소프트웨어 검증 및 하드웨어 검증5
제 절 소프트웨어 검증1
제 절 하드웨어 검증2
- 10 -
제 장 결 론6
참고 문헌
- 11 -
제 장 서 론1
고품질의 이동 멀티미디어 서비스를 위한 통신 시스템에서 고속으로 데이터를 송신하고 수
신하기 위해 최근 OFDM(Orthogonal Frequency Division Multiplexing)[1] 방식의 변조 방
식이 많이 사용 되고 있다.
은 다중 반송파 변조 방식의 일종으로 다중경로 및 이동수신 환경에서 우수한 성능OFDM ,
을 발휘한다 이 때문에 지상파 디지털 및 디지털 음성 방송에 적합한 변조방식으로 주. TV
목을 받고 있다 이러한 을 이용한 예로는. OFDM DAB(Digital Audio Broadcasting)[2],
DVB-T(Digital Video Broadcasting Terrestrial)[3], xDSL(Digital Subscriber Line)[4] 및
WLAN[5]등이 있다 여기에 현행 몇몇 방식을 이용하는 디지털통신 시스템에서는 여. OFDM
러 가지 전송 모드가 준비 되어 각 모드에 따라 부 반송파 의 개수를 다르게(sub-carrier)
정의 하고 있는 통신 시스템들이 있는데 유럽 방식의 와 등이 이에 속한다DAB DVB-T .
방식에서의 변복조는 및OFDM IFFT(Inverse Fast Fourier Transform) FFT(Fast
를 이용하여 구현할 수 있는데 다중 모드방식의 변복조 시스템Fourier Transform) OFDM
을 위하여는 다중 모드 프로세서의 설계가 필수적이라 할 수 있다 이에 대한 설계는FFT .
기본적으로 가장 제어가 용이하고 잘 알려진 알고리즘을 이용하여 구성할 수 있다radix-2 .
그러나 이러한 설계의 경우 구간 이 커짐에 따라 스테이지 수가 크게 늘어나게 되FFT N
고 곱셈기의 수가 증가 하게 되어 전체 면적이 커지는 단점이 있다 또한 많은 수의 곱셈기.
를 통과하며 발생하는 라운드 에러 값이 누적되어 최종 결과값의 오차가 매우 커지게 되는
문제가 발생하게 된다 이러한 단점을 막기 위해 보다 높은 알고리즘을 이용한 설. radix-r
계가 필요한데 예로서 그리고 알고리즘을 복합적으로 이용하여, radix-2, radix-4 radix-8
설계할 수 있다 이러한 설계 방법은 만을 이용한 경우보다 스테이지 수와 곱셈기. radix-2
의 수를 크게 줄일 수 있기 때문에 면적 효율을 높일 수 있으며 보다 정확한 결과를 얻을
수 있다 그러나 이 경우 또한 각 알고리즘 마다의 설계가 필요하며 설계의 복잡성. radix-r
이 증가하게 되며 각 버터플라이의 제어가 길이에 따라 복잡하게 될 것이다FFT .
- 12 -
따라서 본 연구에서는 이러한 여러 가지 모드를 갖는 시스템에 적합한 다중모드 프로, FFT
세서를 설계하고자 한다 즉 알고리즘을 이용하여 구현하고자 한다 이 구조에. , radix-2/4/8 .
서 길이와 관계없이 항상 동일한 구조의 버터플라이를 사용하여 설계의 복잡성을 줄FFT
이고 제어를 용이하게 한다 또한 가능한 파라미터화된 설계를 수행하여 설계사양의 변화에.
유연성을 극대화 하려한다 장에서는 변복조에 대한 개념과 방법을 알아보고. 2 OFDM , 3
장에서 기존 알고리즘들에 대하여 알아보고 이중 본 연구에 적용한 알고리즘에 대하FFT
여 장에서 설계내용을 자세히 다룬다 장에서는 설계한 및 에 대해4 . 5 Software Hardware
검증하고 장에서 결론을 맺는다, 6 .
- 13 -
제 장 변복조2 OFDM
은 저속의 병렬 데이터를 화 함으로서 고속 등화 의 필요성을 제거OFDM FDM (equalization)
하고 이용 가능한 대역폭을 완전히 사용할 뿐만 아니라 다중 경로 페이딩과 임펄스 잡음을,
줄일 수 있는 방식이다 최근 디지털 신호처리 기술의 발전과 기술의 발달로 많은 연. VLSI
구와 실용화에 이르게 되었다.
변조는 그림 과 같이 직 병렬 변환된 각각의 심벌에 부 반송파 들로OFDM 2.1 (sub-carrier)
곱한 것들을 모두 합하는 변조 방식이다 여기서 각각의 부 반송파들은 스펙트럼 상에서 서.
로 직교성분을 갖는다.
Figure 2.1 OFDM block diagram
직교성이란 부 반송파들의 스펙트럼 간격이 각각의 심벌구간의 역 수에 비례하는 것을 의미
한다 즉 입력 심벌 구간을. , Ts라고 하면 N개로 직 병렬 변환된 각각의 심벌 구간은
Tb(=NTS 가 되며 이때의 직 병렬 변환된 각각의 심벌의 주파수 스펙트럼은 그림 와 같) , 2.2
이 협대역 신호가 된다(narrow band) .
- 14 -
이렇게 직 병렬 변환된 각각의 심벌에 k/(NTs 만큼의 간격을 가진 반송파가 직교성을 갖는)
반송파가 된다 여기서. k 는 이 아닌 정수로서 일반적으로 이와 같은 다중 반송파 변조를0
이라 하고 그 중MCM(Multi-Carrier Modulation) , k 가 인 경우 주파수 스펙트럼 효율이1
가장 우수한데 이것을 이라 한다 그림 은OFDM . 2.3 k 가 인 에 대한 스펙트럼1 OFDM
을 나타내며 그림 는, 2.4 k 가 인 에 대한 스펙트럼을 보여주고 있다3 MCM .
Figure 2.2 Serial to sarallel conversion spectrum
Figure 2.3 OFDM symbol spectrum for k=1
Figure 2.4 MCM symbol spectrum for k=3
- 15 -
이러한 의 기본 원리는 심벌 구간이OFDM Ts인 직렬 데이터 N개(A0, A1, ..., AN-1 를 심벌)
구간이 Tb(=NTs 인 병렬 데이터로 변환한 후) , N 개의 데이터를 각각 직교 부 반송파(0, fs,
(N-1)fs 의 진폭과 위상을 변조하여 모두 합한 다음) Ts+Tg (Tg 보호구간: (guard interval))
구간 동안 전송하는 것이다 이 때 기저대역 신호는 식 과 같이 표시된다. OFDM (2.1) .
실제 전송되는 통과대역 신호는 위 식의 신호를 다시 상위 전송대역으로 주파수(pass-band)
천이한 신호이다 기저대역 신호를 디지털 신호처리 기법으로 구할 수 있는 방법을. OFDM
고려하기 위해 위 신호를 T 간격으로 표본화한 데이터를 구해 보면 식 와 같다(2.2) .
즉 표본화 데이터는, N 개의 직렬 심벌을 한IDFT(Inverse Discrete Fourier Transform)
값이다 따라서 기저대역 신호는 알고리즘을 이용하여 직접 구할 수 있다 이. OFDM IDFT .
신호는 개의 병렬 심벌에N N 개의 반송파를 곱하여 합한 신호와 동일하게 된다 기저대역.
아날로그 신호는 병렬 심벌 구간 Ts 동안 출력하고 다시 보호 구간을 삽입한다 여기에. RF
반송파인 전송대역의 하한주파수 f0를 곱하여 통과대역 신호로 변조하여 전송한다.
의 복조는 변조의 역 과정으로 먼저 수신 신호를 기저대역으로 변환하여 보호구간OFDM ,
만큼을 버린 다음 Ts 구간 동안 N 개의 표본을 취한다 이 때 각 부 반송파가 차지하는 주.
파수 대역은 전체 주파수 대역에 비해 상당히 좁으므로 해당 부분대역 내에서 채널의 이득
은 일정하다고 볼 수 있다 즉 수신된 신호는 식 과 같이 표현되며. , (2.3)
- 16 -
Ck 각 부분 대역에서 채널의 이득:
따라서 AkCk는 식 와 같이 를 통해 구할 수 있다(2.4) DFT .
식 는 의 복조 과정이 각각의 부 반송파를 개별적으로 복조하는 것이 아니라 일(2.4) OFDM
단 주파수 대역의 신호를 기저대역의 신호로 하향 변환시킨 후 기저대역 아날로그 신RF ,
호를 단순히 표본화 하여 를 취함으로써 구현할 수 있음을 보여준다 이 과정에서 본DFT .
래의 전송 심벌을 구하기 위해서는 한 후 그 계수를 채널의 이득으로 나누어 주어야DFT
한다 즉 탭이 개인 등화기가. 1 N 개 필요하게 된다.
심벌 데이터에서는 다중 경로 왜곡에 의해 발생되는 심벌간 간섭을 피하기 위해 연OFDM
속하여 보호구간 동안 직렬데이터의 일부가 그림 와 같이 복사되어 삽입된다 이것은 보2.5 .
호구간과 유효 심벌구간의 경계 부분에서의 모든 부 반송파의 위상이 연속적인 결과를 얻을
수 있어 심벌의 주파수 스펙트럼에서 추가적인 의 증가를 피할 수 있다OFDM side-lobe .
이산 데이터는 아날로그 신호로 변환되고 가용 주파수대역 이외의 신호를 제거하기 위해 저
역필터를 통과시킨 후 주파수 대역으로 변환된다 수신기에서는 송신기에서의 과정과RF .
역으로 처리된다 단일 텝 등화기는 지표신호에 의해 얻은 채널정보를 기초로 채널의 왜곡.
을 보정한다.
- 17 -
Figure 2.5 Example of the guard interval insertion
일반적인 다중화 시스템에서는 변조된 각 반송파의 스펙트럼이 서로 겹치지 않도록 배열하
고 있지만 에서는 각 반송파의 스펙트럼이 서로 겹친다 그러나 반송파들은 직교, OFDM .
조건을 만족하므로 각 반송파의 중심주파수에서 다른 반송파의 성분은 이 되고 수신기에‘0’
서는 이들을 완벽하게 분리해 낼 수 있다 이와 같이 스펙트럼을 배치하면 전체대역에 걸쳐.
전력밀도가 거의 평탄하므로 대역폭을 효율적으로 사용할 수 있고 수신 신호는 다중 경로,
에 의한 선형 왜곡에 대해 견실한 특성을 갖게 된다 인접한 반송파 사이의 현. cross-talk
상은 직교성이 보장되는 한 즉 수신기에서 반송파의 위상을 정확히 복구하는 한 발생하지,
않는다.
이와 같이 직교성을 갖는 변조 방식은 부 반송파의 수가 많으면 많을수록 하드웨어OFDM
설계에 대한 부담이 커지며 직교성을 유지하기 위한 반송파의 생성에 어려움이 발생한다, .
변복조 방식을 구현하는 방법에는 를 이용하는 방법이 있는데 다음 절에서는OFDM DFT
를 빠르게 처리할 수 있는 알고리즘인 에 대하여 알아본다DFT FFT .
- 18 -
제 장 알고리즘 분석3 FFT
에서DFT(Discrete Fourier Transform) N 이 커짐으로 인해 발생하는 연산양의 증가를 줄
임으로써 를 빠르게 처리하기 위한 알고리즘을 알고리즘이라 한다DFT FFT .
알고리즘에는 와 가 있는FFT DIT(Decimation-In-Time) DIF(Decimation-In-Frequency)
데 입력을 여러 부분으로 나누어서 처리하는 것을 라 하고 출력을 여러 부, FFT DIT , FFT
분으로 나누어서 처리하는 것을 라 한다 이때 나누어 처리하는 부분을 몇 가지로 하느DIF .
냐에 따라서 radix-r 알고리즘으로 정의한다.
N개의 이산신호 x(n)에 대한 정의식은 식 와 같이 표현된다DFT (3.5) .
한편 의 역 변환인 는 식 과 같이 나타낼 수 있다DFT IDFT (3.6) .
와 에서DFT IDFT ej2πknN를 회전인자 라 하며(twiddle factor) WN = e
j2πknN 로 정의한다 회.
전인자 WN 은 복소 평면상에서 단위 원의 원주를 N 등분한 것으로 WNnk 는 nk/N 원주 만
큼 시계방향으로 움직이는 점을 의미한다 일반적인 경우의 대한 회전인자의. N-point FFT
일부분을 그림 에 나타내었다3.6 .
회전인자를 이용하여 정의식을 다시 쓰면 식 과 같고 는 식 과 같이 나DFT (3.7) , IDFT (3.8)
타낼 수 있다.
- 19 -
Figure 3.6 A part of twiddle factors of N-point FFT
한편 는 실수부와 허수부를 갖는 복소수 연산을 수행한다 따라서 하드웨어적으로는, FFT .
실수부와 허수부가 분리되어 입력되어지는데 프로세서를 설계하여 입출력의 실수부와, FFT
허수부의 위치를 바꾸면 역할을 수행할 수 있다IFFT .
제 절 알고리즘1 . Radix-rFFT
본 절에서는 를 위한 여러 가지 알고리즘들 중 잘 알려진FFT radix-r 알고리즘과 본 연
구에서 프로세서 설계로 활용한FFT Split-radix[6] 알고리즘 및 알고리즘의 불split-radix
규칙한 신호 흐름도를 규칙성 있는 신호 흐름도를 갖도록 하여 구조로서 효율적인 구VLSI
조를 갖도록 한 알고리즘에 대하여 알아보고 이들에 대한 파이프라인 아radix-2/4/8 FFT
키텍처에 대해 간략하게 소개 한다.
- 20 -
알고리즘1. Radix-2 FFT
정의식으로 부터 식 입력 범위 을 과 의 영역N-point DFT (3.1) n 0 N/2-1 N/2~N-1∼
으로 나누어 정리하면
로 주어지며 우변의 항을 변수 치환, (n=n+N/2) 하게 되면
로 되어, WN(N/2)k=(-1)k 이므로 식 와 같이 된다(2.11) .
식 은 다음과 같이 가 짝수인 경우와 홀수인 경우 두 가지로 나타나게 되며 결과적(3.4) k
으로 식 와 식 의 에 대해 개의 수식으로서 표(3.12) (3.13) N-point DFT 2 N/2-point DFT
현할 수 있음을 알 수 있다.
- 21 -
계속하여 식 와 식 각각에 대하여 식 의 과정을 반복하고 최종적으(3.12) (3.13) (3.10)~(3.13)
로 수식이 전개될 때까지 진행하게 된다 이를 에 대한2-point DFT . N-point DFT
알고리즘 이라고 하며 그림 에 에 대하여radix-2 DIF FFT 3.7 8-point FFT radix-2
알고리즘을 적용한 경우에 대하여 신호흐름도로 나타내었다 그림 은 알FFT . 3.8 radix-2
고리즘을 이용한 파이프라인 설계 예로서 구8-point SDF(Single Path Feed-back) FFT
조를 나타내고 있다.
Figure 3.7 Radix-2 N-point DIF FFT flow graph for N=8
Figure 3.8 Radix-2 SDF FFT architecture for N=8
- 22 -
알고리즘2. Radix-4 FFT
알고리즘은 식 로부터 입력 범위Radix-4 FFT (3.1) n 을 N 등분 하여 얻어질 수 있는데/4
식 와 같이 표현된다(3.7) .
수식 에 대하여 가 인 경우로 나누어 정리하면(3.14) k 4k, 4k+1, 4k+2, 4k+3
으로 되어 각각 개의4 N 표현 식으로 나타나게 된다 다시 각각에 대하여/4-point DFT .
앞의 과정을 반복하고 최종적으로 수식으로 전개될 때까지 진행한다4-point DFT .
식 식 로 전개된 수식을 알고리즘이라고 하며 그림(3.15) ~ (3.18) radix-4 DIF FFT 3.9
에 에 대하여 알고리즘을 적용한 경우에 대하여 신호 흐름도로8-point FFT radix-4 FFT
나타내었다 알고리즘에 대한 파이프라인 구조의 하드웨어 설계를 위한 구조. radix-4 FFT
로써 그림 는 프로세서 설계를 위한 아키텍처를 나타내며3.10 64-point FFT SDF FFT
그림 는3.11 R-22 아키텍처를 나타내고 있다SDF FFT .
- 23 -
Figure 3.9 Radix-4 DIF FFT flow graph for N=16
Figure 3.10 Radix-4 SDF pipelined architecture ( N=64 )
- 24 -
Figure 3.11 Radix-22 SDF pipelined architecture ( N=64 )
알고리즘3. Radix-8 FFT
알고리즘 또한 기본은 알고리즘 추출 과정과 동일하다 식Radix-8 radix-2, radix-4 . (3.1)
로부터 입력 범위 n을 N 등분 하여 정리하게 되면/8
로 나타나며 식 을 다음과 같이 가지 경우로 다시 정리한다(3.19) 8 .
- 25 -
식 식 을 알고리즘이라 하며 설계를 위한 효율적인 구조로는(3.20)~ (3.27) radix-8 FFT
R8SDC[8] 아키텍처가 있는데 그림 에 나타내었다3.12 .
- 26 -
Figure 3.12 64-Point FFT structure with R8SDC
절 알고리즘2 Split-radix FFT
알고리즘에는 알고리즘 등이 있는데 이러한Split-radix FFT radix-2/4, radix-2/8 FFT
알고리즘은 기타 알고리즘과 비교해 복소수곱셈 연산량이 가장 적게 들어split-radix FFT
가는 알고리즘으로 알려져 있다 또한. radix-r 알고리즘이 처리 할 수 있는 길이FFT FFT
가 N=rn으로 제한되어 있는 반면 알고리즘은, split-radix N=2n 인 모든 경우에 대해 적용
할 수 있는 장점이 있다 그러나 버터플라이는 다른 알고리즘의 것에. split-radix radix-r
비해 규칙성이 적어 화 관점에서 구현이 어렵다는 단점이 있다 이러한 단점을 보완VLSI .
할 수 있는 구조로 알고리즘이 제안되어 있는데 이는 와radix-2/4/8 FFT radix-2/4
알고리즘을 혼합한 구조로 일반 에 비해 비교적 규칙성을 갖는 구조radix-2/8 split-radix
로서 로의 구현에 적합한 알고리즘이다 그러나 은 알고리즘과VLSI . radix-2/4/8 radix-8
같이 N=8n 경우의 처리만이 가능하다는 단점이 있다 표 에FFT . 3.1 N=8n 인 경우에 대
한 복소수 곱셈 연산 양에 대해 각 알고리즘 별로 정리하였다.
- 27 -
Table 3.1 Number of complex multiplicatins for N=8n FFT algorithm[7]
알고리즘1. Radix-2/4 FFT
알고리즘은 와 알고리즘이 결합된 형태로서 설명할 수 있다Radix-2/4 radix-2 radix-4 .
정의식인 식 에 대하여 와 알고리즘을 각각 적용한 후N-point DFT (3.1) radix-2 radix-4
에서는radix-2 k 가 짝수 번째 영역 즉, X(2k) 와 에서는radix-4 k 가 홀수 번째인 영역
즉 X(4k+1), X(4k+3)을 취하면 알고리즘의 수식을 얻을 수 있다radix-2/4 .
그림 는 버터플라이 구조이며 버터플라이 모양이 자 형태와 유사하여3.13 radix-2/4 ‘L’
형 버터플라이로 부르기도 한다 그림 는 를 위해 알고리‘L’ . 3.14 32-point FFT radix-2/4
즘을 적용한 경우의 신호 흐름도이다.
Figure 3.13 Radix-2/4 butterfly structure
- 28 -
Figure 3.14 Radix-2/4 FFT signal flow graph for N=32
알고리즘2. Radix-2/8 FFT
알고리즘은 알고리즘과 유사한 형태로서 와 알Radix-2/8 radix-2/4 radix-2 radix-8 FFT
고리즘이 결합된 형태이다 정의식인 식 에 대하여 와. N-point DFT (3.1) radix-2 radix-8
알고리즘을 각각 적용한 후 에서는radix-2 k 가 짝수 번째인 영역 즉, X(2k) 를 취하고,
에서는radix-8 k 가 홀수 번째인 영역 즉 X(8k+1), X(8k+3), X(8k+5), X(8k+7)을 취하
면 알고리즘의 수식을 얻을 수 있다 그림 은 버터플라이 구조radix-2/8 . 3.15 radix-2/8
이며 그림 은 알고리즘을 이용한 신호 흐름도를 보이고 있다3.7 radix-2/8 64-Point FFT .
그림 와 그림 에서 볼 수 있듯이 알고리즘은 신호흐름도의 규칙성이3.5 3.16 split-radix
적어 화 하기에 어려운 단점을 갖고 있다VLSI .
- 29 -
Figure 3.15 A radix-2/8 FFT butterfly including twiddle factors
Figure 3.16 Simplified signal flow graph for a radix-2/8 FFT for N=64
- 30 -
절 알고리즘3 . Radix-2/4/8 FFT [7]
알고리즘은 알고리즘과 알고리즘이 혼합된Radix-2/4/8 FFT radix-2/8 FFT radix-2/4
형태로서 알고리즘과 같이 복소수 곱셈 연산량을 현저히 줄일 수 있는 알고리Split-radix
즘이며 버터플라이가 알고리즘에 비해 규칙적인 형태를 이루고 있어서 설radix-2/8 VLSI
계 관점에서 효율적인 알고리즘이라 할 수 있다.
가 알고리즘 및 버터플라이 구조. Radix-2/4/8 FFT
알고리즘을 유도하기 위해 먼저 의 짝수 영역 즉 수식 로Radix-2/4/8 FFT radix-2/8 , (3.5)
부터 새로운 g 함수를 정의 한 후 이에 대해 알고리즘의 추출 과정과 유사한 과radix 2/4
정을 거친다.
수식 에 대하여 알고리즘을 적용한 뒤(3.18) radix-2 k 가 짝수 번째인 영역에 대하여 정리
하면
를 얻을 수 있고 다시 수식 에 대해 알고리즘을 적용한 뒤 홀수 번째 영역(3.18) radix-2/8
즉 G(4k+1)과 G(4k+3)을 취하면 다음과 같다.
- 31 -
결과적으로 수식 수식 을 알고리즘에서의 영역에 대치하(3.19) ~ (3.21) radix-2/8 radix-2
면 알고리즘을 얻을 수 있다 그림 는 버터플라이의 신호 흐radix-2/4/8 . 3.8 radix-2/4/8
름도를 나타내고 있다.
Figure 3.17 Radix-2/4/8 butterfly for a process element.
또한 알고리즘은 알고리즘에 비해 그림 과 같이 규칙적인 신, radix-2/4/8 radix-2/8 3.18
호의 흐름도를 갖기 때문에 파이프라인 구조를 갖는 설계에 적용할 수 있는 적합한VLSI
알고리즘 이라고 할 수 있다.
- 32 -
그림 과 같은 버터플라이를 라 정의 하고 이를 다시 조그만3.17 PE(Processing Element) 3
개의 부분으로 나누어 각각을 라고 정의하여 이 알고리즘을 적용하여PE1, PE2, PE3 64-
점 연산을 수행할 경우 그림 과 같은 신호 흐름도를 갖는 모양을 얻을 수 있다FFT 3.18 .
Figure 3.18 Signal flow graph for 64-point radix-2/4/8 FFT
그림 는 점 프로세서 설계를 위한 하드웨어 블록도를 나타내었다 두 개의3.19 64- FFT .
와 하나의 회전인자 곱셈기가 필요함을 알 수 있다 참고로 알고리즘을 적용하PE . Radix-2
여 점 를 설계할 경우 소요되는 회전인자 곱셈기는 개가 된다64 FFT 5 .
- 33 -
Figure 3.19 A 64-point radix-2/4/8 pipelined architecture
그림 에서 볼 수 있듯이 알고리즘을 적용한 경우 신호의 흐름도가 매우3.18 Radix-2/4/8
규칙적임을 확인할 수 있다 또한 이 알고리즘의 최소 연산 블록인 들 사. PE1, PE2, PE3
이의 j, WN/8, W3N/8 곱셈 블록을 제외하고 각각의 구조를 보면 버터플라이와 동일Radix-2
함을 알 수 있다 이는 알고리즘이 알고리즘의 설계 장점인 고속 처. Radix-2/4/8 Radix-2
리를 위한 파이프라인 설계가 가능하다는 것을 알 수 있다 또한 버터플라이. Radix-2/4/8
내부의 연산 블록인 는 입력에 대해 단순히 실수부와 허수부를 바꾸어 주고 그 결과에서j
허수부를 부호 반전하면 되고, WN/8, W3N/8 의 경우는 수식 과 같이 정리 되어3.5
복소곱셈 (a+jb)×WN 과 (a+jb)×W3N 은 식 과 식 과 같이 전개할 수 있다(3.26) (3.27) .
- 34 -
결과적으로 WN/8, W3N/8 블록은 그림 과 같이 실수 곱셈기 개와 덧셈기 개만으로2.20 2 2
구성할 수 있음을 알 수 있다.
Figure 3.20 Complex multiplication with (a+jb)*WN/8
또한 그림 의3.20 2 /2 곱셈은 수식 과 같이 근사화 하여 쉬프트 로직 개와 덧셈기(3.26) 6
개만을 이용하여 곱셈기의 면적을 최소화 할 수 있다5 .
결과적으로 (a+jb)×WN 및 (a+jb)×W3N 을 위한 곱셈기를 단지 덧셈기 개만을 이용하12
여 구현할 수 있다.[7] 물론 이러한 연산의 결과는 쉬프트 연산에 의해 오류가Truncation
발생하게 되므로 정밀한 연산이 요구되는 경우 다른 방법을 이용하여야 할 것이다.
- 35 -
제 장 하드웨어 아키텍처 설계 및 모델링4 VHDL
앞 절에서 다양한 종류의 알고리즘에 대하여 알아보았는데 앞장 마지막 적에서 논한FFT
알고리즘이 다른 알고리즘과 다른 몇 가지 장점에 대하여 알아보았다 본 절Radix-2/4/8 .
에서는 이 알고리즘을 이용한 다중모드 프로세서 설계에 대하여 알아본다FFT .
본 연구에서 설계할 프로세서는 모드 제어 신호에 의해 이FFT N 64, 128, 256, 512,
에 대하여 처리 가능한 칩 다중모드 프로세서 이 될 것이며 최종적으로1024, 2048 ( FFT ) ,
보드에 구성하여 하드웨어 실험을 수행할 것이다Xilinx FPGA .
제 절 하드웨어 사양1 .
다중 모드 프로세서의 하드웨어 사양은 표 과 같으며 제시한 사양은 연구실 자체FFT 3.1
적으로 임의로 결정한 값이며 대부분 파라 미터화된 설계를 하였기 때문에 차후 수정이 용
이할 것이다.
Table 4.1 defines the module pin functionality.
Signal Name Direction Description
CLK Input Master clock (active rising edge)
RS Input Reset (active high)
LEN_CNTL[2:0
]Input FFT length control pin.
I_R[15:0] Input
Input data bus - real component. The real
component of the input data vector is
presented to the core on this port. Two’s
complement data format is assumed.
- 36 -
I_I[15:0] Input
Input data bus - imaginary component. The
imaginary component of the input data vector
is presented to the core on this port. Two’s
complement data format is assumed.
O_R[15:0] Output
FFT result bus - real component. The real
component of the FFT result vector is
presented on this bus. The values are in two’s
complement format.
O_I[15:0] Output
FFT result bus - imaginary component. The
imaginary component of the FFT result vector
is presented on this bus. The values are in
two’s complement format.
DONE Output
FFT complete strobe (active high). DONE will
transition high for one clock cycle at the end
of the RESULT strobe.
제 절 블록 설계2 .
구현하고자 하는 다중모드 프로세서의 전체 블록도를 그림 에 간략하게 나타내었FFT 4.1
다.
Figure 4.1 Block diagram of FFT processor
- 37 -
그림에서 볼 수 있듯이 본 연구에서 설계하고자 하는 프로세서는 알고FFFT Radix-2/4/8
리즘을 적용하였기 때문에 의 세 가지 블록의 순차적인 연결이 주를 이루PE1, PE2, PE3
고 있으며 다양한 길이의 처리를 위하여 중간의 신호흐름 제어 할 수 있도록 회FFT MUX
로가 삽입되었다 각 윗부분의 숫자는 각 가 요구하는 메모리의 크기이다 회전인자. PE PE .
곱셈을 위한 복소수 곱셈기는 총 개이다3 .
그림 을 다시 크게 개의 부분으로 나누어 볼 수가 있는데 부분은 앞서 장에서4.1 3 2ⓒ
설명한 알고리즘을 그대로 적용한 경우이며 와 는 제어 신호에 따라서Radix-2/4/8 ⓐ ⓑ
또는 는 제외 로서 동작할 수 있도록 한 블록이다 결Radix-2, Radix-2/4 Radix-2/4/8( ) .ⓐ
과적으로 와 가 다중모드 프로세서의 핵심이라고 볼 수 있다FFT .ⓐ ⓑ
Table 4.2 Comparison 8-point FFT results
표 는 을 이용한 의 결과를 결과와 비교를 보이4.2 Radix-2/4/8 8-point FFT MATLAB
고 있는데 결과 정밀도를 높이기 위해서는 앞장에서 보인 내부의PE WN/8, W3N/8 연산을
보다 정확하게 해주면 된다.
1. PE (Processing)
다중모드 프로세서를 구성하는 주요블록으로 가 있음을 확인하였는데FFT PE1, PE2, PE3
이들에 대하여 그림 에 각각 나타내었다 각 그림 안의 블록은 버4.2 ~ 4.3 . BF Radix-2
터플라이를 나타낸다 의 블록도를 나타내지 않았는데 는 버터플라이와. PE3 PE3 Radix-2
동일한 구조를 갖는다.
- 38 -
Figure 4.2 Architecture for PE1
Figure 4.3 Architecture for PE2
회전인자 곱셈기2.
본 연구에서는 회전인자 곱셈기의 곱셈 속도를 향상 시키고 면적을 최소화 하면서 곱셈 결
과의 정확성을 최대한 유지하도록 하는 새로운 곱셈기를 설계하였다 곱셈기 구조를 그림.
에 나타내었다 기본 알고리즘은 알고리즘을 이용한 것이다4.4 . radix-4 Booth .
- 39 -
Figure 4.4 Multiplier for twiddle factor
본 연구에서 설계한 곱셈기는 동일한 구조의 연산 블록인 을 연속MB(Multiplication Block)
적으로 사용하였기 때문에 고속 연산을 위한 파이프라인 구조의 설계가 가능하다 또한 각.
의 입력 데이터의 폭과 출력 데이터의 폭이 동일하게 유지되기 때문에 하드웨어 크기MB
를 감소시킬 수 있으며 설계의 복잡성을 줄일 수 있다.
Figure 4.5 Control signal generation for MB
- 40 -
제어신호를 생성하기 위한 구성도 및 진리치표를 그림 에 나타내었다 제어신호 생MB 4.5 .
성은 회전인자 W(bn-l,···1, b3, b2, b1, bo 을 이용하여 곱셈을 위한 계수를) radix-4 Booth
그림 의 진리치 표에 나타낸 바와 같이 하여 각각의 제어 신호를 추출 하게 된다4.5 .
- 41 -
제 장 소프트웨어 검증 및 하드웨어 검증5
본 연구의 수행을 위하여 설계 하고자 하는 에 대해 적인 알고리즘 검증과, FFT Software
동작 검증 과정을 거쳐 을 이용하여 원하는 를 설계 하고자 한다VHDL Hardware .
언어를 이용하여 작성한 코드에 대해 과 출력 값을 비교하여 블록에 대C FFT MATLAB ,
한 검증을 수행한다 를 구성하여 카메라의 입력으로 들어오는 영상데이터를. IFFT , PC
수행한 후 및 를 수행하고 하여 모니터 상에 영상 출encoding , IFFT FFT , decoding PC
력을 보여줌으로써 동작에 대해 검증한다.
에 대한 검증이 완료되고 로 작성한 블록에 대해 시뮬레이션을 수행Software , VHDL FFT
하여 결과 값을 확인하고 를 구성하여 동작에 대한 검증을 수행한다, , Test-bed , .
절 소프트웨어 검증1 .
먼저 언어를 이용하여 에 대한 동작 코드를 작성하여 입출력 데이터 값에 대한, C , FFT ,
검증을 위해 을 이용하여 구하고자 하는 출력 값을 알아보고 수행결과에 의해MATLAB ,
출력된 데이터와 값을 비교하여 에 대한 동작을 검증한다, FFT .
그림 은 검증을 위해 의 입력으로 준 데이터에 대한 파형을5.1 Software FFT MATLAB
보여주고 있다 그림 의 데이터는 포인트 를 검증하기 위해 개의 데이터를. 5.1 64 FFT 64
가지고 있으며 위 아래 파형은 입력에 대해 각각 실수축 입력과 허수축 입력으로 주, , FFT
도록 한다.
- 42 -
Figure 5.1 Test input data for 64-point FFT
그림 와 은 그림 의 입력에 대하여 로 작성한 프로그램과 에서5.2 5.3 5.1 C MATLAB
각각 를 수행하여 그 결과 값을 나타낸 것이다Inverse FFT .
두 그림을 비교하여 큰 오차 없이 가 수행됨을 볼 수 있다Inverse FFT .
Figure 5.2 Inverse FFT output data of C-code file
- 43 -
Figure 5.3 Inverse FFT output data of MATLAB file
이렇게 해서 얻어낸 데이터 출력 값에 대해 다시 한번 를 수행하게 되면 원래의 데이FFT
터를 복원해 낼 수 있으며 그림 와 그림 에서 와 에서의 결과, 5.4 5.5 C-code MATLAB
파형을 보여주고 있다 그림의 결과를 통하여 언어로 작성한 가 이상 없이 수행됨을. C FFT
확인 할 수 있다.
Figure 5.4 FFT output data of C-code file
- 44 -
Figure 5.5 FFT output data of MATLAB
위와 같이 동작이 확인된 를 이용하여 카메라 영상전송 프로그램에 적용 하C-code FFT ,
므로써 동작에 대하여 보다 확실한 를 수행하도록 한다FFT test .
그림 은 에서 구현한 영상전송 시스템의 구성 블록도를 나타내었다 카메라로부터5.6 PC .
받은 영상신호에 알고리즘을 적용하고 과 을 수행하여DCT , Quantization, ZigZag scan ,
과 을 수행한 정보를 하여 전달해주며Motion Estimation Compensation Encoding IFFT ,
다시 를 수행한 결과 데이터 값을 을 수행하여 원래의 영상신호를 복FFT Video Decoding
원해 내도록 하였다.
Figure 5.6 Block diagram of OFDM Video codec system
이미 검증된 과 블록에 설계한 코드를 삽입하여 실행 하Video Encoding Decoding FFT
므로써 코드에 대한 검증을 수행할 수 있다FFT .
- 45 -
그림 에서 부터 까지 각각의 모드에 대해 프로그램을 수행하였을 때 보여지는 영5.7 5.12
상을 보여주고 있다 화면의 왼쪽은 카메라로부터 입력되는 영상정보를 그대로 보여주고 있.
으며 오른쪽 화면은 된 데이터를 변복조를 수행한 뒤 다시 하, encoding OFDM decoding
여 보여지는 영상이다.
Figure 5.7 Video image (64-point FFT)
Figure 5.8 Video image (128-point FFT)
- 46 -
Figure 5.9 Video image (256-point)
Figure 5.10 Video image (512-point FFT)
Figure 5.11 Video image (1024-point FFT)
- 47 -
Figure 5.12 Video image (2048-point FFT)
의 가지 모드에 대해서 을 적용한 영상전64, 128, 256, 512, 1024, 2048-point 6 OFDM
송 프로그램을 통하여 의 소프트웨어 검증을 보였으며 이렇게 검증된 알고리즘을 이FFT ,
용하여 하드웨어를 구성하여 원하는 동작을 수행하도록 설계하고 시뮬레이션과 Test-bed
를 통한 검증을 수행하도록 한다.
절 하드웨어 검증2 .
을 이용하여 다중모드 에 대해 구현하고 를 이용하여 동작에 대해VHDL FFT , simulator
검증한다 소프트웨어 검증과 마찬가지 방법으로 입력데이터를 실수축과 허수축에 주고. ,
와 를 수행하여 복원된 데이터가 원본 데이터와 동일한지를 확인함으로Inverse FFT FFT
써 동작에 대해 확인한다.
그림 부터 에 걸쳐 각 모드에 대해 수행한 시뮬레이션 파형을 보여주고 있다 소5.13 5.17 .
프트웨어 검증과 동일한 입력 데이터를 주고 를 우선 수행한 뒤에 다시, Inverse FFT FFT
를 수행하여 출력된 파형을 원래의 입력 파형과 비교한다.
각각의 모드에 대한 그림에서 위의 두 파형은 입력 데이터를 나타내고 아래 두 파형은 출력
된 데이터를 나타낸다 처리에 필요한 이후에 입력과 동일한 파형이 출력에 나타남을. delay
볼 수 있다.
- 48 -
Figure 5.13 Input and output signal of 64-point IFFT and FFT
Figure 5.14 Input and output signal of 256-point IFFT and FFT
- 49 -
Figure 5.15 Input and output signal of 512-point IFFT and FFT
Figure 5.16 Input and output signal of 1024-point IFFT and FFT
- 50 -
Figure 5.17 Input and output signal of 2048-point IFFT and FFT
결과 파형을 통하여 각 모드에서 입력파형과 동일한 출력파형을 확인할 수 있다 다만 고. ,
차의 모드로 갈수록 파형의 피크 부분의 값이 다른 부분과 비교하여 다소 오차가 있는 값을
출력하게 되는 것을 불 수 있다 이에 대한 원인분석은 추후에 좀더 이루어져야 할 부분이.
다.
- 51 -
제 장 결 론6
본 연구에서는 시스템 구성에 있어서 핵심 블록이라 할 수 있는 와 를 구OFDM FFT IFFT
현하고 다중 모드 방식의 을 지원할 수 있는 다중모드 기능을 가지면서 고속으로 동, OFDM
작할 수 있는 를 설계하였다FFT .
본 연구 보고서에서 소개한 여러 알고리즘 중 다중모드 프로세서를 구현하기 위FFT FFT
한 구조로 알고리즘이 효율적인 구조를 갖는다는 것을 알아보았고 이 알고리Radix-2/4/8
즘을 이용한 전제 구조 및 내부 블록에 대하여 자세히 알아보았다.
언어를 이용하여 다중모드는 지원하는 를 구성하여 영상을 전송하는 시스템을 구성C FFT
하였으며 언어를 이용하여 구조를 갖는 다중모드 를 설계하였다, VHDL Split-radix FFT .
설계된 프로세서의 실용성을 검증하기 위하여 를 이용하여 보드를 구성하였다FFT FPGA .
보드는 카메라 영상을 입력으로 받아 플레이어로 디스플레이 할 수 있도록 하여 고속LCD
의 데이터 처리가 가능한 보드를 구성하여 간단한 시스템을 구성하였다OFDM .
- 52 -
참고 문헌
[1] John Wiley & SONS, LTD, Wolfgang Hoeg, Thomas Lauterbach, Digital Audio
Broadcasting Principles and Applications, 2000.8
[2] EN 300 401 Radio Broadcasting system; Digital Audio Broadcasting(DAB) to
mobile, portable and fixed receivers, 2000.9.
[3] European Telecommunications Standards Institute, Digital video
broadcasting(DVB); framing structure, channel coding and modulation for digital
terrestrial televisio, Jun., 1997.
[4] John A. C.Bingham, ADSL, VDSL, and Multicarrier Modulation, Wiley
Inter-science, 2000.
[5] IEEE Std 802.11a- 1999, Part 11: Wireless MAC and PHY specifications
High-speed Physical Layer in the 5 GHz Band, Adopted bye the ISO/IEC and
redesignated as ISO/IEC 8802-11:1999/Amd 1:2000(E).
[6] P. Duhamel and H.Hollmann, “Split-radix FFT algorithm”, Electronic Letters,
vol.20, No.1, pp.14-16, Jan., 1984.
[7] Lihong Jia, YongHong Gao, Jouni Isoaho, and Hannu Tenhunen, “A New
VLSI-Oriented FFT Algorithm and Implementation”, accepted by 11th Annual 1998
IEEE International ASIC Conference, September 1998, Rochester, New York, USA.
이영하[8] , 구조의 면적 효율성을 고려한 용 프로세서 설계Radix-8 SDC OFDM FFT ,
인천대학교 석사학위논문, 1998.
